JPS6079480A - 画信号判別回路 - Google Patents
画信号判別回路Info
- Publication number
- JPS6079480A JPS6079480A JP58187093A JP18709383A JPS6079480A JP S6079480 A JPS6079480 A JP S6079480A JP 58187093 A JP58187093 A JP 58187093A JP 18709383 A JP18709383 A JP 18709383A JP S6079480 A JPS6079480 A JP S6079480A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- threshold level
- image signal
- line
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/403—Discrimination between the two tones in the picture signal of a two-tone original
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ画信号を２値化判別するための画信号
判別回路に関する。
判別回路に関する。
撮像デバイスやアナログ伝送によって得られたアナログ
画信号は、例えば記憶装置に蓄積したり論理演算を行う
前に、画信号判別回路を用いて２値化処理が行われてい
る。ところで撮像デバイスから得られるアナログ画信号
は、撮像光学系によって解像度（Ｍ Ｔ Ｆ ； Ｍｏ
ｄｕｌａｔｉｏｎ ＴｒａｎｓｆｅｒＦｕｎｃｔｉｏｎ
）が劣化する。これは、主に光学レンズの収差や撮像
デバイス内の光電変換素子の配置が原因している。この
ような劣化したアナログ画信号は、画信号判別回路で２
値化処理を行うと、原稿に対応した正確な濃度判別を行
うことができない。
画信号は、例えば記憶装置に蓄積したり論理演算を行う
前に、画信号判別回路を用いて２値化処理が行われてい
る。ところで撮像デバイスから得られるアナログ画信号
は、撮像光学系によって解像度（Ｍ Ｔ Ｆ ； Ｍｏ
ｄｕｌａｔｉｏｎ ＴｒａｎｓｆｅｒＦｕｎｃｔｉｏｎ
）が劣化する。これは、主に光学レンズの収差や撮像
デバイス内の光電変換素子の配置が原因している。この
ような劣化したアナログ画信号は、画信号判別回路で２
値化処理を行うと、原稿に対応した正確な濃度判別を行
うことができない。
第１図はこの様子を表わしたものである。同図ａは、原
稿のある１ライン分の画情報を表わしており、斜線を付
した各部分が白地上における黒色領域１１を示している
。同図すの実線は、撮像デバイス（イメージセンサ）か
ら出力されるアナログ画信号１２の信号レベルを表わし
ている。このような劣化したアナログ画信号１２は、２
値化レベルを色々設定してみても、原稿を忠実に読み取
ることができない。例えば比較的高い２値化レベルＳＩ
に設定すると、同図Ｃに示ず２値化信号１４が得られ
、点Ｐ１ のような黒地の中の白の画情報を良く読み取
ることができなくなる。また比較的低い２値化レベルＳ
２ に設定すると、同図ｄに示ず２値化信号１５が得ら
れ、点Ｐ２ のような白地の中の黒の画情報を良く読み
取ることができなくなる。白と黒の細線がラダー状に交
互に繰り返すラダー模様も同様である。以上撮像デバイ
スから得られるアナログ画信号について説明したが、フ
ァクシミリ装置等でアナログ伝送路を行い２値化記録を
行う場合にも、伝送路での画質劣化等により、同様な現
象が発生する。
稿のある１ライン分の画情報を表わしており、斜線を付
した各部分が白地上における黒色領域１１を示している
。同図すの実線は、撮像デバイス（イメージセンサ）か
ら出力されるアナログ画信号１２の信号レベルを表わし
ている。このような劣化したアナログ画信号１２は、２
値化レベルを色々設定してみても、原稿を忠実に読み取
ることができない。例えば比較的高い２値化レベルＳＩ
に設定すると、同図Ｃに示ず２値化信号１４が得られ
、点Ｐ１ のような黒地の中の白の画情報を良く読み取
ることができなくなる。また比較的低い２値化レベルＳ
２ に設定すると、同図ｄに示ず２値化信号１５が得ら
れ、点Ｐ２ のような白地の中の黒の画情報を良く読み
取ることができなくなる。白と黒の細線がラダー状に交
互に繰り返すラダー模様も同様である。以上撮像デバイ
スから得られるアナログ画信号について説明したが、フ
ァクシミリ装置等でアナログ伝送路を行い２値化記録を
行う場合にも、伝送路での画質劣化等により、同様な現
象が発生する。
本発明はこのような事情に鑑み、２値化判別をより忠実
に行−うことのできる画信号判別回路を提供することを
その目的とする。
に行−うことのできる画信号判別回路を提供することを
その目的とする。
本発明では２値化を行おうとする画素（以下注目画素と
いう）に隣接する画素（以下隣接画素という）について
既に行われた２値化結果を用いて注目画素のスレッショ
ルドレベルを個々に設定する。隣接画素は主走査方向（
ライン方向）の画素であっても良いし、これに副走査方
向の画素を加えたものであっても良い。このように隣接
画素のスレッショルドレベルを考慮することにより、劣
化したアナログ画信号から原画により忠実な２値化処理
を行うことができる。
いう）に隣接する画素（以下隣接画素という）について
既に行われた２値化結果を用いて注目画素のスレッショ
ルドレベルを個々に設定する。隣接画素は主走査方向（
ライン方向）の画素であっても良いし、これに副走査方
向の画素を加えたものであっても良い。このように隣接
画素のスレッショルドレベルを考慮することにより、劣
化したアナログ画信号から原画により忠実な２値化処理
を行うことができる。
以下実施例につき本発明の詳細な説明する。
第２図は本実施例の画信号判別回路を表わしたものであ
る。この回路に人力されるアナログ画信号２１は、コン
パレータ２２の○入力端子に印加される他、ピークホー
ルド回路２３に人力され、ピーク値の検出が行われるよ
うになっている。ピーク電圧■２ は、抵抗２４および
２５によって分圧され、電圧■、が得られる。これらの
抵抗２４．２５の抵抗値ｒ。、ｒｌ はそれぞれ８にΩ
である。
る。この回路に人力されるアナログ画信号２１は、コン
パレータ２２の○入力端子に印加される他、ピークホー
ルド回路２３に人力され、ピーク値の検出が行われるよ
うになっている。ピーク電圧■２ は、抵抗２４および
２５によって分圧され、電圧■、が得られる。これらの
抵抗２４．２５の抵抗値ｒ。、ｒｌ はそれぞれ８にΩ
である。
電圧■□はコンパレータ２２の■入力端子に印加される
。抵抗２５には、抵抗２６およびトランジスタ２７のコ
レクタ・エミッタから成る直列回路と、抵抗２８および
トランジスタ２９のコレクタ・エミッタから成る他の直
列回路が並列に接続されている。２つの抵抗２６．２８
の抵抗値ｒ２、ｒ３ はそれぞれ４にΩと２にΩに設定
されている。
。抵抗２５には、抵抗２６およびトランジスタ２７のコ
レクタ・エミッタから成る直列回路と、抵抗２８および
トランジスタ２９のコレクタ・エミッタから成る他の直
列回路が並列に接続されている。２つの抵抗２６．２８
の抵抗値ｒ２、ｒ３ はそれぞれ４にΩと２にΩに設定
されている。
トランジスタ２７のベースには、ラインメモリ３１の出
力が抵抗３２を介して供給され、これをスイッチングす
るようになっている。他のトランジスタ２９のベースに
は、１ビツトメモリ３３の出力が抵抗３４を介して供給
され、これをスイッチングするようになっている。コン
パレータ２２の比較結果（１、電圧■。の２値化信号３
５として図示しない２値化記録装置等に供給される他、
ラインメモリ３１および１ビツトメモリ３３の人力とな
り、スレッショルドレベルの設定に用いられることにな
る。
力が抵抗３２を介して供給され、これをスイッチングす
るようになっている。他のトランジスタ２９のベースに
は、１ビツトメモリ３３の出力が抵抗３４を介して供給
され、これをスイッチングするようになっている。コン
パレータ２２の比較結果（１、電圧■。の２値化信号３
５として図示しない２値化記録装置等に供給される他、
ラインメモリ３１および１ビツトメモリ３３の人力とな
り、スレッショルドレベルの設定に用いられることにな
る。
すなわちこの画信号判別回路では、コンパレータ２２の
スレッショルドレベルとしての電圧■、を、２つのトラ
ンジスタ２７．２９のオン（ＯＮ）、オフ（ＯＦＦ）に
よって４段階に設定し、２ “値化を行う。第３図は各
状態における電圧■、を表わしたものである。この図に
おいて例えば両トランジスタ２７．２９がオフのときに
は、電圧ＶＲはピーク電圧■、を２つの抵抗２４．２５
の抵抗値ｒ。Ｎ ｒｌ で単純に分圧した値となる。す
なわちスレッショルドレベルとしての電圧■、はｒｌ
・（ｒ＋十ｒ。）−１・■、となる。またトランジスタ
２７のみがオフのときには、２つの抵抗２５．２８の並
列回路と抵抗２４によってピーク電圧■２が分圧される
。ずなわち抵抗２５．２８の並列回路の抵抗値をｒ＋ｉ
ｒ２で表わせば、電圧■３は次式の通りとなる。
スレッショルドレベルとしての電圧■、を、２つのトラ
ンジスタ２７．２９のオン（ＯＮ）、オフ（ＯＦＦ）に
よって４段階に設定し、２ “値化を行う。第３図は各
状態における電圧■、を表わしたものである。この図に
おいて例えば両トランジスタ２７．２９がオフのときに
は、電圧ＶＲはピーク電圧■、を２つの抵抗２４．２５
の抵抗値ｒ。Ｎ ｒｌ で単純に分圧した値となる。す
なわちスレッショルドレベルとしての電圧■、はｒｌ
・（ｒ＋十ｒ。）−１・■、となる。またトランジスタ
２７のみがオフのときには、２つの抵抗２５．２８の並
列回路と抵抗２４によってピーク電圧■２が分圧される
。ずなわち抵抗２５．２８の並列回路の抵抗値をｒ＋ｉ
ｒ２で表わせば、電圧■３は次式の通りとなる。
ｒ＋ １ｌｒｚ ’ （ｒ＋ １ｌｒ２＋ｒｏ ）−”
Ｖｐ２つのトランジスタ２７．２９の他の組合せについ
ての電圧■□ も同様にしてめることができる。
Ｖｐ２つのトランジスタ２７．２９の他の組合せについ
ての電圧■□ も同様にしてめることができる。
各場合におけるスレッショルドレベルとしての電圧■、
は、同図で上に位置するものほど高くなる。
は、同図で上に位置するものほど高くなる。
さてこのようなスレッショルドレベルは、ラインメモリ
３１および１ビツトメモリ３３から出力される信号の状
態によって設定される。ラインメモリ３１は、２値化信
号３５を画素単位で順次取り込み、１ライン分これを保
持して出力するものである。これに対して１ビツトメモ
リ３１は、２値化信号を取り込み、１画素分これを遅延
させて出力するものである。
３１および１ビツトメモリ３３から出力される信号の状
態によって設定される。ラインメモリ３１は、２値化信
号３５を画素単位で順次取り込み、１ライン分これを保
持して出力するものである。これに対して１ビツトメモ
リ３１は、２値化信号を取り込み、１画素分これを遅延
させて出力するものである。
第４図は、これらのメモリ３１．３３から出力される信
号に対応する画素を原稿面と対応付けて、２次元（平面
状態）で表わしたものである。ここで主走査方向とは撮
像デバイスにおける光電変換素子の配列方向（ライン方
向）をいい、斜線で表わした画素の順位をＪとし、その
１つ手前をＪ−１、また１つ後を」＋１で表わすことに
する。副走査方向については、斜線で表わした画素の属
するラインをＪラインとし、その１つ手前のラインをｊ
−１ライン、また１つ後のラインをｊ＋１ラインとする
。斜線で表わした画素を注目画素とし、これをＳ０１．
で表わすものとする。この場合、注目画素Ｓ＋ｓ、＋
にスレッショルドレベルで影響を与えるべき隣接画素は
、図でＸとｙの位置となる。これらをそれぞれ次の符号
で表わす。
号に対応する画素を原稿面と対応付けて、２次元（平面
状態）で表わしたものである。ここで主走査方向とは撮
像デバイスにおける光電変換素子の配列方向（ライン方
向）をいい、斜線で表わした画素の順位をＪとし、その
１つ手前をＪ−１、また１つ後を」＋１で表わすことに
する。副走査方向については、斜線で表わした画素の属
するラインをＪラインとし、その１つ手前のラインをｊ
−１ライン、また１つ後のラインをｊ＋１ラインとする
。斜線で表わした画素を注目画素とし、これをＳ０１．
で表わすものとする。この場合、注目画素Ｓ＋ｓ、＋
にスレッショルドレベルで影響を与えるべき隣接画素は
、図でＸとｙの位置となる。これらをそれぞれ次の符号
で表わす。
Ｘ・・・５ｌｓｊ−１’／・・・Ｓｊ、ｔ−１隣接画素
ＳＬ、Ｊ−１の論理状態は１ビツトメモリ３３から出力
され、他の隣接画素Ｓｊ、ｌ−１の論理状態はラインメ
モリ３１から出力されることになる。これらの論理状態
が信号” １ ”であれば、該当するトランジスタ２７
あるいは２９がオンとなり、コレクタ・エミッタ間が導
通する。また信号パＯ”であれば、該当するトランジス
タ２７あるいは２９がオフとなり、コレクタ・エミッタ
間が遮断される。これらの関係は先に示した第３図の右
半分に表わした通りである。
ＳＬ、Ｊ−１の論理状態は１ビツトメモリ３３から出力
され、他の隣接画素Ｓｊ、ｌ−１の論理状態はラインメ
モリ３１から出力されることになる。これらの論理状態
が信号” １ ”であれば、該当するトランジスタ２７
あるいは２９がオンとなり、コレクタ・エミッタ間が導
通する。また信号パＯ”であれば、該当するトランジス
タ２７あるいは２９がオフとなり、コレクタ・エミッタ
間が遮断される。これらの関係は先に示した第３図の右
半分に表わした通りである。
以上説明した画信号判別回路について、第５図を基に具
体的な動作を説明する。同図ａはｉ−１ラインと１ライ
ンの２ライン分の原稿を画素単位で表わしたものである
。斜線を付した部分が黒の画素を、また白地の部分が白
の画素をそれぞれ表わしている。このような場合に、１
ライン目を読みとる撮像デバイスから出力されるアナロ
グ画信号は、同図すの曲線４１で表わされる。
体的な動作を説明する。同図ａはｉ−１ラインと１ライ
ンの２ライン分の原稿を画素単位で表わしたものである
。斜線を付した部分が黒の画素を、また白地の部分が白
の画素をそれぞれ表わしている。このような場合に、１
ライン目を読みとる撮像デバイスから出力されるアナロ
グ画信号は、同図すの曲線４１で表わされる。
今、同図ａで■で表わされた黒の画素を注目画素とする
。この黒の画素は連続した白の画素の直後に存在するも
のであり、アナログ画信号の信号レベルが十分に低くな
く、白の画素と誤って２値化されるおそれがあったもの
である。この注目画素■に対する２つの隣接画素の判定
レベルは信号“′０”（白）である。従って第３図の欄
■に該当する状態であり、電圧■１ は４段階中で最も
高い値となる（第５図ｂ）。この結果、コンパレータ２
２は注目画素■を黒の画素として正しく２値化する。
。この黒の画素は連続した白の画素の直後に存在するも
のであり、アナログ画信号の信号レベルが十分に低くな
く、白の画素と誤って２値化されるおそれがあったもの
である。この注目画素■に対する２つの隣接画素の判定
レベルは信号“′０”（白）である。従って第３図の欄
■に該当する状態であり、電圧■１ は４段階中で最も
高い値となる（第５図ｂ）。この結果、コンパレータ２
２は注目画素■を黒の画素として正しく２値化する。
次に第５図ａで■で表わされた黒の画素が注目画素の場
合を考察する。この場合には、第３図の欄■に該当する
状態であり、電圧■、は２番目に低い値となる。アナロ
グ画信号はこれよりも低いレベルにあるので、注目画素
■も黒の画素として正しく判断される。
合を考察する。この場合には、第３図の欄■に該当する
状態であり、電圧■、は２番目に低い値となる。アナロ
グ画信号はこれよりも低いレベルにあるので、注目画素
■も黒の画素として正しく判断される。
更に、第５図ａで■で表わされた黒の画素が注目画素の
場合を考察する。この注目画素■は、白の画素に続いて
表われる黒の画素であるが、前ライン（１−１ライン）
の隣接画素が黒であるため、スレッショルドレベルの電
圧■。が２番目に高い値となる。すなわち第３図の欄■
に該当し、黒の画素として正しく判断される。
場合を考察する。この注目画素■は、白の画素に続いて
表われる黒の画素であるが、前ライン（１−１ライン）
の隣接画素が黒であるため、スレッショルドレベルの電
圧■。が２番目に高い値となる。すなわち第３図の欄■
に該当し、黒の画素として正しく判断される。
最後に第５図ａで■で表わされた白の画素が注目画素の
場合を考察する。注目画素■の隣接画素は共に黒であり
、白レベルが大変低くなっている。
場合を考察する。注目画素■の隣接画素は共に黒であり
、白レベルが大変低くなっている。
この場合は第３図の欄■に該当する状態であり、電圧Ｖ
Ｒは４段階中最も低い値となる。従ってコンパレータ２
２は注目画素■を白の画素として正しく２値化すること
ができる。
Ｒは４段階中最も低い値となる。従ってコンパレータ２
２は注目画素■を白の画素として正しく２値化すること
ができる。
このように本実施例では抵抗２５．２６．２８の抵抗値
ｒ１ 、２、ｒ３をｒ＋ ＞ｒ２ ＞ｒ３ の関係に保
ち、同一ラインの隣接画素を前ラインの隣接画素よりも
大きく重み付けした。もちろんアナログ画信号の画質劣
化の原因や主走査方向と副走査方向の画像密度の関係、
あるいは撮像系の特性に応じて、抵抗値の大小関係や具
体的な値の比率を調整することができることはもちろん
である。
ｒ１ 、２、ｒ３をｒ＋ ＞ｒ２ ＞ｒ３ の関係に保
ち、同一ラインの隣接画素を前ラインの隣接画素よりも
大きく重み付けした。もちろんアナログ画信号の画質劣
化の原因や主走査方向と副走査方向の画像密度の関係、
あるいは撮像系の特性に応じて、抵抗値の大小関係や具
体的な値の比率を調整することができることはもちろん
である。
またスレッショルドレベルは同一ラインの隣接画素のみ
でその設定を簡易に行ったり、更に多くの参照用の画素
を用意して複雑なレベル設定を行うことも可能である。
でその設定を簡易に行ったり、更に多くの参照用の画素
を用意して複雑なレベル設定を行うことも可能である。
以上説明したように本発明によればスレッショルドレベ
ルを注目画素の周囲の画素の状態に応じて変化させるこ
とができるので、読み取られた画像に欠けや潰れがなく
なり、忠実な画像の再現が可能となる。
ルを注目画素の周囲の画素の状態に応じて変化させるこ
とができるので、読み取られた画像に欠けや潰れがなく
なり、忠実な画像の再現が可能となる。
第１図は従来の画信号判別回路による画信号の判別動作
を説明するための２値化説明図、第２図〜第５図は本発
明の一実施例を説明するためのもので、第２図は画信号
判別回路の回路図、第３図は原稿の各状態におけるスレ
ッショルドレベルを表わした関係説明図、第４図は注目
画素と隣接画素の関係を２次元的に表わした画素配置図
、第５図は原稿の各状態とこれに対応するアナログ画信
号および２値化判断するためのスレッショルドレベルを
表わした２値化説明図である。 ２１・・・・・アナログ画信号、 ２２・・・・・・コンパレータ、 ２３・・・・・・ピークホールド回路、２４．２５．２
６９．２８・・・・・・抵抗、２７．２９・・・・・・
トランジスタ、３１・・・・・・ラインメモリ、 ３３・・・・・・１ビツトメモリ、 ■、・・・・・・電圧（スレッショルドレベル）。 出 願 人 富士七ロックス株式会社 代 理 人 弁理士 山 内 梅 雄
を説明するための２値化説明図、第２図〜第５図は本発
明の一実施例を説明するためのもので、第２図は画信号
判別回路の回路図、第３図は原稿の各状態におけるスレ
ッショルドレベルを表わした関係説明図、第４図は注目
画素と隣接画素の関係を２次元的に表わした画素配置図
、第５図は原稿の各状態とこれに対応するアナログ画信
号および２値化判断するためのスレッショルドレベルを
表わした２値化説明図である。 ２１・・・・・アナログ画信号、 ２２・・・・・・コンパレータ、 ２３・・・・・・ピークホールド回路、２４．２５．２
６９．２８・・・・・・抵抗、２７．２９・・・・・・
トランジスタ、３１・・・・・・ラインメモリ、 ３３・・・・・・１ビツトメモリ、 ■、・・・・・・電圧（スレッショルドレベル）。 出 願 人 富士七ロックス株式会社 代 理 人 弁理士 山 内 梅 雄
Claims (1)
- 【特許請求の範囲】 １、原稿をラスクスキャンして得られたアナログ画信号
を２値化するコンパレータと、このコンパレータのスレ
ッショルドレベルを既に２値化された画信号の信号状態
を基にして複数段階に設定するスレッショルドレベル設
定手段とを具備することを特徴とする画信号判別回路。 ２、原稿をラスクスキャンして得られたアナログ画信号
のピーク値を分圧するとともに、この分圧比を既に２値
化された画信号の信号状態を基にして変化させ、スレッ
ショルドレベルを複数段階に設定するスレッショルドレ
ベル設定手段を具備することを特徴とする特許請求の範
囲第１項記載の画信号判別回路。 ３．２値化しようとする画素と同一ラインにおけるこれ
と直前の画素およびこれより１ライン前における前記２
値化しようとする画素と同一位置の画素を２つの隣接し
た画素としてこれらについての画信号の信号状態を基に
してスレッショルドレベルを設定するスレッショルドレ
ベル設定手段を具備することを特徴とする特許請求の範
囲第１項記載の画信号判別回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187093A JPS6079480A (ja) | 1983-10-07 | 1983-10-07 | 画信号判別回路 |
| US06/623,201 US4626922A (en) | 1983-10-07 | 1984-06-21 | Picture signal discriminating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187093A JPS6079480A (ja) | 1983-10-07 | 1983-10-07 | 画信号判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079480A true JPS6079480A (ja) | 1985-05-07 |
Family
ID=16199979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58187093A Pending JPS6079480A (ja) | 1983-10-07 | 1983-10-07 | 画信号判別回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4626922A (ja) |
| JP (1) | JPS6079480A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126771A (ja) * | 1988-11-07 | 1990-05-15 | Aisin Seiki Co Ltd | 画像情報の２値化方法および装置 |
| US5020119A (en) * | 1989-06-26 | 1991-05-28 | Eastman Kodak Company | System for producing serrated, alternating pixel pattern on character boundaries |
| US5159471A (en) * | 1989-07-27 | 1992-10-27 | Brother Kogyo Kabushiki Kaisha | Scanner device having a binary signal depending upon density level of adjacent pixels |
| US5377282A (en) * | 1991-09-19 | 1994-12-27 | International Business Machines Corporation | Optical inspection system utilizing dynamic analog-to-digital thresholding |
| US5396280A (en) * | 1993-02-26 | 1995-03-07 | International Business Machines, Corporation | Analog video processing apparatus and method for eliminating background levels in the analog signal |
| DE102011086519A1 (de) * | 2011-11-17 | 2013-05-23 | Robert Bosch Gmbh | Vorrichtung zum Speichern einer Frequenz und Verfahren zum Speichern sowie Auslesen einer Frequenz |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3159815A (en) * | 1961-11-29 | 1964-12-01 | Ibm | Digitalization system for multi-track optical character sensing |
| FR2425780A1 (fr) * | 1978-05-12 | 1979-12-07 | Cit Alcatel | Convertisseur auto-adaptatif en tout ou rien d'un signal d'analyse d'image |
| FR2435871A1 (fr) * | 1978-09-08 | 1980-04-04 | Thomson Csf | Dispositif a seuil permettant de distinguer le blanc du noir sur un document, et emetteur de telecopie comportant un tel dispositif |
| US4329717A (en) * | 1980-02-11 | 1982-05-11 | Exxon Research & Engineering Co. | Facsimile method and apparatus for setting white level |
| JPS5817778A (ja) * | 1981-07-24 | 1983-02-02 | Fuji Xerox Co Ltd | ２値化方式 |
| US4525747A (en) * | 1981-08-06 | 1985-06-25 | Toshiyuki Sakai | Analog-to-digital image signal conversion |
| US4528591A (en) * | 1982-08-16 | 1985-07-09 | Tektronix, Inc. | Raster scan frame digitizer method and apparatus |
-
1983
- 1983-10-07 JP JP58187093A patent/JPS6079480A/ja active Pending
-
1984
- 1984-06-21 US US06/623,201 patent/US4626922A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4626922A (en) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3097785B2 (ja) | 画像処理装置 | |
| JPH045305B2 (ja) | ||
| JP3334385B2 (ja) | 画像読み取り装置および読み取り方法 | |
| JPS6079480A (ja) | 画信号判別回路 | |
| US5315405A (en) | Binary circuit of scanner read image data | |
| JPH0456508B2 (ja) | ||
| JPS6030272A (ja) | 画像信号処理装置 | |
| JPH0888770A (ja) | 画像処理装置 | |
| JPH0147946B2 (ja) | ||
| JPS5844861A (ja) | 中間調信号処理方式 | |
| JPH01222575A (ja) | 画像信号の２値化回路 | |
| JPS643108B2 (ja) | ||
| JPH06303416A (ja) | 画像読取装置 | |
| JPS60157376A (ja) | 映像信号処理回路 | |
| JP3690706B2 (ja) | 画像処理装置 | |
| JPS63186387A (ja) | ２値化回路 | |
| JPS6180971A (ja) | 画信号処理装置 | |
| JPS63290465A (ja) | 画像読取装置 | |
| JPS60232779A (ja) | 画像信号２値化装置 | |
| JP2618655B2 (ja) | 画像読み取り装置 | |
| JPH04293358A (ja) | 画像処理装置 | |
| JP2682985B2 (ja) | 画像処理方法 | |
| JPH04220080A (ja) | ２値化方法 | |
| JPS62195981A (ja) | 画像読取装置 | |
| JPS61169083A (ja) | 画像処理装置 |