JPS58151043A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58151043A JPS58151043A JP3332282A JP3332282A JPS58151043A JP S58151043 A JPS58151043 A JP S58151043A JP 3332282 A JP3332282 A JP 3332282A JP 3332282 A JP3332282 A JP 3332282A JP S58151043 A JPS58151043 A JP S58151043A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- layer
- leadout electrode
- contact hole
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に関する。
従来、半導体装置の；ンタクトホール部分の構造は、例
えば、ｊＩｌ図（４）及び同図０３）に示すようになっ
ている，同図中１は、半導体基板であシ、半導体基板１
の所定領域には、フィールド酸化膜２にｌｉ！！まれた
不純物領域３が形成されているの不純物領域３及びフィ
ールド酸化膜２上には、不純物領域３に通じるコンタク
トホール４を開口し九絶縁膜５が形成されている．絶縁
膜５上には、コンタクトホール４を介して不純物領域３
に接続する取出電極６が形成されている。
えば、ｊＩｌ図（４）及び同図０３）に示すようになっ
ている，同図中１は、半導体基板であシ、半導体基板１
の所定領域には、フィールド酸化膜２にｌｉ！！まれた
不純物領域３が形成されているの不純物領域３及びフィ
ールド酸化膜２上には、不純物領域３に通じるコンタク
トホール４を開口し九絶縁膜５が形成されている．絶縁
膜５上には、コンタクトホール４を介して不純物領域３
に接続する取出電極６が形成されている。
而して、従来の半導体装置の製造方法でに、上記不純物
′領域３は、コンタクトホール４０関口ＯＷＡにこのＸ
μｍだけの余裕が取れるように大きく形成されている．
その理由は、仮にｌＥＺ図に示す如く、不純物領域３０
幅Ｌ１をコンタクトホール４の幅Ｌ．に等しくしておく
と、開口ＯＷＡにマスク合わせずれが生″じると、ＩＩ
３図囚）に示す如く、コンタクトホール４の位置が不純
物領域Ｓからはみ出した状態にずれる．この状態で取出
電極６を形成すると、取出電極１ｌは第３図体）に示す
如く、コンタクトホール４によって露出された半導体基
＠Ｊの表面１２にも接続することになる。その結果、散
出電Ｉｉｇと半導体基板１が短絡し、不良製品ができる
。このような短絡による不ｊＬ謳晶の発生を防止するた
めに、上述の如く、不純物領域３を必要以上に大きくし
て形成していえ。
′領域３は、コンタクトホール４０関口ＯＷＡにこのＸ
μｍだけの余裕が取れるように大きく形成されている．
その理由は、仮にｌＥＺ図に示す如く、不純物領域３０
幅Ｌ１をコンタクトホール４の幅Ｌ．に等しくしておく
と、開口ＯＷＡにマスク合わせずれが生″じると、ＩＩ
３図囚）に示す如く、コンタクトホール４の位置が不純
物領域Ｓからはみ出した状態にずれる．この状態で取出
電極６を形成すると、取出電極１ｌは第３図体）に示す
如く、コンタクトホール４によって露出された半導体基
＠Ｊの表面１２にも接続することになる。その結果、散
出電Ｉｉｇと半導体基板１が短絡し、不良製品ができる
。このような短絡による不ｊＬ謳晶の発生を防止するた
めに、上述の如く、不純物領域３を必要以上に大きくし
て形成していえ。
従来の半導体装置０Ｉｌｌ遣方法では、不純物領域１を
必要以上に大暑くして、取出電極６用のコンタクトホー
ル４を形成の際のマスク合わせずれによる弊害を除去す
るようにしていたため、コンタクト部分Ｃ）／４ター／
が大きくなり、集積度を向上できない間層があり九。
必要以上に大暑くして、取出電極６用のコンタクトホー
ル４を形成の際のマスク合わせずれによる弊害を除去す
るようにしていたため、コンタクト部分Ｃ）／４ター／
が大きくなり、集積度を向上できない間層があり九。
本発明は、取出電極が接続される不純物領域を十分に小
さくして、かつ、取出電極の短絡による不良製品の発生
を防止し、集積度を向上させることができる半導体装置
の製造方法を提供するものである。
さくして、かつ、取出電極の短絡による不良製品の発生
を防止し、集積度を向上させることができる半導体装置
の製造方法を提供するものである。
〔発明の［１り
本発明は、コンタクトホールによって露出され九領域に
不純物領域を新しく延出させる工程を級友後に、取出電
極を形成するようにして、取出電極の短絡による不良製
品の発生を防止すると共に、集積度を向上させることが
できる半導体装置の製造方法である。
不純物領域を新しく延出させる工程を級友後に、取出電
極を形成するようにして、取出電極の短絡による不良製
品の発生を防止すると共に、集積度を向上させることが
できる半導体装置の製造方法である。
以下、本発明の実施例について菖４図（４）乃至同図便
）を参照して説明する。
）を参照して説明する。
先ず、纂４図（４）に示す如く、熱酸化法等により半導
体基′板１００所定領域にフィールド酸化Ｗｉ＆１１を
形成し、このフィールド酸化膜１１をマスクにして半導
体基板１０に所望導電型の不純物を導入し、不純物領域
１２を形成する０次いで、？：、Ｏ不純物領域１２及び
フィールド酸化膜１１上ｒｃ、 Ｖ、 Ｄ、 （Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒｐ＊ｐ＊５ｌｔｉｏｎ）法等に
より絶縁１［ＪＪを形成する。
体基′板１００所定領域にフィールド酸化Ｗｉ＆１１を
形成し、このフィールド酸化膜１１をマスクにして半導
体基板１０に所望導電型の不純物を導入し、不純物領域
１２を形成する０次いで、？：、Ｏ不純物領域１２及び
フィールド酸化膜１１上ｒｃ、 Ｖ、 Ｄ、 （Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒｐ＊ｐ＊５ｌｔｉｏｎ）法等に
より絶縁１［ＪＪを形成する。
次いで、同図ω）に示す如く、絶縁膜１３上にレジスト
ｌ［１４を形成し、レジスト績１４の不純物領域１２に
対応する領域に窓１４ｍを開口する。
ｌ［１４を形成し、レジスト績１４の不純物領域１２に
対応する領域に窓１４ｍを開口する。
次いで、同図Ｃ）Ｋ示す如く、ｊｉ！１４ ｍの開口さ
れたレジスト膜１４をマスクして例えばＨＦ系のエツチ
ング液により不純物領域１２に通じるコンタクトホーＡ
ｔＪ番を絶縁１１１に１３に開口する。この場合、レジ
ス１１４の位置が不純物領域１２からずれてい友丸めに
、半導体基板１００表面領域１０ａの一部分がこのコン
タクトホール１５によって露出されているとする。
れたレジスト膜１４をマスクして例えばＨＦ系のエツチ
ング液により不純物領域１２に通じるコンタクトホーＡ
ｔＪ番を絶縁１１１に１３に開口する。この場合、レジ
ス１１４の位置が不純物領域１２からずれてい友丸めに
、半導体基板１００表面領域１０ａの一部分がこのコン
タクトホール１５によって露出されているとする。
次いで、レジス）Ｉ［ＪＪを除去した後、絶縁膜ＩＪを
マスクにしてコンタクトホール１５内に、不純物領域１
２と同導電製の不純物イオン２０を注入し、新しく不純
物領域１２ａを半導体基板１０内に延出させる。ここで
、新しく不純物領域１２ａをコンタクトホール１ｊによ
ってＮ出し死生導体基板１０中に延出する方法としては
、イオン注入法の他にも、１１５図に示す如く、コンタ
クトホール１５によりて露出領域及び絶縁膜ＪＪ上に例
えに、不純物をドーグさせてない多結晶シリコン膜１６
を形成し、この多結晶シリコン膜１６中に約１０００℃
の高温下で不純層領域１ｊと同じ導電製の不純物を導入
し、多結晶シリコン膜１６を通じてコンタクトホール１
５内の露出した領域にこの不純物を拡散せしめるもので
も嵐い、また、この不純物をドーグさせてない多結晶シ
リコンＢｉｇＯ代わ９に予め不純物領域１２と同じ導電
渥の不純物を含有した多結晶シリコン膜を、コンタクト
ホール１５によって露出し九領域上に形成し、熱処理を
施してこの多結晶シリコン膜中に予め含まれている不純
物を露出された半導体基板１０中に拡散させることによ
シ、新しい不純物領域１２ａを延出させるものでも良い
、なお、これらの多結晶シリコン膜１６を形成するもの
では、新しい不純物領域Ｉｌｌ＆の形成後に、この多結
晶シリコン菖１５をエツチング除去するが、この除去処
理の際に縦方向に比し横方向エツチングスピードの遅い
例えば反応性イオンエツチング法を用いて絶縁膜１３が
同時に除去されることのないように、ま九再び半導体基
板１０の表面領域が新しく露出するようなことのないよ
うに注意が払われている。
マスクにしてコンタクトホール１５内に、不純物領域１
２と同導電製の不純物イオン２０を注入し、新しく不純
物領域１２ａを半導体基板１０内に延出させる。ここで
、新しく不純物領域１２ａをコンタクトホール１ｊによ
ってＮ出し死生導体基板１０中に延出する方法としては
、イオン注入法の他にも、１１５図に示す如く、コンタ
クトホール１５によりて露出領域及び絶縁膜ＪＪ上に例
えに、不純物をドーグさせてない多結晶シリコン膜１６
を形成し、この多結晶シリコン膜１６中に約１０００℃
の高温下で不純層領域１ｊと同じ導電製の不純物を導入
し、多結晶シリコン膜１６を通じてコンタクトホール１
５内の露出した領域にこの不純物を拡散せしめるもので
も嵐い、また、この不純物をドーグさせてない多結晶シ
リコンＢｉｇＯ代わ９に予め不純物領域１２と同じ導電
渥の不純物を含有した多結晶シリコン膜を、コンタクト
ホール１５によって露出し九領域上に形成し、熱処理を
施してこの多結晶シリコン膜中に予め含まれている不純
物を露出された半導体基板１０中に拡散させることによ
シ、新しい不純物領域１２ａを延出させるものでも良い
、なお、これらの多結晶シリコン膜１６を形成するもの
では、新しい不純物領域Ｉｌｌ＆の形成後に、この多結
晶シリコン菖１５をエツチング除去するが、この除去処
理の際に縦方向に比し横方向エツチングスピードの遅い
例えば反応性イオンエツチング法を用いて絶縁膜１３が
同時に除去されることのないように、ま九再び半導体基
板１０の表面領域が新しく露出するようなことのないよ
うに注意が払われている。
次に、纂４図（至）に示す如く、コンタクトホール１５
によって露出され九不純物領域１２及び新しく延出され
た不純物領域ＪＪａ上と、絶縁膜１３上に蹴出電極用金
属層１１を形成する。
によって露出され九不純物領域１２及び新しく延出され
た不純物領域ＪＪａ上と、絶縁膜１３上に蹴出電極用金
属層１１を形成する。
然る後、同図（ロ）に示す如く、との散出電極用金属層
１１に周知の写真蝕刻法によりノ臂ターニングを施し、
所定パターンの取出電極１８を形成した半導体装置ＬＬ
を得る。
１１に周知の写真蝕刻法によりノ臂ターニングを施し、
所定パターンの取出電極１８を形成した半導体装置ＬＬ
を得る。
このようにこＯ半導体装置の製造方法は、コンタクトホ
ール１１Ｏ開口後に、新しく不純物領域１２櫨をコンタ
クトホール１ｊ内の半導体基板１０中に延出した後に、
取出電極１１を形成するようにし九ので、仮に、コンタ
クトホール１５を開口する丸めのレジスト膜１４の窓１
４ａの位置が不純物領域１２からずれていても、このず
れによって生じたコンタクトホール１ｊ内の半導体基板
１−４中に４不純物領域ＪＪｄが形成されてお９、取出
電極１８の短絡による不良品の発生を阻止できる。また
、コンタクトホール１！５の位置ずれに左右されずに、
不純物領域１２だけに直結した取出電極１８を形成でき
るので、マスク合わせ誤差を考慮して不純物領域１２を
不要に大きくする必要が全くない、その結果、不純物領
域１２を十分に小さくして集積度を著しく向上させるこ
とができる。
ール１１Ｏ開口後に、新しく不純物領域１２櫨をコンタ
クトホール１ｊ内の半導体基板１０中に延出した後に、
取出電極１１を形成するようにし九ので、仮に、コンタ
クトホール１５を開口する丸めのレジスト膜１４の窓１
４ａの位置が不純物領域１２からずれていても、このず
れによって生じたコンタクトホール１ｊ内の半導体基板
１−４中に４不純物領域ＪＪｄが形成されてお９、取出
電極１８の短絡による不良品の発生を阻止できる。また
、コンタクトホール１！５の位置ずれに左右されずに、
不純物領域１２だけに直結した取出電極１８を形成でき
るので、マスク合わせ誤差を考慮して不純物領域１２を
不要に大きくする必要が全くない、その結果、不純物領
域１２を十分に小さくして集積度を著しく向上させるこ
とができる。
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、取出電極が接続される不純物領域を十分に小
さくして、かつ、取出電極Ｏ短絡による不良品の発生を
防止すると共に、集積度を向上させることができる等顕
著な効果管奏するものである。
によれば、取出電極が接続される不純物領域を十分に小
さくして、かつ、取出電極Ｏ短絡による不良品の発生を
防止すると共に、集積度を向上させることができる等顕
著な効果管奏するものである。
第１図ωは、従来方法にて、製造され死生導体装置のコ
ンタクトホール部の平面図、同図像）は、同図（ト）の
Ｂ−Ｂ＠に沿う断面図、第２図に、コンタクトホールの
幅と不純物領域の幅が等しいコンタクト部の平ｍ図、Ｊ
ＩＫ３図（Ａ）は、コンタクトホールの位置が不純物領
域からずれているコンタクト部の平面図、同図体）は、
同図（４）のＢ−Ｂ＠に沿う断面図、纂４図（４）乃至
同図（６）に、本発明に係る半導体装置の製造方法を工
Ｓ＊に示す説明図、１１６図は、不純物領域を延出する
工程の他の例を示す断ｍ図である。 １０・・・半導体基板、ｌａｄ・・・表面領域、１１・
・・フィールド酸化膜、１：１．１２ｍ・・・不純物領
域、１３・・・絶縁属、１４・・・レジスト膜、１４１
・・・息、ＩＪ・・・コンタクトホール、１６・・・多
結晶シリコン膜、１１・・・蹴出電極用金属層、１８・
・・取出電極、ＬＬ・・・半導体装置、２０・・・不純
物イオン。 出願人代理人 弁理士 鈴 江 武 彦第１１Ｉ 第２１１ 第３１１ ａ （・Ｂ）
ンタクトホール部の平面図、同図像）は、同図（ト）の
Ｂ−Ｂ＠に沿う断面図、第２図に、コンタクトホールの
幅と不純物領域の幅が等しいコンタクト部の平ｍ図、Ｊ
ＩＫ３図（Ａ）は、コンタクトホールの位置が不純物領
域からずれているコンタクト部の平面図、同図体）は、
同図（４）のＢ−Ｂ＠に沿う断面図、纂４図（４）乃至
同図（６）に、本発明に係る半導体装置の製造方法を工
Ｓ＊に示す説明図、１１６図は、不純物領域を延出する
工程の他の例を示す断ｍ図である。 １０・・・半導体基板、ｌａｄ・・・表面領域、１１・
・・フィールド酸化膜、１：１．１２ｍ・・・不純物領
域、１３・・・絶縁属、１４・・・レジスト膜、１４１
・・・息、ＩＪ・・・コンタクトホール、１６・・・多
結晶シリコン膜、１１・・・蹴出電極用金属層、１８・
・・取出電極、ＬＬ・・・半導体装置、２０・・・不純
物イオン。 出願人代理人 弁理士 鈴 江 武 彦第１１Ｉ 第２１１ 第３１１ ａ （・Ｂ）
Claims (1)
- 半導体基板の所定領域に所定導電製の不純物領域を形成
する工程と、該不純物領域を含む前記半導体基板の表面
に絶縁属を形成する工程と、該絶縁属に飾記不純物領域
に通じる窓を開口する工程と、該窓によって露出した前
記不純物領域を含む前記半導体基板の露出１１１面に前
記不純物領域と同導電臘の不純物領域を延出する工程と
、前記窓を介して１ｌａｓした前記延出処理後の前記不
純物領域上に、取出電極を形成する工程とを具備する仁
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332282A JPS58151043A (ja) | 1982-03-03 | 1982-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332282A JPS58151043A (ja) | 1982-03-03 | 1982-03-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58151043A true JPS58151043A (ja) | 1983-09-08 |
Family
ID=12383318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332282A Pending JPS58151043A (ja) | 1982-03-03 | 1982-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882988A (en) * | 1986-11-01 | 1989-11-28 | Sakurai Machine Trading Co., Ltd. | Sheet positioning apparatus for sheet-fed rotary printing machine |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998579A (ja) * | 1973-01-20 | 1974-09-18 | ||
| JPS5242032A (en) * | 1975-09-29 | 1977-04-01 | Hitachi Ltd | Data processing unit |
-
1982
- 1982-03-03 JP JP3332282A patent/JPS58151043A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998579A (ja) * | 1973-01-20 | 1974-09-18 | ||
| JPS5242032A (en) * | 1975-09-29 | 1977-04-01 | Hitachi Ltd | Data processing unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882988A (en) * | 1986-11-01 | 1989-11-28 | Sakurai Machine Trading Co., Ltd. | Sheet positioning apparatus for sheet-fed rotary printing machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US4466172A (en) | Method for fabricating MOS device with self-aligned contacts | |
| JPS60501083A (ja) | 半導体装置の製造方法 | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| JPS59161069A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| CA1131796A (en) | Method for fabricating mos device with self-aligned contacts | |
| JPS58151043A (ja) | 半導体装置の製造方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61183967A (ja) | 半導体装置の製造方法 | |
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| US5221634A (en) | Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate | |
| EP0380964B1 (en) | Method of making a semiconductor device having a contact member | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| KR20000001084A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPS58212166A (ja) | 半導体装置の製造方法 | |
| KR940000312B1 (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 | |
| JPS61154046A (ja) | 半導体装置 | |
| JPS6212125A (ja) | 半導体装置の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPH0831599B2 (ja) | 半導体装置 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JP2001176977A (ja) | 半導体装置及びその製造方法 | |
| JPS6148935A (ja) | 半導体装置の製造方法 |