JPS5814562A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5814562A JPS5814562A JP56111934A JP11193481A JPS5814562A JP S5814562 A JPS5814562 A JP S5814562A JP 56111934 A JP56111934 A JP 56111934A JP 11193481 A JP11193481 A JP 11193481A JP S5814562 A JPS5814562 A JP S5814562A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input terminal
- source
- type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000005669 field effect Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 101150114751 SEM1 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体集積回路、特に０ＭＯ８（Ｃｏｍｐｌ
＠ｍ＠ｎｔａｒｙ Ｍ＠ｔａｌ ０ｘｉｄｅ Ｓｅｍ１
ｅｏｎｄａｅｔｏｒ ）集積回路の入力保護に用いられ
る半導体装置に関する。
＠ｍ＠ｎｔａｒｙ Ｍ＠ｔａｌ ０ｘｉｄｅ Ｓｅｍ１
ｅｏｎｄａｅｔｏｒ ）集積回路の入力保護に用いられ
る半導体装置に関する。
従来、半導体集積回路の入力保護回路として多数提案さ
れているが、その殆どは入力ｒ−）の静電破壊を防止す
るととに主眼がおかれていた。
れているが、その殆どは入力ｒ−）の静電破壊を防止す
るととに主眼がおかれていた。
しかしながら、このような入力保護回路では、通常動作
においては静電破壊に到る前に外部からの異常人力によ
り誤動作や破壊を起こすことがある。このことを第１図
及び第２図を用いて具体的に説明する。第１図において
１は入力端子で、この入力端子１には保護抵抗２を介し
てＰチャンネルＭＯ８型電界効果トランジスタ（以下、
Ｐチャンネルトランジスタと称す）３及びＮチャンネル
ＭＯｉ９型電界効果トランゾスタ（以下、Ｎチャンネル
トランジスタ）４からなる０ＭＯ８インバータの入力端
が接続されている０、また、入力端子１は保護抵抗２及
び入力保庫用のＮチャンネルトランジスタ５を介して接
地されている。このＮチャンネルトランジスタ５のｒ−
シはそのソースに接続されている。＃は前記ＣＭＯ８イ
ンノ臂−夕の出力端子である。
においては静電破壊に到る前に外部からの異常人力によ
り誤動作や破壊を起こすことがある。このことを第１図
及び第２図を用いて具体的に説明する。第１図において
１は入力端子で、この入力端子１には保護抵抗２を介し
てＰチャンネルＭＯ８型電界効果トランジスタ（以下、
Ｐチャンネルトランジスタと称す）３及びＮチャンネル
ＭＯｉ９型電界効果トランゾスタ（以下、Ｎチャンネル
トランジスタ）４からなる０ＭＯ８インバータの入力端
が接続されている０、また、入力端子１は保護抵抗２及
び入力保庫用のＮチャンネルトランジスタ５を介して接
地されている。このＮチャンネルトランジスタ５のｒ−
シはそのソースに接続されている。＃は前記ＣＭＯ８イ
ンノ臂−夕の出力端子である。
第２図は上記回路の具体的な構造を示す断面図である。
同図において、１１はｍｔ″″型半導体基板で、この半
導体基板１１内にν“型ウェル領域１１が形成され、こ
のウェル領域１２に上記入力保護用のＮチャンネルトラ
ンジスタ５が形成されている。ｆＪはこのトランジスタ
５のドレインとなる一型領域、１４は同じくソースとな
る一型領域、１８は仁のトランジスタ５のｒ−Ｆ酸化膜
、１１は多結晶シリコンでなる？−）電極、１１はウェ
ル領域１２と電源Ｖｓｓを接続するためのν・ 型領域
、１８は上記Ｐチャンネルトランジスタ３のドレインと
なるｐ＋型領領域１廖は同じくソースとなるｐ 型領域
、ｇｏはトランジスタＳｏｌ”−）酸化膜、２１は多結
晶シリコンでなるｒ−）電極、２２はフィールド酸化膜
、２１は絶縁膜、２４は電極及び配線となる金属Ａ４層
である。なお、第２図においては、第１図のＮチャンネ
ルトランジスタ４＃−１図示されていない。
導体基板１１内にν“型ウェル領域１１が形成され、こ
のウェル領域１２に上記入力保護用のＮチャンネルトラ
ンジスタ５が形成されている。ｆＪはこのトランジスタ
５のドレインとなる一型領域、１４は同じくソースとな
る一型領域、１８は仁のトランジスタ５のｒ−Ｆ酸化膜
、１１は多結晶シリコンでなる？−）電極、１１はウェ
ル領域１２と電源Ｖｓｓを接続するためのν・ 型領域
、１８は上記Ｐチャンネルトランジスタ３のドレインと
なるｐ＋型領領域１廖は同じくソースとなるｐ 型領域
、ｇｏはトランジスタＳｏｌ”−）酸化膜、２１は多結
晶シリコンでなるｒ−）電極、２２はフィールド酸化膜
、２１は絶縁膜、２４は電極及び配線となる金属Ａ４層
である。なお、第２図においては、第１図のＮチャンネ
ルトランジスタ４＃−１図示されていない。
このような従来の入力保護回路において、例えば、入力
端子１に負の電圧が印加されると、第２図からも明らか
なようＫＮチャンネルトランジスタ５、のドレインとな
る冨 型領域１３ とシー型ウェル領斌１２とのＰ鳳接
合は順方向となシ大電流がｎ″″型半導体基１［１１か
ら入力端子１へ流れる。仁のため、保護抵抗２が溶断す
ることがしばしば発生する。
端子１に負の電圧が印加されると、第２図からも明らか
なようＫＮチャンネルトランジスタ５、のドレインとな
る冨 型領域１３ とシー型ウェル領斌１２とのＰ鳳接
合は順方向となシ大電流がｎ″″型半導体基１［１１か
ら入力端子１へ流れる。仁のため、保護抵抗２が溶断す
ることがしばしば発生する。
また、このときドレインの１ 型領域１ｊからシー型ウ
ェル領域１２へ注入された電子は１−型半導体基板１１
の中を流れ、仁の基板１１中に電圧こう配を生じ、ウェ
ル領域１１近傍の電源Ｖｅ＠ｌ’（接続されたｖＩ＋型
領域１９からホールが流出し、ウェル領域２１％’（達
しう、チア、ｆを起ヒす。
ェル領域１２へ注入された電子は１−型半導体基板１１
の中を流れ、仁の基板１１中に電圧こう配を生じ、ウェ
ル領域１１近傍の電源Ｖｅ＠ｌ’（接続されたｖＩ＋型
領域１９からホールが流出し、ウェル領域２１％’（達
しう、チア、ｆを起ヒす。
このように従来の入力保護回路は正の高電圧に対して保
Ｓ回路として働くが、負の電圧に対しては誤動作や破壊
を起ζし異（、入力保１１回路として不十分でＴｏ５た
。
Ｓ回路として働くが、負の電圧に対しては誤動作や破壊
を起ζし異（、入力保１１回路として不十分でＴｏ５た
。
ヒの発明は上記実情に鑑みて擾されたもので、その目的
は正負の異常入力に対して破壊や誤動作がなく、内部回
路を保護し得る半導体装置を提供することにある。
は正負の異常入力に対して破壊や誤動作がなく、内部回
路を保護し得る半導体装置を提供することにある。
以下、図面を参照してこの発明の一実施例を説明する。
第３図において、１は入力端子３１で、この入力端子ｊ
１には保護抵抗１２を介してＰチャンネルトランジスタ
３３及びＮチャネルトランジスタ３４からなるＣＭＯ８
インノ臂−夕の入力端が接続されている。また、入力端
子３１は保護抵抗３２、入力保護用のＮチャンネルトラ
ンジスタ１８６３−を直列に介して接地されている。上
記ＮチャンネルトランジスタＳ５のｒ−トはソースに接
続されると共に、ソースはＮチャンネルトランジスタ３
６のドレインに接続されている。ｔた、Ｎチャンネルト
ランジスタ１６のソースは接地されると共にゲートはド
レインに接続されている。なお、Ｊｌは前記０ＭＯ８イ
ア ｚ４−夕の出力端子であるー第４図社上記回路の具
体的な構造を示す断面図である。同図において、４１は
ｎ−型半導体基板で、この半導体基板４１内Ｋｐ−型ウ
ェル領域４２が形成され、仁のウェル領域４１に上記入
力保護用ＯＮＮチャネルトランジスタ ５ ＊ ｊ ｇ
が形成されている。４ｓはヒのトランジスタＳ５のドレ
インとなるｎ型領域、４４は仁のトランジスタ３ｓのソ
ース及びトランシスｐｓｉのドレインとなるｎ型領域、
４５はトランジスタ３ｊの？−）酸化膜、４１はトラン
ジスタｊ５の多結晶シリコンで擾るｒ−）電極、４１は
トランジスタ３６のソースとなる一型領埴、４＃社トラ
ンジスタ３＃のｒ−）酸化膜、４＃はトランジスタ３６
のｒ−）電極、５０はＰチャンネルトランジスタ５Ｊａ
ｙレインとなるｐ゛１型領域、５１は同じくソースとな
るヤ型領域、５１社ｒ−）酸化膜、５１はｒ−）電極、
５４はフィールド酸化膜、５１は絶ｌａｇｓ ＃ ＃は
電極及び配線となる金属Ａ４層である。なお、第４図に
おいて社第３図のＮチャンネルト２ンノスタＪ４は図示
されていない。
１には保護抵抗１２を介してＰチャンネルトランジスタ
３３及びＮチャネルトランジスタ３４からなるＣＭＯ８
インノ臂−夕の入力端が接続されている。また、入力端
子３１は保護抵抗３２、入力保護用のＮチャンネルトラ
ンジスタ１８６３−を直列に介して接地されている。上
記ＮチャンネルトランジスタＳ５のｒ−トはソースに接
続されると共に、ソースはＮチャンネルトランジスタ３
６のドレインに接続されている。ｔた、Ｎチャンネルト
ランジスタ１６のソースは接地されると共にゲートはド
レインに接続されている。なお、Ｊｌは前記０ＭＯ８イ
ア ｚ４−夕の出力端子であるー第４図社上記回路の具
体的な構造を示す断面図である。同図において、４１は
ｎ−型半導体基板で、この半導体基板４１内Ｋｐ−型ウ
ェル領域４２が形成され、仁のウェル領域４１に上記入
力保護用ＯＮＮチャネルトランジスタ ５ ＊ ｊ ｇ
が形成されている。４ｓはヒのトランジスタＳ５のドレ
インとなるｎ型領域、４４は仁のトランジスタ３ｓのソ
ース及びトランシスｐｓｉのドレインとなるｎ型領域、
４５はトランジスタ３ｊの？−）酸化膜、４１はトラン
ジスタｊ５の多結晶シリコンで擾るｒ−）電極、４１は
トランジスタ３６のソースとなる一型領埴、４＃社トラ
ンジスタ３＃のｒ−）酸化膜、４＃はトランジスタ３６
のｒ−）電極、５０はＰチャンネルトランジスタ５Ｊａ
ｙレインとなるｐ゛１型領域、５１は同じくソースとな
るヤ型領域、５１社ｒ−）酸化膜、５１はｒ−）電極、
５４はフィールド酸化膜、５１は絶ｌａｇｓ ＃ ＃は
電極及び配線となる金属Ａ４層である。なお、第４図に
おいて社第３図のＮチャンネルト２ンノスタＪ４は図示
されていない。
このような構成の入力保護回路において、入力端子３１
１１Ｃ負の電圧が印加された場合、Ｎチャンネルトラン
ジスタ３５のドレインとなる一型領域４３に負電圧が印
加され、ＩＩ−型ウェル領域４２は電源Ｙｅｓに接続さ
れていないので、ウェル領域４２の電圧は一型領域４Ｊ
の電圧に引張られ負電圧となる。仁のとき、Ｎｆ−ヤン
ネルトランジスタ１ｄのソースとなる一型領域４１とＰ
−型ウェル領域４２とのｐｎ接合は逆バイアスされ、空
乏層の形は第４図で破ＩＩＡで示すようになる。この逆
ノクイアス電圧が降伏電圧を越えるとトランジスタｊ６
のソースとなる一型領械４１からホールがウェル領域４
２内へ注入゛されるが、このホールは電位の低い入力端
子１１の方へ流れ、半導体基板４１・へは注入されない
。従って、従来のような２．チア、グは起こらない、ｔ
た、負電圧が入力端子Ｊ１に印加されても、第１図の回
路のように順方向電流は流れないので、保護抵抗３２が
溶断する仁ともない。
１１Ｃ負の電圧が印加された場合、Ｎチャンネルトラン
ジスタ３５のドレインとなる一型領域４３に負電圧が印
加され、ＩＩ−型ウェル領域４２は電源Ｙｅｓに接続さ
れていないので、ウェル領域４２の電圧は一型領域４Ｊ
の電圧に引張られ負電圧となる。仁のとき、Ｎｆ−ヤン
ネルトランジスタ１ｄのソースとなる一型領域４１とＰ
−型ウェル領域４２とのｐｎ接合は逆バイアスされ、空
乏層の形は第４図で破ＩＩＡで示すようになる。この逆
ノクイアス電圧が降伏電圧を越えるとトランジスタｊ６
のソースとなる一型領械４１からホールがウェル領域４
２内へ注入゛されるが、このホールは電位の低い入力端
子１１の方へ流れ、半導体基板４１・へは注入されない
。従って、従来のような２．チア、グは起こらない、ｔ
た、負電圧が入力端子Ｊ１に印加されても、第１図の回
路のように順方向電流は流れないので、保護抵抗３２が
溶断する仁ともない。
尚、上記実施例においては、電源から絶縁されたウェル
領域に形成されゐトランジスタをＮチャンネルトランジ
スタとしたが、これに限定するものではなく、Ｐ″″型
基板を用いウェル領域をｎ−型として、Ｐチャンネルト
ランジスタとしてもよい。
領域に形成されゐトランジスタをＮチャンネルトランジ
スタとしたが、これに限定するものではなく、Ｐ″″型
基板を用いウェル領域をｎ−型として、Ｐチャンネルト
ランジスタとしてもよい。
以上のように仁の発明によれば、負の異常入力に対して
も破壊や誤動作を妨止することができ、内部回路を確実
に保護し得る半導体装置を提供できる。
も破壊や誤動作を妨止することができ、内部回路を確実
に保護し得る半導体装置を提供できる。
第１図は従来の入力保護回路、第２図は第１図の回路の
素子構造を示す断面図、第３図はこの発明の一実施例に
係る入力保１１回路、第４図は第３図の回路の素子構造
を示す断面図である。 ＪＪ−一入力端子、Ｓ２−保護抵抗、ｓｉ、ｓｇ・・・
ＮチャンネルＭＯ８−電界効果トランジスタ、４１・・
・１１″″型半導体基板、４１＝ｐ′″型ウエル領域、
４１ 、４４ 、４ Ｆ−・・−型領域。
素子構造を示す断面図、第３図はこの発明の一実施例に
係る入力保１１回路、第４図は第３図の回路の素子構造
を示す断面図である。 ＪＪ−一入力端子、Ｓ２−保護抵抗、ｓｉ、ｓｇ・・・
ＮチャンネルＭＯ８−電界効果トランジスタ、４１・・
・１１″″型半導体基板、４１＝ｐ′″型ウエル領域、
４１ 、４４ 、４ Ｆ−・・−型領域。
Claims (1)
- 第一導電型の半導体基板と、この半導体基板内に電源か
ら絶縁されるように形成された第二導電型のウェル領域
と、このウェル領域に形成された第一のＭＯＢ型電界効
果トランジスタ及び第二のＭＯ８型電界効果トランジス
タとを具備し、前記第一のＭＯＢ型電界効果トランゾス
タのソースは接地されると共にｒ−トはドレインに接続
され、かつ第二のＭＯａ型電界効果トランジスタのｒ−
）はソースに接続されると共にドレインは抵抗を介して
入力端子に接続され、さらにンース祉前記第−のＭＯａ
型電界効果トランジスタのドレインに接続されているこ
とを特徴とする半導体装置０．
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111934A JPS5814562A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
| US06/749,112 US4609931A (en) | 1981-07-17 | 1985-06-26 | Input protection MOS semiconductor device with zener breakdown mechanism |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111934A JPS5814562A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814562A true JPS5814562A (ja) | 1983-01-27 |
Family
ID=14573791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111934A Pending JPS5814562A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814562A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281748A (ja) * | 1985-10-04 | 1987-04-15 | Nec Corp | 相補型半導体集積回路装置 |
| US4787293A (en) * | 1986-06-17 | 1988-11-29 | Honda Giken Kogyo Kabushiki Kaisha | Hydraulic system for working vehicles |
| US4893157A (en) * | 1984-08-24 | 1990-01-09 | Hitachi, Ltd. | Semiconductor device |
| US4903093A (en) * | 1987-06-05 | 1990-02-20 | Hitachi, Ltd. | Semiconductor integrated circuit device double isolated CMOS input protection resistor |
| JPH0330476A (ja) * | 1989-06-28 | 1991-02-08 | Matsushita Electron Corp | Ｍｉｓトランジスタとこれを用いた保護回路 |
-
1981
- 1981-07-17 JP JP56111934A patent/JPS5814562A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893157A (en) * | 1984-08-24 | 1990-01-09 | Hitachi, Ltd. | Semiconductor device |
| JPS6281748A (ja) * | 1985-10-04 | 1987-04-15 | Nec Corp | 相補型半導体集積回路装置 |
| US4787293A (en) * | 1986-06-17 | 1988-11-29 | Honda Giken Kogyo Kabushiki Kaisha | Hydraulic system for working vehicles |
| US4903093A (en) * | 1987-06-05 | 1990-02-20 | Hitachi, Ltd. | Semiconductor integrated circuit device double isolated CMOS input protection resistor |
| JPH0330476A (ja) * | 1989-06-28 | 1991-02-08 | Matsushita Electron Corp | Ｍｉｓトランジスタとこれを用いた保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755870B2 (en) | Semiconductor integrated circuit device | |
| US7394631B2 (en) | Electrostatic protection circuit | |
| JP2874583B2 (ja) | 半導体装置の入力保護回路 | |
| JP2016111186A (ja) | 半導体集積回路 | |
| US20030043517A1 (en) | Electro-static discharge protecting circuit | |
| JP3464340B2 (ja) | 半導体集積回路装置 | |
| JPS5814562A (ja) | 半導体装置 | |
| JP3617425B2 (ja) | 半導体集積回路装置の入力インターフェイス回路 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| CN112448378A (zh) | 静电保护电路 | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| JPS6010767A (ja) | 半導体装置 | |
| JPH0548021A (ja) | 半導体保護回路 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPH05152526A (ja) | 半導体集積回路装置 | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
| JP3753506B2 (ja) | 半導体集積回路装置 | |
| JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| JP3440972B2 (ja) | サージ保護回路 | |
| JP2871329B2 (ja) | 半導体集積回路 | |
| JP2009076664A (ja) | 静電気放電保護回路 | |
| JPH0613553A (ja) | 半導体集積回路 | |
| KR20090069665A (ko) | 정전기 방전 보호회로 | |
| JPH08331749A (ja) | サージ保護回路 | |
| JPS63115363A (ja) | 入力保護回路 |