JPS58145147A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58145147A
JPS58145147A JP2831582A JP2831582A JPS58145147A JP S58145147 A JPS58145147 A JP S58145147A JP 2831582 A JP2831582 A JP 2831582A JP 2831582 A JP2831582 A JP 2831582A JP S58145147 A JPS58145147 A JP S58145147A
Authority
JP
Japan
Prior art keywords
film
metal
etching
pattern
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2831582A
Other languages
English (en)
Other versions
JPH0379863B2 (ja
Inventor
Yasuo Iida
康夫 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP2831582A priority Critical patent/JPS58145147A/ja
Publication of JPS58145147A publication Critical patent/JPS58145147A/ja
Publication of JPH0379863B2 publication Critical patent/JPH0379863B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特に金属配線形
成方法に関する。
近年、′#−導体伎置装大規模化及び高速化に対する安
来はきわめて著しい。半導体装置の大規模化は、しばし
ば微細パターンの利用による高密変化で達成されるが、
それに伴い金属配線も微細化されるため抵抗が増加、高
速化の障害になっている。
又、高速化のためには金属配線のもつ浮遊容量の積極的
低減も重要である。この目的のため、きのこ形状の配線
が提案されたが、有効な製造方法がない事が間鴎であっ
た。
例えば、第1図は、従来の選択メッキ法を用いてI!遺
した半導体装置の断面図である。同図において、半導体
基板101の上にレジスト102が形成され、必賛なと
ころに部分的に開孔し、次にメッキを行い金属メッキパ
ターン103を形成スる。ところで、この方法では、容
量結合なく抵抗を下げるためのきのこ形状のかさの」二
部分を形成する重要な工程が、マスクなしの過剰メッキ
現象によっているため、きわめて制御性が悪く、所望の
配線を得ることが困難である。
また、第2図は感度の高いポジ型しジス)203を感度
の低いポジ型レジスト202上に堆積した形状の抜き部
分を形成し、ここにリフトオフ法で金禰パターンを形成
する(図示していない)方法を示す断面図であるが、こ
の方法も寸法制御上重装な第1層のレジスト202の露
光を、上の第21−レジスト203全通して行うため回
折等による障害が生じ、精度よく形成しにくいという問
題があった。又、このy5法では、リフトオフ特有の下
地膜への付着力の弱さも間諌であった。
本発明の目的は、低抵抗でかつ半導体基板等との容量結
合の小さい特にきのこ形状の配@を制用l性よく形成す
ることのできる半導体装置の製造方法全提供することに
ある。
本発明は5手2#、体基板十にきのこ形状の金楓配@を
形成する工程を備えた半導体装置の製造方法において、
白fJ8己きのこ形状の金嫡配線のうち土部は等号1生
エツチングにより形成したパターンから、下部は異)5
件エツチングにより形成したパターンから製造すること
を特徴とする半導体装置の製造7j法VCある。
以F1 本発明を回向全参照しながら詳細に説明する。
第3図乃至第8図は本発明の一′#:施例の製造方法を
順次説明する半導体装置の断面図である。
まず、@3図において、MOSデバイス製造工程でコン
タクトホールのエツチングまでは従来の方法により製作
し、続いて全面にメッキのための電4性膜例えば膜厚が
それぞれ300A程度のMoと金とからなるメッキ下地
膜301を順次、蒸層又はスパッタ法により堆積する。
続いて、第4図に示すごとく、厚さ約0.5μm乃至5
μmの有機下地膜401例えばポリイミドを塗布し、不
メ占性ガス雰囲気でプリベークする。絖いて、金属酸化
+111Jえば5i02e膜厚約0.03μm  乃至
03μrnf#着法等に工り堆積し中間マスク用酸化膜
402を形成する。そして、その上層にレジスト403
を迩布する。このレジスト403を電子線。
X@、紫外線等のエネルギー線を用いて選択感応させて
パターン比し、これをマスクに中間マスク用酸化膜40
2を選択エツチングし、中間マスクパターン501全得
る。下地面の段差が下の有機下池膜401により平坦化
されているため、レジスト403を薄くでき、パターン
精度が制くでき、また中間マスク酸化膜402が薄いた
め、エツチングじやすく、第5図に示すように中間マス
ク7<ターン501の加工精度はきわめて尚い。
続いて、この中間マスクパターン501を用いて、バレ
ル型プラズマ灰化装置により下地膜401を第6図に示
したごとく所望の深さまでエツチングする。バレル型装
鵬′全用いる場合、エツチングはほぼ完全に等方向に進
むので、中間マスクがリフトアップされない条件即ち有
機下地膜401の上部の横幅の長さが05μm以上のこ
る条件を考慮し、その有機下地膜の厚さを決定すること
が望ましい。
ついで、エンチングを酸素を用いたミリングや。
反応性スパッタ法等の異方性エツチングにかえ、有機下
地膜401を、第7図に示したごとく、メッキ下地膜3
01があられれるまでエツチングする。ここでは、異方
性エツチングを用いているため、メッキ下地の露出して
いる部分のパターンは正確に中間マスクパターンの形状
どうりとなる。
ついで、基板をメッキ等の金属メッキ液に浸漬し、メッ
キを行うと、畿メッキは市゛機下地膜ノくタ 5− 一ンどうりにメッキされるので、所望厚さにメッキ後、
有機下地膜を浴解除去し、さらにメッキ下地層で不用に
なった部分を、メッキパターンをマスクにエツチングす
ると、第8図に示すごとく、金(@配線として必要充分
なコンタクト面積で電気的接触ケとり、かつ上部で拡が
ることにより、浮遊容量を増加させることなく、抵抗を
さげた理想的な配@801が制御性よく形成できる。
以上の本発明の実施例の製造方法全換百すると、千4体
基板に半導体回路素子機能を形成する工程と、CVI)
法等によυ層間絶縁膜を形成する工程と、AiJ記層間
絶鰍膜に写真蝕刻技術によpスルホールを形成する工程
と、スルホールを設けた前記層間杷鎌膜上に、付着性の
商い金属例えばチタン(’1’ i )又はクロム(C
r)等ヲ膜厚約50A乃至100A堆槓する工程と、自
II紀膜−ヒにメッキ下地金属例えば金(Au) 又は
白金(i’t)等を膜厚約10OA乃至500A堆積す
る工程とh SjJ記膜上に有機膜を約05μm乃至5
μm堆積する工程とt n’l紀*’磯換上に膜厚約0
.05μm乃至0.2μmの酸素プラズマに耐するエツ
チング速度の遅い材料例えばシリコン等の酸化物を堆積
する工程と、前記酸化物全写真蝕刻技術により所望の配
線パターンと相補の形状にエツチングする工程と、該酸
化物パターンをマスクにバレル型酸素プラズマエツチン
グにより、AiJ記有機膜をPiiJ記マスクパターン
がとれない程度で、かつ残膜の厚さが約0.1μm以」
二あるように等方的にエツチング(等方性エツチング)
する工程と、残りの有機膜をイオンミリングや反応性ス
パッタエツチング等の異方的エツチング(異方性エツチ
ング)により、酸化物マスクでエツチングし、前記メッ
キ下地膜を露出する工程と、メッキ下地膜全隈極として
メッキ金属例えばAu+et等の金属を4f機膜のエツ
チング部分をきのこ形状に埋めるようにメッキする工程
と、酸化物マスク、有機膜及びメッキパターン間の不用
になったメッキ下地金属及びその下の付着強化のための
金属m’を蝕刻除去する工程とを有することを特徴とし
ている。
本発明の製造方法の利点を列挙すれば、次のよ7− 状が好捷しく、特定の形を限定したものではない。
うになる。すなわち、 第1の利点としては、有機膜のエツチングできのこ形状
のかさの部分(上部)を作る際に、精度の商い等方性エ
ツチング法であるプラズマエツチングを用いているため
、所望の精度が得られやすいことである。
第二の利点としては、有機膜のエツチングできのこ形状
の柄の部分(下部)を作る際に、精度の置い異方性エツ
チング法であるイオンミリング又は反応性スパッタリン
グケ用いているため、所望の配線精度が得られることで
ある。
第三の利点としては、メッキ法を用いているため有機膜
に精度よく形成されたきのこ形状の空間部を忠実に埋め
るように配線全形成できることである。
第四の利点としては、厚い有機膜により平坦化した上で
パターン露光を行うため、高い露光精度が得られること
で゛ある。
尚本発明でいうきのこ形状においては、要するに上部の
径が下部の径よりも大きくなっている形8−
【図面の簡単な説明】
第1図は従来の低抵抗配線形成方法の一例として膜厚制
−件のよくない過剰メッキによる方法を説明するための
断面図、第2図は従来の別な一1+lJである二1−レ
ジスト金用いたレジスしくターン制御1生のよくない方
法を説明するための断面図、第3図乃至第8図は本発明
の一実施例の低抵抗配線の形成方法を工程順に説明する
ための断面図である。 面図において、101・・・・・・半導体基板、102
・・・・・・レジスト、103・・・・・・金属メツキ
ノくターン、202・・・・・・低感度レジスl−,2
03・・・・・・高感度レジス)、301・・・・・・
メッキ下地Ill、401・・・・・・有機−ト地1換
、402・・・・・・中間マスク用酸化膜、403・・
・・・・レジスト、501・・・・・・中間マスクツく
ターン、801・・・・・・配線。 9 − 第 / 図 第21 第3図 第4図 $S 図 第6 図 第 7図 第θ圀

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上にきのこ形状の金属配線を形成する工程を
    備えた半導体装置の製造方法において、前記きのこ形状
    の金属配線のうち上部は等方性エツチングにより形成し
    たパターンから、下部は異方性エツチングにより形成し
    たパターンから製造することを特徴とする半導体装置の
    製造方法。
JP2831582A 1982-02-24 1982-02-24 半導体装置の製造方法 Granted JPS58145147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2831582A JPS58145147A (ja) 1982-02-24 1982-02-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2831582A JPS58145147A (ja) 1982-02-24 1982-02-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58145147A true JPS58145147A (ja) 1983-08-29
JPH0379863B2 JPH0379863B2 (ja) 1991-12-20

Family

ID=12245175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2831582A Granted JPS58145147A (ja) 1982-02-24 1982-02-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58145147A (ja)

Also Published As

Publication number Publication date
JPH0379863B2 (ja) 1991-12-20

Similar Documents

Publication Publication Date Title
US5017509A (en) Stand-off transmission lines and method for making same
JPH05502138A (ja) 多層配線における相互接続部およびその形成方法
JPS58145147A (ja) 半導体装置の製造方法
US4224400A (en) Method of manufacturing a magnetic head by photo-etching
JP2738682B2 (ja) 配線形成方法
JP3349001B2 (ja) 金属膜の形成方法
JP2699498B2 (ja) 半導体装置の製造方法
JPS5864616A (ja) 薄膜磁気ヘツドの製造方法
JPS58114428A (ja) 微細パタ−ン形成方法
JPS5978586A (ja) Nbのパタ−ン形成法
JPH023926A (ja) 配線の形成方法
JPH0679156B2 (ja) ガラスマスクの製造方法
JPS63168810A (ja) 薄膜磁気ヘツドの製造方法
JPS59213131A (ja) X線露光用マスクの製造方法
JPH0789535B2 (ja) 粒子ビ−ム露光用位置合せマ−ク
JPS63140530A (ja) X線マスク
KR100252757B1 (ko) 금속패턴 형성방법
JPH0340498B2 (ja)
JPS5941839A (ja) パタ−ン形成方法
JPS6261334A (ja) パタ−ンの形成方法
JPH06232337A (ja) 半導体装置におけるコンデンサの形成方法
JPS5768035A (en) Manufacture of semiconductor device
JPS61240662A (ja) 厚膜金属パタ−ンの形成方法
JPH0416009B2 (ja)
JPH042151A (ja) エアーブリッジ構造配線の作成方法