JPH06232337A - 半導体装置におけるコンデンサの形成方法 - Google Patents
半導体装置におけるコンデンサの形成方法Info
- Publication number
- JPH06232337A JPH06232337A JP1548793A JP1548793A JPH06232337A JP H06232337 A JPH06232337 A JP H06232337A JP 1548793 A JP1548793 A JP 1548793A JP 1548793 A JP1548793 A JP 1548793A JP H06232337 A JPH06232337 A JP H06232337A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- insulating film
- lower electrode
- electrode
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体基板上に形成するコンデンサの容量値を
正確に制御することで集積回路の製造歩留まりを向上さ
せることを目的とする。 【構成】 半導体基板上に金属をエッチングして形成し
たコンデンサの下部電極1上に絶縁膜2を堆積させ、さ
らに別の絶縁膜3を塗布形成した後、絶縁膜3のほとん
どをエッチバックする第1の工程と、エッチバックされ
た絶縁膜表面のうち下部電極1よりも広い領域を、フォ
トレジスト4で他の領域をマスクして下部電極1が露出
するまでエッチングし、この下部電極1上であって、か
つ下部電極1表面よりも広い領域の絶縁膜を除去する第
2の工程と、露出した下部電極1上に所望の膜厚に絶縁
膜5を形成した後、上部電極6を形成する第3の工程を
備えている。
正確に制御することで集積回路の製造歩留まりを向上さ
せることを目的とする。 【構成】 半導体基板上に金属をエッチングして形成し
たコンデンサの下部電極1上に絶縁膜2を堆積させ、さ
らに別の絶縁膜3を塗布形成した後、絶縁膜3のほとん
どをエッチバックする第1の工程と、エッチバックされ
た絶縁膜表面のうち下部電極1よりも広い領域を、フォ
トレジスト4で他の領域をマスクして下部電極1が露出
するまでエッチングし、この下部電極1上であって、か
つ下部電極1表面よりも広い領域の絶縁膜を除去する第
2の工程と、露出した下部電極1上に所望の膜厚に絶縁
膜5を形成した後、上部電極6を形成する第3の工程を
備えている。
Description
【0001】
【産業上の利用分野】この発明は、半導体基板上に形成
されるコンデンサの構造及びその製造方法に関するもの
である。
されるコンデンサの構造及びその製造方法に関するもの
である。
【0002】
【従来の技術】従来、半導体装置内におけるコンデンサ
の形成方法は、例えば図2に示すように行われていた。
の形成方法は、例えば図2に示すように行われていた。
【0003】すなわち、まず、半導体基板上に成膜させ
た金属をエッチング成形して、コンデンサの下部電極1
を形成する(同図(a))。
た金属をエッチング成形して、コンデンサの下部電極1
を形成する(同図(a))。
【0004】続いて、以上のように形成された下部電極
1上にCVD法で第1の絶縁膜2を積層した後(同図
(b))、第2の絶縁膜3を塗布形成してキュアーし
(同図(c))、同図(d)に示すように、この第2の
絶縁膜3のほとんどをエッチバックする。
1上にCVD法で第1の絶縁膜2を積層した後(同図
(b))、第2の絶縁膜3を塗布形成してキュアーし
(同図(c))、同図(d)に示すように、この第2の
絶縁膜3のほとんどをエッチバックする。
【0005】そして、フォトレジスト4をマスクとして
上記下部電極1の上部表面が露出するまでエッチングし
た後(同図(e)、エッチングする領域は下部電極より
も1μm〜3μm小さい領域)、このフォトレジスト4
を取り除いて第3の絶縁膜5をCVD法により所定のコ
ンデンサ容量になるように膜厚コントロールしながら堆
積させ(同図(f))、最後に上部電極6を形成するこ
とにより半導体基板上にコンデンサを形成していた(同
図(g))。
上記下部電極1の上部表面が露出するまでエッチングし
た後(同図(e)、エッチングする領域は下部電極より
も1μm〜3μm小さい領域)、このフォトレジスト4
を取り除いて第3の絶縁膜5をCVD法により所定のコ
ンデンサ容量になるように膜厚コントロールしながら堆
積させ(同図(f))、最後に上部電極6を形成するこ
とにより半導体基板上にコンデンサを形成していた(同
図(g))。
【0006】
【発明が解決しようとする課題】従来の半導体装置にお
けるコンデンサの形成方法によると、コンデンサの断面
構造は図2(g)に示すように、下部電極上の周辺部分
に所定の膜厚よりも厚い絶縁膜部分が形成されるため、
設計通りにコンデンサの容量値を制御できないという課
題があった。
けるコンデンサの形成方法によると、コンデンサの断面
構造は図2(g)に示すように、下部電極上の周辺部分
に所定の膜厚よりも厚い絶縁膜部分が形成されるため、
設計通りにコンデンサの容量値を制御できないという課
題があった。
【0007】この発明は上記のような課題を解決するた
めになされたもので、半導体基板上に形成するコンデン
サの容量値を正確に制御することで集積回路の製造歩留
まりを向上させることを目的とする。
めになされたもので、半導体基板上に形成するコンデン
サの容量値を正確に制御することで集積回路の製造歩留
まりを向上させることを目的とする。
【0008】
【課題を解決するための手段】この発明に係る半導体装
置におけるコンデンサの形成方法は、半導体基板上に金
属をエッチングして形成したコンデンサの下部電極上に
絶縁膜を堆積させ、さらに別の絶縁膜を塗布形成した
後、この別の絶縁膜のほとんどをエッチバックする第1
の工程と、エッチバックされた絶縁膜表面をフォトレジ
ストでマスクし、下部電極よりも広い領域を下部電極表
面が露出するまでエッチングし、この下部電極上であっ
て、かつ下部電極表面よりも広い領域の絶縁膜を除去す
る第2の工程と、露出した下部電極上に所望の膜厚に絶
縁膜を形成した後、上部電極を形成する第3の工程を備
えたことを特徴としている。
置におけるコンデンサの形成方法は、半導体基板上に金
属をエッチングして形成したコンデンサの下部電極上に
絶縁膜を堆積させ、さらに別の絶縁膜を塗布形成した
後、この別の絶縁膜のほとんどをエッチバックする第1
の工程と、エッチバックされた絶縁膜表面をフォトレジ
ストでマスクし、下部電極よりも広い領域を下部電極表
面が露出するまでエッチングし、この下部電極上であっ
て、かつ下部電極表面よりも広い領域の絶縁膜を除去す
る第2の工程と、露出した下部電極上に所望の膜厚に絶
縁膜を形成した後、上部電極を形成する第3の工程を備
えたことを特徴としている。
【0009】特に、第2の工程では、コンデンサの下部
電極表面がすべて露出するまでエッチングすることを特
徴としている。
電極表面がすべて露出するまでエッチングすることを特
徴としている。
【0010】
【作用】この発明における半導体装置におけるコンデン
サの形成方法は、コンデンサの下部電極よりも広い領域
を、フォトレジストで他の領域をマスクして下部電極表
面が露出するまでエッチングし、下部電極上であって、
かつ該下部電極表面よりも広い領域の絶縁膜を除去する
ことにより、下部電極表面をすべて露出させる。
サの形成方法は、コンデンサの下部電極よりも広い領域
を、フォトレジストで他の領域をマスクして下部電極表
面が露出するまでエッチングし、下部電極上であって、
かつ該下部電極表面よりも広い領域の絶縁膜を除去する
ことにより、下部電極表面をすべて露出させる。
【0011】また、下部電極をすべて露出するまでエッ
チングすることにより、この下部電極表面上に平坦な絶
縁膜の形成を可能にする。
チングすることにより、この下部電極表面上に平坦な絶
縁膜の形成を可能にする。
【0012】
【実施例】以下、この発明の一実施例を図1を用いて説
明する。なお、図中同一部分には同一符号を付して説明
を省略する。
明する。なお、図中同一部分には同一符号を付して説明
を省略する。
【0013】図1は、この発明に係る一実施例によるコ
ンデンサの形成方法の各工程を説明するための図であ
る。
ンデンサの形成方法の各工程を説明するための図であ
る。
【0014】すなわち、まず、半導体基板上に成膜させ
た金属をエッチング成形して、コンデンサの下部電極1
を形成する(同図(a))。
た金属をエッチング成形して、コンデンサの下部電極1
を形成する(同図(a))。
【0015】この下部電極1としては、例えばTiWを
スパッタ法により膜厚1000Åだけ堆積させ、さらに
Auを同様の方法(スパッタ法)で膜厚5000Å積層
させた後、フォトレジストをマスクしてイオンミリング
法で上記2層金属を所定の形状にエッチングし、フォト
レジストを除去してコンデンサの下部電極1を形成す
る。
スパッタ法により膜厚1000Åだけ堆積させ、さらに
Auを同様の方法(スパッタ法)で膜厚5000Å積層
させた後、フォトレジストをマスクしてイオンミリング
法で上記2層金属を所定の形状にエッチングし、フォト
レジストを除去してコンデンサの下部電極1を形成す
る。
【0016】続いて、以上のように形成された下部電極
1上にCVD法で第1の絶縁膜2を堆積させ(同図
(b))、第2の絶縁膜3としてSOG(Spin On Glas
s) を塗布形成し、キュアーした後(同図(c))、同
図(d)に示すように、CF4 ガスを用いたRIE(Rea
ctive Ion Etching)法によりこの第2の絶縁膜3(SO
G)のほとんどをエッチバックする。
1上にCVD法で第1の絶縁膜2を堆積させ(同図
(b))、第2の絶縁膜3としてSOG(Spin On Glas
s) を塗布形成し、キュアーした後(同図(c))、同
図(d)に示すように、CF4 ガスを用いたRIE(Rea
ctive Ion Etching)法によりこの第2の絶縁膜3(SO
G)のほとんどをエッチバックする。
【0017】そして、エッチバックされた絶縁膜表面
を、上記下部電極1よりも広い領域がエッチングできる
ようにフォトレジスト4でマスクする。
を、上記下部電極1よりも広い領域がエッチングできる
ようにフォトレジスト4でマスクする。
【0018】具体的には、下部電極1よりも1μm〜3
μm程度広い領域がエッチングできるようにフォトレジ
スト4でマスクし、CF4 ガスを用いた上記RIE法に
より、下部電極1の表面がすべて露出するまでエッチン
グする(同図(e))。
μm程度広い領域がエッチングできるようにフォトレジ
スト4でマスクし、CF4 ガスを用いた上記RIE法に
より、下部電極1の表面がすべて露出するまでエッチン
グする(同図(e))。
【0019】その後、フォトレジスト4を除去した後、
所望のコンデンサ容量とする膜厚、例えば3000Åだ
け第3の絶縁膜5としてSiN膜を堆積させ(同図
(f))、その上にコンデンサの上部電極6を形成する
(同図(g))。
所望のコンデンサ容量とする膜厚、例えば3000Åだ
け第3の絶縁膜5としてSiN膜を堆積させ(同図
(f))、その上にコンデンサの上部電極6を形成する
(同図(g))。
【0020】この上部電極6は、例えばTiWを膜厚1
000Åだけスパッタ法により堆積させた、さらにAu
を同様にスパッタ法により堆積させた後、フォトレジス
トをマスクしてイオンミリング法で上記2層金属を所定
の形状にエッチングし、フォトレジストを除去してコン
デンサの上部電極6を形成する。
000Åだけスパッタ法により堆積させた、さらにAu
を同様にスパッタ法により堆積させた後、フォトレジス
トをマスクしてイオンミリング法で上記2層金属を所定
の形状にエッチングし、フォトレジストを除去してコン
デンサの上部電極6を形成する。
【0021】なお、上記実施例によるコンデンサの形成
については、上述した金属には限定さず、また、絶縁膜
の種類についても特に限定されない。
については、上述した金属には限定さず、また、絶縁膜
の種類についても特に限定されない。
【0022】
【発明の効果】以上のようにこの発明によれば、コンデ
ンサの下部電極よりも広い領域がエッチングできるよう
に、フォトレジストでマスクし、下部電極表面が露出す
るまでエッチングし、下部電極上であって、かつ該下部
電極表面よりも広い領域の絶縁膜を除去することによ
り、下部電極表面をすべて露出させ、この下部電極表面
上に平坦な絶縁膜の形成するようにしたので、コンデン
サの容量を正確に制御することができ、半導体集積回路
の歩留まりを向上させられるという効果がある。
ンサの下部電極よりも広い領域がエッチングできるよう
に、フォトレジストでマスクし、下部電極表面が露出す
るまでエッチングし、下部電極上であって、かつ該下部
電極表面よりも広い領域の絶縁膜を除去することによ
り、下部電極表面をすべて露出させ、この下部電極表面
上に平坦な絶縁膜の形成するようにしたので、コンデン
サの容量を正確に制御することができ、半導体集積回路
の歩留まりを向上させられるという効果がある。
【図1】この発明に係るコンデンサ形成方法による一実
施例を説明するための工程図である。
施例を説明するための工程図である。
【図2】従来のコンデンサ形成方法による一実施例を説
明するための工程図である。
明するための工程図である。
1…下部電極、2…第1の絶縁膜、3…SOG、4…フ
ォトレジスト、5…第2の絶縁膜、6…上部電極。
ォトレジスト、5…第2の絶縁膜、6…上部電極。
Claims (2)
- 【請求項1】 半導体基板上に金属をエッチングして形
成したコンデンサの下部電極上に絶縁膜を堆積させ、さ
らに別の絶縁膜を塗布形成した後、該別の絶縁膜のほと
んどをエッチバックする第1の工程と、 前記エッチバックれた絶縁膜表面をフォトレジストでマ
スクし、前記下部電極よりも広い領域を前記下部電極が
露出するまでエッチングする第2の工程と、 前記露出した下部電極上に所望の膜厚に絶縁膜を形成し
た後、上部電極を形成する第3の工程からなる半導体装
置におけるコンデンサの形成方法。 - 【請求項2】 前記第2の工程は、コンデンサの下部電
極上部であって、該下部電極表面よりも広い領域の絶縁
膜を除去することを特徴とする請求項1記載の半導体装
置におけるコンデンサの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1548793A JPH06232337A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置におけるコンデンサの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1548793A JPH06232337A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置におけるコンデンサの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06232337A true JPH06232337A (ja) | 1994-08-19 |
Family
ID=11890158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1548793A Pending JPH06232337A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置におけるコンデンサの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06232337A (ja) |
-
1993
- 1993-02-02 JP JP1548793A patent/JPH06232337A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
US6319767B1 (en) | Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique | |
KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
JPH06232337A (ja) | 半導体装置におけるコンデンサの形成方法 | |
JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
JP3080400B2 (ja) | 半導体装置 | |
JP3349001B2 (ja) | 金属膜の形成方法 | |
JPH06120211A (ja) | 半導体装置の製造方法 | |
JPH0918117A (ja) | 導電体層形成方法 | |
JP2644079B2 (ja) | 半導体集積回路 | |
US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
JP2699498B2 (ja) | 半導体装置の製造方法 | |
JPH11162845A (ja) | 半導体素子のマスク製造方法 | |
KR100252757B1 (ko) | 금속패턴 형성방법 | |
JPH04303943A (ja) | 半導体装置の製造方法 | |
JPH023926A (ja) | 配線の形成方法 | |
JPH09181077A (ja) | 半導体装置およびその製造方法 | |
JPH08222699A (ja) | 半導体装置の製造方法 | |
JPS62281328A (ja) | 半導体装置の製造方法 | |
JPS58209125A (ja) | 半導体装置の製造方法 | |
JPH0379863B2 (ja) | ||
JPH05218212A (ja) | 半導体装置の製造方法 | |
JPH03211732A (ja) | 配線の形成方法 | |
JPH039520A (ja) | 半導体装置の製造方法 | |
KR20010044996A (ko) | 반도체 소자의 커패시터 형성 방법 |