JPS5813932B2 - 記憶装置の多重使用制御方式 - Google Patents
記憶装置の多重使用制御方式Info
- Publication number
- JPS5813932B2 JPS5813932B2 JP50041332A JP4133275A JPS5813932B2 JP S5813932 B2 JPS5813932 B2 JP S5813932B2 JP 50041332 A JP50041332 A JP 50041332A JP 4133275 A JP4133275 A JP 4133275A JP S5813932 B2 JPS5813932 B2 JP S5813932B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- area
- identifier
- storage
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Storage Device Security (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、複数計算機によって共用される記憶装置の多
重使用制御方式に関し、特に同時多重使用によって生じ
る不都合、例えば、同一記憶領域に対する同時多重書き
込みに起因する記憶情報の破損などを防止し得る制御方
式に関する。
重使用制御方式に関し、特に同時多重使用によって生じ
る不都合、例えば、同一記憶領域に対する同時多重書き
込みに起因する記憶情報の破損などを防止し得る制御方
式に関する。
従来、同時多重使用による記憶情報の破損を防止するた
めには、全システム・リソースを一括管理ｔるオペレー
ティングシステムを設けて、共用する記憶装置に書き込
みを行う際には書き込みに先立ってオペレーティングシ
ステムに記憶装置の占有を要求し、占有が認められた場
合に書き込みを行い、書き込み終了後、再びオペレーテ
ィングシステムに記憶装置の占有を停止する旨を知らせ
るという方式が採用されていた。
めには、全システム・リソースを一括管理ｔるオペレー
ティングシステムを設けて、共用する記憶装置に書き込
みを行う際には書き込みに先立ってオペレーティングシ
ステムに記憶装置の占有を要求し、占有が認められた場
合に書き込みを行い、書き込み終了後、再びオペレーテ
ィングシステムに記憶装置の占有を停止する旨を知らせ
るという方式が採用されていた。
しかしながらこの方式は、複数計算機によって構成され
る情報処理システムにおいて、各計算機が独自のオペレ
ーティングシステムのもとで個別に稼動し、記憶装置の
みを共用するという形態をとる場合には適用できないと
いう欠点を有する。
る情報処理システムにおいて、各計算機が独自のオペレ
ーティングシステムのもとで個別に稼動し、記憶装置の
みを共用するという形態をとる場合には適用できないと
いう欠点を有する。
本発明は上述のような欠点を解決し、各計算機が独自の
オペレーティングシステムのもとで稼動している場合に
も容易に適用できる制御方式を提供することを目的とす
るものである。
オペレーティングシステムのもとで稼動している場合に
も容易に適用できる制御方式を提供することを目的とす
るものである。
この目的を達成するために本発明は共用する記憶装置の
所定の記憶領域の使用状態を表わす表示子と、使用中の
場合はその領域を使用している計算機を識別する識別子
とを対にして記憶する手段を設けると共に、計算機より
、操作指定部、使用計算機指定部及び記憶領域指定部を
含む命令を送出し、上記命令の各部の情報と、上記記憶
手段の表示子及び識別子とから指定領域の使用可又は不
可を表わすリターン情報を作り、これを計算機に回答す
るようにしたことを特徴とするものである。
所定の記憶領域の使用状態を表わす表示子と、使用中の
場合はその領域を使用している計算機を識別する識別子
とを対にして記憶する手段を設けると共に、計算機より
、操作指定部、使用計算機指定部及び記憶領域指定部を
含む命令を送出し、上記命令の各部の情報と、上記記憶
手段の表示子及び識別子とから指定領域の使用可又は不
可を表わすリターン情報を作り、これを計算機に回答す
るようにしたことを特徴とするものである。
以下、本発明の実施例について説明する。
本発明方式に用いられる多重使用制御装置の一実施例を
示す第１図において、入力情報１は、多重使用制御装置
に対する操作指定部ＯＰ、使用計算機指定部ＣＰ、記憶
領域指定部ＡＤＤより成る。
示す第１図において、入力情報１は、多重使用制御装置
に対する操作指定部ＯＰ、使用計算機指定部ＣＰ、記憶
領域指定部ＡＤＤより成る。
ＯＰ，ＣＰ，ＡＤＤの内容は、それぞれ操作指定部保持
レジスタ（以下ＯＰレジスタ）２、計算機指定保持レジ
スタ（以下ＣＰレジスタ）３、領域指定保持レジスタ（
以下ＡＤＤレジスタ）４に保持される。
レジスタ（以下ＯＰレジスタ）２、計算機指定保持レジ
スタ（以下ＣＰレジスタ）３、領域指定保持レジスタ（
以下ＡＤＤレジスタ）４に保持される。
ＯＰレジスタ２及びＡＤＤレジスタ４の内容は、それぞ
れデコード信号５及び６が発生した時に、操作指定デコ
ーダ７及びアドレス・デコーダ８によってデコードされ
る。
れデコード信号５及び６が発生した時に、操作指定デコ
ーダ７及びアドレス・デコーダ８によってデコードされ
る。
１０は記憶領域の使用中、非使用中の別と、使用中の場
合は、使用計算機を識別する情報を保持する記憶装置で
ある。
合は、使用計算機を識別する情報を保持する記憶装置で
ある。
Ａ１，Ａ２，・・・・・・・・・Ａｎは記憶領域の使用
、非使用の別を表わす表示子を格納する領域であり、Ｂ
１，Ｂ２・・・・・・・・・Ｂｎは使用中の計算機を識
別する情報、すなわち識別子を格納する領域である。
、非使用の別を表わす表示子を格納する領域であり、Ｂ
１，Ｂ２・・・・・・・・・Ｂｎは使用中の計算機を識
別する情報、すなわち識別子を格納する領域である。
（Ａ１，Ｂ１），（Ａ２，Ｂ２），・・・，（Ａｎ，Ｂ
ｎ）は、夫々、記憶装置の各記憶領域に対応しておりそ
の記憶領域の使用状態と使用計算機に関する情報を保持
している。
ｎ）は、夫々、記憶装置の各記憶領域に対応しておりそ
の記憶領域の使用状態と使用計算機に関する情報を保持
している。
記憶装置１０は読み出し書き込み制御回路（Ｒ／Ｗ回路
）９により制御され、記憶領域を指定するアドレス信号
８ａと読み出し信号１５が、読み出し書き込み回路９に
加えられた時に指定された領域の情報が読み出される。
）９により制御され、記憶領域を指定するアドレス信号
８ａと読み出し信号１５が、読み出し書き込み回路９に
加えられた時に指定された領域の情報が読み出される。
読み出された情報のうち、表示子Ａの内容は使用状態保
持レジスタ（以下Ａ保持レジスタ）１２に、識別子Ｂの
内容は、使用計算機保持レジスタ１３に保持される。
持レジスタ（以下Ａ保持レジスタ）１２に、識別子Ｂの
内容は、使用計算機保持レジスタ１３に保持される。
ＯＰデコーダ７の出力とＡ保持レジスタ１２の出力は、
使用状況デコーダ１１の入力となる。
使用状況デコーダ１１の入力となる。
上記使用状況デコーダ１１に、デコード信号１４が加わ
ると、上記ＯＰデコーダ７及びＡ保持レジスタ１２の出
力に応じて、４種類の出力１１ａ，１ｌｂ，１１ｃ，１
１ｄのいずれかが生じる。
ると、上記ＯＰデコーダ７及びＡ保持レジスタ１２の出
力に応じて、４種類の出力１１ａ，１ｌｂ，１１ｃ，１
１ｄのいずれかが生じる。
上記デコーダ１１０入力と４種類の出力との対応関係は
、以下のようになる。
、以下のようになる。
（１）ＯＰデコーダ７の出力が七ツ・命令に対応し、か
つ、Ａ保持レジスタ１２の内容が非使用中に対応すると
き、出力１１ｃがでる。
つ、Ａ保持レジスタ１２の内容が非使用中に対応すると
き、出力１１ｃがでる。
（２）ＯＰデコーダ７の出力がセット命令に対応し、か
つ、Ａ保持レジスタ１２の内容が使用中に対応するとき
、出力１１ａがでる。
つ、Ａ保持レジスタ１２の内容が使用中に対応するとき
、出力１１ａがでる。
（３）ＯＰデコーダ７の出力がリセット命令に対応し、
かつ、Ａ保持レジスタ１２の内容が非使用中に対応する
とき、出力１ｌｂがでる。
かつ、Ａ保持レジスタ１２の内容が非使用中に対応する
とき、出力１ｌｂがでる。
（４）ＯＰデコーダ７の出力がリセット命令に対応し、
かつ、Ａ保持レジスタ１２の内容が使用中に対応すると
き、出力１１ｄがでる。
かつ、Ａ保持レジスタ１２の内容が使用中に対応すると
き、出力１１ｄがでる。
出力１１ｃが発生した場合（セット命令で、該当する記
憶領域は非使用中）その出力は、Ａ保持レジスタ１２の
セット信号Ｓとなり、該レジスタ１２の内容は使用中の
状態になる。
憶領域は非使用中）その出力は、Ａ保持レジスタ１２の
セット信号Ｓとなり、該レジスタ１２の内容は使用中の
状態になる。
また、出力１１ｃはＢレジスタ１３のセット信号Ｓとな
って、ＣＰレジスタ３の内容（使用計算機の指定）が上
記Ｂレジスタ１３にセットされる。
って、ＣＰレジスタ３の内容（使用計算機の指定）が上
記Ｂレジスタ１３にセットされる。
さらに、上記出力１１ｃはＯＲゲート１７を経てＲ／Ｗ
制御回路９の書き込み信号１７ａになり、アドレス信号
８ａで指定される記憶装置１０のアドレスに、Ａ保持レ
ジスタ１２及びＢ保持レジスタ１３の内容が書き込まれ
る。
制御回路９の書き込み信号１７ａになり、アドレス信号
８ａで指定される記憶装置１０のアドレスに、Ａ保持レ
ジスタ１２及びＢ保持レジスタ１３の内容が書き込まれ
る。
出力１１ｄがある場合（リセツ・命令で、該当する記憶
領域が使用中）、その出力は、−３Ｋ回路１６を動作さ
せる信号となる。
領域が使用中）、その出力は、−３Ｋ回路１６を動作さ
せる信号となる。
上記一致回路１６は、ＣＰレジスタ３の内容（リセット
命令を出した計算機の識別情報）とＢレジスタ１３の内
容（従来、指定された記憶領域を使用していた計算機の
識別情報）とを比較し、その内容が一致した場合は、出
力１６ａを発生する。
命令を出した計算機の識別情報）とＢレジスタ１３の内
容（従来、指定された記憶領域を使用していた計算機の
識別情報）とを比較し、その内容が一致した場合は、出
力１６ａを発生する。
この出力１６ａは、Ａ保持レジスタ１２及びＢ保持レジ
スタ１３のリセット信号Ｒとして働く。
スタ１３のリセット信号Ｒとして働く。
また、出力１６ａは、ＯＲゲート１７を経てＲ／Ｗ制御
回路９の書き込み信号１７ａとなり、アドレス信号８ａ
で指定される記憶装置１０のアドレスにＡ保持レジスタ
１２及びＢ保持レジスタ１３の内容を書き込む（表示子
と識別子がリセットされる）。
回路９の書き込み信号１７ａとなり、アドレス信号８ａ
で指定される記憶装置１０のアドレスにＡ保持レジスタ
１２及びＢ保持レジスタ１３の内容を書き込む（表示子
と識別子がリセットされる）。
また一致しない場合は出力１６ｂが生じエンコーダ１９
に加えられる。
に加えられる。
一方、出力１１ａ，ｌｌｂが発生したときは、直接エン
コーダ１９に印加され、Ａ保持レジスタ１２及びＢ保持
レジスタ１３の内容は変更されない。
コーダ１９に印加され、Ａ保持レジスタ１２及びＢ保持
レジスタ１３の内容は変更されない。
上述の各出力信号１１ａ，Ｉｌｂ，１１ｃ，１６ａ，１
６ｂは、エンコーダ１９の入力となって、各場合を区別
できる情報をリターン情報保持レジスタ２０にセットす
る。
６ｂは、エンコーダ１９の入力となって、各場合を区別
できる情報をリターン情報保持レジスタ２０にセットす
る。
また、出力信号１１ａ，１ｌｂ，１１ｃ，１６ａ，１６
ｂの出力はＯＲゲート１８を経て、リターン情報送出回
路２１の送出信号２１ａとなり、保持レジスタ２０の内
容は、制御命令を発した計算機に送出される。
ｂの出力はＯＲゲート１８を経て、リターン情報送出回
路２１の送出信号２１ａとなり、保持レジスタ２０の内
容は、制御命令を発した計算機に送出される。
第２図は第１図に示した多重使用制御装置に対する制御
命令のフォーマットを示すもので前述の如く、操作指定
部ＯＰ、計算機識別情報指定部ＣＰ、記憶領域指定部Ａ
ＤＤより成る。
命令のフォーマットを示すもので前述の如く、操作指定
部ＯＰ、計算機識別情報指定部ＣＰ、記憶領域指定部Ａ
ＤＤより成る。
前述のセット命令及びリセット命令の区別は操作指定部
ＯＰの内容に従って弁別される。
ＯＰの内容に従って弁別される。
第３図は、本発明制御方式の全体構成の一実施例を示し
、１０１，１０２，・・・・・・・・・１０ｎは計算機
、２００はディスク制御装置、３０１，３０２，・・・
・・・・・・３０ｍはディスク記憶装置である。
、１０１，１０２，・・・・・・・・・１０ｎは計算機
、２００はディスク制御装置、３０１，３０２，・・・
・・・・・・３０ｍはディスク記憶装置である。
各ディスク記憶装置３０１，３０２，・・・・・・・・
・３０ｍは第１図示の装置部Ｘと従来のディスク記憶装
置部Ｙとより成る。
・３０ｍは第１図示の装置部Ｘと従来のディスク記憶装
置部Ｙとより成る。
上記装置部Ｘは前述のような使用状態表示子ＡＩ，Ａ２
ｔ・・・・・・・・・，Ａｎおよび使用計算機識別子Ｂ
ｌ５Ｂ２ｊ・・・・・・・・・，Ｂｎの記憶領域を含ん
でいる。
ｔ・・・・・・・・・，Ａｎおよび使用計算機識別子Ｂ
ｌ５Ｂ２ｊ・・・・・・・・・，Ｂｎの記憶領域を含ん
でいる。
上記記憶装置部ＹのＣ１，Ｃ２・・・・・・・・・Ｃｎ
は、夫夫、連続するシリンダ群である。
は、夫夫、連続するシリンダ群である。
表示子と識別子の組（ＡＩ，Ｂｌ）はシリンダ群Ｃ１、
（Ａ２，Ｂ２）はＣ２，・・・・・・・・・、（Ａｎｔ
Ｂｎ）はＣｎに、夫々、対応している。
（Ａ２，Ｂ２）はＣ２，・・・・・・・・・、（Ａｎｔ
Ｂｎ）はＣｎに、夫々、対応している。
今、一例としてＡ１が非使用中状態を示し、計算機１０
１が、Ｃ１に属するシリンダを使用する場合を考える。
１が、Ｃ１に属するシリンダを使用する場合を考える。
計算機１０１は、記憶装置３０１の０１に対して、セッ
ト命令を発すると、これによって、Ａ１の内容は使用中
状態となり、またＢ１には上記計算機１０１を識別でき
る情報がセットされる。
ト命令を発すると、これによって、Ａ１の内容は使用中
状態となり、またＢ１には上記計算機１０１を識別でき
る情報がセットされる。
この状態で、他の計算機１０２，・・・・・・・・・１
０ｎがＣ１に対してセット命令あるいはリセット命令を
発しても、前述した機能によって、Ａ１，Ｂ１の内容は
不変であり、１０２，・・・・・・・・・１０ｎはＣ１
が使用中とのリターン情報を受取るので、領域Ｃ２の情
報の使用を中止する。
０ｎがＣ１に対してセット命令あるいはリセット命令を
発しても、前述した機能によって、Ａ１，Ｂ１の内容は
不変であり、１０２，・・・・・・・・・１０ｎはＣ１
が使用中とのリターン情報を受取るので、領域Ｃ２の情
報の使用を中止する。
計算機１０１が０１に対する処理を終了して、Ｃ１に対
してリセット命令を発すると、Ａ１およびＢ１はリセッ
トされて、計算機１０２，・・・・・・・・・１０ｎは
、Ｃ１を使用できるようになる。
してリセット命令を発すると、Ａ１およびＢ１はリセッ
トされて、計算機１０２，・・・・・・・・・１０ｎは
、Ｃ１を使用できるようになる。
上記の手順により、同一記憶領域の多重使用を制御する
ことが可能になる。
ことが可能になる。
本発明は、ディスク記憶装置のみならず、ドラム記憶装
置、コア・メモリ、ＩＣメモリ等の、複数計算機によっ
て共用される記憶装置に適用が可能でありかかつ実装部
位についても、記憶装置自体の他に、制御装置に実装可
能である。
置、コア・メモリ、ＩＣメモリ等の、複数計算機によっ
て共用される記憶装置に適用が可能でありかかつ実装部
位についても、記憶装置自体の他に、制御装置に実装可
能である。
第１図は、本発明方式に用いられる多重使用制御装置の
一実施例を示すブロック図、第２図は、上記制御置に対
する命令の形式を示す図、第３図は、本発明方式の全体
構成の一実施例を示すブロック図である。 第１図において、１：入力情報、２：操作指定保持レジ
スタ、３：計算機指定保持レジスタ、４：領域指定保持
レジスタ、７：操作指定デコーダ、８：アドレス・デコ
ーダ、１１：使用状況デコーダ、１２：使用状態保持レ
ジスタ、９：読み出し、書き込み回路、１０：記憶装置
、１６：一致回路、１３：使用計算機保持レジスタ、１
９：エンコーダ、２０：リターン情報保持レジスタ、２
１：リターン情報送出回路。
一実施例を示すブロック図、第２図は、上記制御置に対
する命令の形式を示す図、第３図は、本発明方式の全体
構成の一実施例を示すブロック図である。 第１図において、１：入力情報、２：操作指定保持レジ
スタ、３：計算機指定保持レジスタ、４：領域指定保持
レジスタ、７：操作指定デコーダ、８：アドレス・デコ
ーダ、１１：使用状況デコーダ、１２：使用状態保持レ
ジスタ、９：読み出し、書き込み回路、１０：記憶装置
、１６：一致回路、１３：使用計算機保持レジスタ、１
９：エンコーダ、２０：リターン情報保持レジスタ、２
１：リターン情報送出回路。
Claims (1)
- 【特許請求の範囲】 １ 複数の計算機と、該計算機により共用される１個又
は複数個の記憶装置と、上記複数の計算機と上記記憶装
置との間の情報の転送を制御する制御装置とを含む計算
機システムにおいて、上記計算機より送出される操作指
定部、使用計算機指定部及び記憶領域指定部を含む命令
を一時保持する手段と、 上記記憶装置の所定の記憶領域の使用状態を表わす表示
子と、使用中の場合は、その領域を使用している計算機
を識別する識別子とを対にして記憶する手段と、 上記記憶手段に格納された表示子及び識別子と上記保持
手段に格納された命令の各部の内容とから指定された記
憶領域の使用可又は不可を示すリターン情報を作り、こ
れを前記命令を送出した計算機に送付する手段とよりな
る装置を備え、計算機が前記記憶装置の所定領域を使用
要求するときは、上記命令の操作指定部によりその要求
を指定し、記憶領域指定部により指定された領域の表示
子をみて、該指定された領域が不使用状態のときにこれ
を使用状態にすると共に、前記使用計算機指定部により
表わされた情報を上記表示子と対をなす識別子にセット
し、 計算機が上記所定領域の使用停止を要求するときは上記
命令の操作指定部によりその要求を指定し、記憶領域指
定部により指定された領域の識別子をみて該識別子と、
使用計算機指定部により表わされた情報が一致したとき
のみ識別子をリセットすると共に、該識別子と対をなす
表示子を不使用状態にするようにしたことを特徴とする
記憶装置の多重使用制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50041332A JPS5813932B2 (ja) | 1975-04-07 | 1975-04-07 | 記憶装置の多重使用制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50041332A JPS5813932B2 (ja) | 1975-04-07 | 1975-04-07 | 記憶装置の多重使用制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51116631A JPS51116631A (en) | 1976-10-14 |
| JPS5813932B2 true JPS5813932B2 (ja) | 1983-03-16 |
Family
ID=12605554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50041332A Expired JPS5813932B2 (ja) | 1975-04-07 | 1975-04-07 | 記憶装置の多重使用制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813932B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815815B2 (ja) * | 1976-11-18 | 1983-03-28 | 日本電信電話株式会社 | 共通情報管理方式 |
| JPS588018B2 (ja) * | 1978-09-14 | 1983-02-14 | 日本電気株式会社 | 多重プロセッサシステム |
| JPS5723163A (en) * | 1980-07-18 | 1982-02-06 | Fujitsu Ltd | Control system for use of file |
| JPS5731052A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Job control system |
| JPS5827255A (ja) * | 1981-08-12 | 1983-02-17 | Hitachi Ltd | 複数電子計算機間共用フアイルの制御方式 |
| JPS59500882A (ja) * | 1982-05-19 | 1984-05-17 | ウエスタ−ン エレクトリツク カムパニ−，インコ−ポレ−テツド | 共用資源ロツク装置 |
| US4891749A (en) * | 1983-03-28 | 1990-01-02 | International Business Machines Corporation | Multiprocessor storage serialization apparatus |
| JPS59200366A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | ロツク制御方式 |
| JPS63204359A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 共用メモリ制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50151036A (ja) * | 1974-05-23 | 1975-12-04 |
-
1975
- 1975-04-07 JP JP50041332A patent/JPS5813932B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50151036A (ja) * | 1974-05-23 | 1975-12-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51116631A (en) | 1976-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4252139B2 (ja) | 記憶装置システム | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| JPS5813932B2 (ja) | 記憶装置の多重使用制御方式 | |
| JPH02257249A (ja) | 情報処理システム | |
| JPS5834856B2 (ja) | キオクセイギヨソウチ | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| KR880000995B1 (ko) | 기억장치 | |
| JP2547329B2 (ja) | ロツクデータ設定装置 | |
| JPS59226955A (ja) | プログラム・デバツク装置 | |
| JPH0214741B2 (ja) | ||
| JPS62217346A (ja) | プログラムの不正使用防止方式 | |
| JPS59139199A (ja) | 記憶保護方式 | |
| JP2000099396A (ja) | 情報処理装置 | |
| JPS6174045A (ja) | マルチプロセツサシステムにおけるチヤネル制御方式 | |
| JPS6238743B2 (ja) | ||
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPS63224076A (ja) | デイスク装置 | |
| JP2000122968A (ja) | 入出力キャッシュメモリ及びその制御方法 | |
| JPS60253083A (ja) | 記憶装置制御方式 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPH01205354A (ja) | キャッシュメモリ装置 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPS5921062B2 (ja) | メモリ競合制御方式 |