JPS58127361A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58127361A JPS58127361A JP57008893A JP889382A JPS58127361A JP S58127361 A JPS58127361 A JP S58127361A JP 57008893 A JP57008893 A JP 57008893A JP 889382 A JP889382 A JP 889382A JP S58127361 A JPS58127361 A JP S58127361A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- resin
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W74/137—
-
- H10W74/147—
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、異体的には２層配線を有する樹脂
封止形バイボーｆｆＭ０８半導体装置に関する。
封止形バイボーｆｆＭ０８半導体装置に関する。
バイポーラトランジスタおよびＭＯ８）ランジスタが構
成された半導体装置（以下、バイポーラＭＯ８−ＩＯと
言う。）の製造プロセスとして、次に方法が考えられた
。
成された半導体装置（以下、バイポーラＭＯ８−ＩＯと
言う。）の製造プロセスとして、次に方法が考えられた
。
す−なゎち、ＰＪｌ１８ｉ（シリコン゛）基板の上に形
成したＮ″″型エピタキシャル層の一部をバイポーラ領
域としてその表面にＰペース拡散及びＮ＋工ｉツタ拡散
な行ない、その際、半導体表面に形成されたＰ（リン）
酸化物を含むガラス膜（リンガラス）を全面除去する。
成したＮ″″型エピタキシャル層の一部をバイポーラ領
域としてその表面にＰペース拡散及びＮ＋工ｉツタ拡散
な行ない、その際、半導体表面に形成されたＰ（リン）
酸化物を含むガラス膜（リンガラス）を全面除去する。
一方、エピタキシャル層の他部をＭＯ８領域としてゲー
ト酸化膜（８ｉ０．膜）を形成し、チャネルへのＢ（ボ
ロン）イオン打込みを行なった後、表面のリン処理を行
なったＳ１０゜膜に、コンタクト穴をあけ、この穴を通
して第１層Ａｎ （アルミニウム）配線を形成する。こ
の上に層間絶縁膜として耐熱性０表面平坦化性にすぐれ
たポリイミド系有機樹脂膜を形成し、さらにこの上に第
２層Ａ！配線を形成することで２層配線構造となし、そ
の上のポリイミド系有機樹脂膜゛を介してさいごに樹脂
モールドによる封止を行なう。
ト酸化膜（８ｉ０．膜）を形成し、チャネルへのＢ（ボ
ロン）イオン打込みを行なった後、表面のリン処理を行
なったＳ１０゜膜に、コンタクト穴をあけ、この穴を通
して第１層Ａｎ （アルミニウム）配線を形成する。こ
の上に層間絶縁膜として耐熱性０表面平坦化性にすぐれ
たポリイミド系有機樹脂膜を形成し、さらにこの上に第
２層Ａ！配線を形成することで２層配線構造となし、そ
の上のポリイミド系有機樹脂膜゛を介してさいごに樹脂
モールドによる封止を行なう。
しかし、このプロセスで得られたバイポーラ八（０８Ｉ
Ｏでは、籍にＭＯＳ側で薄いリン処理ガラス膜の上に２
層配線を含むポリイミド系樹脂膜を介し℃樹脂体で封止
された構造であることから、封止樹脂体からの汚染物質
、例えばＮａ（ナトリウム）等のアルカリ金属のイオン
がポリイミド樹脂Ｍを通してＭＯ８素子表面のＶ□（し
きい電圧）を変動させ特性劣化を引き起こす欠点があっ
た。
Ｏでは、籍にＭＯＳ側で薄いリン処理ガラス膜の上に２
層配線を含むポリイミド系樹脂膜を介し℃樹脂体で封止
された構造であることから、封止樹脂体からの汚染物質
、例えばＮａ（ナトリウム）等のアルカリ金属のイオン
がポリイミド樹脂Ｍを通してＭＯ８素子表面のＶ□（し
きい電圧）を変動させ特性劣化を引き起こす欠点があっ
た。
本発明は上記欠点を取り除くためになされたものであり
、その目的は樹脂封止型バイポーラＭ０８ＩＯの樹脂か
らの汚染による特性劣化防止するバクシベーシｉｉ／構
造の提供にある。
、その目的は樹脂封止型バイポーラＭ０８ＩＯの樹脂か
らの汚染による特性劣化防止するバクシベーシｉｉ／構
造の提供にある。
第１図は本発明による２層配線を有する半導体装置の原
理的構造な示す。１はＰ−型８１半導体基板（サブスト
レート）、２はＮ＋埋込層、３はＮ−エピタキシャル層
ｔ層でその表面に形成したＰベース４．Ｎ＋エンツタ５
． Ｎ＋コレクタコンタクトｓ６によりＮＰＮ）ランジ
スタを構成する。
理的構造な示す。１はＰ−型８１半導体基板（サブスト
レート）、２はＮ＋埋込層、３はＮ−エピタキシャル層
ｔ層でその表面に形成したＰベース４．Ｎ＋エンツタ５
． Ｎ＋コレクタコンタクトｓ６によりＮＰＮ）ランジ
スタを構成する。
７は表面８ｉ０．膜、８はリン処理膜、９は第１層のＡ
！配Ｉｆ（電極）である。１０は０ＶＤ（気相化学反応
析出）法によるＰ２Ｏ（リン入りシリケートガラス）膜
、１１はポリイミド系樹脂膜で、これらにより層間絶縁
属が構成される。１２は第２層Ａｊ配縁、１３は最終の
パッシベイシ冒ン用ポリイきド系樹脂膜、１４は樹脂封
止体である。
！配Ｉｆ（電極）である。１０は０ＶＤ（気相化学反応
析出）法によるＰ２Ｏ（リン入りシリケートガラス）膜
、１１はポリイミド系樹脂膜で、これらにより層間絶縁
属が構成される。１２は第２層Ａｊ配縁、１３は最終の
パッシベイシ冒ン用ポリイきド系樹脂膜、１４は樹脂封
止体である。
なお、１５は８ム基板が取付けられた金属板でリードフ
レームの一部ななすものであり、１６はＳＮ取付けのた
めのロウ材、例えばムｕ−８ｉ共晶合金属である。
レームの一部ななすものであり、１６はＳＮ取付けのた
めのロウ材、例えばムｕ−８ｉ共晶合金属である。
このように本発明によれば、無ＩＦｆｌｋｌ配線と第２
層人！配線との層間絶縁膜として０ＶＤ−Ｐ８Ｇｌｌ［
及びポリイミド系樹脂膜を使用するととＫより、樹脂封
止体からの金属イオン（Ｎａイオン）による汚染をＰ２
Ｏのリンによりトラップされて特性劣化を防止するとと
もに、ポリイミド系樹脂による耐熱性表面平坦化性を確
保できる効果を有する。
層人！配線との層間絶縁膜として０ＶＤ−Ｐ８Ｇｌｌ［
及びポリイミド系樹脂膜を使用するととＫより、樹脂封
止体からの金属イオン（Ｎａイオン）による汚染をＰ２
Ｏのリンによりトラップされて特性劣化を防止するとと
もに、ポリイミド系樹脂による耐熱性表面平坦化性を確
保できる効果を有する。
ｊｌＥＺ図（ａｌ 〜（ｈｌは本発Ｉｊｉ１ｖバイボー
ｔＭＯ８Ｉ ＯＫ適用した場合の実施例についての製造
工程を示すものである。
ｔＭＯ８Ｉ ＯＫ適用した場合の実施例についての製造
工程を示すものである。
（ａ）Ｐ−１１８ｉ基板（ウェハ）１上に通常のバイポ
ーラＩＯプロセスによりＮ＋瀧込地層ｔ−介してＮ−エ
ピタキシャル層３を形成する。なお、Ｎ−エピタキシャ
ル層３の一部において表面からＰ−基板に接続するＰ拡
散アイソレージ璽ン１７゛を形成する。同図に訃いて、
領域Ｉｔ−バイポーラ部とし、領域璽をＭＯ８ｓとして
以後説明を行なう。
ーラＩＯプロセスによりＮ＋瀧込地層ｔ−介してＮ−エ
ピタキシャル層３を形成する。なお、Ｎ−エピタキシャ
ル層３の一部において表面からＰ−基板に接続するＰ拡
散アイソレージ璽ン１７゛を形成する。同図に訃いて、
領域Ｉｔ−バイポーラ部とし、領域璽をＭＯ８ｓとして
以後説明を行なう。
（ｂｌ 表面酸化膜（８ｉ０．膜）７０本トレジスト
処理によるマスクを利用してベースＢ（ボロン）拡散を
行ない、領域１１１ＫＰＩｌｉベース４を形成し、１１
ＭにＰ型ソース、ドレイン１７にそれぞれ形成する０ （ｃｌ 次いでエミッタＰ（リン）デボジシｌン拡散
を行ない、領域■側′ＫＮ＋エミッタ５． Ｎ＋コレ
クタコンタクトｓ６を形成する。このエミッタデボジシ
薯ンで８ｉ０，１１１７表面にリン酸化物を含むガラス
、いわゆるリンガラス膜１８かうすく形成される。
処理によるマスクを利用してベースＢ（ボロン）拡散を
行ない、領域１１１ＫＰＩｌｉベース４を形成し、１１
ＭにＰ型ソース、ドレイン１７にそれぞれ形成する０ （ｃｌ 次いでエミッタＰ（リン）デボジシｌン拡散
を行ない、領域■側′ＫＮ＋エミッタ５． Ｎ＋コレ
クタコンタクトｓ６を形成する。このエミッタデボジシ
薯ンで８ｉ０，１１１７表面にリン酸化物を含むガラス
、いわゆるリンガラス膜１８かうすく形成される。
（ｄｌ 全面のリンガラスを除去し、領域璽でゲート
部の酸化Ｉｌ！を取り除き、熱酸化によりゲート酸化膜
１９Ｖ形成し、この後、ゲート下のチャネル部にＢ（ボ
ロン）ｔイオン打込みする。このリンガラス除去とＢ打
込みはＭ０８ＦＥＴＪＣおけるしきい値（■Ｔｌ１）の
制御のために行なうものである。
部の酸化Ｉｌ！を取り除き、熱酸化によりゲート酸化膜
１９Ｖ形成し、この後、ゲート下のチャネル部にＢ（ボ
ロン）ｔイオン打込みする。このリンガラス除去とＢ打
込みはＭ０８ＦＥＴＪＣおけるしきい値（■Ｔｌ１）の
制御のために行なうものである。
なン、ゲート以外の部分の酸化膜はこのｉ壕残存させる
か又は全部取除いてＯＶＤ法により新たな８ｉ０１．膜
を厚さ０．２μ程度に形成してもよい。
か又は全部取除いてＯＶＤ法により新たな８ｉ０１．膜
を厚さ０．２μ程度に形成してもよい。
（ｅｌ ８ｉ０．膜７に対し新たにリン処理を施し、
アルカリ等のイオントラップのための薄いリン処理膜８
を形成する。この後コンタクトホトエッチを行ないペー
ス、エミッタ、ソース、ドレイン等のコンタクト部を窓
開する。
アルカリ等のイオントラップのための薄いリン処理膜８
を形成する。この後コンタクトホトエッチを行ないペー
ス、エミッタ、ソース、ドレイン等のコンタクト部を窓
開する。
（ｆｌ 第１膚ＡＡ！配縁９形成のためのＡｌ１膚、
ホトエツチングな行なう。
ホトエツチングな行なう。
（ｇ）ＯＶＤ法により０ＶＤＰ８Ｇｉ［１０をｌｊ１ｍ
厚に形成し、この後、第１層ＡＩ配−の一部を露出スる
スルーホール２０に形成後にポリイミド系樹脂１１、例
えばポリイきド・イソインドロキナゾリンジオを回転塗
布法により２，２／Ａｍ以上の厚さに形成し、その後、
前記スルーホール２０ａｚＫ合せて第２のスルーホール
２０ｂを形成する。
厚に形成し、この後、第１層ＡＩ配−の一部を露出スる
スルーホール２０に形成後にポリイミド系樹脂１１、例
えばポリイきド・イソインドロキナゾリンジオを回転塗
布法により２，２／Ａｍ以上の厚さに形成し、その後、
前記スルーホール２０ａｚＫ合せて第２のスルーホール
２０ｂを形成する。
（ｈ）第２層ＡＩ配置１ｌ１２を形成した上に、最終の
バッシベイシ璽ン膜としてポリイミド系樹脂１３を２．
２μｍ以上の厚さに形成する。最後に全体なエポキシ果
樹＆によりモールドして樹脂封止体１４とする。
バッシベイシ璽ン膜としてポリイミド系樹脂１３を２．
２μｍ以上の厚さに形成する。最後に全体なエポキシ果
樹＆によりモールドして樹脂封止体１４とする。
本発明は前記実施例に限定されず、これ以外の多（の変
形例を有するものである。例えば金属イオンをトラップ
するものであるならばＰａＧ膜に代えて他の絶縁属であ
ってもよい。
形例を有するものである。例えば金属イオンをトラップ
するものであるならばＰａＧ膜に代えて他の絶縁属であ
ってもよい。
第１図は本発明による２層配ｌｉＩを有する半導体装置
の原理的構造を示す拡大断面図である。第２図（Ｊｌｌ
〜（ｈｌは本発明の一実施例の製造工程断面図である。 ｌ・・・Ｐ−基板、２・・・Ｎ＋填込地層３・・・Ｎ−
エピタキシャル層、４・・・Ｐベース、５・・・Ｎ＋エ
ミッタ、６・・・Ｎ＋コレクタコンタクト部、７・・・
表面＆ｉｐ。 膜、８・・・リン処３！１ｊ１．９・・・第１層人！配
線、ｌＯ・・・ＯＶＤ・Ｐ２Ｏ，１１・・・ポリイはド
系樹脂膜、１２・・・第２層人！配線、１３・・・ポリ
イミド系樹脂膜、１４・・・樹脂封止体、１５・・・リ
ードフレーム、１６・・・人ｕ−８ｉ共晶合金層、１７
・・・Ｐソース・ト。 レイン、１８・・・リンガラス膜、１９・・・ゲート酸
化膜、２０ｍ、２０ｂ・・・スルーホール。 代理人 弁理士 薄 １）利 季 節 １ 図 第 ２ 図
の原理的構造を示す拡大断面図である。第２図（Ｊｌｌ
〜（ｈｌは本発明の一実施例の製造工程断面図である。 ｌ・・・Ｐ−基板、２・・・Ｎ＋填込地層３・・・Ｎ−
エピタキシャル層、４・・・Ｐベース、５・・・Ｎ＋エ
ミッタ、６・・・Ｎ＋コレクタコンタクト部、７・・・
表面＆ｉｐ。 膜、８・・・リン処３！１ｊ１．９・・・第１層人！配
線、ｌＯ・・・ＯＶＤ・Ｐ２Ｏ，１１・・・ポリイはド
系樹脂膜、１２・・・第２層人！配線、１３・・・ポリ
イミド系樹脂膜、１４・・・樹脂封止体、１５・・・リ
ードフレーム、１６・・・人ｕ−８ｉ共晶合金層、１７
・・・Ｐソース・ト。 レイン、１８・・・リンガラス膜、１９・・・ゲート酸
化膜、２０ｍ、２０ｂ・・・スルーホール。 代理人 弁理士 薄 １）利 季 節 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、半導体素子の形成された基板上に導体配線が形成さ
れ、その配線が絶縁膜を介して樹脂封止体により覆われ
て成る半導体装置において、上記絶縁膜として金属イオ
ンをトラップする膜な下層とし、有機性絶縁ｊ［す上層
とする２層構造膜より成ることを特徴とする半導体装置
。 ２、上記有機性絶縁膜はポリイミド系樹脂膜雪ある特許
請求の範囲第１項に記載の半導体装置。 ３、上記半導体素子はバイポーラ素子とＭＯ８素子とを
含む特許請求の範囲第１項又は第２項に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008893A JPS58127361A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008893A JPS58127361A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127361A true JPS58127361A (ja) | 1983-07-29 |
Family
ID=11705350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57008893A Pending JPS58127361A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989566B2 (en) | 2001-06-04 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | High-voltage semiconductor device including a floating block |
-
1982
- 1982-01-25 JP JP57008893A patent/JPS58127361A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989566B2 (en) | 2001-06-04 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | High-voltage semiconductor device including a floating block |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789647A (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
| US4232439A (en) | Masking technique usable in manufacturing semiconductor devices | |
| JPS5928992B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| GB2103877A (en) | Gate protection for insulated gate semiconductor devices | |
| JP2908818B2 (ja) | 半導体装置の製造方法 | |
| JPS59119762A (ja) | 埋込シヨツトキ−クランプ型トランジスタ | |
| JPS58127361A (ja) | 半導体装置 | |
| JPS60224253A (ja) | 半導体装置およびその製造方法 | |
| JPS63166273A (ja) | 縦形半導体装置 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP2782737B2 (ja) | 半導体装置の製造方法 | |
| JPS6159775A (ja) | 半導体装置 | |
| JP2500688B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS639658B2 (ja) | ||
| JPH0414497B2 (ja) | ||
| JPS6148778B2 (ja) | ||
| JPS6182456A (ja) | 半導体装置の製造方法 | |
| JPS6126214B2 (ja) | ||
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS6331156A (ja) | 半導体装置 | |
| JPH04274330A (ja) | 電力用半導体素子の製造方法 | |
| JPS58135672A (ja) | 半導体装置 | |
| JPS62290178A (ja) | 半導体装置 |