JPS606110B2 - 半導体装置の作製方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の作製方法に関するものである。

従来「半導体装置特にＭＩＳ・ＦＥＴはその構造および
作製方法により区別して幾つかの型が知られているが、
その代表的なものとしてはシリコンゲィト・セルファラ
ィン型肌Ｓ・ＦＥＴがある。

これはゲィト電極のみをシリコンで構成するものであり
、その作製順序は、アクティブェレメント外周辺の絶縁
物を作る。ゲィト絶縁膜及びその上に密着してシリコン
半導体をゲィト電極として構成し、更に、フオトェッチ
でソース、ドレィン穴を作りこれら全体を熱拡散する。
このときゲイトがあらかじめ作られているため、ソース
、ドレインのゲィトとの位置は自動的に決められる。即
ち、セルファラィン方式になる。更に、これら全体に酸
化珪素被膜を形成し、ソース、ドレィン用電極穴を作り
、最後にアルミニウムでソース、ドレィンのリードを作
製するものである。この方式の長所はゲィト電極がセル
フアラィン方式になっている点である。また、ゲィト導
体がソース、ドレインを構成する不純物領域の導電型と
同一であってかつその導電型がＰ型を有するドーブドシ
リコンであるため基板との間に仕事関数差が少ない、シ
リコンとアルミニュームとの二層配線が可能であるとい
った特徴が指摘でき、現在知られている肌Ｓ・ＦＥＴの
最も優れた構造及び作製方法であるとされている。しか
しながら、このＭＩＳ・ＦＥＴはＰチアネル方式のＩＣ
のみしかできない。さらにソース、ドレインのリードが
ソース「ドレィンの電極部分で段差が大きいため断線し
やすい、二層配線のみのため高密度集積化が不可能であ
り、特にキャパシタのようなチップ内に大面積を必要と
するＩＣの作製には不適当である、ゲィトを作製した後
１１００℃〜１２００午○で熱処理するためゲィトに特
殊な物質を用いることができない等少なからぬ欠点を有
する。本発明は〜かかる欠点を除去したものである。

本発明の特長としては以下のことが示される。即ち、第
１図または第２図の実施例においては、フオトマスク５
枚で三層配線が可能である。もちろん、第１図または第
２図を組合せた場合は、６枚のフオトマスクを必要とす
る。また、コンデンサ（キアパシタ）をＭＩＳ。ＦＥＴ
の作製と同時に作ることが可能である。ＭＩＳＱＦＥＴ
は側周辺を埋遣した譲露体（フィールド絶縁物）に囲ま
れている大規模集積回路（ＬＳＩ）構成が可能である。
第１および第２の半導体を主成分とする電極またはリー
ドが全く独立した工程で作製しるため、それぞれの導電
型を同一にもまた実施例のように異種導電型とすること
も可能である。また、第１および第２の絶縁膜を設けた
後にし同一工程で電極用穴あげを行うことができるので
、製造工程を簡略化することができる等の「多くの特長
を有するものであって以下に実施例に従って詳しくその
作製方法、構造を説明する。図面において、第１図、第
２図はｎチアネルＭＩＳ・ＦＥＴの例である。

図面においてはＭＩＳ・ＦＥＴを一つ及びリード、コン
デンサー（キアパシタ）、更にはリードとその接点又は
電極の部分を示してあるが「 これらの要素が半導体装
置の基本であって、ＩＣ又はＬＳＩはこれらの要素を複
合化したのみであることを附記する。そして、それらは
単に組合せたものであり、さらに、従来より知られたＭ
ＩＳ・ＦＥＴ、たとえば、本発明者による特公昭５０−
３７５０ぴ号等に示されている第１の半導体をゲイト電
極として用いるＭＩＳ・ＦＥＴとを同一基板に組合せる
というような自由度を有している。又、図面の説明にお
いて、リード又はその構成体とは不純物がドープされる
等により導電性の極めて優れた状態、即ちそのままリー
ドとして用い得る場合をリードと称し、その構成体とは
アンドーブの半導体又は多層用の金属が密着して形成さ
れていない状態、即ち図面の構造上では実質的にリード
であるが「機能的にはリードとしてよりも抵抗として働
き得る状態を示す。尚も本実施においては、半導体とは
シリコンを用いたがＬ本発明の技術思想はその他の半導
体、例えばゲルマニウム、ヒ化ガリウム、その他の化合
物半導体等に対しても適用される。

又、ゲィト絶縁物としては酸化珪素「窒化珪素、酸化ア
ルミニウムをその基本材料としているが、その他酸化チ
タン、酸化タンタル等他の材料を用いてもよいことは同
様であり「又後述する如くこのゲィト絶縁物の内部に金
属又は半導体クラスタ又は薄膜を介在させてもよくもそ
の他この薄膜をあたかもゲィト形状としたいわゆるフロ
ーティングゲィト構造としてもよい。いずれにしてもこ
れらゲィトに多くの変形が行ない得ることが本発明の特
長の−つである。実施例 １ 第亀図は本発明の作製方法を示すものである。

基板材料としてはＰ型シリコン（結晶方位（１００）、
比抵抗１〜１０Ｑ弧）を用いた。

基板材料及びその導電型は必要に応じて選べばよい。ま
ず、第亀図Ａに示される如く、充分清浄された基板１表
面上に７００００〜９５０００の温度範囲でまず窒化珪
素被膜１０００〜３０００Ａの厚さにシランをアンモニ
アの反応により形成し、更にその上面にシランと酸素と
の反応により酸化珪素被膜を１０００〜３００Ｍ厚さに
形成した。次に、素子（半導体装置）の部分の外周辺の
フィールドに相当する部分の酸化珪素、および窒化珪素
を第一のフオトマスク■を用いて選択的に除去する。こ
の後、フオトレジストを熱硫酸中にサンプルを浸して除
去した。次に、窒化珪素膜は酸素又は酸化物気体に対す
るマスク作用があるため、この性質を用いて第１図Ａの
２の部分にのみ５０００Ａ〜２仏の厚さに半導体基板を
選択的に酸化してフィールド絶縁物２を半導体基板にそ
の一部を埋直して設けた。これは湿酸素中１１００こ○
〜１２５０ｑｏの加熱にて行なった。次にトこのフィー
ルド絶縁物２以外の部分、即ち図面においては中央部分
の基板上に形成されている酸化珪素、窒化珪素被膜を弗
酸系のエッチ液及び熱隣酸液で除去した。こうした後、
これらの上部にｎ型の導電型を有する第１の半導体を主
成分とする層３であるシリコン膜を０．５〜２ｒの厚さ
にシランの気相法により形成した。

更にこの上面に高融点金属、例えば白金、タンタル「
タングステン、モリブデン、ニッケル、クロム、または
チタン等を黍着、スパッタ法又は気相法により形成して
もよい。この第１の半導体層３がソースまたはドレィン
を構成する不純物領域にコンタクトしたり−ド‘こなる
。次に、フオトマスクを用い第量図Ｂを作製する。即ち
「 フオトェッチ法により第１の半導体層３を選択的に
エッチ、除去することにより、ソースまたはドレィンを
構成する不純物領域にコンタクトを構成し〜それより延
在するリードまたはキャパタの一方の電極等の設計上有
効な領域を半導体基板に一部を埋層したフィールド絶縁
物２上に形成した。この第１の半導体被膜３の残置した
部分はその他複合半導体の場合と同様に、その機能部の
りード又は電極をも兼ねるように設計上の必要にしたが
って構成できる。第１図Ｂにおいて「４はソースの電極
、５はドレィンの電極に相当する。もし被膜３が高濃度
のゲルマニウムを用いた場合はこれら４，５は異種物資
の接面であるため「いわゆる電極的になるが、基板と同
一物質の場合は被膜３を作製する際、４，５は合成温度
が、９００〜１２００００であってはェピタキシアル成
長するため、電極という言葉は必ずしも適当ではないで
あろう。次に、本実施例は通常のスイッチまは増中機能
能を有するＭＩＳ・ＦＥＴの作製例であるため、まず全
体を熱酸化し酸化珪素被膜６を１００〜２０００Ａ作る
。次に、信頼性を向上させるため窒化珪素被膜７を５０
〜２０００Ａ作製する。この被膜は、半導体基板１上の
みならず、第１の半導体の上面にも同時に形成される。
図面に示した実施例では被膜６，７の上面に、更に酸化
被膜８を１００〜１０００Ａ作製した。これは従来窒化
珪素被膜は多くの不純物を、特にナトリウムに対しマス
ク作用があるにもかかわらず、その中にはシリコンのク
ラス夕の存在によると思われる電子ホールの捕獲中心が
存在し、このためゲィトを基板と同一物質であるシリコ
ンで作製した場合このゲィトシリコンと窒化膜との間に
電荷のやりとりが行なれる。この作用を除去するためこ
の両者の間にトンネル電流が起こらない厚さ以上、実際
は１０船以上の酸化珪素被膜を作製したもので、かくす
ることにより窒化珪素被膜をゲィト絶縁物として用い、
更にシリコンゲイトの構造をとることができるようにな
った。本実施例では、この酸化珪素被膜６および、窒化
珪素被膜７酸化珪素被膜８をまとめて、第１の絶縁物と
いう。勿論この第１の絶縁物としては酸化珪素のみ、酸
化珪素及びリンガラス又は酸化アルミニウム等の多層構
造としてもよい。次に、図面に示されている如くも第２
の半導体をＰ型の導電型を有する高濃度シリコンの半導
体９でシランの熱分解法により形成せしめた。

ソーストドレィンを構成する不純物領域の作製を熱拡散
法でなくイオン注入法で行なう場合は、ゲィトの半導体
を他の半導体材料、たとえばｐ＋型のゲルマニウムとし
てもよい。更に、本実施例ではこの上面にマスク作用の
ある被膜１０「例えばモリブデンを５００〜４００肌形
成し、被膜９をみかけ上「より導電‘性とせしめた。か
くの如くして第１図Ｂを構成させた。次に、第１図Ｃに
示されている如くソースまたはドレィン及びそれらを含
めたりードの作製をフオトマスク■を用いて行なう。

この際化学エッチ液は既に公知のものを用いればよい。
例えばへ酸化珪素は弗酸「弗化アンモニウム及び水の混
合液を、窒化珪素は熱燐酸を「又シリコンはバッファエ
ッチ液を用いればよい。かくの如くにして窓あげがなさ
れた総てに対しフオスヒンをドーバンドとして熱拡散法
によりソース、ドレィン用の不純物領域１３，１４を作
製する。かくして、ゲィト電極の両端と、その両端を概
略一致させて、ソースドレィン用の不純物領域を対をな
して設けた。加えて、この不純物領域の側周辺は、埋直
したフィールド絶縁物の一部側面に隣接して形成させる
ことができた。この結果、トランジスタの小型化ひいて
は、高速化が可能となり、ＩＣ・瓜１としてきわめて高
密度化が可能となった。本実施例では、被膜１０はマス
ク作用がある必要がある。なぜならば、もしない場合は
ゲィト１５の電極はｐ＋及びｎ＋の混合になってしまう
ため、初期の目的である肌Ｓ・ＦＥＴのスレッシュホー
ルド電圧を下げることができなくなるからである。もち
ろん、第１、第２の半導体が同一導電型である場合は、
この限りではない。かくの如くにしてｎチアネル肌Ｓ・
ＦＥＴが形成される。然る後、これら総てを第２の絶縁
物である酸化珪素膜１６で覆い、次いで、必要部分にコ
ンタクト用の穴あげ（例えば１７）をフオトマスク■で
作る。

このように、本発明では同一工程で、穴あげを複数個所
行うことができるばかりでなく、任意の位置で電極リー
ドを第１または第２の半導体層と接続できるので、導電
性のよくない半導体をリードとして用いる距離を短くす
ることができ「集積化した際にリードのシート抵抗を下
げることができる。更に全面にアルミニウムを真空蒸着
法で作製し、金属リード１８をフオトマスク■で形成し
、第１の半導体と電気的に連結させた。かかる場合「
１９はキアパシ外こなるため実質的にハィブリット構造
になったことがわかる。又、１６のオバーコート用の酸
化珪素を作る場合ナトリウム等の汚染に強いようこれを
窒化珪素被膜との多層構造とし、これら半導体装置を構
成する総ての信頼性の向上に努めてももよい。この場合
、プラスチックモールドのないいわゆるＩＣを作ること
が可能となる。勿論５００℃以下で窒化珪素膜を合成し
、金属アルミニュームリード１８を含む第１図Ｄの上面
総てにこれを形成してもよいことは言うまでもない。第
１図Ｄにおいては、ソースまたはドレィンの電極・リー
ド４，５は主成分がシリコンよりなる半導体であり、ソ
ース１３、ドレィン１４とは完全にオーム接触をしてい
る。

同時に、図面より明らかなように■〜■で示した５回の
フオトマスクで三層配線が可能となった。又、半導体又
は半導体と金属とが密着したりードはそのシート抵抗が
必ずしも小さくないため、例えば相互接続用のりードな
どは構造物の総てがアルミニュームのような金属からで
きているリード１８を、第３の配線材料として用いるこ
とにより、リードのシート抵抗を下げることができる。
この実施例においては、二層目の配線を構成する第２の
半導体の電極またはリードは必ずしも第一層目の配線を
構成する第１の半導体の電極またはリードとは実施例２
のように独立できなくキアパシタ１９により容量的には
結合している構成を有する。

このような状態ではなく、それぞれを独立な状態とする
ため、次の実施例を示す。実施例 ２この実施例におい
ては、その作製順序は実施例１と全く同様である。

図面において、２１は第１の半導体の電極またはリード
３上に多重にして設けられた高融点金属でみかけ上、そ
の導電率を向上せしめるために形成したものである。又
、ｐ型の導電型を有する第２の半導体の電極またはＩＪ
‐ド９と第１の半導体の電極またはリード３との間には
図面におけるリード４とりード２２に示されるように第
１の絶縁膜６，７？ ８が５００血〜２仏の厚さに形成
されているため、それぞれの電極またはリードは互いに
電気的には全く独立とすることができる。勿論、フオト
マスクの種類すなわち数を６枚とする場合は第２の半導
体２２はその一部を第１の半導体（図面では４）との間
に、実施例１におけるキアパシタ１９に示される如く静
電容量（キアパシタ）とし「他の部分には厚い絶縁物を
分在せしめて第１および第２の電極またはリードを互い
に独立のリードた組合わせを行なえばよい。この実施例
２においては、第３の金属配線層１８が、第１の半導体
層５とコンタクト１７で接するとともに、第２の半導体
層２２とも接続する構成となっている。

なお「このような電極用穴あげを行うに際して、第２の
半導体層との接続部分は、第２の絶縁膿のみを貫いて穴
を形成するのに対し、第１の半導体層との接続部分亀７
は、第１の絶縁膜２０および第２の絶縁膜の双方を貫く
穴を形成する必要があるが、本発明においては、第１の
半導体層も第２の半導体層もともに半導体層であるため
、絶縁膜の膜厚が異なっても絶縁膜のエッチング液では
半導体層はエッチングされないので、同一のマスク■に
より、同一の工程で電極用穴あげを行うことができる。

以上の説明よりわかるように、本発明は単一半導体装置
として用いるよりもむしろ複数個を組合わせた集積回路
又は複合回路とした方が優れている特徴を有するもので
ある。特に、本発明の特徴とする、半導体基板上のフィ
ールド絶縁物特にその一部を基板内に埋瞳した絶縁物上
に設けられた第１の半導体の電極またはリードと、この
電極またはリードまたはフィールド絶縁物を介して設け
られた第２の半導体の電極またはリードとが設けられた
こと、さらにこれらの上面に第２の絶縁物を介して第３
の電極またはリードがアルミニュームのごとき金属でで
きていること等の点は、高密度集積回路を作製するとき
きわめてて有効であって、工業上必要かくべからざるも
のと信じられる。

【図面の簡単な説明】

第１図、第２図は本発明のＭＩＳ・ＦＥＴの作製方法を
示したものであって、第１図、第２図はｎチアネルの場
合を示している。 オー図 才２図

Claims (1)

【特許請求の範囲】
1. １ 半導体基板中に選択的にフイールド絶縁物を形成す
   る工程と前記半導体基板上に第１の半導体を主成分とす
   る層を選択的に形成して、ソースおよび／またはドレイ
   ンの電極およびリードとなるべき部分を形成する工程と
   、前記半導体基板の全面に第１の絶縁物および第２の半
   導体を主成分とする層を形成する工程と、前記第１の絶
   縁物および前記第２の半導体を主成分とする層を選択的
   に除去してゲイト電極およびリードを形成する工程と、
   前記ゲイト電極および前記フイールド絶縁物をマスクと
   してソースおよび／またはドレインを構成する不純物領
   域を形成する工程と、前記半導体基板の全面に第２の絶
   縁物を形成する工程と、該第２の絶縁物に電極用穴あけ
   を行う工程と、前記第１の半導体を主成分とする層また
   は前記第２の半導体を主成分とす層と連結し、前記第２
   の絶縁物上に延在する第３の金属配線層を形成する工程
   を有することを特徴とする半導体装置の作製方法。