JPS581224A - デイスプレイ制御方式 - Google Patents
デイスプレイ制御方式Info
- Publication number
- JPS581224A JPS581224A JP9944381A JP9944381A JPS581224A JP S581224 A JPS581224 A JP S581224A JP 9944381 A JP9944381 A JP 9944381A JP 9944381 A JP9944381 A JP 9944381A JP S581224 A JPS581224 A JP S581224A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- processing
- transfer
- data
- keying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディスプレイ制御方式に関し、特に複数のダイ
スプレイ装置が接続されたディスプレイ制御装置の打鍵
処理を優先ｌｔＯ高く処理するダイスプレイ制御方式に
関する。
スプレイ装置が接続されたディスプレイ制御装置の打鍵
処理を優先ｌｔＯ高く処理するダイスプレイ制御方式に
関する。
電子計算機システムに複数のダイプレイ装置が接続され
データの受授を行うのにディスプレイ制御装置が用−ら
れている◎このダイスプレイ制御装置は＊＊＊ｙｒｒに
設■されたダイスプレイ装置のり、従来このバッファは
指令処理と打鍵処理に共用使用されている・従って第１
図タイムチャート図に示すように処理装置が参１ディス
プレイ装置にデータを送出する指令で動作しており、処
理装置がダータム作成を行い咎１ディスプレイ装置Ｋデ
ータを転送りを行って−る間に１１２デイスプレイ装置
から打＃されたとするとこの打鍵処理は保留され、参１
ダイスプレイ装置がデータ転送を終了しＯＫなる迄保留
される＠処理装置は０状態となると送信要求信号（以後
ポーリングと記す）を送出して番２ダイスプレイ装置の
保留中を確認し一２ダイスプレイ装置の打鍵による割込
みを許可す、１１のである＠従って参２デイスプＶイ装
置を打鍵したオペレータは前記ム、Ｂの時間内時たされ
た状態とな艶作業が停滞するという欠点があった。
データの受授を行うのにディスプレイ制御装置が用−ら
れている◎このダイスプレイ制御装置は＊＊＊ｙｒｒに
設■されたダイスプレイ装置のり、従来このバッファは
指令処理と打鍵処理に共用使用されている・従って第１
図タイムチャート図に示すように処理装置が参１ディス
プレイ装置にデータを送出する指令で動作しており、処
理装置がダータム作成を行い咎１ディスプレイ装置Ｋデ
ータを転送りを行って−る間に１１２デイスプレイ装置
から打＃されたとするとこの打鍵処理は保留され、参１
ダイスプレイ装置がデータ転送を終了しＯＫなる迄保留
される＠処理装置は０状態となると送信要求信号（以後
ポーリングと記す）を送出して番２ダイスプレイ装置の
保留中を確認し一２ダイスプレイ装置の打鍵による割込
みを許可す、１１のである＠従って参２デイスプＶイ装
置を打鍵したオペレータは前記ム、Ｂの時間内時たされ
た状態とな艶作業が停滞するという欠点があった。
本発明は以上の欠点Ｋ１１みなされたものにして、本発
明は打鍵処理を優先しオペレータの作業能率を向上させ
るディスプレイ制御方式を提供することを目的とするも
のである。本発明を略説すると本発明はディスプレイ制
御部＠に指令処理用と打鍵処理用とのバッファを別個に
設叶て打鍵処理用バッファに優先膚を付けるようにした
ことを特徴とするものである。
明は打鍵処理を優先しオペレータの作業能率を向上させ
るディスプレイ制御方式を提供することを目的とするも
のである。本発明を略説すると本発明はディスプレイ制
御部＠に指令処理用と打鍵処理用とのバッファを別個に
設叶て打鍵処理用バッファに優先膚を付けるようにした
ことを特徴とするものである。
以下本発明を実施するのに好ましい具体例を閾を用いて
評ｍＫ説明する。第２図は本発明のディスプレイ制御方
式を示す一実施例のブロック図である。１はディスプレ
イ制御装置、２は処理装置３は打鍵処理用転送パツツア
、４は指令処理用転送バッファ、５ｒ！力ウンタ回路、
６は割込みゲート、７はインターフェース制御部、８な
いし１０は打鍵付ディスプレイ装置であり０インタ一フ
エース制御部７はディスプレイ装［８ないしＩＯＫ対し
てボーりング動作を行うとともに打鍵処理用及び指令処
理用の両バッフ１のデータをダイスプレイ装置８ないし
ｌ０ＫＩ！示する機能をもっていゐ１令処理用転送バツ
フア４にはカクンタ回路５が設けられており、こめカク
ンタ回路５は転送パップア４かも転送されインターフェ
ース制御部７に送出されゐデータの回数を計数するとと
もに、このカクンタ回路５には所要値が設定されるよう
になっており、所要値を設定すると指令処理用転送バッ
ファ４は所要値ｔで歩進すゐと転送動作を中止するとと
もにカクンタ回路５を介して割込み許可信号を割込みゲ
ート回路６に送出するのである。本発明０動作を第３図
のタイムチャート図を参照しながら説明する。ディスプ
レイ装［８が書込み指令を処理装置１２から受けるとデ
ィスプレイ制御装置１は書込みデータをメモリから読み
取り、転送データＡを指令処理用転送バッフ７４に作成
する。
評ｍＫ説明する。第２図は本発明のディスプレイ制御方
式を示す一実施例のブロック図である。１はディスプレ
イ制御装置、２は処理装置３は打鍵処理用転送パツツア
、４は指令処理用転送バッファ、５ｒ！力ウンタ回路、
６は割込みゲート、７はインターフェース制御部、８な
いし１０は打鍵付ディスプレイ装置であり０インタ一フ
エース制御部７はディスプレイ装［８ないしＩＯＫ対し
てボーりング動作を行うとともに打鍵処理用及び指令処
理用の両バッフ１のデータをダイスプレイ装置８ないし
ｌ０ＫＩ！示する機能をもっていゐ１令処理用転送バツ
フア４にはカクンタ回路５が設けられており、こめカク
ンタ回路５は転送パップア４かも転送されインターフェ
ース制御部７に送出されゐデータの回数を計数するとと
もに、このカクンタ回路５には所要値が設定されるよう
になっており、所要値を設定すると指令処理用転送バッ
ファ４は所要値ｔで歩進すゐと転送動作を中止するとと
もにカクンタ回路５を介して割込み許可信号を割込みゲ
ート回路６に送出するのである。本発明０動作を第３図
のタイムチャート図を参照しながら説明する。ディスプ
レイ装［８が書込み指令を処理装置１２から受けるとデ
ィスプレイ制御装置１は書込みデータをメモリから読み
取り、転送データＡを指令処理用転送バッフ７４に作成
する。
この時インターフェース制御部７はダイスプレイ装置！
８ないしＩＯＫ対してポーリングＤの動作をしていゐ。
８ないしＩＯＫ対してポーリングＤの動作をしていゐ。
若しディスプレイ装置９が打鍵されると処理装置１ＢＫ
割込みをする。ポーリングＤけ前記したカクンタ回路５
が所要値になり九ことを示しており、割勢込みは前記し
た割り込みグー）６によ顎行われるのである。同時に指
令処理用転送パツツア４は転送を中止する。割り込みを
受けた処理装置１２は打鍵制動込みを解析して打鍵デー
タＩを打鍵用転送バッファ３に作成し打鍵データｌを打
鍵したディスプレイ装置９にデータ転送１を行う。従っ
て打鍵されたデータｌが先に処理される。
割込みをする。ポーリングＤけ前記したカクンタ回路５
が所要値になり九ことを示しており、割勢込みは前記し
た割り込みグー）６によ顎行われるのである。同時に指
令処理用転送パツツア４は転送を中止する。割り込みを
受けた処理装置１２は打鍵制動込みを解析して打鍵デー
タＩを打鍵用転送バッファ３に作成し打鍵データｌを打
鍵したディスプレイ装置９にデータ転送１を行う。従っ
て打鍵されたデータｌが先に処理される。
この間指令処理７４ツツア４に蓄えられたデータＡは保
留されたままになっている。そして打鍵データＩの完了
ｒとともに指令処理を再開してディスプレイ装ＷＩ８に
データムを転送するにのであるＧカクンタ回路の所要値
によ秒指令処理を中断し打鍵処理が並行して行われ打鍵
処理に対する応答が速い４０となる。
留されたままになっている。そして打鍵データＩの完了
ｒとともに指令処理を再開してディスプレイ装ＷＩ８に
データムを転送するにのであるＧカクンタ回路の所要値
によ秒指令処理を中断し打鍵処理が並行して行われ打鍵
処理に対する応答が速い４０となる。
以上説明より明らかなように本発明は打鍵処理を優先し
オペレータの作業能率を向上させるディスプレイ制御方
式となり、本発明を電子計算機システムに適用すれば作
業能率上及びオペレータの精神衛生上きわめて利点の多
いものとなる・
オペレータの作業能率を向上させるディスプレイ制御方
式となり、本発明を電子計算機システムに適用すれば作
業能率上及びオペレータの精神衛生上きわめて利点の多
いものとなる・
第１図は従来の方式のタイムチャート図、第２図は本発
明のディスプレイ制御方式を示す一実施例のブロック図
、第３ｖｌＩは本発明のタイムチャート図である。 図において、１はディスプレイ制御装置、２は処理装ｆ
ｆ１． ａは打鍵処理用転送バッファ、４は指令処理用
転送バッファを示す。 第１図 Ｃ 第２閏 第３図
明のディスプレイ制御方式を示す一実施例のブロック図
、第３ｖｌＩは本発明のタイムチャート図である。 図において、１はディスプレイ制御装置、２は処理装ｆ
ｆ１． ａは打鍵処理用転送バッファ、４は指令処理用
転送バッファを示す。 第１図 Ｃ 第２閏 第３図
Claims (1)
- 処理装置からの指示による指令処理と外部から操作され
る打鍵処理とをバッファを介して複数のディスプレイ装
置を制御するディスプレイ制御装置において、該パツア
アを前記指令処理と打鍵処理用とＫＩＮ別に設けるとと
もに該打鍵処理用のバッファに優先崖を付けるようにし
たことを特徴とするディスプレイ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9944381A JPS581224A (ja) | 1981-06-25 | 1981-06-25 | デイスプレイ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9944381A JPS581224A (ja) | 1981-06-25 | 1981-06-25 | デイスプレイ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581224A true JPS581224A (ja) | 1983-01-06 |
Family
ID=14247526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9944381A Pending JPS581224A (ja) | 1981-06-25 | 1981-06-25 | デイスプレイ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581224A (ja) |
-
1981
- 1981-06-25 JP JP9944381A patent/JPS581224A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01162967A (ja) | 割込み処理方法及び装置 | |
| JPS581224A (ja) | デイスプレイ制御方式 | |
| JPH10207824A (ja) | ダイレクトメモリアクセス伝送システムのタイミングモード選択装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2002024160A (ja) | Ｄｍａ転送装置 | |
| JPH01318140A (ja) | マルチプロセッサシステム | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS59703A (ja) | シ−ケンス制御方式 | |
| JPS6211954A (ja) | 割込み制御方式 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPS6063654A (ja) | 共通並列バス方式 | |
| JPS5923659A (ja) | デ−タ伝送制御装置 | |
| JPS60186955A (ja) | Ｄｍａ制御方式 | |
| JPS62222985A (ja) | エレベ−タの制御装置 | |
| JPH05225112A (ja) | 情報処理装置 | |
| JPH0492945A (ja) | 入出力制御装置の接続制御方式 | |
| JPH03265250A (ja) | 通信制御装置 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH0412508B2 (ja) | ||
| JPS61163431A (ja) | 仮想デイスクアクセス制御装置 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPH03171245A (ja) | Ｄｍａ制御方式 | |
| JP2000003327A (ja) | 入出力制御方式 | |
| JPS61118803A (ja) | プログラマブル・コントロ−ラ・システム | |
| JPH01114959A (ja) | メモリデータ転送方式 |