JPS58121851A - 同期回路 - Google Patents
同期回路Info
- Publication number
- JPS58121851A JPS58121851A JP57003255A JP325582A JPS58121851A JP S58121851 A JPS58121851 A JP S58121851A JP 57003255 A JP57003255 A JP 57003255A JP 325582 A JP325582 A JP 325582A JP S58121851 A JPS58121851 A JP S58121851A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- circuit
- vdo
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、表示装置によって表示されているデータを受
信し、ハードコピー装置によってハードコピーを得るよ
りなシステムにおいて、表示装置から受信される東方式
によるビデオ信号（表示上の画素データダ１）を一旦バ
ツファメモリに記憶する過程におけＬビデオ信号と受信
側より出力されるサンプリングクロックとを同期させる
ための同期回路に関する。
信し、ハードコピー装置によってハードコピーを得るよ
りなシステムにおいて、表示装置から受信される東方式
によるビデオ信号（表示上の画素データダ１）を一旦バ
ツファメモリに記憶する過程におけＬビデオ信号と受信
側より出力されるサンプリングクロックとを同期させる
ための同期回路に関する。
第１図に表示装置とハードコピー装置との関係を示す０
ここで、送信側である表示装置としてのＣＲＴ ｉｉか
ら受信側であるハードコピー装置／Ｊに、ハードコピー
をとるために必要な信号ｌＳｉ供給する。この信号／ｊ
は、ＣＲＴ／／の垂直方向の同期をとるための農家同期
信号■と、水平方向の同期をとるための水平同期信号肋
と、ＣＲＴ／／に表示される画素に対応したビデオ信号
ＶＤＯとの３つでなる。
ここで、送信側である表示装置としてのＣＲＴ ｉｉか
ら受信側であるハードコピー装置／Ｊに、ハードコピー
をとるために必要な信号ｌＳｉ供給する。この信号／ｊ
は、ＣＲＴ／／の垂直方向の同期をとるための農家同期
信号■と、水平方向の同期をとるための水平同期信号肋
と、ＣＲＴ／／に表示される画素に対応したビデオ信号
ＶＤＯとの３つでなる。
ここでは、このような３つの信号が分離されたものであ
る信号送信方式について説明する。なお、他の信号伝送
方式として、コンポジットビデオ方式のように１つの信
号線に、画直同期信号■、水平同期信号回およびビデオ
信号■力の３つの信号を盛り込ませる送信方式もある。
る信号送信方式について説明する。なお、他の信号伝送
方式として、コンポジットビデオ方式のように１つの信
号線に、画直同期信号■、水平同期信号回およびビデオ
信号■力の３つの信号を盛り込ませる送信方式もある。
第コＷＪ（４）および俤）に、ビデオ信号ＶＤＯとＣＲ
Ｔ上に表示されている状態との関係を示す。ビデオ信号
ＶＤＯが低論理レベル＠ｌ Ｌ ｊｌの場合にＣＲＴ
／／のｌｉ１面上の表示は輝度をもっていない状態であ
り、高論塩レベル″＋、 Ｈ＠の場合にＣＲＴ ／／の
画面上の表示で。
Ｔ上に表示されている状態との関係を示す。ビデオ信号
ＶＤＯが低論理レベル＠ｌ Ｌ ｊｌの場合にＣＲＴ
／／のｌｉ１面上の表示は輝度をもっていない状態であ
り、高論塩レベル″＋、 Ｈ＠の場合にＣＲＴ ／／の
画面上の表示で。
は輝度をもっている状態である。ＣＲＴ ｉｉによって
表がされる／画素に対する時間をＴ８とし、時間ＴＩ！
あるいは時間コ・ＴＥだけ１．ビデオ信号匍が高レベル
１１１”をとれば、１１！−図の）に示す如くほぼ円Ｄ
ＰＩあるいはその一倍の長径を有する長円ＤＰ、が輝度
をもった状態でＣＲＴ ／／上に表示される。ここに示
すようなビデオ信号送信方式がＮＰＺ方式といわわるも
のである。
表がされる／画素に対する時間をＴ８とし、時間ＴＩ！
あるいは時間コ・ＴＥだけ１．ビデオ信号匍が高レベル
１１１”をとれば、１１！−図の）に示す如くほぼ円Ｄ
ＰＩあるいはその一倍の長径を有する長円ＤＰ、が輝度
をもった状態でＣＲＴ ／／上に表示される。ここに示
すようなビデオ信号送信方式がＮＰＺ方式といわわるも
のである。
ＣＲＴ ／／から送信される信号は垂直同期信号ＶＤ？
水平同期信号肋およびビデオ信号ＶＤＯの、７１１１１
であるが、そのうちのビデオ信号ＶＤＯにおけるｌブロ
ック分のｊＩ＆準信号に相当する水平同期信号器および
ビデオ信号ＶＤＯのタイ建ング関係を１１３図（４）お
よび（Ｂ）にホす。ここで、ｌプルツクとは一般的には
データを送受信する際の７つのデータのかたまりであり
、ここではＣＲＴ ／／上に１ｗ面をつくる時の７水平
走査線中に含まれるデータ群であり、このデータ群の基
準信号となるのが水平同期信号ＨＤである。通常、水平
同期信号器とビデオ信号ＶＤＯとは同一の発振器より得
ており同期関係にあるものである。
水平同期信号肋およびビデオ信号ＶＤＯの、７１１１１
であるが、そのうちのビデオ信号ＶＤＯにおけるｌブロ
ック分のｊＩ＆準信号に相当する水平同期信号器および
ビデオ信号ＶＤＯのタイ建ング関係を１１３図（４）お
よび（Ｂ）にホす。ここで、ｌプルツクとは一般的には
データを送受信する際の７つのデータのかたまりであり
、ここではＣＲＴ ／／上に１ｗ面をつくる時の７水平
走査線中に含まれるデータ群であり、このデータ群の基
準信号となるのが水平同期信号ＨＤである。通常、水平
同期信号器とビデオ信号ＶＤＯとは同一の発振器より得
ており同期関係にあるものである。
第亭図に、ＣＲＴ／／より送信されたビデオ信号ＶＤＯ
をサンプリングする為の回路を系統的に示す。送信側で
あるＣＲＴ ／ｌより送信される重置同期信号■。
をサンプリングする為の回路を系統的に示す。送信側で
あるＣＲＴ ／ｌより送信される重置同期信号■。
水平同期信号臼およびビデオ信号獅を受信するバー ）
” コに’−装置／３は、インターフェイス回路部ｌと
、ビデオ信号ｖＤＯをサンプ“リングする為のクロック
信号ｎを発生するクロック発生回路部とを含む。
” コに’−装置／３は、インターフェイス回路部ｌと
、ビデオ信号ｖＤＯをサンプ“リングする為のクロック
信号ｎを発生するクロック発生回路部とを含む。
本発明は、第７図に示したインターフェイス回路部ｌお
よびり四ツク発生団路コに関するものである。第３図（
４）および０）に示したように、水平同期信号血とビデ
オ信号ｖＤＯとは同期関係にあり、ビデオ信号ＶＤＯを
サンプリングする為には水平同期信号臼と同期したクロ
ック信号Ｎを発生させなければならない。そのようなり
ロック信号ｎを発生する回路として、通常第５図に示す
ようなりロック発生回路部がある。
よびり四ツク発生団路コに関するものである。第３図（
４）および０）に示したように、水平同期信号血とビデ
オ信号ｖＤＯとは同期関係にあり、ビデオ信号ＶＤＯを
サンプリングする為には水平同期信号臼と同期したクロ
ック信号Ｎを発生させなければならない。そのようなり
ロック信号ｎを発生する回路として、通常第５図に示す
ようなりロック発生回路部がある。
第３図において、ＴＴＬＩＣで成る一つのナンド回路ｊ
／ｌｊλ、抵抗器ｊＪ、コンデンサＩりを水晶振動子Ｚ
Ｓ等で構成される発！！回路に、水平同期入力端子Ｓｔ
から第３図（４）に示す水平同期信号器を入力する。
／ｌｊλ、抵抗器ｊＪ、コンデンサＩりを水晶振動子Ｚ
Ｓ等で構成される発！！回路に、水平同期入力端子Ｓｔ
から第３図（４）に示す水平同期信号器を入力する。
すると、出力端子！！からり田ツク信号３が得られる。
このようにして得られるクロック信−ｔＭおよび水平同
期信号臼を第４１ｉＩ＠）および（４）に示す。しかし
ながら、このようにして得られたり四ツク信号ｎにおい
ては、水平同期信号器の立下り時点から、同期したクロ
ック信号ｎの最初のり四ツクの立下り時点までの時間Ｔ
□が安定しない。これは回路部品のばらつき、経時慶化
一温度変化等によるものである。ビデオ信号■ハの繰り
返し周波数が低ければ問題はないが、本例の場合ビデオ
信号ＶＤＯの周波数が数十ＭＨ，と高いため、サンプリ
ング時点が不安定となり、ハードコピー装置／３におけ
るハードコピー上での再現性が悪くなってしまう。
期信号臼を第４１ｉＩ＠）および（４）に示す。しかし
ながら、このようにして得られたり四ツク信号ｎにおい
ては、水平同期信号器の立下り時点から、同期したクロ
ック信号ｎの最初のり四ツクの立下り時点までの時間Ｔ
□が安定しない。これは回路部品のばらつき、経時慶化
一温度変化等によるものである。ビデオ信号■ハの繰り
返し周波数が低ければ問題はないが、本例の場合ビデオ
信号ＶＤＯの周波数が数十ＭＨ，と高いため、サンプリ
ング時点が不安定となり、ハードコピー装置／３におけ
るハードコピー上での再現性が悪くなってしまう。
本発明の目的は、上述した欠点に鑑み、安定したサンプ
リングを可能とする同期回路を提供、することにある。
リングを可能とする同期回路を提供、することにある。
以下図面に基づいて本発明の詳細な説明する。
第７８１に、本発明の一実施例を示す。ここで、７／は
ＣＲＴ ｉｉ側より送信されるビデオ信号匍と同一周波
数のクロック信号ＣＫを発生するクロック発生器、クコ
は多相クロック発生器、りＪはＣＲＴ ／／側より送信
される水平同期信号臼と同期した多相クロックの７相分
を選択するクロック選択回路、りｊはビデオ信号ＶＤＯ
をサンプリングし、そのサンプリング出力信号を並列信
号から直列信号に変換する信号処理回路、り６は直並列
変換を行うのに必要なカウンタである。水平同期入力端
子り７に第３図（４）に示した水平同期信号器を入力し
て、クロック選択回路り３に供給すると共に、ビデオ入
力端子７１にＩＢ、７図Φ）に示したビデオ信号ｖＤＯ
を入力して、信号処理回路り！に供給する。
ＣＲＴ ｉｉ側より送信されるビデオ信号匍と同一周波
数のクロック信号ＣＫを発生するクロック発生器、クコ
は多相クロック発生器、りＪはＣＲＴ ／／側より送信
される水平同期信号臼と同期した多相クロックの７相分
を選択するクロック選択回路、りｊはビデオ信号ＶＤＯ
をサンプリングし、そのサンプリング出力信号を並列信
号から直列信号に変換する信号処理回路、り６は直並列
変換を行うのに必要なカウンタである。水平同期入力端
子り７に第３図（４）に示した水平同期信号器を入力し
て、クロック選択回路り３に供給すると共に、ビデオ入
力端子７１にＩＢ、７図Φ）に示したビデオ信号ｖＤＯ
を入力して、信号処理回路り！に供給する。
クロック発生器りｌで発生されるクロック信号ＣＫカラ
多相り田ツク発生器７−で一つのクロック信号ＣＫＯお
よび（ＪＬ／を得る。クロック選択回路り３により、水
平同期信号器の信号状態に応じて一つのクロック信号Ｃ
ＫＯおよびＣＫ／のいずれか一方のクロック信号を選択
して、サンプリング用のクロック信号ＣＫダとして信号
ＩＩ！Ｉｍａ路７５に供給する。このクロック信号ＣＫ
ｄに基づいてビデオ信号ｖＤＯをサンプリングした後に
直並列信号変換して、亭ヒツト００〜Ｄ、でなるビデオ
データを表わす並列信号り９が信号処理回路７５から得
られる。
多相り田ツク発生器７−で一つのクロック信号ＣＫＯお
よび（ＪＬ／を得る。クロック選択回路り３により、水
平同期信号器の信号状態に応じて一つのクロック信号Ｃ
ＫＯおよびＣＫ／のいずれか一方のクロック信号を選択
して、サンプリング用のクロック信号ＣＫダとして信号
ＩＩ！Ｉｍａ路７５に供給する。このクロック信号ＣＫ
ｄに基づいてビデオ信号ｖＤＯをサンプリングした後に
直並列信号変換して、亭ヒツト００〜Ｄ、でなるビデオ
データを表わす並列信号り９が信号処理回路７５から得
られる。
第１図（４）〜（至）に、第７図において説明した各信
号のタイミング間係を示す。
号のタイミング間係を示す。
第９図に、第７図に示した同期回路の一具体例を示す。
ここで、多相り四ツク発生器クコは１つのインパータデ
ｌで成り、り曹ツク発生器りｌによって発生されたクロ
ック信号ＣＫ（ビデオ信号ＶＤＯと同−周波数）から互
いにｌｔＯ°位相の興なる一つのクロック信号ＣＫＯお
よびＣＫ／を得る。移相しない一方のクロック信号ＣＫ
ＯをＪ−にフリップ７０ツブ（以下ＦＦと称する“）デ
３のり四ツク入力端子ＣＬＫに、また、／１００移相し
た他方のり資ツク信号ＣＬ／を別なＪ −ＫＦＦ ９に
のり■ツク入力端子ＣＬＫにそれぞれ供ぞれのクリア端
子ＣＬＲには水平同期信号血を共通に供給し１．それぞ
れのに入力端子を接地している。
ｌで成り、り曹ツク発生器りｌによって発生されたクロ
ック信号ＣＫ（ビデオ信号ＶＤＯと同−周波数）から互
いにｌｔＯ°位相の興なる一つのクロック信号ＣＫＯお
よびＣＫ／を得る。移相しない一方のクロック信号ＣＫ
ＯをＪ−にフリップ７０ツブ（以下ＦＦと称する“）デ
３のり四ツク入力端子ＣＬＫに、また、／１００移相し
た他方のり資ツク信号ＣＬ／を別なＪ −ＫＦＦ ９に
のり■ツク入力端子ＣＬＫにそれぞれ供ぞれのクリア端
子ＣＬＲには水平同期信号血を共通に供給し１．それぞ
れのに入力端子を接地している。
水平同期信号回が低論理レベルから高論理レベルにレベ
ル変化するとき、Ｊ−ＫＦＦのクリアは解除される。そ
の水平同期信号肋が高レベルとなってから最初のクロッ
ク信号が人力されたＪ −ＫＦＦ！３あるいはデ３のい
ずれかのＱ出力が高レベルになり、アンドゲート９りあ
るいはｔＶのどちらかのゲートが開く。このようにして
、ａつのり四ツク信号のうち、水平同期信号独と同期の
とれた方が選択され、オアゲー） １０／を介してクリ
ック信号ＣＫ３１として出力される。このクロック信号
ＣＫりは直並列変換を行う為のカウンタ７４に入力され
ると共に、ビデオ信号ＶＤＯをサンプリングするために
信号処理回路７ｊのビデオ信号サンプリング用のシフト
レジスタ／／／に供給する。このシフトレジスタ／／／
はサンプリングを行うと共に亭ビットの信号／／３を出
力する。この信号／／Ｊをラッチ回路／／１に入力する
と共に、カウンタ７１によって只の周波数にカウントダ
ウンされた信号／コｌをラッチ回路／／ｊｔに入力する
と、ダビット単位の出力信号タデが得られる。なお、第
を図における各信号は、第を図（４）−〜（ト）のそれ
ぞれに対応する。このように動作する本同期団路の特徴
は、多相り窒ツク信号の発生および水平同期信ＩＤに同
期した位相の選択につし１て、本回路例では一相（／Ｉ
ｔ１０位相）のクロックについて述べた。この場合、水
平同期信号四を基準にして、画像信号周期ｉの％の精度
で同期がとれることになる。さらに、この一相を多相に
すれば、画像信号周期ＴのＫの精度に従ったより高精度
な同期を行うことができる０ 一相クロックの場合の水平同期信号りおよびビデオ信号
匍のタイミング関係を第１０＠（４）および俤）に、多
相クロックの場合における両信引ΦおよびＶＤＯのタイ
ミング関係を第１／図（４）および（２）にそれぞれ示
す。
ル変化するとき、Ｊ−ＫＦＦのクリアは解除される。そ
の水平同期信号肋が高レベルとなってから最初のクロッ
ク信号が人力されたＪ −ＫＦＦ！３あるいはデ３のい
ずれかのＱ出力が高レベルになり、アンドゲート９りあ
るいはｔＶのどちらかのゲートが開く。このようにして
、ａつのり四ツク信号のうち、水平同期信号独と同期の
とれた方が選択され、オアゲー） １０／を介してクリ
ック信号ＣＫ３１として出力される。このクロック信号
ＣＫりは直並列変換を行う為のカウンタ７４に入力され
ると共に、ビデオ信号ＶＤＯをサンプリングするために
信号処理回路７ｊのビデオ信号サンプリング用のシフト
レジスタ／／／に供給する。このシフトレジスタ／／／
はサンプリングを行うと共に亭ビットの信号／／３を出
力する。この信号／／Ｊをラッチ回路／／１に入力する
と共に、カウンタ７１によって只の周波数にカウントダ
ウンされた信号／コｌをラッチ回路／／ｊｔに入力する
と、ダビット単位の出力信号タデが得られる。なお、第
を図における各信号は、第を図（４）−〜（ト）のそれ
ぞれに対応する。このように動作する本同期団路の特徴
は、多相り窒ツク信号の発生および水平同期信ＩＤに同
期した位相の選択につし１て、本回路例では一相（／Ｉ
ｔ１０位相）のクロックについて述べた。この場合、水
平同期信号四を基準にして、画像信号周期ｉの％の精度
で同期がとれることになる。さらに、この一相を多相に
すれば、画像信号周期ＴのＫの精度に従ったより高精度
な同期を行うことができる０ 一相クロックの場合の水平同期信号りおよびビデオ信号
匍のタイミング関係を第１０＠（４）および俤）に、多
相クロックの場合における両信引ΦおよびＶＤＯのタイ
ミング関係を第１／図（４）および（２）にそれぞれ示
す。
ところで、同程度の精度のサンプリングクロックを得る
方法として、他にビデオ（画像）信号ＶＤＯのダ倍の周
波数の発振器を有し１水平開期信号囮と同期をとる方式
がある。その圃路例を第１−図に示す。ここで、／Ｊノ
は発振器であり、ビデオ信号匍の参倍の周波数の信号ｌ
コ３を発生させも水平同期入力端子／Ｊ／に水平同期信
号即を入力しておき、この水平同期信号皿と信号／−３
とをアントゲ−） ／Ｊ３に供給し、その出力信号／Ｊ
ｊをカウンタｔＳりで計数する。このカウンタ／Ｊりは
、％の周波数に変換して、出力端子／Ｊｔから出力信号
Ｓ。
方法として、他にビデオ（画像）信号ＶＤＯのダ倍の周
波数の発振器を有し１水平開期信号囮と同期をとる方式
がある。その圃路例を第１−図に示す。ここで、／Ｊノ
は発振器であり、ビデオ信号匍の参倍の周波数の信号ｌ
コ３を発生させも水平同期入力端子／Ｊ／に水平同期信
号即を入力しておき、この水平同期信号皿と信号／−３
とをアントゲ−） ／Ｊ３に供給し、その出力信号／Ｊ
ｊをカウンタｔＳりで計数する。このカウンタ／Ｊりは
、％の周波数に変換して、出力端子／Ｊｔから出力信号
Ｓ。
を発生する。また、水平同期信号皿をカウンタｉｓｔの
クリア端子に供給しておく。これらの信号のタイミング
間係を第１３図（４）〜（２）に示す。つまり、ビデオ
信号ＶＤＯの参倍の周波数のり田ツクが、アントゲ−）
／ＪＪを介して、水平同期信号皿が高レベルになった
次のクロックから％に分周される。よって、出力信号８
゜として得られるサンプリングクロックの水平同期信号
血との位相精度は％Ｔの精度となる。上述した方式はロ
ジック的には簡単であるが、ビデオ信号ＶＤＯが例えば
ｇｏ ＭＥＩ、の場合、Ｊｏｙ Ｍｌｌ、以上の発振回
路とロジックＩＣが必要であり、通常のＩＣでは不可能
なため、ＫＣＬＩＣ等特殊なＩＣが必要になる。従って
、通常のＴＴＬＩＣで実現可能な多相タロツク発生器と
最適位相のクロック選折回路とを有する本発明の同期回
路が有効な手段となる。
クリア端子に供給しておく。これらの信号のタイミング
間係を第１３図（４）〜（２）に示す。つまり、ビデオ
信号ＶＤＯの参倍の周波数のり田ツクが、アントゲ−）
／ＪＪを介して、水平同期信号皿が高レベルになった
次のクロックから％に分周される。よって、出力信号８
゜として得られるサンプリングクロックの水平同期信号
血との位相精度は％Ｔの精度となる。上述した方式はロ
ジック的には簡単であるが、ビデオ信号ＶＤＯが例えば
ｇｏ ＭＥＩ、の場合、Ｊｏｙ Ｍｌｌ、以上の発振回
路とロジックＩＣが必要であり、通常のＩＣでは不可能
なため、ＫＣＬＩＣ等特殊なＩＣが必要になる。従って
、通常のＴＴＬＩＣで実現可能な多相タロツク発生器と
最適位相のクロック選折回路とを有する本発明の同期回
路が有効な手段となる。
以上詳述した如く、本発明によれば、データのブロック
毎に最適な位相のクロックを得てサンプリング用とした
ことにより、良質なハードコピーが得られる同期回路を
実現することができる。
毎に最適な位相のクロックを得てサンプリング用とした
ことにより、良質なハードコピーが得られる同期回路を
実現することができる。
第７図は表示装置とハードコピー装置との間の信号送信
方式を説明するためのブロック図、第２図（２）および
俤）はビデオ信号と表示状態との関係を示す線図、第３
図（２）および０）は水平同期信号とビデオ信号とのタ
イミング関係を示すｍｇ、第参図はビデオ信号をサンプ
リングするための回路を示す系統図、第３図は第ｑ図に
示したり四ツク発生回路の一員体例を示す回路図、第４
図（２）および（Ｂ）は第ｊ［のクロック発生回路にお
ける水平同期信号およびクロック信号を示す波形図、第
り図は１ 本発明による同期回路の一実施例を示す
ブ勘ツク図、第１図（４）〜（６）は第７図における各
信号のタイミング間係を示す波形図、第を図は第り図に
示した同期回路の一具体例を示す詳細ブロック図、第７
０図（４）およびω）は１相クロックの場合の、第１１
ＦｙＪ（４）および■）は多相クロックの場合のそれぞ
れの水平同期信号とビデオ信号とのタイミング関係を示
すｌ［１５Ｕ、１１１７２図はサンプリングクリックを
得る別具体例を示すブロック図、第７３図（４）〜（ロ
）は第１−図における各信号のタイミング関係を示す波
形図である。 ／／・・・表示装置（ＣＲＴ）、／３・・・ハードコピ
ー装置、−／・・・インターフェイス回路１．２３・・
・りＵツク信号、コ・・・クロック発生回路、ｊ！・・
・水晶振動子、クト・・クロック発生、器、 クコ・・
・多相り四ツク発生器、りＪ・・・クロック選択回路、
７５・・・信号処理回路、り６・・・カウンタ、？／・
・・インバータ、デ３ｔデ！…Ｊ−に７リツプ７０ツブ
、〃ｌ・・・シフトレジスタ、／／ｋ・・・ラッチ回路
、 α・・・発振器、１３３・・・アンドゲート、
１３り・・・カウンタ、■・・・重置同期信号、 Ｈ
Ｄ・・・水平同期信号、ＶＤＯ・・・ビデオ信号。
方式を説明するためのブロック図、第２図（２）および
俤）はビデオ信号と表示状態との関係を示す線図、第３
図（２）および０）は水平同期信号とビデオ信号とのタ
イミング関係を示すｍｇ、第参図はビデオ信号をサンプ
リングするための回路を示す系統図、第３図は第ｑ図に
示したり四ツク発生回路の一員体例を示す回路図、第４
図（２）および（Ｂ）は第ｊ［のクロック発生回路にお
ける水平同期信号およびクロック信号を示す波形図、第
り図は１ 本発明による同期回路の一実施例を示す
ブ勘ツク図、第１図（４）〜（６）は第７図における各
信号のタイミング間係を示す波形図、第を図は第り図に
示した同期回路の一具体例を示す詳細ブロック図、第７
０図（４）およびω）は１相クロックの場合の、第１１
ＦｙＪ（４）および■）は多相クロックの場合のそれぞ
れの水平同期信号とビデオ信号とのタイミング関係を示
すｌ［１５Ｕ、１１１７２図はサンプリングクリックを
得る別具体例を示すブロック図、第７３図（４）〜（ロ
）は第１−図における各信号のタイミング関係を示す波
形図である。 ／／・・・表示装置（ＣＲＴ）、／３・・・ハードコピ
ー装置、−／・・・インターフェイス回路１．２３・・
・りＵツク信号、コ・・・クロック発生回路、ｊ！・・
・水晶振動子、クト・・クロック発生、器、 クコ・・
・多相り四ツク発生器、りＪ・・・クロック選択回路、
７５・・・信号処理回路、り６・・・カウンタ、？／・
・・インバータ、デ３ｔデ！…Ｊ−に７リツプ７０ツブ
、〃ｌ・・・シフトレジスタ、／／ｋ・・・ラッチ回路
、 α・・・発振器、１３３・・・アンドゲート、
１３り・・・カウンタ、■・・・重置同期信号、 Ｈ
Ｄ・・・水平同期信号、ＶＤＯ・・・ビデオ信号。
Claims (1)
- データ列より成るデジタルデータを送信側から受信側に
転送し、前記デジタルデータにおける有する複数のクロ
ックを発牢する多杯クーツク発生手段な具え、前記デジ
タルデータのプルツク毎に、前記複数のクロックのうち
最適な位相のクロックを選択して前記受信側のサンプリ
ングに供するように構成したことを特徴とする同期回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003255A JPS58121851A (ja) | 1982-01-14 | 1982-01-14 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003255A JPS58121851A (ja) | 1982-01-14 | 1982-01-14 | 同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58121851A true JPS58121851A (ja) | 1983-07-20 |
Family
ID=11552352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57003255A Pending JPS58121851A (ja) | 1982-01-14 | 1982-01-14 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121851A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911008A (ja) * | 1972-05-26 | 1974-01-31 | ||
| JPS5593350A (en) * | 1979-01-08 | 1980-07-15 | Mitsubishi Electric Corp | Clock reproduction unit |
-
1982
- 1982-01-14 JP JP57003255A patent/JPS58121851A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911008A (ja) * | 1972-05-26 | 1974-01-31 | ||
| JPS5593350A (en) * | 1979-01-08 | 1980-07-15 | Mitsubishi Electric Corp | Clock reproduction unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157701B1 (en) | Phase synchronization circuit | |
| US6448825B1 (en) | Synchronizing to an input signal | |
| JPH0267883A (ja) | ビデオプリンタ信号処理回路 | |
| JPH01181389A (ja) | 画像処理装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPS58121851A (ja) | 同期回路 | |
| JPH01501099A (ja) | デイジタル信号遅延回路装置 | |
| US4970596A (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| JPS613545A (ja) | 標本化回路 | |
| KR100227425B1 (ko) | 1픽셀 오차를 제거한 이중화면 표시장치 | |
| JPS598104B2 (ja) | ビット位相調整回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| JP2990169B1 (ja) | スキャンコンバータ | |
| JPS6238980A (ja) | ビデオ信号のサンプリング方式 | |
| CN100435554C (zh) | 图像信号处理的相位增强导致减弱的相位回复方法及电路 | |
| JPS62236292A (ja) | デジタルカラ−デ−タ受信回路 | |
| JP2621260B2 (ja) | 画像の拡大縮小装置 | |
| JPH09166970A (ja) | ドツトクロツク発生回路及び表示装置 | |
| JP2869831B2 (ja) | ディジタルｐｌｌ回路 | |
| JP4432570B2 (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 | |
| JPH0214618A (ja) | デジタルｐｌｌ回路 | |
| JPH0693762B2 (ja) | 走査周波数変換装置 |