JPS62236292A - デジタルカラ−デ−タ受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、カラーモニター画面などのカラーハードコピ
ー機能を備えたカラープリンタなどにおけるデジタルカ
ラーデータ受信回路に関するものであり、詳しくは、ド
ツトクロックの抽出およびそのドツトクロックに同期し
たデジタルカラーデータの再生に関するものである。

［従来の技術］ カラーモニター画面のカラーハードコピーに必要なデー
タは、ＣＲＴや液晶などの表示器に加えられる信号と等
価であって、３原色（Ｒ；レッド。

Ｇ；グリーン、Ｂ；ブルー）に対応した３１！類の２１
１１化されたデジタルカラーデータである。このような
デジタルカラーデータを正確に受信して所定の処理を行
うためには、デジタルカラーデータと同期したクロック
が必要になる。

ところが、一般のデジタルカラーデータ送信装置では、
これらデジタルカラーデータの同期クロツクは出力され
ないことが多い。

そこで１従来のプリンタ受信回路では、例えば内部にモ
ニタ一対染となるデジタルカラーデータ送（ｉＨ置のド
ツトクロックの周波数に対応した発振周波数を有する水
晶発振器を設けておき、その出力信号をサンプリングク
ロックとするフリップフロップでデジタルカラーデータ
をサンプリングすることが行われている。

［発明が解決しようとする問題点］ しかし、これらサンプリングクロックとデジタルカラー
データの周波数および位相は完全には一致しえないため
に、完全なサンプリングは不可能である。

また、このような従来の構成によれば、プリンタ受信回
路は水晶発振器の発振周波数に合致するドツトクロック
を１１するデジタルカラーデータ送、　　　　ｆｆｆｉ
ｌｌＨｃ　Ｌｈ′ｘＨ５ｒ！−ｒ、　ｌＲ１性ゝ欠３１
６・本発明は、これＩうの点に着目してなされたもので
あり、その目的は、比較釣部Ｉ＄ｉな回路構成で受（Ｒ
したデジタルカラーデータからドツトクロックが抽出で
さ、さらに、そのドツトクロックと同期した完全なデジ
タルカラーデータが再生できるデジタルカラーデータ受
信回路を提供することにある。

［問題点を解決するための手段］ このような目的を達成する本発明は、水平同期信号をカ
ウントするカウンタと、入力される３原色に対応した３
種類のデジタルカラーデータをこのカウンタの計ｖｌ値
に従って各水平走査に応じて１種類ずつ選択的に出力す
るセレクタと、セレクタから出力されるデジタルカラー
データをサンプリングするフリップフロップと、このフ
リツプフ［１ツブに加えられるデジタルカラーデータの
一部を少なくともフリップフロップの出力信号の遅延に
応じた時間だけ遅延させる遅延回路と、これらフリップ
フロップと遅延回路の出力信号の位相を比較する位相比
較器と、この位相比較器の出力信号を平滑する平滑回路
と、この平滑回路の出力信号に応じて発振周波数が制御
されその出力信号が前記フリップフロップにサンプリン
グクロックとして加えられる電圧制御発掘器とでａ　Ｊ
Ｒｃ”　レタことを特徴とする。

［実施例］ 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図において、１〜３はそれぞれＲｌＧ、Ｂのデジタ
ルカラーデータの入力端子であり・セレクタ４の入力端
子に接続されるとともにフリップフロップ５の入力端子
２Ｄ〜４Ｄに接続されている。６は水平同期信号の入力
端子であり、カウンタ７の入力端子に接続されるととも
に７リツプフロツブ５の入力端子５Ｄに接続されている
。

なお、フリップ７０ツブ５としては、例えば５回路が１
パツケージされたＤ形フリップフロップを用いる。また
、カウンタ７の削数出力は、選択制御信号としてセレク
タ４に加えられている。セレクタ４の出力端子は遅延回
路２に接続されるとと６にフリップフロップ５の入力端
子１Ｄに接続されている。９は位相比較器であり、一方
の入力端子には遅延回路８の出力端子が接続され、他方
の入力端子にはフリップフロップ５の出力端子１Ｑが接
続されている。この位相比較器９の出力信号はチャージ
ポンプ回路１０介して平滑回路１１に加えられている。

なお、位相比較器９とチャージポンプ回路１０とは、回
路ブロックとして一体化されることが多い。１２は平滑
回路１１の出力信号に応じて発振周波数が制御される電
圧制御発振器であり、その出力信号はフリップ７０ツブ
５にサンプリングクロックとして加えられている。１３
は入力端子１〜３に加えられるデジタルカラーデータか
ら抽出されるドツトクロックの出力端子、１４〜１６は
フリップ７０ツブ５の出力端子２０〜４０力目ら出力さ
れるデジタルカラーデータＲ１Ｇ、Ｂの出力端子、１７
はフリップフロップ５の出力端子５Ｑから出力される水
平同期信号の出力端子である。

このように構成された回路の動作を説明する。

入力端子１〜３を介してセレクタ４に加えられるデジタ
ルカラーデータＲ，Ｇ、Ｂは、水平同期信号をカウント
するカウンタ７の計数値に従って各水平走査毎にいずれ
か１つが選択的に出力されて選択信号３ｓとして遅延回
路８に加えられるとともに・フリップフロップ５の入力
端子１Ｄに加えられる。そして、電圧制御発振器１２が
ら出力される出力信＠　Ｓ　Ｖ　Ｃをサンプリングクロ
ックとしてフリップフロップ５によりサンプリングされ
る。これら遅延回路８の出力信号Ｓｄと７リツプフロツ
プ５の出力端子１Ｑの出力信号Ｓｆｆは位相比較器９に
加えられて位相比較される。

第２図は、このような位相比較Ｎ９に加えられる入力信
号の時間関係を示すタイミングチャートであり、（ａ）
はセレクタ４の出力信号Ｓｓを示し、（ｂ）は遅延回路
８の出力信号Ｓｄを示し、（Ｃ）は電圧制御発振器１２
の出力信号３ｖｃを示し、（ｄ）はフリップフロップ５
の出力端子１Ｄの出力信号Ｓｆｆを示している。

ｉ１ユＣＬＩ１１１１Ｃお。、工、イ。、３９カ、６．
□ヵ。

れる位相のずれ信号は、ヂャージポンプ回路１゜および
平滑回路１１で電圧信号に変換された後、発振周波数制
御信号として電圧制御発振器１２に加えられる。そして
、電圧υＪｉｌｔ発振器１２の出力信号の発振周波数は
位相比較器９から出力される位相のずれを表わす信号Ｓ
ｆ、ＳＲに応じて変化することになり、フリップフロッ
プ５のサンプリングクロック周波数も変化することにな
る。このような動作は、遅延回路８の出力信号Ｓ（ｉと
フリップフロップ５の出力端子１Ｑの出力信号Ｓｆｆの
位相が一致するまで連続的に行われ、両者の位相が一致
するとその状態が維持される。

第３図および第４図はこのような電圧制御発振器１２の
動作を説明するためのタイジングチ１１−トであり、第
３図は位相比較器９から位相遅れ信号５ｆｆｉが出力さ
れる場合の動作を示し、第４図は位相比較器９から位相
進み信号Ｓｆが出力される場合の動作を示している。こ
れら図面において、（ａ）は位相比較器９の一方の入力
端子に加えられる遅延回路８の出力信号Ｓｄを示し、（
ｂ）は位相比較器９の他方の入ノｊ端子に加えられるフ
リップフロップ５の出力端子１Ｑの出力信号Ｓｆｆを示
し、（Ｃ）は位相比較器９から出力される位相進み信号
Ｓｆを示し、（ｄ）は位相比較器９から出力される位相
遅れ信号ＳＣを示し、（ｅ）はヂャージボンブ回路１０
の出力信号ＳＣｐを示している。

このようにして両者の位相が一致した状態において、出
力端子１３からは入力端子１〜３に加えられるデジタル
カラーデータから抽出されたドツトクロックが出力され
ることになり、出力端子１４〜１６からはこのドツトク
ロックに同期して再生されたデジタルカラーデータが出
力されることになり、さらに、出力端子１７からはこの
ドツトクロックに同期して再生された水平同期信号が出
ツノされることになる。

このような本発明の回路は、デジタルカラーデータの立
ち上がりエツジが必ず送信側のドツトクロック周期Ｔの
整数倍の間隔で位置していることに着目して構成されて
いる。すなわち、入力端子１〜３に入力されているデジ
タルカラーデータをある周期Ｔ′（〜Ｔ）のナンプリン
グクロツタでサンプリングすると、フリップフロップ５
の出力端子１Ｑの出力信号の立ら上がりのエツジはサン
プリングクロックの周期Ｔ′の整数倍の間隔で位置する
ことになる。しかし、この周期Ｔ−は送信側のドツトク
ロック周期Ｔではない。そこで、このサンプリングされ
たデータＳｆｆとセレクタ４から出力されるデータＳＳ
の位相を比較して両との立ち上がりのエツジの位相が一
致するようにサンプリングクロックの周波数を変化させ
る位相同期ループを構成している。ここで、位相比較器
９の一方の入力端子に加えられる信号Ｓｄは丈ンブリン
グされる前のデータであり、他方の入力端子に加えられ
る信号Ｓｆｆはサンプリングされたデータであるが、実
際のサンプリングには時間要素を含むことから時間差Ｔ
ｄを生じることになる。

そこで、この時間差Ｔｄを補正するために、遅延回路８
を挿入している。なＪ５、この遅延回路８としては、フ
リップフロップ５の出力遅延時間Ｊ：りも大きくかつ送
信側のドツトクロック周期「よりも小さな遅延時間が設
定できるものを用いればよい。

このようにしてサンプリングされるデジタルカラーデー
タの立ち上がりエツジと送信側から入力されるデジタル
カラーデータの立ち上がりエツジとは一致して両者は全
く同一の波形になり、しかもサンプリングクロックの周
期Ｔ′は送信側のドツトクロック周期Ｔと等しくなる。

＜’Ｋ　Ｊ３、上記実施例では、立ち上がりエツジにつ
いて説明したが、立ち下がりエツジについても適用でさ
る。

このように構成することにより、セレクタ４からは水平
同期信号をカウントするカウンタ７の計ｖｌ値に従って
各水５Ｆ、走査に応じて３原色Ｒ，Ｇ。

Ｂに対応した３種類のデジタルカラーデータが１秤類ず
つ選択的に出力されてフリップ７０ツブ５にサンプリン
グされることになり、特定の種類のデジタルカラーデー
タのみをサンプリングする場１′ 合のような不都合を生じることはなく、どのような絵柄
のデジタルカラーデータが入力された場合であっても安
定にドツトクロックを抽出することができる。そして、
電圧制御発振器１２のａＪ作笥囲というルリ限は受ける
ものの、従来に比べて広い周波数領域のドツトクロック
に対応した受信回路が１ｇられる。

また、このようにして抽出されたドツトクロックに従っ
てデジタルカラーデータおよび水ｑＬ同１υ１信号をサ
ンプリングすることにより、ドツトクロックに同期した
時間誤差のないデジタルカラーデータおよび水平同期信
号を再生することができる。

［Ｊｉ明の効果］ 以上説明したように、本発明によれば、比較的簡単な回
路構成で受信したデジタルカラーデータからドツトクロ
ックが抽出でき、さらに、そのドツトクロックと同期し
た完全なデジタルカラーデータおよび水平同期信号が再
生できるデジタルカラーデータ受信回路が実現でき、実
用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図〜
第４図はｍ１図の動作を説明するためのタイミングチャ
ートである。 １〜３・・・デジタルカラーデータ入力端子、４・・・
ヒレフタ、５・・・フリップフロップ、６・・・水平同
期信号入力端子、７・・・カウンタ、８・・・遅延回路
・９・・・位相比較器、１０・・・チャージポンプ回路
、１１・・・平滑回路、１２・・・電圧ｖ制御発振器、
１３・・・抽出ドツトクロック出力端子、１４〜１６・
・・再生デジタルカラーデータ出力端子、１７・・・再
生水平同期信号出力端子。 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 水平同期信号をカウントするカウンタと、入力される３
   原色に対応した３種類のデジタルカラーデータをこのカ
   ウンタの計数値に従って各水平走査に応じて１種類ずつ
   選択的に出力するセレクタと、セレクタから出力される
   デジタルカラーデータをサンプリングするフリップフロ
   ップと、このフリップフロップに加えられるデジタルカ
   ラーデータの一部を少なくともフリップフロップの出力
   信号の遅延に応じた時間だけ遅延させる遅延回路と、こ
   れらフリップフロップと遅延回路の出力信号の位相を比
   較する位相比較器と、この位相比較器の出力信号を平滑
   する平滑回路と、この平滑回路の出力信号に応じて発振
   周波数が制御されその出力信号が前記フリップフロップ
   にサンプリングクロックとして加えられる電圧制御発振
   器とで構成されたことを特徴とするデジタルカラーデー
   タ受信回路。