JPS58108818A - 差動ｅｃｌ型ｄフリツプフロツプ回路装置 - Google Patents
差動ｅｃｌ型ｄフリツプフロツプ回路装置Info
- Publication number
- JPS58108818A JPS58108818A JP56208327A JP20832781A JPS58108818A JP S58108818 A JPS58108818 A JP S58108818A JP 56208327 A JP56208327 A JP 56208327A JP 20832781 A JP20832781 A JP 20832781A JP S58108818 A JPS58108818 A JP S58108818A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- flip
- flop circuit
- resistance
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は差動ＥＣＬ型Ｄフりップフロップ＠路装置に
係り、特にそのクロック部オフセット回路部の改良に関
する。
係り、特にそのクロック部オフセット回路部の改良に関
する。
（発明の技術的背景およびその問題点）従来、デジタル
回路一般に使用される差動ＥＣＬ （Ｅｍｉｔｔｅｒ
Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ ） Ｉｔ Ｄフリップフ
ロップ回路として第１図に示すように構成されたものが
知られている。すなわち、これは略ダブルバランス構成
となされるトランジスタＱ１〜Ｑ？およびＱ、〜Ｑ１４
による第１および第２の差動増幅器■、■を縦続的（Ｃ
接続してなるもので、谷増幅器■、■部の入力用トラン
ジスタが互いにエミッタ結合されて電流切換式の差動増
幅器による論理回路（この場合Ｄフリップフロップ）と
なることがらＥＣＬＷと名付けられいる。
回路一般に使用される差動ＥＣＬ （Ｅｍｉｔｔｅｒ
Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ ） Ｉｔ Ｄフリップフ
ロップ回路として第１図に示すように構成されたものが
知られている。すなわち、これは略ダブルバランス構成
となされるトランジスタＱ１〜Ｑ？およびＱ、〜Ｑ１４
による第１および第２の差動増幅器■、■を縦続的（Ｃ
接続してなるもので、谷増幅器■、■部の入力用トラン
ジスタが互いにエミッタ結合されて電流切換式の差動増
幅器による論理回路（この場合Ｄフリップフロップ）と
なることがらＥＣＬＷと名付けられいる。
つ才り、この場合入力端りまたは五に加えられた入力信
号がクロック入力端ＣＫまたはＣＫに加えられるクロッ
ク信号に同期していると否とに関係なく、出力端Ｑまた
は（から所定時間遅廷し且つクロック信号に同期した出
力信号を生じる如くした０７９７１７０７１機能を奏す
るものである。
号がクロック入力端ＣＫまたはＣＫに加えられるクロッ
ク信号に同期していると否とに関係なく、出力端Ｑまた
は（から所定時間遅廷し且つクロック信号に同期した出
力信号を生じる如くした０７９７１７０７１機能を奏す
るものである。
そしてこの種のフリップフロップ回路にあっては、その
クロック信号として微小な正弦波を用いることが多い。
クロック信号として微小な正弦波を用いることが多い。
しかるに、この場合クロック信号人力部の差動増幅器用
トランジスタＱＢ、Ｑ＠ＢよびＱ ｅ ＋Ｑ、ｏのバラ
ンス状態（必ずｔも死金なバランス状態だけでなく略バ
ランス状態に近い状態も含んでいるものとする）が、あ
る時間以上に長くなるとラッチ部分の情報が消失してし
まってフリップフロップ回路としての機能を果せなくな
る〇このため、低周波でも小さな正弦波で動作し得るよ
うにクロックｓに対し図中に示す如き等価的なオフセッ
ト電圧源ＥＳ ＃ Ｅ ＊を挿入してやる必要がある
。
トランジスタＱＢ、Ｑ＠ＢよびＱ ｅ ＋Ｑ、ｏのバラ
ンス状態（必ずｔも死金なバランス状態だけでなく略バ
ランス状態に近い状態も含んでいるものとする）が、あ
る時間以上に長くなるとラッチ部分の情報が消失してし
まってフリップフロップ回路としての機能を果せなくな
る〇このため、低周波でも小さな正弦波で動作し得るよ
うにクロックｓに対し図中に示す如き等価的なオフセッ
ト電圧源ＥＳ ＃ Ｅ ＊を挿入してやる必要がある
。
第２図はこのようにしてクロック部にオフセット電圧が
付加された差動ＥＣＬ型Ｄフリップフロップ回路の動作
状態□を示すもので、微小な正弦波クロック信号ビ）と
（バイアス）オフセット電圧（Ｏ）に対し、第１および
第２の差動増幅器■、■が図中にしたようなラッチ状態
（Ｌａｔｃｈ）およびフェッチ状態（Ｆｅｔｃｈ ）を
とることになる。
付加された差動ＥＣＬ型Ｄフリップフロップ回路の動作
状態□を示すもので、微小な正弦波クロック信号ビ）と
（バイアス）オフセット電圧（Ｏ）に対し、第１および
第２の差動増幅器■、■が図中にしたようなラッチ状態
（Ｌａｔｃｈ）およびフェッチ状態（Ｆｅｔｃｈ ）を
とることになる。
第３図（ａ） 、 （ｂ）は以上におけるクロック部オ
フセット回路として従来より実施されていた異なる具体
例を示している。
フセット回路として従来より実施されていた異なる具体
例を示している。
すなわち、（ａ）はクロック信号入力部の差動増幅器用
トランジスタＱ雪 、ＱｓおよびＱｓ、Ｑｔ。
トランジスタＱ雪 、ＱｓおよびＱｓ、Ｑｔ。
の各一方のトランジスタＱ２またはＱ９のエミッタ回路
にそれぞれ抵抗Ｒを挿入することにより、Ｒ・工（但し
Ｉは動作電流）なるオフセット電圧を付加し得るように
したものである。
にそれぞれ抵抗Ｒを挿入することにより、Ｒ・工（但し
Ｉは動作電流）なるオフセット電圧を付加し得るように
したものである。
また、（ｂ）はクロック信号入力部の差動増幅器用トラ
ンジスタＱｔ、Ｑ＠ｕよびＱｓ、Ｑ□の各他方のトラン
ジスタＱ４またはＱｌ・のエミッタ面積を同じく一方の
トランジスタ９重またはＱ、のそれに比してそれぞれＮ
倍だけ大きくすることにより、ｖＴｌｎＮ（但しｖＴは
熱電圧成分）なるオフセット電−圧を付加し得るように
したものである。
ンジスタＱｔ、Ｑ＠ｕよびＱｓ、Ｑ□の各他方のトラン
ジスタＱ４またはＱｌ・のエミッタ面積を同じく一方の
トランジスタ９重またはＱ、のそれに比してそれぞれＮ
倍だけ大きくすることにより、ｖＴｌｎＮ（但しｖＴは
熱電圧成分）なるオフセット電−圧を付加し得るように
したものである。
しかしながら、（ａ）の場合構成的には簡単であるが当
該差動増幅器部の相互コンダクタンスｇｍが小さくなっ
てし蜜うという点で問題を有している。
該差動増幅器部の相互コンダクタンスｇｍが小さくなっ
てし蜜うという点で問題を有している。
また、（ｂ）の場合（ａ）のようにｇｍが小さくなるこ
とはないが、集積回路化した場合にそれだけ余分な面積
が必要になってしすうと共に、そう簡単にはオフセット
電圧を変えられないという点で問題がある。
とはないが、集積回路化した場合にそれだけ余分な面積
が必要になってしすうと共に、そう簡単にはオフセット
電圧を変えられないという点で問題がある。
（発明の目的）
そこで、この発明は以上のような点に鑑みてなされたも
ので、集積回路化に好適する簡易な構成でクロック信号
入力部に対しその差動増幅器部の相互コンダクタンスを
小さくすることなくオフセット電圧を付加し得しかもオ
フセット電圧値を簡単に変えられるよう番こした極めて
良好なる差動ＥＣＬ型Ｄフリップフロップ回路装置を提
供することを目的としている。
ので、集積回路化に好適する簡易な構成でクロック信号
入力部に対しその差動増幅器部の相互コンダクタンスを
小さくすることなくオフセット電圧を付加し得しかもオ
フセット電圧値を簡単に変えられるよう番こした極めて
良好なる差動ＥＣＬ型Ｄフリップフロップ回路装置を提
供することを目的としている。
（発明の概要）
すなわち、この発明による差動ＥＣＬ型Ｄフリップフロ
ップ回路装置は、この檀のフリップフロップ回路を実装
化する場合番こその前段部に′ｗ：絖される前を増幅器
中に当該差動ＥＣＬ型フリップフロップ回路部のクロッ
ク信号入力部に所望のオフセット′地、圧を付与し得る
ような抵抗を挿入したことを特徴としている。
ップ回路装置は、この檀のフリップフロップ回路を実装
化する場合番こその前段部に′ｗ：絖される前を増幅器
中に当該差動ＥＣＬ型フリップフロップ回路部のクロッ
ク信号入力部に所望のオフセット′地、圧を付与し得る
ような抵抗を挿入したことを特徴としている。
（発明の笑施例）
以下図面を診照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第４図に示すように前を増幅器１１を構成す
るトランジスタＱ＊ｌ＋ Ｑｔｔσ各ベースが入力端Ｔ
ｌ＊Ｔ１に対応して綴紐されると共に、その各エミッタ
が定電流ｍｃｓ＊ｏの一端に共通に接続され、さらにそ
の各フレフタが抵抗２ｒ、Ｒ＋ｒの各−趨に対応して接
続されている。そして、これらの抵抗２ｒ、Ｒ＋ｒの各
他端は前者が抵抗Ｒを弁して且つ後者が直接的ζこダイ
オードＤｌｌのカソードに共通に接続されている。才た
、このダイオードＩ）ｔｔはアノードが’＠源Ｖｃｃに
接続され、且つ前記定電流源Ｃ８１０はその他端が接地
されている。
るトランジスタＱ＊ｌ＋ Ｑｔｔσ各ベースが入力端Ｔ
ｌ＊Ｔ１に対応して綴紐されると共に、その各エミッタ
が定電流ｍｃｓ＊ｏの一端に共通に接続され、さらにそ
の各フレフタが抵抗２ｒ、Ｒ＋ｒの各−趨に対応して接
続されている。そして、これらの抵抗２ｒ、Ｒ＋ｒの各
他端は前者が抵抗Ｒを弁して且つ後者が直接的ζこダイ
オードＤｌｌのカソードに共通に接続されている。才た
、このダイオードＩ）ｔｔはアノードが’＠源Ｖｃｃに
接続され、且つ前記定電流源Ｃ８１０はその他端が接地
されている。
一方、図中■、■は第１図の場合と同様にそれぞれトラ
ンジスタＱｓ〜Ｑ？ ＥよびＱ−〜Ｑ１４（但しＱｓｙ
Ｑｓは定電流源Ｃ８１１ｅ Ｃａ５ｔで置換され、巨つ
Ｑ４〜Ｑ７およびＱｓｓ〜Ｑ１４は図示が省略されてい
る）でなる略ダブルノくランス構成の第１および第２の
差動増幅器であってり、互いに縦続的に接続されること
によって差ｆｌｈＥｃＬ、ｍＤフリップフロップ回路１
２として第１図と同様の０７９７１７０７１機能を奏す
る。
ンジスタＱｓ〜Ｑ？ ＥよびＱ−〜Ｑ１４（但しＱｓｙ
Ｑｓは定電流源Ｃ８１１ｅ Ｃａ５ｔで置換され、巨つ
Ｑ４〜Ｑ７およびＱｓｓ〜Ｑ１４は図示が省略されてい
る）でなる略ダブルノくランス構成の第１および第２の
差動増幅器であってり、互いに縦続的に接続されること
によって差ｆｌｈＥｃＬ、ｍＤフリップフロップ回路１
２として第１図と同様の０７９７１７０７１機能を奏す
る。
そして、かかる差動ＥＣＩ、型Ｄフリップフロップ回路
１２部は、そのクロック信号入力部となる差動増幅器用
トランジスタＱｘ＝ＱｓおよびＱ＠＋Ｑｔｏのうち、Ｑ
ｓ＊Ｑｏの共通ベースはクロック入力用の共通端子ＣＫ
に接続されると共に、前記前置増幅器１１ｍのトランジ
スタＱ□のコレクタに直接的に接続されている。同じ＜
、Ｑ２ 、 Ｑｔｏの各ペースはそれぞれクロック入力
用の逆相亀子ＣＫおよび正相端子ＣＫ＋に対応して接続
されると共に、前記前置増幅器１１部のトランジスタＱ
□のコレクタにおよび抵抗２ｒとＲとの接続中点に対応
して接続されている０ 而して、以上の構成において前置増幅器１１」３は該回
路から抵抗２ｒを取り去り、且つ抵抗Ｒ＋ｒをＲにした
ものが、この種のレベルの原形（第５図参照）であって
入力端Ｔ、、Ｔ’、に与えられる信号（こ対して所定の
差動増幅作用を与えるものである。し２かるに、この場
合オフセット回路１３を構成する抵抗２ｒが一方のトラ
ンジスタＱ！１のコレクタ５こ挿入され且つ他方の抵抗
ＲがＲ＋ｒとなされていると共に、それらの挿入部から
上述した如くして差動ＥＣＬ型Ｄフりップフロップ回路
１２部のクロック信号入力部に接続されているので、本
来の差動増幅動作に加えて該クロック信号入力部に対し
てｒ・！（但し、■は前置−幅器部片個分の動作電流）
なるオフセット電圧を付加することができるようになる
。
１２部は、そのクロック信号入力部となる差動増幅器用
トランジスタＱｘ＝ＱｓおよびＱ＠＋Ｑｔｏのうち、Ｑ
ｓ＊Ｑｏの共通ベースはクロック入力用の共通端子ＣＫ
に接続されると共に、前記前置増幅器１１ｍのトランジ
スタＱ□のコレクタに直接的に接続されている。同じ＜
、Ｑ２ 、 Ｑｔｏの各ペースはそれぞれクロック入力
用の逆相亀子ＣＫおよび正相端子ＣＫ＋に対応して接続
されると共に、前記前置増幅器１１部のトランジスタＱ
□のコレクタにおよび抵抗２ｒとＲとの接続中点に対応
して接続されている０ 而して、以上の構成において前置増幅器１１」３は該回
路から抵抗２ｒを取り去り、且つ抵抗Ｒ＋ｒをＲにした
ものが、この種のレベルの原形（第５図参照）であって
入力端Ｔ、、Ｔ’、に与えられる信号（こ対して所定の
差動増幅作用を与えるものである。し２かるに、この場
合オフセット回路１３を構成する抵抗２ｒが一方のトラ
ンジスタＱ！１のコレクタ５こ挿入され且つ他方の抵抗
ＲがＲ＋ｒとなされていると共に、それらの挿入部から
上述した如くして差動ＥＣＬ型Ｄフりップフロップ回路
１２部のクロック信号入力部に接続されているので、本
来の差動増幅動作に加えて該クロック信号入力部に対し
てｒ・！（但し、■は前置−幅器部片個分の動作電流）
なるオフセット電圧を付加することができるようになる
。
この結果、差動ＥＣＬ型フリップフロップ回路１２ｓは
第２図に示した場合と同様な動作状態をとることになる
。
第２図に示した場合と同様な動作状態をとることになる
。
すなわち、以上のような差動ＥＣＬ型Ｄフリップフロッ
プ回路装置は、従来のように差動ＥＣＬ型Ｄフリップフ
ロップ回ｗ＆７２−１体にオフセット回路を設けるので
なく、それの前段部に接続される前置増幅器１１部に抵
抗２ｒを挿入し且つ一方抵抗ＲをＲ＋ｒとする如くした
オフセット回路１３としていることにより、差動ＥＣＬ
型Ｄフリップフロップ回路１２ｓのクロック信号入力部
に所望のオフセット電圧を付加−（ることができるので
、該クロック信号入力部の差動増幅器部の相互コンダク
タンスｇｍを小さくすることがないと共に、付加するオ
フセット電圧源のに￥も容易であるという利点を有して
いる。また、集積回路化を図る場合にもそれ程には面積
を増加しないで済ますことができるという効用を鳴して
いる。
プ回路装置は、従来のように差動ＥＣＬ型Ｄフリップフ
ロップ回ｗ＆７２−１体にオフセット回路を設けるので
なく、それの前段部に接続される前置増幅器１１部に抵
抗２ｒを挿入し且つ一方抵抗ＲをＲ＋ｒとする如くした
オフセット回路１３としていることにより、差動ＥＣＬ
型Ｄフリップフロップ回路１２ｓのクロック信号入力部
に所望のオフセット電圧を付加−（ることができるので
、該クロック信号入力部の差動増幅器部の相互コンダク
タンスｇｍを小さくすることがないと共に、付加するオ
フセット電圧源のに￥も容易であるという利点を有して
いる。また、集積回路化を図る場合にもそれ程には面積
を増加しないで済ますことができるという効用を鳴して
いる。
なお、この発明は上配し且つ図示した実施例のみ番こ駆
足されることなく、この発明の要旨を逸脱しない範囲で
種々の変形や適用が可能であることは言う迄もない。
足されることなく、この発明の要旨を逸脱しない範囲で
種々の変形や適用が可能であることは言う迄もない。
（発明の効釆）
従って、以上詳述したようにこの発明ｆこよれば、集積
回路化に好適するｆ′ＩＩ＋！易な構成でクロック・Ｉ
ぎ号入力部に対しその差動増幅器部の相互コンダクタン
スを小さくするこおなくオフセット電圧を付加し得、し
かもオフセット陣、圧値を簡嚇に変えられるようにした
極めて良好な差動ＥＣＬ型Ｄフリップフロップ回路装置
を提供することができる。
回路化に好適するｆ′ＩＩ＋！易な構成でクロック・Ｉ
ぎ号入力部に対しその差動増幅器部の相互コンダクタン
スを小さくするこおなくオフセット電圧を付加し得、し
かもオフセット陣、圧値を簡嚇に変えられるようにした
極めて良好な差動ＥＣＬ型Ｄフリップフロップ回路装置
を提供することができる。
第１図は差動Ｅ ＣＬｆｉＤフリップフロップ回路の基
本例を示す構成図、第２図は舅１の動作状態を示す図、
第３図（ａ）、（ｂ）は第１図のオフセット電圧源の従
来例を示す９剖の構成図、第４図はこの発明に係る差動
ＥＣＬ型Ｄフリップフロップ回路装置の一実施例を示す
構成図、第５図は第４図に用いる前置増幅器の原形を示
す構成図である。 ｌｌ・・ｌ前置増幅器ｓ ＱｔＩ ＊ Ｑｔ２・・・ト
ランジスタ、２ｒ、Ｒ，Ｒ＋ｒ・・・抵抗、１３・・・
オフセット回路、■、■・・・ダブルバランス構成差動
増幅器、１２・・・差動ＥＣＬ型Ｄフリップフロップ回
路、Ｑｔ、Ｑ易 ｅ Ｑ ＠ ｚ Ｑｔ（１・・・ク
ロツク１ビ号入力部差動増ｌ１ｌｉ＆器用トランジスタ
、ＣＳ、。〜Ｃ８１！・・・定電流−０ 出参人代理人 弁理士 鈴 江 武 滲竺１閏 箇２図 第３図
本例を示す構成図、第２図は舅１の動作状態を示す図、
第３図（ａ）、（ｂ）は第１図のオフセット電圧源の従
来例を示す９剖の構成図、第４図はこの発明に係る差動
ＥＣＬ型Ｄフリップフロップ回路装置の一実施例を示す
構成図、第５図は第４図に用いる前置増幅器の原形を示
す構成図である。 ｌｌ・・ｌ前置増幅器ｓ ＱｔＩ ＊ Ｑｔ２・・・ト
ランジスタ、２ｒ、Ｒ，Ｒ＋ｒ・・・抵抗、１３・・・
オフセット回路、■、■・・・ダブルバランス構成差動
増幅器、１２・・・差動ＥＣＬ型Ｄフリップフロップ回
路、Ｑｔ、Ｑ易 ｅ Ｑ ＠ ｚ Ｑｔ（１・・・ク
ロツク１ビ号入力部差動増ｌ１ｌｉ＆器用トランジスタ
、ＣＳ、。〜Ｃ８１！・・・定電流−０ 出参人代理人 弁理士 鈴 江 武 滲竺１閏 箇２図 第３図
Claims (1)
- 差動構成の第１２よび第２のトランジスタでなる前置増
幅器と、それぞれ略ダブルバランス構成のトランジスタ
群を有した第１および第２の差動増幅器を縦続的に接続
してなる差動ＥＣＬ型Ｄフリップフロップ回路と、前記
前置増幅器における各トランジスタのコレクタ回路に挿
入される抵抗群でなり前記差動ＥＣＬＷＤフリップフロ
ップ回路に８けるクロック信号入力部に所望のオフセッ
ト電圧を付加するオフセット回路とを具備してなること
を特徴とする差動ＥＣＬ型Ｄフリップフロップ回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208327A JPS58108818A (ja) | 1981-12-23 | 1981-12-23 | 差動ｅｃｌ型ｄフリツプフロツプ回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208327A JPS58108818A (ja) | 1981-12-23 | 1981-12-23 | 差動ｅｃｌ型ｄフリツプフロツプ回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58108818A true JPS58108818A (ja) | 1983-06-29 |
Family
ID=16554423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208327A Pending JPS58108818A (ja) | 1981-12-23 | 1981-12-23 | 差動ｅｃｌ型ｄフリツプフロツプ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58108818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009028224A (ja) * | 2007-07-26 | 2009-02-12 | Osada Res Inst Ltd | 歯科用スピットン装置 |
-
1981
- 1981-12-23 JP JP56208327A patent/JPS58108818A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009028224A (ja) * | 2007-07-26 | 2009-02-12 | Osada Res Inst Ltd | 歯科用スピットン装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3633120A (en) | Amplifier circuit | |
| JPH0143486B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS60247733A (ja) | 論理演算回路 | |
| JPS60247734A (ja) | 論理演算回路 | |
| JPH03141712A (ja) | 演算増幅器 | |
| JPS58108818A (ja) | 差動ｅｃｌ型ｄフリツプフロツプ回路装置 | |
| US4491803A (en) | Current-limiting mechanism for a precision differential amplifier | |
| JP2848033B2 (ja) | 差動増幅回路 | |
| JP3380927B2 (ja) | オペアンプ | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JPH05291844A (ja) | レベルシフト回路 | |
| JP3838731B2 (ja) | 増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPS594305A (ja) | カレントミラ−回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPH0461408A (ja) | 差動増幅回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS636896Y2 (ja) | ||
| JPS62179207A (ja) | トランジスタ増幅器のオフセツト補正回路 | |
| JPH07154168A (ja) | バッファ回路 | |
| JPS595744A (ja) | スイツチング回路 | |
| JPH05129852A (ja) | 差動増幅回路 |