JPS636896Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は前置増幅器付きの電流切換形論理回路
で構成された分周器に係り、特にその分周回路に
バイアスを与える回路に関する。

この種の従来の分周器は第１図に示すように構
成されていた。すなわち、１０はたとえば正弦波
信号が一対の入力端に導かれる差動形の前置増幅
器、１１はこの増幅器１０の差動出力が導かれる
レベルシフト回路である。１２はこのレベルシフ
ト回路１１からの入力に応じて分周動作が行われ
る分周回路であつて、たとえば電流切換形論理回
路よりなる２段のＤ形フリツプフロツプFF₁，
FF₂がたすき掛け接続されることによつて２分周
回路を形成しており、上記各フリツプフロツプ
FF₁，FF₂の入力部にはそれぞれ一対のトランジ
スタQ₁₃，Q₁₄およびQ₂₀，Q₂₁が差動接続されて
なるゲートG₁，G₂が設けられている。

上記分周器において、入力信号は前置増幅器１
０により増幅され、この増幅器１０の出力はレベ
ルシフト回路１１によりレベルシフトされて分周
回路１２に導かれる。いま、分周回路１２の入力
電圧E₁，E₂の関係がE₁＞E₂のときには、ゲート
G₁のトランジスタQ₁₃およびゲートG₂のトランジ
スタQ₂₁がオンし、フリツプフロツプFF₁，FF₂は
それぞれラツチ状態になる。これに対して、入力
信号が無いときには前置増幅器１０のトランジス
タQ₁，Q₂のベース電位V_B1，V_B2が等しく、した
がつてレベルシフト回路１１の一対の出力端の電
位、すなわち分周回路１２の入力電圧E₁，E₂が
等しく、ゲートG₁，G₂の各トランジスタQ₁₃，
Q₁₄，Q₂₀，Q₂₁が能動状態になるので分周回路１
２は発振可能状態になる。そこで、この分周回路
１２が発振しないで正常な分周動作を行うには、
上述したように入力電圧E₁，E₂が等しい期間が、
分周回路１２が発振を起すのに必要な期間よりも
短かくなければならない。このため分周を可能と
するためには、入力信号のレベルを入力信号の周
波数に反比例して上昇させなければならず、第１
図の分周器の分周可能範囲と入力信号の周波数お
よびレベルとの関係は第２図に示すようになる。
すなわち、第１図の分周器は分周可能な入力条件
の範囲が狭いという欠点がある。

本考案は上記の欠点を除去すべくなされたもの
で、レベルシフト回路により常にオフセツトを有
する一対の出力電圧と入力信号レベルに応じて所
定電圧を中心に上下に変化する出力電圧とを発生
させ、これらの出力電圧を分周回路のゲート入力
とすることにより、無信号入力時における分周回
路の発振を防止でき、分周可能な入力条件の範囲
を拡大し得る分周器を提供するものである。

以下、図面を参照して本考案の一実施例を詳細
に説明する。第３図において、３０は前置増幅
器、３１はレベルシフト回路、３２は分周回路で
ある。上記前置増幅器３０において、トランジス
タQ₁，Q₂は各エミツタが共通接続されて差動対
をなしており、このエミツタは電流源トランジス
タQ₃のコレクタ・エミツタ間および抵抗R₁を順
に介して接地されている。上記電流源トランジス
タQ₃のベースはバイアス電源３３に接続され、
前記差動対トランジスタQ₁，Q₂の各コレクタは
対応して抵抗R₂，R₃を介して電源３４に接続さ
れている。そして、一対の信号入力端子３５，３
６が上記トランジスタQ₁，Q₂のベースに接続さ
れ、このトランジスタQ₁，Q₂の各コレクタから
差動出力が導き出されるようになつている。

一方、前記レベルシフト回路３１において、上
記前置増幅器３０からの差動出力は一対のトラン
ジスタQ₄，Q₅の各ベースに対応して導かれる。
このトランジスタQ₄，Q₅の各コレクタは電源３
４に接続され、各エミツタはトランジスタQ₆，
Q₇の各コレクタに対応して接続されている。こ
のトランジスタQ₆，Q₇はそれぞれコレクタ・ベ
ース相互が接続され、各エミツタは第１の抵抗
R_A、第２の抵抗R_Bの各一端に対応して接続され
ている。この第２の抵抗R_Bの他端は第３の抵抗
R_Cの一端に接続され、上記第１の抵抗R_Aおよび
第３の抵抗R_Cの各他端は各対応して抵抗R₅，R₆
の一端に接続され、この抵抗R₅，R₆の他端は一
括されたのち電流源トランジスタQ₈のコレク
タ・エミツタ間および抵抗R₄を順に介して接地
されている。そして、この電流源トランジスタ
Q₈のベースはバイアス電源３３に接続されてい
る。上述したレベルシフト回路３１において、第
１〜第３の抵抗R_A〜R_Cは次段の分周回路３２の
入力電位に所定バイアスを与えるためのバイアス
回路３５を形成しており、第１〜第３の抵抗R_A
〜R_Cの各他端Ａ，Ｂ，Ｃから第１〜第３の出力
電圧E_A，E_B，E_Cが取り出される。

一方、分周回路３２において、FF₁，FF₂はそ
れぞれ電流切換形論理回路よりなるＤ形フリツプ
フロツプであり、これらはたすき掛け接続（互い
に一方の出力が他方の入力となる接続）されてお
り、二分周回路を形成している。そして、差動対
トランジスタQ₁₃，Q₁₄は上記フリツプフロツプ
FF₁の入力ゲートG₁を形成し、その共通エミツタ
は電流源トランジスタQ₁₅および抵抗R₇を介して
接地されている。

また、差動対トランジスタQ₂₀，Q₂₁は前記フ
リツプフロツプFF₂の入力ゲートG₂を形成し、そ
の共通エミツタは電流源トランジスタQ₂₂および
抵抗R₁₀を介して接地されている。これらの電流
源トランジスタQ₁₅，Q₂₂の各ベースはバイアス
電源３３に接続されている。そして、差動対トラ
ンジスタQ₁₄，Q₂₀のベースは共通接続されて前
記レベルシフト回路３１の出力端Ａに接続され、
トランジスタQ₁₃のベースは前記出力端Ｂに接続
され、トランジスタQ₂₁のベースは前記出力端Ｃ
に接続されている。なお、R₈，R₉，R₁₁，R₁₂は
抵抗、Q₉〜Q₁₂，Q₁₆〜Q₁₉はトランジスタであ
る。

次に、上記構成における動作を説明する。入力
端子３５，３６間に印加される入力信号（たとえ
ば正弦波）は前置増幅器３０により差動増幅され
る。この増幅器３０の差動出力はレベルシフト回
路３１により所要のレベルシフトが行われる。す
なわち、レベルシフト回路３１のトランジスタ
Q₄.Q₅にはそれぞれのベース入力に応じた電流が
流れ、第１〜第３の出力端Ａ〜Ｃから次段の分周
回路３２の動作に必要なレベルが導き出される。
この場合、第３の抵抗R_Cの両端が第２、第３の
出力端Ｂ，Ｃとなつているので、第２、第３の出
力端Ｂ，Ｃの電圧E_B，E_Cは第４図に示すように
常にオフセツトがついた状態にある。このオフセ
ツト電圧は、たとえば100mV前後となるように
回路設計がなされている。また、第１の出力端Ａ
の電圧は、前記入力信号が無いときに上記第２、
第３の出力端Ｂ，Ｃの両電圧E_B，E_Cの中間、た
とえばほぼ中点となるように（第４図参照）回路
設計がなされている。したがつて、無信号時にお
いては、分周回路３２の入力ゲートG₁は、トラ
ンジスタQ₁₃がオン、トランジスタQ₁₄がオフと
なり、フリツプフロツプFF₁はラツチ状態になつ
ている。また、このとき入力ゲートG₂は、トラ
ンジスタQ₂₁がオン、トランジスタQ₂₁がオフと
なり、フリツプフロツプFF₂はラツチ状態になつ
ている。このため、分周回路３２は発振を起こさ
ないで安定状態にある。したがつて、このような
分周器においては、発振を起さないで安定な分周
が可能な入力信号レベルは、その周波数に依存せ
ず、第５図に示すように分周動作上限周波数まで
ほぼ一定である。

なお、入力信号があるときには、入力端子３
５，３６間の信号変化に応じてレベルシフト回路
３１の各出力端Ａ，Ｂ，Ｃの電圧が変化する。す
なわち、第２、第３の出力端Ｂ，Ｃの電圧E_B，
E_Cが低下すると共に第１の出力端Ａの電圧E_Aが
上昇し、あるいは第２、第３の出力端Ｂ，Ｃの電
圧E_B，E_Cが上昇すると共に第１の出力端Ａの電
圧E_Aが低下する。この変化量は入力信号レベル
に依存する。このような電圧変化時には従来例と
同様に分周回路３２の分周動作が行われる。

また、前記バイアス回路３５における第２の抵
抗R_Bは、前置増幅器３０において無入力時に差
動出力間にオフセツトが生じる場合に第６のトラ
ンジスタQ₆のエミツタ電圧が低くなり過ぎて仮
に第１の抵抗R_Aを省略しても第１の出力端電圧
E_Aが第２、第３の出力端電圧E_B，E_Cの中間値に
ならないときにオフセツト補償用として挿入され
るものである。したがつて、上記場合に第１の出
力端電圧E_Aが上記した中間値になるときには第
２の抵抗R_Bを省略してもよい。また、第６のト
ランジスタQ₆のエミツタ電圧が、前置増幅器３
０のオフセツトにより、無入力時に、第７のトラ
ンジスタQ₇のエミツタ電圧より低くなつていて、
R_AとR_Bがなくても、Ａ点の電圧E_AがＢ点の電圧
E_BとＣ点の電圧E_Cの中間にある場合には、R_Aと
R_Bは省略してもよい。

本考案は上述したように、レベルシフト回路に
より常にオフセツトを有する一対の出力電圧と入
力信号レベルに応じて所定電圧を中心に上下に変
化する出力電圧とを発生させ、これらの出力電圧
を分周回路のゲート入力とすることにより、無信
号入力時における分周回路の発振を防止でき、分
周可能な入力条件の範囲を拡大し得る分周器を提
供できる。

【図面の簡単な説明】

第１図は従来の分周器を示す回路図、第２図は
第１図の特性を示す図、第３図は本考案に係る分
周器の一実施例を示す回路図、第４図は第３図の
動作を説明するために示す図、第５図は第３図の
特性を示す図である。 ３０……前置増幅器、３１……レベルシフト回
路、３２……分周回路、３５……バイアス回路、
E_A……第１の出力電圧、E_B……第２の出力電圧、
E_C……第３の出力電圧、G₁，G₂……入力ゲート、
R_A，R_B，R_C……抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 入力信号を増幅する差動増幅型の前置増幅器
   と、この増幅器の差動出力が導かれる一対のト
   ランジスタを有し、この一対のトランジスタの
   一方のエミツタ回路から第１の出力電圧が導出
   され他方のエミツタ回路から第２、第３の出力
   電圧が導出されるレベルシフト回路と、二対の
   差動対トランジスタを入力ゲートに持つ電流切
   換形論理回路により構成され、上記差動対トラ
   ンジスタの各一方の入力として前記第１の出力
   電圧が導かれ各他方の入力として前記第２、第
   ３の出力電圧が対応して導かれる分周回路と、
   前記レベルシフト回路に設けられ前記入力信号
   が無いときに第１の出力電圧が第２、第３の出
   力電圧の中間値になるように挿入された抵抗よ
   りなるバイアス回路とを具備することを特徴と
   する分周器。 (2) 前記バイアス回路は、レベルシフト回路の一
   対のトランジスタの一方のエミツタに第１の抵
   抗を介して第１の出力電圧を取り出し、他方の
   エミツタに第２、第３の抵抗を順に接続し、こ
   の第３の抵抗の両端から第２、第３の出力電圧
   を取り出すようにしてなることを特徴とする実
   用新案登録請求の範囲第１項記載の分周器。 (3) 前記前置増幅器は入力信号がないときの差動
   出力にオフセツトを有し、前記バイアス回路は
   レベルシフト回路の一対のトランジスタの一方
   のエミツタに第１の抵抗を介して第１の出力電
   圧を取り出し、他方のエミツタに第３の抵抗を
   接続してこの第３の抵抗の両端から第２、第３
   の出力電圧を取り出すようにしてなることを特
   徴とする実用新案登録請求の範囲第１項記載の
   分周器。 (4) 前記前置増幅器は入力信号がないときの差動
   出力にオフセツトを有し、前記バイアス回路は
   レベルシフト回路の一対のトランジスタの一方
   のエミツタより第１の出力電圧を取り出し、他
   方のエミツタに第３の抵抗を接続してこの第３
   の抵抗の両端から第２、第３の出力電圧を取り
   出すようにしてなることを特徴とする実用新案
   登録請求の範囲第１項記載の分周器。