JPH1185475A - 乱数発生装置 - Google Patents
乱数発生装置Info
- Publication number
- JPH1185475A JPH1185475A JP9245680A JP24568097A JPH1185475A JP H1185475 A JPH1185475 A JP H1185475A JP 9245680 A JP9245680 A JP 9245680A JP 24568097 A JP24568097 A JP 24568097A JP H1185475 A JPH1185475 A JP H1185475A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- flip
- flop
- initial value
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】初期化するための端子数の増加を抑制しなが
ら、複数の乱数発生器を並列に用いて高速に乱数列を発
生できる乱数発生装置を実現する。 【解決手段】フリップフロップＳＤ１〜ＳＤ４によりル
ープ状のＭ系列発生回路を構成し、フリップフロップＳ
Ｄ１とＳＤ４の出力信号を加算器ＥＯＲ１に入力し、こ
れらの信号の排他的論理和を算出し、フリップフロップ
ＳＤ３に入力し、フィードバック経路を形成する。初期
値設定信号ＳＥＴによりフリップフロップＳＤ２に
“０”または“１”の何れかの初期値を設定し、フリッ
プフロップＳＤ１，ＳＤ３，ＳＤ４にそれぞれ所定の初
期値を設定する。クロック信号ＣＬＫに応じて各フリッ
プフロップが動作し、各フリップフロップの入力端子の
信号を出力端子に転送することにより所定の周期を持つ
乱数列ＳRDを出力するので、初期値設定のための端子数
の増加を抑制しながら複数の初期値を容易に設定でき
る。
ら、複数の乱数発生器を並列に用いて高速に乱数列を発
生できる乱数発生装置を実現する。 【解決手段】フリップフロップＳＤ１〜ＳＤ４によりル
ープ状のＭ系列発生回路を構成し、フリップフロップＳ
Ｄ１とＳＤ４の出力信号を加算器ＥＯＲ１に入力し、こ
れらの信号の排他的論理和を算出し、フリップフロップ
ＳＤ３に入力し、フィードバック経路を形成する。初期
値設定信号ＳＥＴによりフリップフロップＳＤ２に
“０”または“１”の何れかの初期値を設定し、フリッ
プフロップＳＤ１，ＳＤ３，ＳＤ４にそれぞれ所定の初
期値を設定する。クロック信号ＣＬＫに応じて各フリッ
プフロップが動作し、各フリップフロップの入力端子の
信号を出力端子に転送することにより所定の周期を持つ
乱数列ＳRDを出力するので、初期値設定のための端子数
の増加を抑制しながら複数の初期値を容易に設定でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ループ状
に接続されている複数のフリップフロップの値を更新し
ながら、ハードウェア的に乱数を発生させ、且つ該フリ
ップフロップ群（以下「シフトレジスタ」と称す）の初
期値として異なる初期値を選択信号により設定可能な乱
数発生装置に関するものである。
に接続されている複数のフリップフロップの値を更新し
ながら、ハードウェア的に乱数を発生させ、且つ該フリ
ップフロップ群（以下「シフトレジスタ」と称す）の初
期値として異なる初期値を選択信号により設定可能な乱
数発生装置に関するものである。
【０００２】
【従来の技術】ハードウェアにより乱数を発生する乱数
発生装置において、実質的な乱数発生速度を向上させる
ために、同じ構成を有する乱数発生回路を複数設けて、
これらの回路によって発生された複数の乱数列をインタ
リーブ（Interleave）して出力する方法が採用されてい
る。このとき、複数の乱数発生回路で異なる乱数を発生
するために、それぞれの乱数発生回路にあるシフトレジ
スタの初期値を別々に初期化する必要がある。
発生装置において、実質的な乱数発生速度を向上させる
ために、同じ構成を有する乱数発生回路を複数設けて、
これらの回路によって発生された複数の乱数列をインタ
リーブ（Interleave）して出力する方法が採用されてい
る。このとき、複数の乱数発生回路で異なる乱数を発生
するために、それぞれの乱数発生回路にあるシフトレジ
スタの初期値を別々に初期化する必要がある。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の乱数発生装置においては、それぞれのフリップフロ
ップに初期値を与えるために、シフトレジスタのビット
幅と同じ数の入力端子が必要になり、初期値設定のため
の端子数が多くなるという不利益がある。
来の乱数発生装置においては、それぞれのフリップフロ
ップに初期値を与えるために、シフトレジスタのビット
幅と同じ数の入力端子が必要になり、初期値設定のため
の端子数が多くなるという不利益がある。
【０００４】例えば、現在実用化されている乱数発生装
置のビット幅は、１００ビット前後などのものがあり、
これらの乱数発生装置のシフトレジスタに初期値を設定
するための端子数も同じく必要であり、実用上では困難
である。
置のビット幅は、１００ビット前後などのものがあり、
これらの乱数発生装置のシフトレジスタに初期値を設定
するための端子数も同じく必要であり、実用上では困難
である。
【０００５】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、初期化するための端子数の増大
を抑制しながら、複数の乱数発生器を並列に用いて高速
に乱数列を発生できる乱数発生装置を提供することにあ
る。
のであり、その目的は、初期化するための端子数の増大
を抑制しながら、複数の乱数発生器を並列に用いて高速
に乱数列を発生できる乱数発生装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の乱数発生装置は、複数のフリップフロップ
をループ状に接続して、その内少なくとも一つのフリッ
プフロップの出力信号をループを構成する次段のフリッ
プフロップ以外の他のフリップフロップの入力側に供給
することにより、所定の乱数列を発生する乱数発生装置
であって、上記複数のフリップフロップの内少なくとも
一つのフリップフロップに外部から異なる初期値を設定
可能である。
め、本発明の乱数発生装置は、複数のフリップフロップ
をループ状に接続して、その内少なくとも一つのフリッ
プフロップの出力信号をループを構成する次段のフリッ
プフロップ以外の他のフリップフロップの入力側に供給
することにより、所定の乱数列を発生する乱数発生装置
であって、上記複数のフリップフロップの内少なくとも
一つのフリップフロップに外部から異なる初期値を設定
可能である。
【０００７】また、本発明では、上記初期値設定可能な
フリップフロップは、外部からの初期値設定信号に応じ
て、“０”または“１”の何れかの初期値が設定され、
上記ループ状に接続されている複数のフリップフロップ
により、Ｍ系列が生成される。
フリップフロップは、外部からの初期値設定信号に応じ
て、“０”または“１”の何れかの初期値が設定され、
上記ループ状に接続されている複数のフリップフロップ
により、Ｍ系列が生成される。
【０００８】また、本発明の乱数発生装置は、複数のフ
リップフロップをループ状に接続して、その内少なくと
も一つのフリップフロップの出力信号をループを構成す
る次段のフリップフロップ以外の他のフリップフロップ
の入力側に供給することにより、所定の乱数列を発生
し、且つ上記複数のフリップフロップの内少なくとも一
つのフリップフロップに外部から異なる初期値を設定可
能な乱数発生手段を有し、上記乱数発生手段が少なくと
も二つ設けられ、各乱数発生手段は外部からの初期値設
定信号に応じて、異なる初期値に設定され、さらに、上
記各乱数発生手段の出力信号を相互に外部へ出力するマ
ルチプレクサを有する。
リップフロップをループ状に接続して、その内少なくと
も一つのフリップフロップの出力信号をループを構成す
る次段のフリップフロップ以外の他のフリップフロップ
の入力側に供給することにより、所定の乱数列を発生
し、且つ上記複数のフリップフロップの内少なくとも一
つのフリップフロップに外部から異なる初期値を設定可
能な乱数発生手段を有し、上記乱数発生手段が少なくと
も二つ設けられ、各乱数発生手段は外部からの初期値設
定信号に応じて、異なる初期値に設定され、さらに、上
記各乱数発生手段の出力信号を相互に外部へ出力するマ
ルチプレクサを有する。
【０００９】さらに、本発明では、上記各乱数発生手段
は、共通のクロック信号に応じて動作し、それぞれ異な
る乱数列を出力し、上記マルチプレクサは、上記各乱数
発生手段に供給されたクロック信号に応じて、それぞれ
の乱数発生手段の出力信号を相互に外部へ出力する。
は、共通のクロック信号に応じて動作し、それぞれ異な
る乱数列を出力し、上記マルチプレクサは、上記各乱数
発生手段に供給されたクロック信号に応じて、それぞれ
の乱数発生手段の出力信号を相互に外部へ出力する。
【００１０】本発明によれば、ループ状に接続されてい
る複数のフリップフロップにより構成されている乱数発
生装置において、少なくとも一つのフリップフロップ
に、外部からの初期値設定信号により、異なる初期値、
例えば、“０”または“１”の何れかを設定することが
可能である。これにより、少ない端子数で異なる初期値
を設定でき、フリップフロップを初期化するための端子
数の増加を抑制することができる。
る複数のフリップフロップにより構成されている乱数発
生装置において、少なくとも一つのフリップフロップ
に、外部からの初期値設定信号により、異なる初期値、
例えば、“０”または“１”の何れかを設定することが
可能である。これにより、少ない端子数で異なる初期値
を設定でき、フリップフロップを初期化するための端子
数の増加を抑制することができる。
【００１１】また、複数の乱数発生手段からなる乱数発
生装置において、それぞれの乱数発生手段は、初期値設
定信号によりそれぞれ異なる初期値に設定される。そし
て、複数の乱数発生手段により発生された乱数列が、マ
ルチプレクサにより相互に取り出され、外部に出力され
る。例えば、二つの乱数発生手段により構成された乱数
発生装置において、それぞれの乱数発生手段は、共通の
外部クロック信号に応じて動作し、それぞれ異なる乱数
列が発生される。上記共通の外部クロック信号に応じて
動作するマルチプレクサにより、各乱数発生手段から出
力された乱数列が相互に取り出され、出力されるので、
クロック信号の１／２の周期でマルチプレクサの出力信
号が更新される。
生装置において、それぞれの乱数発生手段は、初期値設
定信号によりそれぞれ異なる初期値に設定される。そし
て、複数の乱数発生手段により発生された乱数列が、マ
ルチプレクサにより相互に取り出され、外部に出力され
る。例えば、二つの乱数発生手段により構成された乱数
発生装置において、それぞれの乱数発生手段は、共通の
外部クロック信号に応じて動作し、それぞれ異なる乱数
列が発生される。上記共通の外部クロック信号に応じて
動作するマルチプレクサにより、各乱数発生手段から出
力された乱数列が相互に取り出され、出力されるので、
クロック信号の１／２の周期でマルチプレクサの出力信
号が更新される。
【００１２】このように構成された乱数発生装置におい
て、ＩＣ化された場合に端子数を必要最小限に抑えなが
ら、複数の乱数発生手段を並列に用いることができ、高
速に乱数列を発生することができる。
て、ＩＣ化された場合に端子数を必要最小限に抑えなが
ら、複数の乱数発生手段を並列に用いることができ、高
速に乱数列を発生することができる。
【００１３】
【発明の実施の形態】第１実施形態 図１は本発明に係る乱数発生装置の一実施形態を示す回
路図である。図示のように、本実施形態の乱数発生装置
は、複数のフリップフロップ、ここでは、四つのフリッ
プフロップＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４および加算
器ＥＯＲ１により構成されている。
路図である。図示のように、本実施形態の乱数発生装置
は、複数のフリップフロップ、ここでは、四つのフリッ
プフロップＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４および加算
器ＥＯＲ１により構成されている。
【００１４】図示のように、フリップフロップＳＤ１，
ＳＤ２，ＳＤ３，ＳＤ４は、ループ状に接続されてお
り、フリップフロップＳＤ３の出力端子は、フリップフ
ロップＳＤ２の入力端子に接続され、フリップフロップ
ＳＤ２の出力端子は、フリップフロップＳＤ１の入力端
子に接続され、フリップフロップＳＤ１の出力端子は、
フリップフロップＳＤ４の入力端子に接続されている。
さらに、フリップフロップＳＤ１とフリップフロップＳ
Ｄ４の出力端子は、加算器ＥＯＲ１の入力端子に接続さ
れ、加算器ＥＯＲ１の出力端子は、フリップフロップＳ
Ｄ３の入力端子に接続されている。加算器ＥＯＲ１によ
り、フリップフロップＳＤ１とフリップフロップＳＤ４
の出力信号の排他的論理和（Exclusive OR）が算出さ
れ、演算結果がフリップフロップＳＤ３に入力される。
即ち、加算器ＥＯＲ１により、フィードバック経路が形
成されている。フィードバック経路に応じて、発生され
る乱数列が決まる。
ＳＤ２，ＳＤ３，ＳＤ４は、ループ状に接続されてお
り、フリップフロップＳＤ３の出力端子は、フリップフ
ロップＳＤ２の入力端子に接続され、フリップフロップ
ＳＤ２の出力端子は、フリップフロップＳＤ１の入力端
子に接続され、フリップフロップＳＤ１の出力端子は、
フリップフロップＳＤ４の入力端子に接続されている。
さらに、フリップフロップＳＤ１とフリップフロップＳ
Ｄ４の出力端子は、加算器ＥＯＲ１の入力端子に接続さ
れ、加算器ＥＯＲ１の出力端子は、フリップフロップＳ
Ｄ３の入力端子に接続されている。加算器ＥＯＲ１によ
り、フリップフロップＳＤ１とフリップフロップＳＤ４
の出力信号の排他的論理和（Exclusive OR）が算出さ
れ、演算結果がフリップフロップＳＤ３に入力される。
即ち、加算器ＥＯＲ１により、フィードバック経路が形
成されている。フィードバック経路に応じて、発生され
る乱数列が決まる。
【００１５】動作開始時に、各フリップフロップＳＤ１
〜ＳＤ４は、それぞれ所定の初期値に設定される。図示
のように、フリップフロップＳＤ１に初期値“０”が設
定され、フリップフロップＳＤ２に、制御信号に応じて
初期値“０”または“１”の何れかが設定され、フリッ
プフロップＳＤ３に初期値“０”が設定され、さらにフ
リップフロップＳＤ４に初期値“１”が設定される。
〜ＳＤ４は、それぞれ所定の初期値に設定される。図示
のように、フリップフロップＳＤ１に初期値“０”が設
定され、フリップフロップＳＤ２に、制御信号に応じて
初期値“０”または“１”の何れかが設定され、フリッ
プフロップＳＤ３に初期値“０”が設定され、さらにフ
リップフロップＳＤ４に初期値“１”が設定される。
【００１６】なお、図示していないが、各フリップフロ
ップＳＤ１〜ＳＤ４に共通のクロック信号ＣＬＫが入力
され、クロック信号ＣＬＫに応じて各フリップフロップ
が入力端子に入力された信号を出力端子に出力する。そ
して、クロック信号ＣＬＫに応じて所定の乱数列ＳRDが
出力される。
ップＳＤ１〜ＳＤ４に共通のクロック信号ＣＬＫが入力
され、クロック信号ＣＬＫに応じて各フリップフロップ
が入力端子に入力された信号を出力端子に出力する。そ
して、クロック信号ＣＬＫに応じて所定の乱数列ＳRDが
出力される。
【００１７】本実施形態の乱数発生装置により、４ビッ
トの乱数列であるＭ系列が発生される。なお、Ｍ系列
は、周期的に繰り返す乱数列であり、発生装置のビット
数によりその周期が決定されるが、Ｍ系列のビット数ｎ
と周期Ｔには、次式に示す関係を満たすことが知られて
いる。
トの乱数列であるＭ系列が発生される。なお、Ｍ系列
は、周期的に繰り返す乱数列であり、発生装置のビット
数によりその周期が決定されるが、Ｍ系列のビット数ｎ
と周期Ｔには、次式に示す関係を満たすことが知られて
いる。
【００１８】
【数１】Ｔ＝２n −１
【００１９】Ｍ系列発生装置のビット数ｎが十分大きい
場合に、発生されたＭ系列の周期が大きくなり、この場
合にＭ系列を近似的に周期性のないランダムな乱数列と
見なすことができる。
場合に、発生されたＭ系列の周期が大きくなり、この場
合にＭ系列を近似的に周期性のないランダムな乱数列と
見なすことができる。
【００２０】以下、図１を参照しつつ、本実施形態の乱
数発生装置の動作について説明する。まず、初期値設定
信号ＳＥＴに応じて、フリップフロップＳＤ１〜ＳＤ４
に初期値“０００１”が設定されたとする。この場合、
加算器ＥＯＲ１の出力は“１”であり、各フリップフロ
ップＳＤ１〜ＳＤ４に一回目のクロック信号ＣＬＫが入
力された後、各フリップフロップの出力信号が“００１
０”となる。
数発生装置の動作について説明する。まず、初期値設定
信号ＳＥＴに応じて、フリップフロップＳＤ１〜ＳＤ４
に初期値“０００１”が設定されたとする。この場合、
加算器ＥＯＲ１の出力は“１”であり、各フリップフロ
ップＳＤ１〜ＳＤ４に一回目のクロック信号ＣＬＫが入
力された後、各フリップフロップの出力信号が“００１
０”となる。
【００２１】このように、クロック信号ＣＬＫに応じて
各フリップフロップの出力が変化し、表１に示すよう
に、クロック信号ＣＬＫが１５回入力した後、各フリッ
プフロップが初期状態に戻る。
各フリップフロップの出力が変化し、表１に示すよう
に、クロック信号ＣＬＫが１５回入力した後、各フリッ
プフロップが初期状態に戻る。
【００２２】
【表１】
【００２３】また、初期値設定信号ＳＥＴにより、フリ
ップフロップＳＤ２に初期値“１”が設定された場合、
即ち、フリップフロップＳＤ１〜ＳＤ４の初期値として
“０１０１”が設定された場合に、クロック信号ＣＬＫ
が１５回入力した後、各フリップフロップが初期状態の
“０１０１”に戻る。
ップフロップＳＤ２に初期値“１”が設定された場合、
即ち、フリップフロップＳＤ１〜ＳＤ４の初期値として
“０１０１”が設定された場合に、クロック信号ＣＬＫ
が１５回入力した後、各フリップフロップが初期状態の
“０１０１”に戻る。
【００２４】各フリップフロップの初期値として、“０
００１”が設定された場合、クロック信号ＣＬＫが８回
入力した後、各フリップフロップの出力が“０１０１”
となり、さらに、この状態から、クロック信号ＣＬＫが
７回入力した後、各フリップフロップの出力が“０００
１”となる。
００１”が設定された場合、クロック信号ＣＬＫが８回
入力した後、各フリップフロップの出力が“０１０１”
となり、さらに、この状態から、クロック信号ＣＬＫが
７回入力した後、各フリップフロップの出力が“０００
１”となる。
【００２５】上述したように、本実施形態の乱数発生装
置により、４ビットＭ系列が発生される。このＭ系列の
周期は、１５（２4 −１）である。そして、初期値設定
信号ＳＥＴにより、当該乱数発生装置で発生される乱数
列のほぼ半周期離れた二つの初期値を乱数発生装置に設
定することができる。このように、１ビットの初期値設
定信号ＳＥＴにより、生成可能な乱数列でもっとも離れ
ている二つの初期値を設定することができる。
置により、４ビットＭ系列が発生される。このＭ系列の
周期は、１５（２4 −１）である。そして、初期値設定
信号ＳＥＴにより、当該乱数発生装置で発生される乱数
列のほぼ半周期離れた二つの初期値を乱数発生装置に設
定することができる。このように、１ビットの初期値設
定信号ＳＥＴにより、生成可能な乱数列でもっとも離れ
ている二つの初期値を設定することができる。
【００２６】一般的に、Ｍ系列を発生する発生装置の構
成が決まると、当該発生装置により発生されるＭ系列が
予め算出可能である。例えば、ｎビットの発生装置によ
り、周期（２n −１）であるＭ系列が発生される。この
ため、予め１／２m 周期離れたところの初期値も計算で
きる。その前後で、できるだけハミング距離が近いもの
を選択することにより、少ないビット数の初期値選択信
号により、複数の初期値を設定することができ、初期値
設定信号のビット数を低減することが可能である。ま
た、ｍビットの初期選択信号により、２m 個の初期値が
設定可能になる。
成が決まると、当該発生装置により発生されるＭ系列が
予め算出可能である。例えば、ｎビットの発生装置によ
り、周期（２n −１）であるＭ系列が発生される。この
ため、予め１／２m 周期離れたところの初期値も計算で
きる。その前後で、できるだけハミング距離が近いもの
を選択することにより、少ないビット数の初期値選択信
号により、複数の初期値を設定することができ、初期値
設定信号のビット数を低減することが可能である。ま
た、ｍビットの初期選択信号により、２m 個の初期値が
設定可能になる。
【００２７】例えば、７ビットのＭ系列発生回路によ
り、周期１２７のＭ系列を発生することができる。この
場合に、３ビットの初期値設定信号により、８つの離れ
た初期値を設定可能である。
り、周期１２７のＭ系列を発生することができる。この
場合に、３ビットの初期値設定信号により、８つの離れ
た初期値を設定可能である。
【００２８】以上説明したように、本実施形態によれ
ば、フリップフロップＳＤ１〜ＳＤ４によりループ状の
Ｍ系列発生回路を構成し、フリップフロップＳＤ１とフ
リップフロップＳＤ４の出力信号を加算器ＥＯＲ１に入
力し、これらの信号の排他的論理和を算出し、フリップ
フロップＳＤ３に入力し、フィードバック経路を形成す
る。初期値設定信号ＳＥＴによりフリップフロップＳＤ
２に“０”または“１”の何れかの初期値を設定し、フ
リップフロップＳＤ１，ＳＤ３，ＳＤ４にそれぞれ所定
の初期値を設定する。クロック信号ＣＬＫに応じて各フ
リップフロップが動作し、それぞれのフリップフロップ
の入力端子の信号を出力端子に転送することにより、所
定の周期を持つ乱数列ＳRDを出力するので、初期値設定
のための端子数を抑制しながら、複数の初期値を容易に
設定可能である。
ば、フリップフロップＳＤ１〜ＳＤ４によりループ状の
Ｍ系列発生回路を構成し、フリップフロップＳＤ１とフ
リップフロップＳＤ４の出力信号を加算器ＥＯＲ１に入
力し、これらの信号の排他的論理和を算出し、フリップ
フロップＳＤ３に入力し、フィードバック経路を形成す
る。初期値設定信号ＳＥＴによりフリップフロップＳＤ
２に“０”または“１”の何れかの初期値を設定し、フ
リップフロップＳＤ１，ＳＤ３，ＳＤ４にそれぞれ所定
の初期値を設定する。クロック信号ＣＬＫに応じて各フ
リップフロップが動作し、それぞれのフリップフロップ
の入力端子の信号を出力端子に転送することにより、所
定の周期を持つ乱数列ＳRDを出力するので、初期値設定
のための端子数を抑制しながら、複数の初期値を容易に
設定可能である。
【００２９】第２実施形態 図２は本発明に係る乱数発生装置の第２の実施形態を示
す回路図であり、第１の実施形態の乱数発生装置の応用
例を示す図である。図示のように、本実施形態の乱数発
生装置は、乱数発生器１０，２０、インバータ３０およ
びマルチプレクサ４０により構成されている。
す回路図であり、第１の実施形態の乱数発生装置の応用
例を示す図である。図示のように、本実施形態の乱数発
生装置は、乱数発生器１０，２０、インバータ３０およ
びマルチプレクサ４０により構成されている。
【００３０】乱数発生器１０，２０は、例えば、図１に
示す第１の実施形態の乱数発生装置と同じ構成を有して
おり、クロック信号ＣＬＫおよびその反転信号に応じて
動作し、それぞれ所定の周期を有するＭ系列Ｓ１０，Ｓ
２０を発生して、マルチプレクサ４０に入力する。
示す第１の実施形態の乱数発生装置と同じ構成を有して
おり、クロック信号ＣＬＫおよびその反転信号に応じて
動作し、それぞれ所定の周期を有するＭ系列Ｓ１０，Ｓ
２０を発生して、マルチプレクサ４０に入力する。
【００３１】マルチプレクサ４０は、クロック信号ＣＬ
Ｋに応じて入力された乱数列Ｓ１０，Ｓ２０を相互に選
択して、合成された乱数列Ｓ４０を出力する。
Ｋに応じて入力された乱数列Ｓ１０，Ｓ２０を相互に選
択して、合成された乱数列Ｓ４０を出力する。
【００３２】乱数発生器１０は、リセット信号ＲＳＴの
入力タイミングで、例えば、初期値“０００１”に設定
され、乱数発生器２０は、同じリセット信号ＲＳＴの入
力タイミングで、初期値“０１０１”に設定される。初
期化した後、乱数発生器１０は、クロック信号ＣＬＫに
応じて動作し、例えば、周期１５の乱数列Ｓ１０を出力
する。同じく、乱数発生器２０は、クロック信号ＣＬＫ
の反転信号に応じて動作し、周期１５の乱数列Ｓ２０を
出力する。
入力タイミングで、例えば、初期値“０００１”に設定
され、乱数発生器２０は、同じリセット信号ＲＳＴの入
力タイミングで、初期値“０１０１”に設定される。初
期化した後、乱数発生器１０は、クロック信号ＣＬＫに
応じて動作し、例えば、周期１５の乱数列Ｓ１０を出力
する。同じく、乱数発生器２０は、クロック信号ＣＬＫ
の反転信号に応じて動作し、周期１５の乱数列Ｓ２０を
出力する。
【００３３】なお、上述したように初期化された乱数発
生器１０，２０により、ほぼ半周期分ずれた乱数列Ｓ１
０とＳ２０が発生される。これらの乱数列は、マルチプ
レクサ４０に入力され、マルチプレクサ４０により乱数
列Ｓ１０とＳ２０が相互に選択される。例えば、クロッ
ク信号ＣＬＫがハイレベルのとき、乱数Ｓ１０のデータ
が選択され、逆にクロック信号ＣＬＫがローレベルのと
き、乱数Ｓ２０のデータが選択される。この結果、マル
チプレクサ４０により、乱数発生器１０と２０により発
生された二つの乱数列Ｓ１０とＳ２０がインターリーブ
され、クロック信号ＣＬＫの半周期毎に変化する乱数列
Ｓ４０が生成され、出力される。
生器１０，２０により、ほぼ半周期分ずれた乱数列Ｓ１
０とＳ２０が発生される。これらの乱数列は、マルチプ
レクサ４０に入力され、マルチプレクサ４０により乱数
列Ｓ１０とＳ２０が相互に選択される。例えば、クロッ
ク信号ＣＬＫがハイレベルのとき、乱数Ｓ１０のデータ
が選択され、逆にクロック信号ＣＬＫがローレベルのと
き、乱数Ｓ２０のデータが選択される。この結果、マル
チプレクサ４０により、乱数発生器１０と２０により発
生された二つの乱数列Ｓ１０とＳ２０がインターリーブ
され、クロック信号ＣＬＫの半周期毎に変化する乱数列
Ｓ４０が生成され、出力される。
【００３４】以上説明したように、本実施形態によれ
ば、二つの乱数発生器１０と２０を用いて、リセット信
号ＲＳＴに応じて、これらの乱数発生器にそれぞれ所定
の周期分離れた初期値を設定し、クロック信号ＣＬＫお
よびその反転信号に応じて乱数列Ｓ１０，Ｓ２０をそれ
ぞれ発生し、マルチプレクサ４０に入力する。マルチプ
レクサ４０は、これらの乱数列をインターリーブして、
クロック信号ＣＬＫの半周期毎に変化する乱数列Ｓ４０
を合成して出力するので、各乱数発生器１０，２０に初
期値設定するための端子数の増加を抑制しながら、それ
ぞれの乱数発生器の初期値を容易に設定し、且つ複数の
乱数発生器を並列に用いることにより、高速に乱数列を
発生できる。
ば、二つの乱数発生器１０と２０を用いて、リセット信
号ＲＳＴに応じて、これらの乱数発生器にそれぞれ所定
の周期分離れた初期値を設定し、クロック信号ＣＬＫお
よびその反転信号に応じて乱数列Ｓ１０，Ｓ２０をそれ
ぞれ発生し、マルチプレクサ４０に入力する。マルチプ
レクサ４０は、これらの乱数列をインターリーブして、
クロック信号ＣＬＫの半周期毎に変化する乱数列Ｓ４０
を合成して出力するので、各乱数発生器１０，２０に初
期値設定するための端子数の増加を抑制しながら、それ
ぞれの乱数発生器の初期値を容易に設定し、且つ複数の
乱数発生器を並列に用いることにより、高速に乱数列を
発生できる。
【００３５】なお、以上の説明では、二つの乱数発生器
を用いて、これらの乱数発生器により発生された乱数列
をマルチプレクサによりインターリーブして、各々の乱
数発生器に入力したクロック信号の倍の周波数で新しい
乱数列を合成するが、本発明は、これに限定されるもの
ではなく、二つ以上の複数の乱数発生器を用いて、高速
に乱数列を発生できることはいうまでもない。さらに、
複数の乱数発生器を用いた場合でも、それぞれの乱数発
生器に初期値を設定するための入力端子の数を最小限に
抑制できる。
を用いて、これらの乱数発生器により発生された乱数列
をマルチプレクサによりインターリーブして、各々の乱
数発生器に入力したクロック信号の倍の周波数で新しい
乱数列を合成するが、本発明は、これに限定されるもの
ではなく、二つ以上の複数の乱数発生器を用いて、高速
に乱数列を発生できることはいうまでもない。さらに、
複数の乱数発生器を用いた場合でも、それぞれの乱数発
生器に初期値を設定するための入力端子の数を最小限に
抑制できる。
【００３６】さらに、本発明の乱数発生装置は、Ｍ系列
を発生するＭ系列発生器に限定するものではなく、任意
の方法で乱数列を生成するディジタルシステムに等しく
適用できることはいうまでもない。
を発生するＭ系列発生器に限定するものではなく、任意
の方法で乱数列を生成するディジタルシステムに等しく
適用できることはいうまでもない。
【００３７】
【発明の効果】以上説明したように、本発明の乱数発生
装置によれば、入力端子数の増加を抑制しながら、初期
値の設定を容易に行なうことができ、複数の乱数発生装
置を使用可能で、高速に乱数列を発生できる利点があ
る。
装置によれば、入力端子数の増加を抑制しながら、初期
値の設定を容易に行なうことができ、複数の乱数発生装
置を使用可能で、高速に乱数列を発生できる利点があ
る。
【図１】本発明に係る乱数発生装置の第１の実施形態を
示す回路図である。
示す回路図である。
【図２】本発明に係る乱数発生装置の第２の実施形態を
示す回路図である。
示す回路図である。
ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４…フリップフロップ、
ＥＯＲ１…加算器、１０，２０…乱数発生装置、３０…
インバータ、４０…マルチプレクサ。
ＥＯＲ１…加算器、１０，２０…乱数発生装置、３０…
インバータ、４０…マルチプレクサ。
Claims (6)
- 【請求項１】複数のフリップフロップをループ状に接続
して、各フリップフロップの出力信号を次段のフリップ
フロップに入力するとともに、少なくとも一つのフリッ
プフロップの出力信号を上記ループを構成する次段のフ
リップフロップ以外の他のフリップフロップにも供給す
ることにより、所定の乱数列を発生する乱数発生装置で
あって、 上記複数のフリップフロップの内少なくとも一つのフリ
ップフロップに外部から異なる初期値を設定可能である
乱数発生装置。 - 【請求項２】上記初期値設定可能なフリップフロップ
は、外部からの初期値設定信号に応じて、“０”または
“１”の何れかの初期値が設定される請求項１記載の乱
数発生装置。 - 【請求項３】上記ループ状に接続されている複数のフリ
ップフロップにより、Ｍ系列が生成される請求項１記載
の乱数発生装置。 - 【請求項４】複数のフリップフロップをループ状に接続
して、各フリップフロップの出力信号を次段のフリップ
フロップに入力するとともに、少なくとも一つのフリッ
プフロップの出力信号を上記ループを構成する次段のフ
リップフロップ以外の他のフリップフロップにも供給す
ることにより、所定の乱数列を発生し、且つ上記複数の
フリップフロップの内少なくとも一つのフリップフロッ
プに外部から異なる初期値を設定可能な乱数発生手段を
有し、 上記乱数発生手段が少なくとも二つ設けられ、各乱数発
生手段は外部からの初期値設定信号に応じて、異なる初
期値に設定され、 上記各乱数発生手段の出力信号を交互に外部へ出力する
マルチプレクサを有する乱数発生装置。 - 【請求項５】上記各乱数発生手段は、共通のクロック信
号に応じて動作し、それぞれ異なる乱数列を出力する請
求項４記載の乱数発生装置。 - 【請求項６】上記マルチプレクサは、上記各乱数発生手
段に供給されたクロック信号に応じて、それぞれの乱数
発生手段の出力信号を相互に外部へ出力する請求項４記
載の乱数発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9245680A JPH1185475A (ja) | 1997-09-10 | 1997-09-10 | 乱数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9245680A JPH1185475A (ja) | 1997-09-10 | 1997-09-10 | 乱数発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185475A true JPH1185475A (ja) | 1999-03-30 |
Family
ID=17137221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9245680A Pending JPH1185475A (ja) | 1997-09-10 | 1997-09-10 | 乱数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185475A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536101A (ja) * | 2002-08-08 | 2005-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御発振器 |
| JP2013115610A (ja) * | 2011-11-29 | 2013-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 疑似ランダムビット列発生器 |
-
1997
- 1997-09-10 JP JP9245680A patent/JPH1185475A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536101A (ja) * | 2002-08-08 | 2005-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御発振器 |
| JP2013115610A (ja) * | 2011-11-29 | 2013-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 疑似ランダムビット列発生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022439B2 (ja) | 擬似乱数発生方法および装置 | |
| JPH11122117A (ja) | シリアル・パラレル変換装置 | |
| JP2002271189A (ja) | カウンタ回路及びカウンティング方法 | |
| JP2577896B2 (ja) | ｍ系列符号発生器 | |
| JP5171420B2 (ja) | 擬似乱数生成装置 | |
| JP5119417B2 (ja) | 擬似乱数生成装置 | |
| JPH1185475A (ja) | 乱数発生装置 | |
| JP3283403B2 (ja) | 周期冗長検査方式の誤り検出符号生成装置及び誤り検出装置 | |
| US4998263A (en) | Generation of trigger signals | |
| US9116764B2 (en) | Balanced pseudo-random binary sequence generator | |
| JP2003108365A (ja) | 乱数発生回路 | |
| JP2009152886A (ja) | クロック生成回路およびその使用方法 | |
| KR20030032180A (ko) | 카운팅 스피드를 개선시킨 카운터 | |
| JP2536135B2 (ja) | シリアル／パラレル変換回路 | |
| JP3425163B2 (ja) | 乱数生成装置 | |
| KR100434364B1 (ko) | 직렬 가산기 | |
| JP2004347537A (ja) | 半導体集積回路 | |
| JPH07212223A (ja) | 多ビットカウンタ | |
| JP2794950B2 (ja) | 積分回路 | |
| JP3829676B2 (ja) | 可変分周器 | |
| JP3364777B2 (ja) | Ｐｎパターン発生装置 | |
| JPH03179925A (ja) | パスメモリ回路 | |
| JPH0641967B2 (ja) | 論理波形生成装置 | |
| JPH0990003A (ja) | レート発生器 | |
| JP2004127289A (ja) | クロック発生器 |