JPH11511898A - アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法 - Google Patents

アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法

Info

Publication number
JPH11511898A
JPH11511898A JP8508253A JP50825396A JPH11511898A JP H11511898 A JPH11511898 A JP H11511898A JP 8508253 A JP8508253 A JP 8508253A JP 50825396 A JP50825396 A JP 50825396A JP H11511898 A JPH11511898 A JP H11511898A
Authority
JP
Japan
Prior art keywords
drift region
insulating layer
transistor
high voltage
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8508253A
Other languages
English (en)
Inventor
シュー，フー−ラン
イプリ，アルフレッド，シー．
ドルニー，ゲイリー，マーク
ステュワート，ロジャー，ジー．
Original Assignee
デイヴィッド サーノフ リサーチ センター，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デイヴィッド サーノフ リサーチ センター，インコーポレイテッド filed Critical デイヴィッド サーノフ リサーチ センター，インコーポレイテッド
Publication of JPH11511898A publication Critical patent/JPH11511898A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイにおいて、ＥＬセル（１０８）と切り替え電子回路（１０６）の間に形成される接地された導電性の電界シールド（１０４）を、ピクセル（１０２）は含み、したがって、ＥＬセル内で発生されるどんな電界も切り替え電子回路の動作に干渉しない。ピクセルの製造方法において、最初に、ＥＬセル切り替え回路が形成され、それから絶縁層（２２４）および電界シールド（１０４）がその上に順次に形成される。更に、切り替え回路類は、低電圧のＭＯＳトランジスタ（１１０）および高電圧のＭＯＳトランジスタ（１１２）を含む。活性化されるときは、低電圧のトランジスタが高電圧のトランジスタのゲートを充電することによって、高電圧のトランジスタを活性化する。加えて、高電圧のトランジスタのブレイクダウン電圧を向上させるために、容量分割回路網（４００）がトランジスタのドリフト領域に近接して製造される。

Description

【発明の詳細な説明】 アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセ ルとその製造方法 アメリカ合衆国政府は、契約番号MDA972-92-C-0037に従って本発明の権利を有 する。 本発明はアクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ （active matrix electroluminescent displays）に関係し、更に詳しくはピク セル切り替え電子回路とピクセルのエレクトロルミネッセント・セルとの間に電 界シールドを有するエレクトロルミネッセント・ディスプレイ・ピクセルに関す る。 薄いフィルムのアクティブ・マトリクス・エレクトロルミネッセント（ＥＬ） ・ディスプレイ（ＡＭＥＬＤ）は、その分野ではよく知られ、フラット・パネル ・ディスプレイとして様々な応用に使用されている。典型的なディスプレイは、 行（row）と列（column）とに配置される複数の画素（picture element）（ピク セル）を含んでいる。各々のピクセルは、一対の電極と一対の絶縁体との間にＥ Ｌ燐光物質（phospher）の活性層（active layer）を有するＥＬセルを含んでい る。加えて、各々のピクセルはセルの光の供給（illumination）を制御する切り 替え回路の構成部分（circuitry）を含んでいる。 米国特許5,302,966号に開示されている先行技術のＡＭＥＬＤは、それぞれの ピクセルに関連づけられ、ＥＬセルへの高電圧の印加（application）を制御す るための切り替え回路を含む。切り替え回路は、セレクト線に接続されるゲート と、データ線に接続されるソースと、第２のトランジスタのゲートに接続される 共に、第１のキャパシタを通して（through）グランドに接続されるドレインと 、を有する第１のトランジスタを備える。第２のトランジスタのドレインはグラ ンド電位へ接続され、ソースは第２のキャパシタを通してグランドとＥＬセルの 一方の電極へ接続されている。ＥＬセルの第２の電極は、ＥＬセル内（wihtin） の燐光物質を励起させるための高電圧の交流電流源へ接続されている。セルの切 り替え回路の構成部分を構成できるトランジスタの多くの他の配置も開示されて いる。動作においては、データ線およびセレクト線に適切に活性を与え（energi ze）、特 定の切り替え回路、例えばトランジスタ対が、特定のＥＬセルに高電圧を加える 。電圧がＥＬセルに加えられて、ＥＬセルに電流が流れると、その中にある燐光 物質層が発光状態になる。 高密度のＥＬセルを有するＡＭＥＬＤでは、ＥＬセルに加えられる高電圧によ り発生される電界は、セルの切り替え回路の構成部分の動作に影響を与える。特 に、電界は、活性化しているＥＬセルに近接して配置されるデータ線およびセレ クト線だけでなくトランジスタへも結合する。結果として、電界の誤った結合に 応答して、ＥＬセルは誤って活性化され（activated）たり、非活性化され（dea ctivated）たりする。 本発明は、各々のＥＬセルのための切り替え電子回路と各々のＥＬセルとの間 に導電体の電界シールドを組み入れることによって、先行技術のＡＭＥＬＤに関 連づけられる不都合を克服する。特に、このようなシールドを持つピクセルの製 造方法では、ＥＬセル切り替え回路の構成部分はサブストレート上に形成され、 その後に絶縁層がその回路の構成部分の上を覆って形成され、その後に導電層（ 電界のシールド）が絶縁層を覆って形成される。誘電層がシールドを覆って形成 される。スルーホールが、切り替え回路の構成部分とＥＬセルとの間に電気的接 続が行われるように、誘電層とシールドを通して設けられる。従来においては、 ＥＬセルは誘電層の表面上に（top）形成されている。ＥＬセルの一方の電極は スルーホールを通して切り替え回路の構成部分へ接続され、ＥＬセルの別の電極 は高電圧の交流電流源に接続されている。電界のシールドは、グランドへ接続さ れている。結果として、シールドは切り替え回路、特に蓄積ノードをＥＬセルか ら隔離して（isolate）、ＥＬセルに生成されるあらゆる電界が切り替え電子回 路の動作を妨害しないことを確実にする。 さらに、それぞれのセルのための切り替え回路の構成部分は２個のトランジス タ、つまり低電圧のトランジスタと高電圧のトランジスタ含む。低電圧のトラン ジスタは、セレクト線上およびデータ線上の信号によって制御される。活性化さ れる時は、低電圧のトランジスタが高電圧のトランジスタのゲートを充電するこ とによって高電圧のトランジスタを活性化する。ゲートの電荷は、トランジスタ のゲート電極と電界シールドとの間に蓄積される。加えて、高電圧のトランジス タのブレイクダウン電圧を向上させるために、容量分割回路網（capacitive div ider network）がトランジスタのドリフト領域に近接して形成される。回路網は 、回路網として、高電圧のトランジスタのドリフト領域上にわたって（over）電 界を一様に分布させる。 本発明は、添付されている図面をともに以下の記述を考慮することによって容 易に理解される。 図１は、電界シールドを含むＡＭＥＬＤピクセルの概要図である。 図２Ａ〜２Ｌは、ＡＭＥＬＤピクセルを製造するためのプロセスにおけるステ ップの概略断面実例図である。 図３は、ＡＭＥＬＤピクセルの別の実施例の概略断面実例図である。 図４は、高電圧のトランジスタ内（within）にある容量分割回路網の断面図で ある。 理解を容易にするため、可能なところは同一の参照番号を使用して、図面に共 通である同一の要素を示す。 図１は、アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ （ＡＭＥＬＤ）１００の概略図である。ＡＭＥＬＤは、ＡＭＥＬＤピクセルの行 と列の配列とを含む。簡単にするために、図１では、これらのＡＭＥＬＤピクセ ル１０２の一つを示している。選択された実施例に一致して、ピクセル１０２は 切り替え回路１０６とＥＬセル１０８との間に電界シールド１０４を含む。 ピクセル１０２の特定の構造に関して、切り替え回路１０６は、セレクト線１ １４およびデータ線１１６を使用して切り替えできる一対のトランジスタ１１０ および１１２を含む。回路１０６を形成するために、トランジスタ１１０は、典 型的には低電圧の金属酸化物半導体（ＭＯＳ）トランジスタであり、これはセレ クト線１１４に接続されるゲートと、データ線１１６に接続されるソースと、第 ２のトランジスタ１１２のゲートに接続されると共に、第１のキャパシタ１１８ を通してシールド１０４へ接続されるドレインと、を有している。電界シールド はグランドへ接続されている。詳細には以下で議論するが、第１のキャパシタは 、シールド１０４とトランジスタ１１２のゲート電極との間にあるキャパシタン スとして実際には明示される。切り替え回路を完全させるために、トランジスタ １ １２は、典型的には高電圧のＭＯＳトランジスタであるが、これはデータ線１１ ６に接続されるソースとＥＬセル１０８の一方の電極へ接続されるドレインとを 有する。高電圧のバス１２２は、高電圧（例えば、２５０ボルト）の交流電流（ ＡＣ）源１２０にＥＬセルの第２の電極を接続する。 切り替え回路１０６を形成するために使用されるトランジスタは、多数の設計 のうちのどれか１個でよい。典型的には、第１のトランジスタは（１０ボルトよ り小さい）低いブレイクダウン電圧のＭＯＳトランジスタである。第２のトラン ジスタは、典型的には（１５０ボルトを越える）高いブレイクダウン電圧を有す る２重拡散（double diffused）ＭＯＳ（ＤＭＯＳ）である。トランジスタは、 ｎチャネル、ｐチャネル装置あるいはそれらの組み合わせのいずれか、例えば２ 個のＮＭＯＳトランジスタ、２個のトランジスタあるいは一組のＮＭＯＳおよび ＰＭＯＳトランジスタが可能である。ＡＭＥＬＤのための切り替え回路の構成部 分の製造の更なる議論のために、読み手は、参照文献に基づいて組み入れられた 米国特許5,302,966号を参考にすべきである。 切り替え回路の別の配置においては、第２のトランジスタのドレインは抵抗を 経由してＥＬセルの一方の電極に接続される。抵抗は、典型的には５０〜１００ ｋΩであり、典型的には第２のトランジスタのドリフト領域に形成される。この 抵抗は、第２のトランジスタを通して流れるドレイン電流を制限し、制限として 過度のドレイン電流から回路を保護する。 動作においては、像は、インターレス・スキャン・モード（interlace scan m ode）あるいはプログレッシブ・スキャン・モード（progressive scan mode）の いずれかのフレームのシーケンスとして、ＡＭＥＬＤ上に表示される。個々のス キャン中、フレーム時間はイルミネイト（ILLUMINATE）期間と分離ロード（sepa rate LOAD）期間とにさらに分割される。ロード期間中では、アナログ・ディジ タル変換器１２４と低インピーダンスバッファ１２６とは、切り替え回路の構成 部分における蓄積のためのデータを生成する。データは、トランジスタ１１０を 通してデータ線１１６からロードされ、キャパシタ１１８に蓄積される。特に、 データ線はディスプレイ全体に対して順次に一時に一本活性化される。個々のデ ータ線が活性中に、多数のセレクト線（a select number of select lines）が 活性 化（ストローブ（strobed））される。活性化されるデータ線およびセレクト線 の合流点のところに配置されているあらゆるトランジスタ１１０がオンに変化さ せられ、それだけでデータ線上の電圧がトランジスタ１１２を充電する。この電 荷は、まず、ゲートと電界シールドとの間にある（キャパシタ１１８として表示 されている）キャパシタに蓄積される。この電荷の蓄積は図２Ｌへ関して詳細に 議論される。電荷がトランジスタ１１２のゲート上に集まる（accumulate）につ れて、トランジスタが伝導を始める、つまりトランジスタがオンに変化させられ る。ロード期間の完了において、照らされることを意図される各々のピクセル内 にある高電圧のトランジスタがオンに変化させられる。それだけで、イルミネイ ト期間中に、バス１２２を通してディスプレイ内の全てのピクセルに接続される 高電圧のＡＣ源が活性化されて、同時に全てのピクセルへＡＣ電圧を加える。し かしながら、電流は、活性化されたトランジスタ１１２を有するピクセルのみに おいて、ＥＬセルとトランジスタ１１２とを通してＡＣ源からデータ線１１６に 流れる。結果として、各々のフレームのイルミネイト期間中に、活性しているピ クセルは関連づけられるＥＬセルからエレクトロルミネッセンス（electrolumin escent）光を生成する。 図２Ａ〜２Ｌは図１に示されるＡＭＥＬＤピクセルを製造するプロセスを概略 的に示す。結局、例示されるピクセルは、切り替え回路の構成部分として２個の ＮＭＯＳ装置を含む。以下の議論から、その分野の熟練した人々は、切り替え回 路の構成部分を形成するために、ＰＭＯＳ装置あるいは一組のＰＭＯＳ装置およ びＮＭＯＳ装置のようなトランジスタの他の組み合わせを製造することができる でしょう。 図２Ａに示すように、製造プロセスは、Ｎ層２００をエッチングして、別個の 部分からなる（discrete）島状部（island）２０２と２０４を形成することと共 に始まる。Ｎ層は、おおよそ０．３５［μｍ］から１［μｍ］の厚さであり、１ ［μｍ］厚さのＳｉＯ2サブストレート２０６によって支持されている。Ｎ層は 燐がドープされたシリコン層である。別個の部分からなる島状部２０２と２０４ は、トランジスタ１１２および１１０がそれぞれ形成される領域を意味する。 図２Ｂは、トランジスタ１１２のためのＮドリフト領域は、イオン、例えば燐 を１１０［ｋｅＶ］で島状部２０２へ注入することによって生成される。図２Ｃ では、トランジスタ１１０のためにＰウエルが、イオン、例えばボロンを８０［ ｋｅＶ］で島状部２０４へ注入することによって生成される。これら２つの注入 ステップは、活性トランジスタ領域（active transisitor areas）を定義する。 図２Ｄでは、ＬＯＣＯＳ酸化プロセスが使用して、島状部を覆って最初に酸化 物層２０８を成長することによって、シリコンの島状部を覆う厚い酸化物層と薄 い酸化物層との両方を形成する。その後に、第２の酸化物層２１２をＮドリフト 領域の左側上に成長することが可能なマスクとしてシリコン窒化物層２１０が、 酸化物層２０８を覆って形成される。それで、酸化物層は、Ｎドリフト領域の右 側２１４上では薄く、Ｎドリフト領域の左側２１６上では厚い。図２Ｅでは、シ リコン窒化物層２１０はエッチングによって除かれ、Ｎドリフト領域を覆ってス テップ形状（step shaped）の酸化物層を残す。 図２Ｆでは、第１ポリシリコン層（ｐｏｌｙ１）を堆積すると共に、パターン 形成し、ゲート２１８および２２０とトランジスタ１１０のゲートへ接続される セレクト線（図示せず）とを形成する。加えて、ｐｏｌｙ１層の左側が容量分割 回路網２２２の要素２２４になる（form）。下に記載されるように、次のポリシ リコン層が堆積されるとき、回路網２２２の残りの要素が堆積される。図２Ｇに 示されるように、Ｐ型領域２２６は４０［ｋｅＶ］ビームを用いてボロンイオン を注入することにより形成される。注入されたイオンは、４時間程度、約１１５ ０［℃］にその構造物（structure）を加熱することによって、シリコンを通し てドライブされる。その後に、別の酸化物層が構造物の全体を覆って成長される 。結果として生じる構造物は、図２Ｈに示されている。 図２Ｉに示すように、４個のＮ+領域が１１０［ｋｅＶ］で砒素原子のイオン ビームを使用して植え込まれる（implanted）。これらの領域は、トランジスタ のソース領域およびドレイン領域を形成する。特に、領域２３４および２３２が それぞれトランジスタ１１２のソースおよびドレインであると共に、領域２２８ および２３０はトランジスタ１１０のソースおよびドレインをそれぞれ形成する 。その後に、酸化物層がピクセルエリア（pixel area）の全体にわたって（over ）形成される。 図２Ｊは、トランジスタ１１０および１１２のソース領域およびドレイン領域 をアクセスする(access)ための開口部をエッチングした後に結果として生じる構 造を示し、第２ポリシリコン層（ｐｏｌｙ２）を堆積すると共に、ｐｏｌｙ２層 をパターン形成し、ソース領域２２８および２３２へデータ線１１６を接続する ための導電パッド２３６および２４０だけでなくデータ線１１６も形成する。加 えて、パターン形成されたｐｏｌｙ２層がドレイン領域２３４および２３０のた めの導電接続パッド２３８および２４２を形成するように、開口部がエッチング される。また、ｐｏｌｙ２層はトランジスタ１１０のドレインへトランジスタ１ １２のゲートを接続するために使用されるが、簡単のために、この接続は示され ていない。 図２Ｋは、酸化物層２４４がピクセルエリアの全体にわたって（over）ほぼ２ ００［ｎｍ］の厚さに成長された後に結果として生じる構造を示し、第３ポリシ リコン層（ｐｏｌｙ３）を堆積すると共に、パターン形成し、シールド１０４を 形成する。また、この層が形成されるとき、容量分割回路網２２２の要素２４６ が形成される。これらの要素は、下に横たわる回路網の要素２２４から離れて間 隔をおいて配置される。しかしながら、要素２４６の端部は、要素２２４の端部 と２［μｍ］程度で重なる。回路網の動作は、図４と関連して以下で詳細に記述 される。 容量回路網の要素および電界シールドとしてポリシリコンを使用する別の例と して、高融点金属、例えばタングステンを使用することができる。一般的に、電 界シールドを形成するために使用される物質に対する唯一の要求は、導電体であ って、８００［℃］より高い融点をもっていることである。ＥＬセルによって発 生される電界の隔離（isolation）を容易にするために、シールドはグランドに 接続される（簡単のためにこの接続は示されていない）。 電界のシールド１０４が一旦形成されると、従来のＥＬセル１０８はピクセル エリアにわたって（over）形成される。特に、図２Ｌに示すように、１μｍの厚 さのボロフォスフォシリケート・ガラス（borophosphosilicate glass：ＢＰＳ Ｇ）層２４８が構造物の全体を覆って堆積される。その後に、ＢＰＳＧ層と下に 横たわる酸化物層とをエッチングし、トランジスタ１１２のドレイン接続パッド ２４ ０への開口部を生成して、伝導体、例えばポリシリコン（ｐｏｌｙ４層）あるい はアルミニウムを堆積すると共に、パターン形成し、ＥＬセル電極２５０の一つ を形成する。ＺｎＳ燐光体、あるいはいくつかの他の適当なエレクトロルミネッ セント物質の層２５２が、２層の誘電物質と組み合わされて、構造物の全体を覆 って堆積される。このＺｎＳ燐光体と誘電体の組み合わせは、（参照番号２５２ で示される）誘電体−半導体−誘電体（dielectric-semiconductor-dielectric ：ＤＳＤ）堆積として、その分野で知られている。最後に、インジウム・スズ酸 化物（induim tin oxide：ＩＴＯ）を構造物の全体を覆って堆積して、ＥＬセル １０８を完成させる。上述のプロセスは、ピクセルにトランジスタとＥＬセルを 共に製造するために１８マスクステップを利用する。 上述の記述は、半導体の分野において一般に行われている仕方で本発明のピク セルを製造すること、つまりサブストレートの一面上に全体の装置を製造するこ とを議論した。図３に示される本発明のピクセルの構造の別の実施例では、ピク セルの構造物はサブストレート２０６の両側に製造される。図３の別の実施例で は、Ｎ+領域２２８、２３０、２３２および２３４は、４時間、１１５０［℃］ においてピクセルの構造物を加熱することによって、トランジスタの構造物を通 して十分にドライブされる。その後に、シリコンサブストレート２０６を貫いて （through）開口部がエッチングされ、金属の接続物３００（例えば、アルミニ ウムのメタライゼーション）が、通常は構造物の”裏側”である面に堆積される 。それで、トランジスタの相互接続ならびにデータ線およびセレクト線への接続 が、構造物の裏面上で達成される。 重要にも、図２Ｌおよび図３に示される実施例では、シールド１０４は切り替 え回路１０６とＥＬセル１０８との間にある。ＥＬセルの活性中に発生される電 界から切り替え回路、特に蓄積ノードを隔てる（isolate）ように、シールドは グランドへ接続される。それで、電界は切り替え回路の動作を妨害しない。加え て、高電圧のトランジスタのゲートに近接するシールドを置くことは、低電圧の トランジスタを通してデータ線から移送されたデータを蓄積するための十分に明 示されたキャパシタを形成する（つまり、ゲート電極とシールドとがキャパシタ を形成する）。 本発明の別の側面は、高電圧のトランジスタ１１２のドリフト領域２０２に電 界を一様に分布させるために容量分割で結合する回路網を使用することである。 図４は高電圧のトランジスタ１１２の容量回路網２２２の断面図である。容量回 路網２２２はｐｏｌｙ１層（要素２２４）、ｐｏｌｙ３層（要素２４６）および ｐｏｌｙ４層（ＥＬセル電極２５０）の部分から形成される。回路網のこれらの 部分は、トランジスタ１１２のドリフト領域２０２のすぐ上にある。要素２４６ の端部は、２μｍ程度で要素２２４の端部と重なり合う。それで、容量結合が重 なり合う要素間に存在する。この結合は、破線のキャパシタ４００によって表示 される。加えて、要素２４６の各々と電極２５０との間に容量結合は存在し（破 線のキャパシタ４０２によって示される）、また要素２２４の各々とドリフト領 域２０２との間に（破線のキャパシタ４０４によって示されるものとして）存在 する。この容量回路網は、ドリフト領域に電界を一様に分布させる。このような 一様性によってトランジスタの高いブレイクダウン電圧が達成される。このよう な回路網用いることなしでは、電界は高電圧あるいはグランドいずれかの直接の 影響によりドリフト領域の範囲内（within）の特定の点で集中する傾向になり、 低い電圧でトランジスタのブレイクダウンを引き起こす。この容量回路網を含む ことによって、電界はドリフト領域にわたってより一様に分布させられ、ブレイ クダウン電圧が増加する。このような回路網は高電圧のＭＯＳトランジスタの全 ての形式で役立ち、ＡＭＥＬＤに使用される高電圧のＭＯＳトランジスタのみに 制限されるものとして構成されるべきではない。 本発明の教えを含む様々な実施例がこの中に詳細に示され、且つ記述されたけ れども、この分野の熟練した人々はこれらの教えを含む様々な多数の他の具体例 を容易に考案できる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドルニー，ゲイリー，マーク アメリカ合衆国 ペンシルヴァニア州 ニ ュータウン デラウェア コート 98 (72)発明者 ステュワート，ロジャー，ジー. アメリカ合衆国 ニュージャージー州 ネ シャニック ステーション スキー ドラ イヴ ３

Claims (1)

  1. 【特許請求の範囲】 １、ドリフト領域（２０２）によって分離されるドレイン領域（２３４）および ソース領域（２３２）と、 絶縁層（２１２）によって前記ドリフト領域から分離されると共に、前記絶縁 層によって前記ドリフト領域に平行なゲート電極（２１８）であって、前記ゲー ト電極は前記ドリフト領域を部分的に覆い、 前記ドリフト領域に近接すると共に、前記ドリフト領域から離れて間隔を置い て配置され、前記ドリフト領域内（within）に実質的に一様な電界を生じさせる ための容量分割回路網（２２２）と、 を備える高電圧のトランジスタ（１１２）。 ２、前記容量分割回路網は、 高電圧の電極（２５０）と、 絶縁層（２４８）によって前記高電圧の電極から離れて間隔を置いて配置され 、前記高電圧の電極から電荷を集める（accumulate）ための複数の第１の導電性 の要素（２４６）と、 絶縁層（２１２）によって前記複数の第１の導電性の要素から離れて間隔を置 いて配置され、結合された電荷を前記複数の第１の導電性の要素から集める（ac cumulating）ための複数の第２の導電性の要素（２２４）と、 前記第２のトランジスタの前記ドリフト領域は、絶縁層によって前記複数の第 ２の導電性の要素から離れて間隔を置いて配置される共に、絶縁層によって前記 複数の第２の導電性の要素に平行であって、前記複数の第２の導電性の要素上に 集められる（accumulated）電荷が前記ドリフト領域内（within）に実質的に一 様な電界を生じさせる、 を更に備える請求項１に記載のトランジスタ。 ３、前記第１の導電性の要素の各々は、前記複数の第２の導電性の要素内の前記 複数の第２の導電性の要素の少なくとも１個と部分的に重なる請求項２のトラン ジスタ。 ４、エレクトロルミネッセントディスプレイ内に（within）ピクセル（１０２） を製造する方法であって、 切り替え回路（１０６）に接続されるエレクトロルミネッセントセル（１０８ ）を通して電流を制御するための前記切り替え回路をサブストレート（２０６） 上に形成するステップと、 絶縁層（２１２）を前記切り替え回路上に堆積するステップと、 前記絶縁層と前記エレクトロルミネッセントセルとの間に、前記エレクトロル ミネッセントセル内（within）の電界を前記切り替え回路から隔てる（isolate ）電界シールド（１０４）を堆積するステップと、 を備える方法。 ５、ドレイン領域（２３４）とソース領域（２３２）との間に、高電圧のトラン ジスタのためのドリフト領域（２０２）を形成するステップと、 前記ドリフト領域を覆って絶縁層（２１２）を形成するステップと、 前記絶縁層上にゲート電極（２１８）を堆積するステップであって、前記電界 シールドおよび前記ゲート電極が蓄積キャパシタ（１１８）を形成するように、 前記ゲート電極は前記ドリフト領域に部分的に重なると共に、前記電界シールド と平行である、 を更に備える請求項４の方法。 ６、前記エレクトロルミネッセントセルに前記ドレイン領域を接続するための抵 抗体を前記ドレイン領域に形成するステップを更に備える請求項５の方法。 ７、ドレイン領域（２３４）とソース領域（２３２）との間に、トランジスタ（ １１２）のためのドリフト領域（２０２）とを形成するステップと、 前記ドリフト領域を覆って絶縁層（２１２）を形成するステップと、 ゲート電極（２１８）を前記絶縁層上に堆積するステップであって、前記ゲー ト電極は部分的に前記ドリフト領域と重なり、 第１の複数の容量要素（２２４）を前記絶縁層上に堆積するステップであって 、前記要素は前記ドリフト領域の一部に重なり、且つ前記要素は前記ゲート電極 によって重なられることなく、 前記容量要素および前記ゲート電極を覆って第２の絶縁層（２１２）を形成す るステップと、 第２の複数の容量要素（２４６）を前記第２の絶縁層上に形成するステップで あって、前記第２の複数の容量要素は前記第１の複数の容量要素に部分的に重な り、 前記第２の複数の容量要素を覆って第３の絶縁層（２４８）を形成するステッ プと、 前記エレクトロルミネッセントセルの高電圧の電極（２５０）を前記第３の絶 縁層上に堆積するステップであって、前記高電圧の電極は、高電圧が前記高電圧 の電極に加えられるとき、電荷が前記第１および第２の複数の電極上に集まる（ accumulate）と共に、前記ドリフト領域に一様に電界を分布させるようにする、 を更に備える請求項４の方法。 ８、ドレイン領域（２３４）とソース領域（２３２）との間に、トランジスタ（ １１２）のためのドリフト領域（２０２）とを形成するステップと、 前記ドリフト領域を覆って絶縁層（２１２）を形成するステップと、 ゲート電極（２１８）を前記絶縁層上に堆積するステップであって、前記ゲー ト電極は前記ドリフト領域に部分的に重り、 前記ドリフト領域から離れて間隔を置いて配置されると共に、前記ドリフト領 域に近接して配置され、前記ドリフト領域内（within）に実質的に一様な電界を 生じさせるための容量分割回路網（２２２）を形成するステップと、を備える高 電圧のトランジスタ（１１２）を製造する方法。 ９、前記容量分割回路網を形成するステップは、 第１の複数の容量要素（２２４）を前記絶縁層上に堆積するステップであって 、 前記要素は前記ドリフト領域の一部に重なり、且つ前記要素は前記ゲート電極に よって重なられることなく、 前記容量要素および前記ゲート電極を覆って第２の絶縁層（２１２）を形成す るステップと、 第２の複数の容量要素（２４６）を前記第２の絶縁層上に堆積するステップで あって、前記第２の複数の容量要素は前記第１の複数の容量要素に部分的に重な り、 前記第２の複数の容量要素を覆って第３の絶縁層（２４８）を形成するステッ プと、 前記第３の絶縁層上に高電圧の電極（２５０）を堆積するステップであって、 前記高電圧の電極は、高電圧が前記高電圧の電極に加えられるとき、電荷が前記 第１および第２の複数の電極上に集まる（accumulate）と共に、前記ドリフト領 域に一様に電界を分布させるようにする、 を備える請求項８の方法。
JP8508253A 1994-08-24 1995-08-24 アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法 Pending JPH11511898A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/295,374 1994-08-24
US08/295,374 US5587329A (en) 1994-08-24 1994-08-24 Method for fabricating a switching transistor having a capacitive network proximate a drift region
PCT/US1995/010621 WO1996006456A1 (en) 1994-08-24 1995-08-24 Active matrix electroluminescent display pixel and method of fabricating same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006308986A Division JP5086613B2 (ja) 1994-08-24 2006-11-15 アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法

Publications (1)

Publication Number Publication Date
JPH11511898A true JPH11511898A (ja) 1999-10-12

Family

ID=23137427

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8508253A Pending JPH11511898A (ja) 1994-08-24 1995-08-24 アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法
JP2006308986A Expired - Lifetime JP5086613B2 (ja) 1994-08-24 2006-11-15 アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006308986A Expired - Lifetime JP5086613B2 (ja) 1994-08-24 2006-11-15 アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法

Country Status (6)

Country Link
US (3) US5587329A (ja)
EP (1) EP0776526B1 (ja)
JP (2) JPH11511898A (ja)
KR (1) KR100385378B1 (ja)
DE (1) DE69531055T2 (ja)
WO (1) WO1996006456A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802344B1 (ko) * 2000-03-27 2008-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학 장치
JP2013167854A (ja) * 2012-02-17 2013-08-29 Seiko Epson Corp 電気光学装置および電子機器
JP2016027426A (ja) * 2015-09-30 2016-02-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2017151447A (ja) * 2017-03-22 2017-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
JP2018136565A (ja) * 2018-04-11 2018-08-30 セイコーエプソン株式会社 電気光学装置および電子機器

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104041A (en) * 1994-08-24 2000-08-15 Sarnoff Corporation Switching circuitry layout for an active matrix electroluminescent display pixel with each pixel provided with the transistors
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
US6072450A (en) * 1996-11-28 2000-06-06 Casio Computer Co., Ltd. Display apparatus
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
CN100583208C (zh) * 1997-02-17 2010-01-20 精工爱普生株式会社 显示装置
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
US6147362A (en) * 1997-03-17 2000-11-14 Honeywell International Inc. High performance display pixel for electronics displays
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
KR100627091B1 (ko) * 1997-08-21 2006-09-22 세이코 엡슨 가부시키가이샤 액티브 매트릭스형 표시장치
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JPH11204434A (ja) 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6316098B1 (en) 1998-03-27 2001-11-13 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecular layer epitaxy method and compositions
US6783849B2 (en) * 1998-03-27 2004-08-31 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecular layer epitaxy method and compositions
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6417825B1 (en) * 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display
US6373526B1 (en) 1999-03-19 2002-04-16 Sony Corporation Processing of closed caption in different formats
GB2350926A (en) * 1999-05-27 2000-12-13 Seiko Epson Corp Monolithic,semiconductor light emitting and receiving device
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP2001051272A (ja) 1999-08-11 2001-02-23 Semiconductor Energy Lab Co Ltd フロントライト及び電子機器
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
TW484117B (en) * 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
JP3659103B2 (ja) 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
JP4212079B2 (ja) * 2000-01-11 2009-01-21 ローム株式会社 表示装置およびその駆動方法
US6614088B1 (en) * 2000-02-18 2003-09-02 James D. Beasom Breakdown improvement method and sturcture for lateral DMOS device
TW516164B (en) * 2000-04-21 2003-01-01 Semiconductor Energy Lab Self-light emitting device and electrical appliance using the same
US7339317B2 (en) * 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
SG118110A1 (en) 2001-02-01 2006-01-27 Semiconductor Energy Lab Organic light emitting element and display device using the element
US6639281B2 (en) 2001-04-10 2003-10-28 Sarnoff Corporation Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP3671012B2 (ja) * 2002-03-07 2005-07-13 三洋電機株式会社 表示装置
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
KR100489802B1 (ko) 2002-12-18 2005-05-16 한국전자통신연구원 고전압 및 저전압 소자의 구조와 그 제조 방법
JP4669786B2 (ja) * 2003-07-02 2011-04-13 パナソニック株式会社 表示デバイス
WO2005075783A1 (de) 2004-02-03 2005-08-18 Karl Lenhardt Isolierglasscheibe und verfahren zu ihrer herstellung
US7112838B2 (en) * 2004-03-31 2006-09-26 Broadcom Corporation Multipurpose metal fill
US8566568B2 (en) * 2006-08-16 2013-10-22 Qualcomm Incorporated Method and apparatus for executing processor instructions based on a dynamically alterable delay
KR101103615B1 (ko) * 2007-07-30 2012-01-09 쿄세라 코포레이션 화상 표시 장치
KR101515382B1 (ko) * 2008-08-26 2015-04-27 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US20110133286A1 (en) * 2009-12-03 2011-06-09 Franz Dietz Integrierter schaltungsteil
DE102009056562A1 (de) * 2009-12-03 2011-06-09 Telefunken Semiconductors Gmbh & Co. Kg Integrierter Schaltungsteil
US8294210B2 (en) * 2010-06-15 2012-10-23 Texas Instruments Incorporated High voltage channel diode
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry
CN103018991B (zh) * 2012-12-24 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006383A (en) * 1975-11-28 1977-02-01 Westinghouse Electric Corporation Electroluminescent display panel with enlarged active display areas
US4087792A (en) * 1977-03-03 1978-05-02 Westinghouse Electric Corp. Electro-optic display system
JPS56169368A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
JPS5828780A (ja) * 1981-08-12 1983-02-19 富士通株式会社 表示装置
JPS5875194A (ja) * 1981-10-30 1983-05-06 株式会社日立製作所 マトリクス表示装置及び駆動方法
US4528480A (en) * 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
US4602192A (en) * 1983-03-31 1986-07-22 Matsushita Electric Industrial Co., Ltd. Thin film integrated device
JPS60103676A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタアレイの製造方法
JPS61168253A (ja) * 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
US4737684A (en) * 1985-02-21 1988-04-12 Murata Manufacturing Co., Ltd. Thin film EL element having a crystal-orientable ZnO sublayer for a light-emitting layer
US4983880A (en) * 1986-12-19 1991-01-08 Gte Products Corporation Edge breakdown protection in ACEL thin film display
US4876212A (en) * 1987-10-01 1989-10-24 Motorola Inc. Process for fabricating complimentary semiconductor devices having pedestal structures
JP2627071B2 (ja) * 1988-01-26 1997-07-02 キヤノン株式会社 光変調素子
US5184969A (en) * 1988-05-31 1993-02-09 Electroluminscent Technologies Corporation Electroluminescent lamp and method for producing the same
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
US4954747A (en) * 1988-11-17 1990-09-04 Tuenge Richard T Multi-colored thin-film electroluminescent display with filter
US5132816A (en) * 1989-02-02 1992-07-21 Sharp Kabushiki Kaisha Ferroelectric liquid crystal device and method of manufacturing the same
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5118987A (en) * 1989-11-13 1992-06-02 Westinghouse Electric Corp. Multi-layer structure and method of constructing the same for providing tfel edge emitter modules
JPH0758635B2 (ja) * 1989-11-24 1995-06-21 富士ゼロックス株式会社 Ｅｌ駆動回路
US5056895A (en) * 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
JP2616153B2 (ja) * 1990-06-20 1997-06-04 富士ゼロックス株式会社 Ｅｌ発光装置
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5198721A (en) * 1991-02-24 1993-03-30 Nec Research Institute, Inc. Electroluminescent cell using a ZnS host including molecules of a ternary europium tetrafluoride compound
US5233459A (en) * 1991-03-06 1993-08-03 Massachusetts Institute Of Technology Electric display device
US5308779A (en) * 1991-03-28 1994-05-03 Honeywell Inc. Method of making high mobility integrated drivers for active matrix displays
US5057450A (en) * 1991-04-01 1991-10-15 International Business Machines Corporation Method for fabricating silicon-on-insulator structures
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
SG59936A1 (en) * 1993-02-10 1999-02-22 Seiko Epson Corp Active matrix circuit boad thin-film transistor and a manufacturing method of these
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802344B1 (ko) * 2000-03-27 2008-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학 장치
US7592652B2 (en) 2000-03-27 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US8237186B2 (en) 2000-03-27 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US8541804B2 (en) 2000-03-27 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2013167854A (ja) * 2012-02-17 2013-08-29 Seiko Epson Corp 電気光学装置および電子機器
JP2016027426A (ja) * 2015-09-30 2016-02-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2017151447A (ja) * 2017-03-22 2017-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
JP2018136565A (ja) * 2018-04-11 2018-08-30 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
KR100385378B1 (ko) 2003-07-16
US5587329A (en) 1996-12-24
JP2007134728A (ja) 2007-05-31
DE69531055T2 (de) 2004-04-01
KR970705835A (ko) 1997-10-09
EP0776526A1 (en) 1997-06-04
EP0776526A4 (en) 1998-04-29
US5736752A (en) 1998-04-07
EP0776526B1 (en) 2003-06-11
US5932892A (en) 1999-08-03
JP5086613B2 (ja) 2012-11-28
DE69531055D1 (de) 2003-07-17
WO1996006456A1 (en) 1996-02-29

Similar Documents

Publication Publication Date Title
JP5086613B2 (ja) アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法
US4290077A (en) High voltage MOSFET with inter-device isolation structure
US4288806A (en) High voltage MOSFET with overlapping electrode structure
US3825946A (en) Electrically alterable floating gate device and method for altering same
US5536950A (en) High resolution active matrix LCD cell design
US4926243A (en) High voltage MOS field effect semiconductor device
US4247860A (en) MIS Field effect transistor for high source-drain voltages
US6015992A (en) Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
US4290078A (en) High voltage MOSFET without field plate structure
US4839707A (en) LCMOS displays fabricated with implant treated silicon wafers
US6439514B1 (en) Semiconductor device with elements surrounded by trenches
CN100495730C (zh) 半导体器件以及图像显示装置
US20110278675A1 (en) IGFET Device Having an RF Capability
JPH07507403A (ja) 能動マトリックス電界発光ディスプレイおよび操作の方法
JPH07131025A (ja) 半導体集積回路装置およびその製造方法
DE10138951A1 (de) SOI-MOSFET und Herstellungsverfahren hierfür
US6104041A (en) Switching circuitry layout for an active matrix electroluminescent display pixel with each pixel provided with the transistors
DE19811604A1 (de) Halbleitereinrichtung mit hoher Durchbruchspannung
EP0020164A1 (en) Monolithic HVMOSFET array
EP0652594A1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
US4974041A (en) Integrated circuit structure with multiple common planes and method of forming the same
JP2003523633A (ja) 改善された絶縁破壊構造を有するラテラルｄｍｏｓ、及びその製造方法
EP0780897B1 (en) High-speed MOS-technology power device integrated structure with reduced gate resistance
EP0729186B1 (en) MOS-technology power device integrated structure and manufacturing process thereof
JPH11501462A (ja) 表面電界減少型（ｒｅｓｕｒｆ型）高電圧半導体装置の製造方法及びその製造方法によって製造される半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529