JPH11509042A - 自己整合性ソースおよびドレイン領域の低損傷ドーピング技術 - Google Patents
自己整合性ソースおよびドレイン領域の低損傷ドーピング技術Info
- Publication number
- JPH11509042A JPH11509042A JP9505275A JP50527597A JPH11509042A JP H11509042 A JPH11509042 A JP H11509042A JP 9505275 A JP9505275 A JP 9505275A JP 50527597 A JP50527597 A JP 50527597A JP H11509042 A JPH11509042 A JP H11509042A
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- layer
- source
- substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000002019 doping agent Substances 0.000 claims abstract description 78
- 239000011521 glass Substances 0.000 claims abstract description 42
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 49
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 239000005388 borosilicate glass Substances 0.000 description 27
- 238000005468 ion implantation Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000002513 implantation Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- -1 B11 Chemical class 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
- H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Abstract
(57)【要約】
ゲート(11)に直かに接したより軽くドープされたソースおよびドレインの先端領域(40)と、ゲートから離れたより重くドープされたソースおよびドレイン領域の主要部分(41)を含むソースおよびドレイン領域を製造するプロセス。第1のガラス層(2%BSG)(16)を使用して、ソースおよびドレイン領域の先端領域のドーピング源とし、第2のガラス層(6%BSG)(35)を使用して、より重くドープされる主要部分にドーパントを供給する。ソースおよびドレイン領域の主要部分から先端領域を画定するために、ガラス層の間にスペーサ(30、31)を形成する。
Description
【発明の詳細な説明】
自己整合性ソースおよびドレイン領域の低損傷ドーピング技術発明の背景
1.発明の分野
本発明は、電界効果トランジスタの自己整合ソースおよびドレイン領域の形成
分野に関する。
2.従来の技術
電界効果トランジスタの形成時には一般に、イオン注入を使用して、ゲート(
および/または、プロセスによってはゲート・スペーサ)でソースおよびドレイ
ン領域を整合させる。イオン注入は、シリコン基板の結晶構造に損傷を与え、熱
アニールが必要となる。アニール中に、注入されたドーパントは拡散し、そのた
め、ソースおよびドレイン領域が深くなる。これらの領域が深くなると、短チャ
ネル効果の悪い影響を制御することが難しくなる。理想的には、有効チャネル長
が0.1μm以下の場合に短チャネル効果を制御するには、ソースおよびドレイ
ン領域が非常に浅く、重くドープされていなければならない(例えば、イオン注
入領域0.2〜0.4μmに対して0.05〜0.1μm)。
軽いホウ素(B11)イオンが注入中にチャネリングするため、第2には、イオ
ンがシリコンの結合に損傷を与え、点欠陥を生じさせるため、注入したp+接合
をスケーリングするのは特に難しい。これらの点欠陥は、次の熱アニール中にホ
ウ素原子の拡散を大幅に増大させる(最大1000倍)。このように、B11な
どの軽いイオンの低エネルギー注入であっても、注入損傷は拡散を助長する。
この問題の解決策の一つは、B11注入の前にシリコン基板をアモルファスに
することである。これによりチャネリングが低減するためである。しかし、シリ
コン格子の損傷が注入B11の拡散を助長するため、正味の結果は、大幅に浅い
プロファイルとはならない。
この問題を解決する他の技法は、ソースおよびドレイン領域のゲートに隣接し
た部分(先端または先端領域)はドープされたスペーサから拡散させ、ソースお
よびドレイン領域の主要部分は、イオン注入によって、より重くドープすること
である。これは、ソースおよびドレイン領域の先端部分および主要部分の両方の
イオン注入にある程度の利点を提供する。しかし、依然として、ソース/ドレイ
ン注入による注入損傷が、拡散した先端領域の深さに影響を与え、短チャネル効
果を低下させる。短チャネル効果は、S.ウォルフ(S.Wolf)著「Sil
icon Processing for the VLSI Era,Vol
.2」Lattice press刊を始めとする多くの刊行物で議論されてい
る。同書の5.5章338ページ以降を参照されたい。
後に明らかになるが、本発明は、イオン注入を実施することなく、極めて浅い
軽くドープされたソースおよびドレインの先端領域と、ドープされたソースおよ
びドレイン領域の主要部分の同時形成、ならびにポリシリコン・ゲートのドーピ
ングを可能とする。発明の概要
ソースおよびドレイン領域をゲートと整合させて形成する、電界効果トランジ
スタを基板上に製造する方法を説明する。(i)ゲートに直かに接して形成され
たより軽くドープされた領域および(ii)ゲートから離れたより重くドープさ
れた領域を有するドーパント源を使用する。このドーパント源は基板表面上に形
成される。ドーパントは、加熱段階中にドーパント源から拡散され、軽くドープ
されたソースおよびドレインの先端流域とソースおよびドレイン領域の主要部分
を同時に形成する。
一実施態様では、ホウケイ酸ガラス(BSG)の異なる2つの層からホウ素を
拡散させる。2%BSG層上にある窒化シリコン層を異方性エッチングすること
によって、ゲートに隣接したスペーサを形成する。次いで、ソースおよびドレイ
ン領域の主要部分をより重くドープするためのドーパントを供給する6%BSG
層をスペーサおよび2%BSG層をおおって形成する。急速な熱プロセスを使っ
て、両方のBSG層から基板中にドーパントを拡散させる。図面の簡単な説明
第1図は、pウェルおよびこれから分離されたnウェルを示す、基板の一区間
の立断面図である。ポリシリコン・ゲートおよび第1のガラス層も合わせて示さ
れている。
第2図は、第1図の基板から続けて、マスクをした第1のフォトレジスト層を
エッチングした後、nチャネル・トランジスタの先端領域の形成に使用するイオ
ン注入段階を実施している最中の図である。
第3図は、第2図の基板に、TEOS層および窒化シリコン層を形成させたも
のを示す図である。
第4図は、第3図の基板から続けて、窒化シリコン層を異方性エッチングして
スペーサを形成し、第2のガラス層で基板をおおったものを示す図である。
第5図は、第4図の基板から続けて、マスクをしたフォトレジスト層をエッチ
ングした後、nチャネル・トランジスタのソースおよびドレイン領域の主要部分
の形成に使用するイオン注入段階を実施している最中の図である。
第6図は、第5図の基板に、ホウ素ドーパントをガラス層から拡散させて、p
チャネル・トランジスタのソースおよびドレイン領域を形成したものを示す図で
ある。
第7図は、第4図の基板に、n型ドーパントをガラス層から拡散させる代替の
実施形態を示す図である。発明の詳細な説明
ゲートと整合させた低損傷で浅い電界効果トランジスタのソースおよびドレイ
ン領域を形成する方法およびその構造を説明する。以下の説明では、本発明を不
明瞭にしないため、マスキング段階やエッチング段階などの多くの周知の段階を
論じることはしない。その他の場合では、本発明を完全に理解できるように、具
体的なホウ素濃度などの具体的な詳細を説明する。
図面中に示す各種材料層は縮尺どおりには示されていない。これらの層は、本
発明が図面からよく理解できるように、明確に見えるように描かれている。また
、基板の、pチャネルおよびnチャネル・トランジスタの部分のみを示した。実
際
には本発明が、集積回路全体を製造するために使用するものであることを理解さ
れたい。
本発明は、実施形態の特定の幾何学的形状に限定されるものではないが、チャ
ネル長が約0.1μmで、1.8ボルトの電圧供給で動作するトランジスタの製
造に使用される。
第1図に、n型導電性ドーパントでドープしたウェル(nウェル21)および
p型導電性ドーパントでドープした領域またはウェル(pウェル)を有する単結
晶シリコン基板15の一区間を示す。後に明らかとなるが、nウェルおよびpウ
ェルの両方を使用するかどうかは本発明にとって重要ではない。例えば、pチャ
ネル・トランジスタにはnウェルを使用し、nチャネル・トランジスタはp型基
板上に直接形成することもできる。
第1図のnウェルおよびpウェルは、窪ませた分離領域、具体的にはトレンチ
10によって互いに分離されている。これとは別にnウェル21内には、nウェ
ル内に形成されるpチャネル・トランジスタ相互を分離する分離トレンチ12が
ある。同様に、pウェル内には、pウェル内に形成されるnチャネル・トランジ
スタ相互を分離する分離トレンチ13がある。分離トレンチは、周知の技術を使
用して形成することができる。シリコンの局所酸化(LOCOS)などのその他
の分離技術をトレンチの代わりに使用してもよい。
ゲート絶縁層(基板からゲートを絶縁するための熱成長させた高品質の酸化物
など)を基板をおおって形成する。これに続いて、多結晶シリコン(ポリシリコ
ン)層を付着させ、通常のフォトリソグラフィおよびエッチング技術を使用して
電界効果トランジスタのゲートを形成する。基板から絶縁されたこのような2つ
のゲートを第1図に示す。後に明らかとなるが、nウェル上に形成されたゲート
11はpチャネル・トランジスタに使用され、pウェル上に形成された別のゲー
ト14はnチャネル・トランジスタに使用される。清浄化段階、しきい電圧を調
整するイオン注入段階など、ゲートを形成する前に一般的に使用される多くの段
階は示さない。
ゲート11および14の形成に続いて、ホウケイ酸ガラス(BSG)の共形層
16を基板全体をおおって付着させる。この層の厚さは、100〜300Åでよ
い。一実施形態では、この層の、p型導電性ドーパント(ホウ素)の機能記述濃
度は2%である。以下この層を2%BSG層と称する。2%BSG層の堆積には
、TEOSまたはシランを基礎とする化学作用を使用する。一実施形態ではこの
層は、400〜600℃で形成する。
この出願で説明する本発明の実施形態では、pチャネル・トランジスタは本発
明を使用して形成するが、nチャネル・トランジスタは周知のイオン注入法を使
用して形成する。だだし、n型注入のためのマスキング段階を使用してp型ドー
パント源を拡散させるため、nチャネル・トランジスタの形成も説明する。
第2図に、2段階のイオン注入のうち、nチャネル・トランジスタの形成に使
用する第1のイオン注入段階を示す。始めに、フォトレジスト層17を基板15
上に形成する。周知の技法によってこの層をマスクし、露光し、現像して、基板
の、nチャネル・トランジスタのソースおよびドレインを形成する領域、さらに
n型ドーパントを注入してウェル・タップ20とする領域を露出させる。第2図
にこの様子が示されている。フォトレジスト部材17が基板の所定の領域を保護
し、他の領域を露出させる。次に、ガラス層16の露出した部分を、フォトレジ
スト部材17と整合させてエッチングする。このエッチング段階では、フッ化水
素(HF)を基礎とする溶液を使用する。次いで、矢印18で示すようにヒ素ド
ーパントを基板にイオン注入する。これにより、ゲート14と整合された領域1
9、およびトレンチ12の間の領域20が形成される。このヒ素ドーピング注入
は比較的軽いもので、これを使って、nチャネル・トランジスタのソースおよび
ドレイン領域の先端領域を形成する。nチャネル・トランジスタのソースおよび
ドレイン領域の主要部分は、続く第2のイオン注入段階で形成する。
次に、第3図に示すように、低圧CVD(LPCVD)層30を用いて、オル
トケイ酸テトラエチル(TEOS)から非ドープ二酸化シリコンの共形層を形成
し、あるいはその他のドープされていないLPCVD酸化膜を周知のプロセスを
使用して基板上に形成する。この層は、nチャネル・トランジスタ用に形成され
たスペーサのエッチング・ストップとなる。TEOS層の厚さは50Å〜300
Åでよい。
次に、第3図に示すように、窒化シリコンの共形層31をTEOS層30上に
形成する。(窒化シリコン層の代わりに酸化物層を使用してもよい。)一実施形
態では、この窒化シリコン層の厚さは約800Åである。周知の種類の、すなわ
ち十分に選択的な異方性エッチングを使用して窒化シリコン層をエッチングし、
第4図で、ゲート11および14それぞれの対向する側に示されているスペーサ
31を形成する。TEOS層は、シリコンを保護するエッチング・ストップの役
目を果たす。次いで、TEOSおよびBSG領域の、窒化物スペーサでおおわれ
ていない部分をエッチングで除去する。使用するのは、ウェット・エッチング剤
でよい。
これに続いて、第2のBSG層35を基板上に形成する。だだし今回のこの層
のホウ素濃度は6%である(6%BSG)。一実施形態では、この層の厚さは約
200Å〜600Åであり、一実施形態では、この層は、TEOSまたはシラン
を基礎とした化学作用を使用して400〜600℃の温度で付着させる。
非ドープのガラスまたは窒化シリコンの比較的うすいキャップ層(例えば10
0Å)(図示せず)を6%BSG層の上に形成すると、いくつかのプロセスでよ
りよい結果が得られる。この非ドープ層は、次にこのガラスの上に形成されるフ
ォトレジスト層から6%BSGを保護し、ドーパントの上方向への拡散を確実に
防止する。この層はまた、フォトレジスト層の水分がホウ素ドーパントと反応す
るのを防ぐ。
6%BSG層35の形成に続いて、第5図に示すように、フォトレジスト層4
0をマスクし、露光し、現像して、第2図で露出させたと概略同じ領域を露出さ
せる。具体的には、ゲート12、ゲート12に隣接した領域(ソースおよびドレ
イン領域)および領域20を露出させ、第5図に示す基板の残りの部分はフォト
レジスト部材40で保護する。
次いで、ガラス層35の上のキャップ層(使用した場合)および6%BSG層
35を、フォトレジスト部材40と整合させてエッチングする。これは、HFを
基礎とする化学作用によって実施する。
次に、第2のn型イオン注入段階を使用して、フォトレジスト層40、スペー
サ31、ゲート12で保護されていない基板の領域にヒ素ドーパントを注入する
。矢印41は、このヒ素ドーパント注入を示す。このドーパントを使用して、n
チ
ャネル・トランジスタのソースおよびドレイン領域のN+主要部分45を形成す
る。スペーサ31が所定の位置にあるので、ドーパントは、ゲートと整合するの
ではなくスペーサと整合して注入されることに留意されたい。
これに続いて、ドライビング(加熱)段階を使用する。2%BSG層および6
%BSG層からのp型ドーパントを同時に基板中に拡散させ、pチャネル・トラ
ンジスタの先端領域とソースおよびドレイン領域の主要部分の双方を形成し、ゲ
ート11をドーピングする。先端領域の深さは300〜700Å、p型領域の主
要部分の深さは1000〜2500Åである。また、BSG層からのp型ドーパ
ントが分離トレンチ13の間にウェル・タップを形成する。一実施形態では、こ
のドライブ段階に急速な熱プロセスを用いる。具体的には、70℃/秒で加熱お
よび冷却して1000℃〜1040℃で10〜20秒ドライビングする。標準的
なハロゲン・ランプ帯急速サーマル・リアクタを使用する。
周知のプロセスを使用して、第6図に示す集積回路の製造を完了させることが
できる。ガラス層16および35を、残りのプロセスのために第6図に示す程度
に所定の位置に残すことができ、完成した集積回路に残すこともできる。ゲート
11、12および領域41、45の上に選択的にTiSiまたはCoSi2の層
を次に形成するのを容易にするために、ガラス層35を除去してしまってもよい
。
上に説明したプロセスの結果、ゲートに隣接した先端領域40(2%BSG層
16から基板に拡散したドーパントに由来)およびゲートから離れ、より重くド
ープされたソースおよびドレイン領域の主要部分41(6%BSG層35から拡
散したドーパントに由来)を有するp型トランジスタのソースおよびドレイン領
域が形成される。前述の実施形態では、ソースおよびドレイン領域のp型先端領
域は、1〜5×1019cm3のドーパント濃度を有し、主要部分は2〜5×102 0
cm3のドーパント濃度を有する。この違いは、2%BSGと6%BSGの違い
に直接的に由来する。ガラス中のドーパント濃度をこの他の濃度としてもよい。
例えば、層16のドーパント濃度を1〜4%とすることができ、層35のドーパ
ント濃度を6〜12%とすることができる。
図に示すように、ゲートと整合させた先端部注入、およびこれに続くスペーサ
と整合させたソースおよびドレイン領域の主要部分の注入によってpチャネル・
トランジスタのソースおよびドレイン領域を形成するここで説明した発明で形成
した極めて浅いp+領域は、従来技術の製造法を相当に向上させる。本発明の低
損傷ドープ・ソースおよびドレイン領域で構成したトランジスタは、あるベンチ
マークにおいて、1.8vで動作させた場合に、従来技術のトランジスタを25
vで動作させた場合と比べてもゲート遅延が25%向上した。
本発明は、前述のとおり、ソースおよびドレイン領域に先端注入と主要部分の
注入の2段階の注入を施してpチャネル・デバイスを形成していた従来の技法に
比べてマスキング段階を2段階省略できる。本発明では、nチャネル・トランジ
スタのソースおよびドレイン領域とするためにn型ドーパントでドープした基板
のこれらの領域を露出させるのに使用する2段階のマスキングを使って、BSG
層16および35をエッチングすることもできることに留意されたい。従来技術
では、pチャネル・デバイスに注入を実施する際にnチャネル・デバイスを保護
するためにマスキングを2段階追加する必要がある。
第5図に示すように、線41で示す注入の前に、フォトレジスト部材40と整
合させてガラス層35をエッチングする。プロセスによっては、6%BSG層を
所定の位置に残すほうが望ましい場合がある。次いで、nチャネル・トランジス
タのN+型ソースおよびドレイン領域を形成するのに使用する第2のイオン注入
段階をこのガラス層を通して実施する。n型ソースおよびドレイン領域中のホウ
素ドーパントの逆ドーピングの影響は一般に問題を生じない。nチャネル・トラ
ンジスタのソースおよびドレイン領域のヒ素ドーパントの濃度は高く、したがっ
てホウ素原子の導入によってそれ程影響されない。層35を所定の位置に残すと
、フォトレジスト部材で保護されていない領域からこの層を除去するのに使用す
る段階を省略できる。
前記の説明では、pチャネル・トランジスタを本発明を使用して製造し、nチ
ャネル・トランジスタを従来のイオン注入を使用して製造しているが、nチャネ
ル・トランジスタを同様に、リンまたはヒ素をドープしたガラス層を1層または
2層使用して製造することもできる。
前述のプロセスでは、pチャネル・トランジスタに使用するドーパントはガラ
ス、具体的にはBSGから得ているが、ポリシリコンやゲルマニウム・シリコン
などの他の材料をドーパント源として使用することもできる。
第7図に、n型ドーパントでドープした単一のガラス層を使用した代替のプロ
セスを示す。ガラス層35のエッチングに続いて実施するこのプロセスでは、n
型ドーパント(例えば、6%PSG)でドープした追加ガラス層50を第7図に
示すように形成する。(ガラス層50は、フォトレジスト層40を除いた第5図
の構造上に形成される)。pチャネル・トランジスタのソース/ドレインおよび
ゲートをドープするのに使用するドライビング段階中にnチャネル・トランジス
タを同時に形成する。層50からのドーパントが、nチャネル・トランジスタの
主要ソース/ドレイン領域を形成する。層50からのドーパントは層35中に拡
散しないことに留意されたい。このドーパントは、ゲート12上のスペーサの下
にも拡散し、nチャネル・トランジスタのより軽くドープされた先端領域を形成
する。同時に、ゲート12が、層50からのn型ドーパントでドープされる。
pチャネル・トランジスタを形成するのにガラス層16を使用する必要はない
ことに留意されたい。すなわち、第7図に関連して説明したnチャネル・トラン
ジスタの場合と同様、6%ガラス層からのドーパントがスペーサの下にドライビ
ングして、ソース/ドレインの先端領域を形成する。このため、nチャネルおよ
びpチャネル・トランジスタの両方のソース/ドレインのドーピングを1段階の
マスキングで実施することができる。
ドーピング濃度の異なる2つの層を使用し、ソースおよびドレイン領域の軽く
ドープする先端領域およびより重くドープする主要部分のドーピングを同時に実
施することができるソースおよびドレイン領域のドーピングを提供する改良され
たプロセスおよび構造を以上に説明した。短チャネル特性が向上した極めて浅い
ソースおよびドレイン領域が得られる。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FI,FR,GB,GR,IE,IT,L
U,MC,NL,PT,SE),OA(BF,BJ,CF
,CG,CI,CM,GA,GN,ML,MR,NE,
SN,TD,TG),AP(KE,LS,MW,SD,S
Z,UG),UA(AM,AZ,BY,KG,KZ,MD
,RU,TJ,TM),AL,AM,AT,AT,AU
,AZ,BB,BG,BR,BY,CA,CH,CN,
CZ,CZ,DE,DE,DK,DK,EE,EE,E
S,FI,FI,GB,GE,HU,IL,IS,JP
,KE,KG,KP,KR,KZ,LK,LR,LS,
LT,LU,LV,MD,MG,MK,MN,MW,M
X,NO,NZ,PL,PT,RO,RU,SD,SE
,SG,SI,SK,SK,TJ,TM,TR,TT,
UA,UG,US,UZ,VN
(72)発明者 パッカン,ポール・エイ
アメリカ合衆国・97007・オレゴン州・ビ
ーバートン・サウスウエスト ジブラルタ
ル コート・15025
Claims (1)
- 【特許請求の範囲】 1.基板上にトランジスタを製造する方法において、 ゲートに隣接したより軽くドープされた領域およびゲートから離れたより重く ドープされた領域を有するドーパント源を形成する段階と、 ドーパント源のドーパントを基板に拡散させる段階を含むことを特徴とする前 記方法。 2.第1の導電型のドーパントでドープされた基板領域中に、電界効果トラン ジスタのソースおよびドレイン領域をドーピングする方法において、 基板領域から絶縁されたゲートを形成する段階と、 ゲートの対向する側面の側方に隣接し、基板に近接する第2の導電型のドーパ ントの第1の固体ドーパント源を、第2の導電型のドーパントが、第1のドーパ ント源から基板中に拡散できるように形成する段階と、 ゲートの対向する側面の側方に離れて位置し、基板に近接する第2の導電型の ドーパントの第2の固体ドーパント源を、第2の導電型のドーパントが、第2の 固体ドーパント源から基板中に拡散できるように形成する段階と、 第1および第2のドーパント源から第2の導電型のドーパントを拡散させて、 トランジスタのソースおよびドレイン領域を形成する段階 を含み、 第2のドーパント源が、第2の導電型のドーパントで第1のドーパント源より 重くドープされていることを特徴とする方法。 3.第1のドーパント源が、第1のガラス層を含むことを特徴とする請求項2 に記載の方法。 4.第2のドーパント源が、第2のガラス層を含むことを特徴とする請求項2 に記載の方法。 5.第1のドーパント源を形成した後、第2のドーパント源を形成する前に、 ゲートの対向する側面上にスペーサを形成することを特徴とする請求項2に記載 の方法。 6.第1のドーパント源が、第1のガラス層を含むことを特徴とする請求項5 に記載の方法。 7.第2のドーパント源が、第2のガラス層を含むことを特徴とする請求項6 に記載の方法。 8.第1のガラス層がスペーサの下にあることを特徴とする請求項7に記載の 方法。 9.第2のガラス層がスペーサの上にあることを特徴とする請求項8に記載の 方法。 10.第1および第2のガラス層がホウ素でドープされていることを特徴とす る請求項9に記載の方法。 11.第1の導電型のドーパントでドープされた基板上に電界効果トランジス タを形成する方法において、 基板上にのゲートを形成する段階と、 第2の導電型のドーパントを含む第1のガラス層を、基板およびゲートをおお って形成する段階と、 ゲートの対向する側面に第1のガラス層をおおってスペーサを形成する段階と 、 第2の導電型のドーパントを含む第2のガラス層を、基板、ゲートおよび第1 のガラス層をおおって形成する段階と、 第1および第2のガラス層から第2の導電型のドーパントを拡散させて、トラ ンジスタのソースおよびドレイン領域を形成する段階 を含み、 第2のガラス層が、第1のガラス層より高い濃度の第2の導電型のドーパント を含むことを特徴とする方法。 12.堆積させた窒化シリコンの層からスペーサを形成することを特徴とする 、請求項11に記載の方法。 13.窒化シリコン層を付着させる前に、第1のガラス層をおおってエッチン グ・ストップ層を形成することを含むことを特徴とする請求項12に記載の方法 。 14.窒化シリコン層を付着させる前に、第1のガラス層をおおってテトラエ チルオルソシリケートからSiO2層を形成することを含むことを特徴とする請 求項12に記載の方法。 15.第1および第2のガラス層がホウケイ酸塩であることを特徴とする請求 項11に記載の方法。 16.電界効果トランジスタのソースまたはドレイン領域にドーパントを供給 した構造において、 ゲートに隣接して基板上に形成された第1の導電型のドーパントを含む第1の 部材と、 ゲートから離れ、第1の部材と接触して基板上に形成された、第1の部材より 高い濃度の第1の導電型のドーパントを含む第2の部材 を含む構造。 17.ゲートに隣接し、第1の部材をおおって配置されたスペーサを含み、第 1および第2の部材が、少なくともスペーサの1つの縁に沿って互いに接触して いることを特徴とする請求項16に記載の構造。 18.第1および第2の部材がガラス部材であることを特徴とする請求項16 または17に記載の構造。 19.スペーサが窒化シリコンを含むことを特徴とする請求項18に記載の構 造。 20.基板から絶縁されたゲートを形成する段階と、 ゲートの対向する側面上にスペーサを形成する段階と、 ゲート、スペーサおよび基板に接触させてドープされた層を付着させる段階と 、 ドープされた層からドーパントをドライビングさせて、ソースおよびドレイン の主要領域と、スペーサの下に延びるより軽くドープされたソースおよびドレイ ンの先端領域を形成する段階 を含むことを特徴とする電界効果トランジスタの形成方法。 21.単一のマスキング段階で、nチャネルおよびpチャネル・トランジスタ をドーピングするプロセスにおいて、 第1および第2のゲートを含む基板を、第1の導電性ドーパントを有する第1 の層でおおう段階と、 第2のゲート上の第1の層および隣接する領域を単一のマスキング段階で除去 する段階と、 基板、第1および第2のゲート、第1の層を、第2の導電性ドーパントを有す る第2の層でおおう段階と、 第1および第2の層からドーパントを基板にドライビングさせる段階 を含むことを特徴とするプロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/498,028 US5976939A (en) | 1995-07-03 | 1995-07-03 | Low damage doping technique for self-aligned source and drain regions |
US08/498,028 | 1995-07-03 | ||
PCT/US1996/011184 WO1997002594A1 (en) | 1995-07-03 | 1996-07-01 | Low damage source and drain doping technique |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11509042A true JPH11509042A (ja) | 1999-08-03 |
Family
ID=23979326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9505275A Pending JPH11509042A (ja) | 1995-07-03 | 1996-07-01 | 自己整合性ソースおよびドレイン領域の低損傷ドーピング技術 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5976939A (ja) |
EP (1) | EP0838085A4 (ja) |
JP (1) | JPH11509042A (ja) |
KR (1) | KR100381769B1 (ja) |
AU (1) | AU6406796A (ja) |
CA (1) | CA2225926A1 (ja) |
TW (1) | TW306047B (ja) |
WO (1) | WO1997002594A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0853815A4 (en) * | 1995-10-04 | 1999-10-27 | Intel Corp | DOPE GLASS SOURCE AND DRAIN REGION FORMATION |
JP3107157B2 (ja) * | 1998-04-20 | 2000-11-06 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6232165B1 (en) * | 1998-12-09 | 2001-05-15 | Winbond Electronics Corporation | Buried guard rings and method for forming the same |
US6133131A (en) * | 1999-04-19 | 2000-10-17 | United Microelectronics Corp. | Method of forming a gate spacer on a semiconductor wafer |
JP2001127271A (ja) * | 1999-10-29 | 2001-05-11 | Nec Corp | 半導体製造装置の製造方法 |
US6329273B1 (en) * | 1999-10-29 | 2001-12-11 | Advanced Micro Devices, Inc. | Solid-source doping for source/drain to eliminate implant damage |
US6265274B1 (en) * | 1999-11-01 | 2001-07-24 | United Microelectronics Corp. | Method of a metal oxide semiconductor on a semiconductor wafer |
KR20010066122A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체 소자의 폴리사이드 듀얼 게이트 형성 방법 |
US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6506650B1 (en) * | 2001-04-27 | 2003-01-14 | Advanced Micro Devices, Inc. | Method of fabrication based on solid-phase epitaxy for a MOSFET transistor with a controlled dopant profile |
AU2002349881A1 (en) | 2001-09-21 | 2003-04-01 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
WO2003028106A2 (en) | 2001-09-24 | 2003-04-03 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
US6730556B2 (en) * | 2001-12-12 | 2004-05-04 | Texas Instruments Incorporated | Complementary transistors with controlled drain extension overlap |
US6849528B2 (en) * | 2001-12-12 | 2005-02-01 | Texas Instruments Incorporated | Fabrication of ultra shallow junctions from a solid source with fluorine implantation |
US6891266B2 (en) * | 2002-02-14 | 2005-05-10 | Mia-Com | RF transition for an area array package |
WO2003105206A1 (en) | 2002-06-10 | 2003-12-18 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
US6686247B1 (en) * | 2002-08-22 | 2004-02-03 | Intel Corporation | Self-aligned contacts to gates |
US6911695B2 (en) * | 2002-09-19 | 2005-06-28 | Intel Corporation | Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain |
CN100383935C (zh) * | 2002-11-22 | 2008-04-23 | 南亚科技股份有限公司 | 源极/漏极元件的制造方法 |
US7122408B2 (en) * | 2003-06-16 | 2006-10-17 | Micron Technology, Inc. | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
KR100672679B1 (ko) * | 2004-12-30 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 |
US7271044B2 (en) * | 2005-07-21 | 2007-09-18 | International Business Machines Corporation | CMOS (complementary metal oxide semiconductor) technology |
US7648871B2 (en) * | 2005-10-21 | 2010-01-19 | International Business Machines Corporation | Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same |
EP2072971A1 (en) | 2007-12-17 | 2009-06-24 | Services Pétroliers Schlumberger | Variable throat venturi flow meter |
US8796124B2 (en) | 2011-10-25 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping method in 3D semiconductor device |
US8574995B2 (en) | 2011-11-10 | 2013-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain doping method in 3D devices |
US9455368B2 (en) * | 2014-07-03 | 2016-09-27 | Varian Semiconductor Equipment Associates, Inc. | Method of forming an interdigitated back contact solar cell |
CN109216273A (zh) | 2017-07-06 | 2019-01-15 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3095564B2 (ja) * | 1992-05-29 | 2000-10-03 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
JPS5946107B2 (ja) * | 1975-06-04 | 1984-11-10 | 株式会社日立製作所 | Mis型半導体装置の製造法 |
JPS54147789A (en) * | 1978-05-11 | 1979-11-19 | Matsushita Electric Ind Co Ltd | Semiconductor divice and its manufacture |
JPS57141966A (en) * | 1981-02-26 | 1982-09-02 | Seiko Epson Corp | Manufacture of semiconductor device |
JPS61279129A (ja) * | 1985-06-04 | 1986-12-09 | Nec Corp | 半導体装置の拡散領域形成方法 |
JPS63169047A (ja) * | 1987-01-06 | 1988-07-13 | Yamaguchi Nippon Denki Kk | 半導体装置 |
JPS63302518A (ja) * | 1987-06-02 | 1988-12-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH01123417A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH01207932A (ja) * | 1988-02-16 | 1989-08-21 | Fuji Electric Co Ltd | 半導体装置 |
US5079180A (en) * | 1988-12-22 | 1992-01-07 | Texas Instruments Incorporated | Method of fabricating a raised source/drain transistor |
DE4013929C2 (de) * | 1989-05-02 | 1995-12-07 | Toshiba Kawasaki Kk | Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens |
US5234850A (en) * | 1990-09-04 | 1993-08-10 | Industrial Technology Research Institute | Method of fabricating a nitride capped MOSFET for integrated circuits |
US5518945A (en) * | 1995-05-05 | 1996-05-21 | International Business Machines Corporation | Method of making a diffused lightly doped drain device with built in etch stop |
US5504031A (en) * | 1995-07-03 | 1996-04-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets |
-
1995
- 1995-07-03 US US08/498,028 patent/US5976939A/en not_active Expired - Lifetime
-
1996
- 1996-07-01 CA CA002225926A patent/CA2225926A1/en not_active Abandoned
- 1996-07-01 AU AU64067/96A patent/AU6406796A/en not_active Abandoned
- 1996-07-01 WO PCT/US1996/011184 patent/WO1997002594A1/en active IP Right Grant
- 1996-07-01 JP JP9505275A patent/JPH11509042A/ja active Pending
- 1996-07-01 EP EP96923594A patent/EP0838085A4/en not_active Withdrawn
- 1996-07-01 KR KR10-1998-0700002A patent/KR100381769B1/ko not_active IP Right Cessation
- 1996-07-19 TW TW085108829A patent/TW306047B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR19990028704A (ko) | 1999-04-15 |
EP0838085A1 (en) | 1998-04-29 |
TW306047B (ja) | 1997-05-21 |
US5976939A (en) | 1999-11-02 |
AU6406796A (en) | 1997-02-05 |
WO1997002594A1 (en) | 1997-01-23 |
CA2225926A1 (en) | 1997-01-23 |
EP0838085A4 (en) | 1998-10-28 |
KR100381769B1 (ko) | 2003-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11509042A (ja) | 自己整合性ソースおよびドレイン領域の低損傷ドーピング技術 | |
US6891228B2 (en) | CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture | |
US6372559B1 (en) | Method for self-aligned vertical double-gate MOSFET | |
US6221709B1 (en) | Method of fabricating a CMOS integrated circuit device with LDD N-channel transistor and non-LDD P-channel transistor | |
WO1997002594A9 (en) | Low damage source and drain doping technique | |
JP2735041B2 (ja) | 半導体装置およびその製造方法 | |
JPH1126597A (ja) | 半導体装置の製造方法 | |
WO1998008253A1 (en) | Dual gate oxide thickness integrated circuit and process for making same | |
JPH07226513A (ja) | Mosトランジスタの製造方法 | |
US6734109B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
US5116778A (en) | Dopant sources for cmos device | |
JPH09107042A (ja) | 半導体装置の製造方法 | |
JP2002506579A (ja) | 側部誘電体絶縁型半導体装置の形成方法およびこの方法により製造されるmos半導体装置 | |
JPH0645343A (ja) | ボロシリケイトガラススペーサを有する半導体装置及びその製造方法 | |
JPH09102552A (ja) | ドープされた二酸化シリコン膜からの拡散によるpmosトランジスタの製造方法 | |
JP2000058668A (ja) | デュアルゲートcmos型半導体装置およびその製造方法 | |
JP2001504639A (ja) | ドーピング処理ガラスによるソース/ドレーンの形成 | |
KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
US6284608B1 (en) | Method for making accumulation mode N-channel SOI | |
US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
JPH08306923A (ja) | 半導体素子のトランジスター製造方法 | |
JP2001127291A (ja) | 半導体装置及びその製造方法 | |
JP2001501037A (ja) | 固体ドーパント源から形成されるソース領域およびドレイン領域用の酸化物の遮蔽 | |
JPH04254371A (ja) | 半導体装置の製造方法 | |
JPH03222435A (ja) | 半導体装置の製造方法 |