JPH11340862A - 受信機 - Google Patents
受信機Info
- Publication number
- JPH11340862A JPH11340862A JP10144849A JP14484998A JPH11340862A JP H11340862 A JPH11340862 A JP H11340862A JP 10144849 A JP10144849 A JP 10144849A JP 14484998 A JP14484998 A JP 14484998A JP H11340862 A JPH11340862 A JP H11340862A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- local oscillation
- control unit
- oscillation output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1203—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier being a single transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1293—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having means for achieving a desired tuning characteristic, e.g. linearising the frequency characteristic across the tuning voltage range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 最適かつ高速にＶＣＯを選択する受信機を提
供することである。 【解決手段】 受信制御部３１は、各ＶＣＯ１1 〜ＶＣ
Ｏ１3 を動作させた後、基準分周比Ｎtyp を可変分周器
２１に設定する。受信制御部３１は、各ＶＣＯ１ 1 〜１
3 が動作中に、ＰＬＬ回路２がロックするか否かを、そ
の時入力されるＬに基づいて判断する。そして、受信制
御部３１は、この判断結果に基づいて第１のテーブルＴ
ＡS にパターンデータを作成する。メモリ３２内には、
第２のテーブルＴＡR が予め格納されている。この第２
のテーブルＴＡR には、各パターン毎に最適なＶＣＯ１
が書き込まれている。受信制御部３１は、第２のテーブ
ルＴＡR を参照して、作成されたパターンデータに対応
する最適なＶＣＯ１を決定する。
供することである。 【解決手段】 受信制御部３１は、各ＶＣＯ１1 〜ＶＣ
Ｏ１3 を動作させた後、基準分周比Ｎtyp を可変分周器
２１に設定する。受信制御部３１は、各ＶＣＯ１ 1 〜１
3 が動作中に、ＰＬＬ回路２がロックするか否かを、そ
の時入力されるＬに基づいて判断する。そして、受信制
御部３１は、この判断結果に基づいて第１のテーブルＴ
ＡS にパターンデータを作成する。メモリ３２内には、
第２のテーブルＴＡR が予め格納されている。この第２
のテーブルＴＡR には、各パターン毎に最適なＶＣＯ１
が書き込まれている。受信制御部３１は、第２のテーブ
ルＴＡR を参照して、作成されたパターンデータに対応
する最適なＶＣＯ１を決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、受信機に関し、よ
り特定的には、アンテナから入力した信号をダウンコン
バートした後に復調する受信機に関する。
り特定的には、アンテナから入力した信号をダウンコン
バートした後に復調する受信機に関する。
【０００２】
【従来の技術】従来より受信機は、外部から入力された
信号Ｓを、中間周波数帯（以下、ＩＦ帯と称す）の信号
にダウンコンバートする場合がある。ダウンコンバート
は、受信機内部のミキサにおいて、入力信号Ｓ（周波数
ｆS ）が、局部発振出力ＶO （周波数ｆO ）と混合され
ることにより実現される。局部発振出力ＶO は、従来、
図１１に示すような回路構成の電圧制御発振器（Voltag
e Controlled Oscillator,以下、ＶＣＯと略記する）に
より生成されていた。図１１のＶＣＯは、ディスクリー
ト部品で構成されており、ＳＡＷ(SurfaceAcoustic Wav
e；表面弾性波) 共振器１１１及び可変容量ダイオード
１１２等を備えている。なお、図１１には、ＳＡＷ共振
器１１１の等価回路が示されている。可変容量ダイオー
ド１１２は、ＳＡＷ共振器１１１に並列に接続される。
この可変容量ダイオード１１２の容量が調整され、さら
に所定の制御電圧ＶC がＶＣＯに印加されることによ
り、当該ＶＣＯは周波数可変の局部発振出力ＶO を生成
する。
信号Ｓを、中間周波数帯（以下、ＩＦ帯と称す）の信号
にダウンコンバートする場合がある。ダウンコンバート
は、受信機内部のミキサにおいて、入力信号Ｓ（周波数
ｆS ）が、局部発振出力ＶO （周波数ｆO ）と混合され
ることにより実現される。局部発振出力ＶO は、従来、
図１１に示すような回路構成の電圧制御発振器（Voltag
e Controlled Oscillator,以下、ＶＣＯと略記する）に
より生成されていた。図１１のＶＣＯは、ディスクリー
ト部品で構成されており、ＳＡＷ(SurfaceAcoustic Wav
e；表面弾性波) 共振器１１１及び可変容量ダイオード
１１２等を備えている。なお、図１１には、ＳＡＷ共振
器１１１の等価回路が示されている。可変容量ダイオー
ド１１２は、ＳＡＷ共振器１１１に並列に接続される。
この可変容量ダイオード１１２の容量が調整され、さら
に所定の制御電圧ＶC がＶＣＯに印加されることによ
り、当該ＶＣＯは周波数可変の局部発振出力ＶO を生成
する。
【０００３】図１１のＶＣＯは、ＳＡＷ共振器１１１が
高価かつ大型であること、及びその周辺回路がディスク
リート部品で構成されることから、小型化すること及び
低コストで構成することが難しく、しかも実装のために
ノウハウを要求する。このような背景から、ＶＣＯはＩ
Ｃ（集積回路）化されつつある。ＩＣ化されたＶＣＯの
回路図を図１２に示す。このＶＣＯは、図１１のＶＣＯ
と比較すると、ＩＣ化されている点、及びＳＡＷ共振器
１１１をＬＣ発振器１２１により代用している点で異な
る。
高価かつ大型であること、及びその周辺回路がディスク
リート部品で構成されることから、小型化すること及び
低コストで構成することが難しく、しかも実装のために
ノウハウを要求する。このような背景から、ＶＣＯはＩ
Ｃ（集積回路）化されつつある。ＩＣ化されたＶＣＯの
回路図を図１２に示す。このＶＣＯは、図１１のＶＣＯ
と比較すると、ＩＣ化されている点、及びＳＡＷ共振器
１１１をＬＣ発振器１２１により代用している点で異な
る。
【０００４】
【発明が解決しようとする課題】ところで、図１２のＶ
ＣＯを含むＩＣが、一定条件下で大量に製造されたとす
る。この各ＶＣＯについて、制御電圧ＶC に対する局部
発振出力ＶO の周波数ｆ O の特性（以下、ｆO −ＶC 特
性と称す）を測定する。このｆO −ＶC 特性曲線は、線
形領域と飽和領域とを有している。また、各ｆO −ＶC
特性曲線は、ＶＣＯの設計目標を中心として、一定の偏
差をもってばらつく（図１３の矢印参照）。以下、この
ようなばらつきを製造ばらつきと称する。製造ばらつき
により、ｆ O −ＶC 特性曲線の飽和領域が受信帯域Ｂに
入ってしまう場合がある。その結果、受信機は、入力信
号Ｓを正確にダウンコンバートできなくなる。ゆえに、
同一条件で製造された各ＶＣＯが製造ばらつきを有さな
いことが理想的であるが、現実には難しい。ここで、受
信帯域Ｂとは、このＶＣＯを含んでいる受信機が受信し
なければならない周波数帯域であって、上記信号Ｓが送
信されてくる周波数帯域でもある。
ＣＯを含むＩＣが、一定条件下で大量に製造されたとす
る。この各ＶＣＯについて、制御電圧ＶC に対する局部
発振出力ＶO の周波数ｆ O の特性（以下、ｆO −ＶC 特
性と称す）を測定する。このｆO −ＶC 特性曲線は、線
形領域と飽和領域とを有している。また、各ｆO −ＶC
特性曲線は、ＶＣＯの設計目標を中心として、一定の偏
差をもってばらつく（図１３の矢印参照）。以下、この
ようなばらつきを製造ばらつきと称する。製造ばらつき
により、ｆ O −ＶC 特性曲線の飽和領域が受信帯域Ｂに
入ってしまう場合がある。その結果、受信機は、入力信
号Ｓを正確にダウンコンバートできなくなる。ゆえに、
同一条件で製造された各ＶＣＯが製造ばらつきを有さな
いことが理想的であるが、現実には難しい。ここで、受
信帯域Ｂとは、このＶＣＯを含んでいる受信機が受信し
なければならない周波数帯域であって、上記信号Ｓが送
信されてくる周波数帯域でもある。
【０００５】そのため、以下の方法が検討されつつあ
る。ＩＣ内には互いにｆO −ＶC 特性の異なる複数のＶ
ＣＯが集積される。この複数のＶＣＯは、同レベルの制
御電圧ＶC が印加された時、互いに異なる周波数ｆO の
局部発振出力ＶO を生成する。このような各ＶＣＯの周
辺にはＶＣＯ制御部が配置される。ＶＣＯ制御部は、選
択処理を行って、複数のＶＣＯの内、ｆO −ＶC 特性の
線形領域が受信帯域Ｂを確実にカバーするようなＶＣＯ
を１個選択しなければならない。さらに、この選択処理
は、高速であることが好ましい。
る。ＩＣ内には互いにｆO −ＶC 特性の異なる複数のＶ
ＣＯが集積される。この複数のＶＣＯは、同レベルの制
御電圧ＶC が印加された時、互いに異なる周波数ｆO の
局部発振出力ＶO を生成する。このような各ＶＣＯの周
辺にはＶＣＯ制御部が配置される。ＶＣＯ制御部は、選
択処理を行って、複数のＶＣＯの内、ｆO −ＶC 特性の
線形領域が受信帯域Ｂを確実にカバーするようなＶＣＯ
を１個選択しなければならない。さらに、この選択処理
は、高速であることが好ましい。
【０００６】それ故に、本発明は、最適かつ高速に適切
なＶＣＯを選択する受信機を提供することを目的とす
る。
なＶＣＯを選択する受信機を提供することを目的とす
る。
【０００７】
【課題を解決するための手段および発明の効果】第１の
発明は、アンテナから入力した信号をダウンコンバート
した後に復調する受信機であって、それぞれに共通の制
御電圧が与えられ、それぞれが当該制御電圧に応じて異
なる周波数の局部発振出力を生成する複数の電圧制御発
振器（以下、ＶＣＯと称す）と、各ＶＣＯからフィード
バックされる局部発振出力、及び基準周波数を有するリ
ファレンス信号に基づいて制御電圧を生成するＰＬＬ回
路と、アンテナからの入力信号と、ＶＣＯからの局部発
振出力とを周波数混合してダウンコンバートを行うミキ
サと、予め実行されるテストモードでは各ＶＣＯをテス
トし、アンテナからの入力信号を受信する受信モードで
はＶＣＯの切換制御を行うＶＣＯ制御部とを備え、ＶＣ
Ｏ制御部は、テストモードのとき、ＶＣＯを順次的に切
り換えて動作させながら各ＶＣＯからの局部発振出力に
よってＰＬＬ回路がロックするか否かを検出し、当該検
出した結果に基づいて適切なＶＣＯを決定し、ＶＣＯ制
御部は、受信モードのとき、テストモードで決定したＶ
ＣＯを選択的に能動化して、その局部発振出力をミキサ
部に与えることを特徴とする。
発明は、アンテナから入力した信号をダウンコンバート
した後に復調する受信機であって、それぞれに共通の制
御電圧が与えられ、それぞれが当該制御電圧に応じて異
なる周波数の局部発振出力を生成する複数の電圧制御発
振器（以下、ＶＣＯと称す）と、各ＶＣＯからフィード
バックされる局部発振出力、及び基準周波数を有するリ
ファレンス信号に基づいて制御電圧を生成するＰＬＬ回
路と、アンテナからの入力信号と、ＶＣＯからの局部発
振出力とを周波数混合してダウンコンバートを行うミキ
サと、予め実行されるテストモードでは各ＶＣＯをテス
トし、アンテナからの入力信号を受信する受信モードで
はＶＣＯの切換制御を行うＶＣＯ制御部とを備え、ＶＣ
Ｏ制御部は、テストモードのとき、ＶＣＯを順次的に切
り換えて動作させながら各ＶＣＯからの局部発振出力に
よってＰＬＬ回路がロックするか否かを検出し、当該検
出した結果に基づいて適切なＶＣＯを決定し、ＶＣＯ制
御部は、受信モードのとき、テストモードで決定したＶ
ＣＯを選択的に能動化して、その局部発振出力をミキサ
部に与えることを特徴とする。
【０００８】第１の発明では、テストモードにおいて、
受信モードで使用するための適切なＶＣＯが選択され
る。このテストモードにおいて、ＶＣＯ制御部は、ＶＣ
Ｏを順次的に切り換えて動作させながら、ＰＬＬ回路が
各ＶＣＯからの局部発振出力によってロックするか否か
に関する検出結果に基づいて最適なＶＣＯを決定する。
したがって、受信モードのとき、ミキサは、ＰＬＬ回路
が確実にロックするＶＣＯからの局部発振出力を用いて
ダウンコンバートを行う。これによって、第１の発明に
係る受信機は、複数のＶＣＯの内、上記ダウンコンバー
トに適するＶＣＯを選択できる。
受信モードで使用するための適切なＶＣＯが選択され
る。このテストモードにおいて、ＶＣＯ制御部は、ＶＣ
Ｏを順次的に切り換えて動作させながら、ＰＬＬ回路が
各ＶＣＯからの局部発振出力によってロックするか否か
に関する検出結果に基づいて最適なＶＣＯを決定する。
したがって、受信モードのとき、ミキサは、ＰＬＬ回路
が確実にロックするＶＣＯからの局部発振出力を用いて
ダウンコンバートを行う。これによって、第１の発明に
係る受信機は、複数のＶＣＯの内、上記ダウンコンバー
トに適するＶＣＯを選択できる。
【０００９】第２の発明は、第１の発明において、前記
ＶＣＯ制御部は、前記テストモードのとき、検出した結
果をパターンデータとして第１のテーブルに保持し、予
め想定されたパターン毎に最適なＶＣＯが書き込まれた
第２のテーブルを参照して、前記第１のテーブルに保持
されたパターンデータに対応する最適なＶＣＯを決定す
ることを特徴とする。
ＶＣＯ制御部は、前記テストモードのとき、検出した結
果をパターンデータとして第１のテーブルに保持し、予
め想定されたパターン毎に最適なＶＣＯが書き込まれた
第２のテーブルを参照して、前記第１のテーブルに保持
されたパターンデータに対応する最適なＶＣＯを決定す
ることを特徴とする。
【００１０】第２の発明では、ＶＣＯ制御部は、第１の
テーブルに保持されたパターンデータに対応する最適な
ＶＣＯを第２のテーブルを参照して決定する。第２のテ
ーブルに、想定されるパターン及びそれに対応する最適
なＶＣＯが予め書き込まれている。これによって、第２
の発明に係る受信機は、検出結果に対応した最適なＶＣ
Ｏを選択できる。
テーブルに保持されたパターンデータに対応する最適な
ＶＣＯを第２のテーブルを参照して決定する。第２のテ
ーブルに、想定されるパターン及びそれに対応する最適
なＶＣＯが予め書き込まれている。これによって、第２
の発明に係る受信機は、検出結果に対応した最適なＶＣ
Ｏを選択できる。
【００１１】第３の発明は、第１又は第２の発明におい
て、前記第２のテーブルは、各前記ＶＣＯの製造ばらつ
きに基づいて構成されることを特徴とする。
て、前記第２のテーブルは、各前記ＶＣＯの製造ばらつ
きに基づいて構成されることを特徴とする。
【００１２】第３の発明によれば、第２のテーブルが上
記製造ばらつきに基づいて構成される。これによって、
第３の発明に係る受信機は、各ＶＣＯの製造ばらつきに
関係なく最適なＶＣＯを選択できる。
記製造ばらつきに基づいて構成される。これによって、
第３の発明に係る受信機は、各ＶＣＯの製造ばらつきに
関係なく最適なＶＣＯを選択できる。
【００１３】第４の発明は、アンテナから入力した信号
をダウンコンバートした後に復調する受信機であって、
それぞれに共通の制御電圧が与えられ、それぞれが当該
制御電圧に応じて異なる周波数の局部発振出力を生成す
る複数の電圧制御発振器（以下、ＶＣＯと称す）と、各
前記ＶＣＯからフィードバックされる局部発振出力、及
び基準周波数を有するリファレンス信号に基づいて前記
制御電圧を生成するＰＬＬ回路と、前記アンテナからの
入力信号と、前記ＶＣＯからの局部発振出力とを周波数
混合して前記ダウンコンバートを行うミキサと、予め実
行されるテストモードでは各前記ＶＣＯをテストし、前
記アンテナからの入力信号を受信する受信モードでは前
記ＶＣＯの切換制御を行うＶＣＯ制御部とを備え、前記
ＶＣＯ制御部は、前記テストモードのとき、前記ＶＣＯ
を順次的に切り換えて動作させながら、各ＶＣＯからの
局部発振出力によってロックするＰＬＬ回路を検出し、
検出したＰＬＬ回路が生成している制御電圧の値が所定
の範囲内である場合には、当該制御電圧が与えられてい
るＶＣＯを適切なＶＣＯとして決定し、前記ＶＣＯ制御
部は、前記受信モードのとき、前記テストモードで決定
したＶＣＯを選択的に能動化して、その局部発振出力を
前記ミキサ部に与えることを特徴とする。
をダウンコンバートした後に復調する受信機であって、
それぞれに共通の制御電圧が与えられ、それぞれが当該
制御電圧に応じて異なる周波数の局部発振出力を生成す
る複数の電圧制御発振器（以下、ＶＣＯと称す）と、各
前記ＶＣＯからフィードバックされる局部発振出力、及
び基準周波数を有するリファレンス信号に基づいて前記
制御電圧を生成するＰＬＬ回路と、前記アンテナからの
入力信号と、前記ＶＣＯからの局部発振出力とを周波数
混合して前記ダウンコンバートを行うミキサと、予め実
行されるテストモードでは各前記ＶＣＯをテストし、前
記アンテナからの入力信号を受信する受信モードでは前
記ＶＣＯの切換制御を行うＶＣＯ制御部とを備え、前記
ＶＣＯ制御部は、前記テストモードのとき、前記ＶＣＯ
を順次的に切り換えて動作させながら、各ＶＣＯからの
局部発振出力によってロックするＰＬＬ回路を検出し、
検出したＰＬＬ回路が生成している制御電圧の値が所定
の範囲内である場合には、当該制御電圧が与えられてい
るＶＣＯを適切なＶＣＯとして決定し、前記ＶＣＯ制御
部は、前記受信モードのとき、前記テストモードで決定
したＶＣＯを選択的に能動化して、その局部発振出力を
前記ミキサ部に与えることを特徴とする。
【００１４】第４の発明では、テストモードにおいて、
受信モードで使用するための最適なＶＣＯが選択され
る。このテストモードにおいて、ＶＣＯ制御部は、ＶＣ
Ｏを順次的に切り換えて動作させながら、ＰＬＬ回路が
各ＶＣＯからの局部発振出力によってロックするか否か
に関する検出結果、及びその局部発振出力によりＰＬＬ
回路が生成する制御電圧値が所定の範囲内であるかに基
づいて最適なＶＣＯを決定する。ＶＣＯ制御部は、この
２個の条件を満たすＶＣＯを検出すると直ちに、それを
適切なＶＣＯと決定する。そのため、ＶＣＯ制御部は、
すべてのＶＣＯを動作させない場合がある。これによっ
て、第４の発明に係る受信機は、第１の発明に係る受信
機よりも高速にテストモードを実行して、受信モードに
移行することができる。また、受信モードのとき、ミキ
サは、ＰＬＬ回路が確実にロックしＶＣＯからの局部発
振出力を用いてダウンコンバートを行う。これによっ
て、第４の発明に係る受信機は、複数のＶＣＯの内、上
記ダウンコンバートに適するＶＣＯを選択できる。
受信モードで使用するための最適なＶＣＯが選択され
る。このテストモードにおいて、ＶＣＯ制御部は、ＶＣ
Ｏを順次的に切り換えて動作させながら、ＰＬＬ回路が
各ＶＣＯからの局部発振出力によってロックするか否か
に関する検出結果、及びその局部発振出力によりＰＬＬ
回路が生成する制御電圧値が所定の範囲内であるかに基
づいて最適なＶＣＯを決定する。ＶＣＯ制御部は、この
２個の条件を満たすＶＣＯを検出すると直ちに、それを
適切なＶＣＯと決定する。そのため、ＶＣＯ制御部は、
すべてのＶＣＯを動作させない場合がある。これによっ
て、第４の発明に係る受信機は、第１の発明に係る受信
機よりも高速にテストモードを実行して、受信モードに
移行することができる。また、受信モードのとき、ミキ
サは、ＰＬＬ回路が確実にロックしＶＣＯからの局部発
振出力を用いてダウンコンバートを行う。これによっ
て、第４の発明に係る受信機は、複数のＶＣＯの内、上
記ダウンコンバートに適するＶＣＯを選択できる。
【００１５】第５の発明は、第４の発明において、前記
所定の範囲は、各ＶＣＯが同一周波数の局部発振出力を
生成する場合に与えられる制御電圧の値を１つだけ含む
ように、予め定められていることを特徴とする。
所定の範囲は、各ＶＣＯが同一周波数の局部発振出力を
生成する場合に与えられる制御電圧の値を１つだけ含む
ように、予め定められていることを特徴とする。
【００１６】第５の発明では、制御部は、上記所定の範
囲に基づいて最適なＶＣＯを決定するので、最適なＶＣ
Ｏのみを選択できるようになる。
囲に基づいて最適なＶＣＯを決定するので、最適なＶＣ
Ｏのみを選択できるようになる。
【００１７】第６の発明は、第１〜第５のいずれかの発
明において、前記ＰＬＬ回路は、前記ＶＣＯ制御部が設
定する所定の分周比で、前記フィードバックされた局部
発振出力を分周する可変分周器を含んでおり、当該分周
された局部発振出力、及び前記リファレンス信号に基づ
いて制御電圧を生成し、前記ＶＣＯ制御部は、前記テス
トモードのとき、前記所定の分周比として、前記入力信
号が含まれる帯域内の周波数を有する局部発振出力を各
ＶＣＯが生成するような基準分周比を設定することを特
徴とする。
明において、前記ＰＬＬ回路は、前記ＶＣＯ制御部が設
定する所定の分周比で、前記フィードバックされた局部
発振出力を分周する可変分周器を含んでおり、当該分周
された局部発振出力、及び前記リファレンス信号に基づ
いて制御電圧を生成し、前記ＶＣＯ制御部は、前記テス
トモードのとき、前記所定の分周比として、前記入力信
号が含まれる帯域内の周波数を有する局部発振出力を各
ＶＣＯが生成するような基準分周比を設定することを特
徴とする。
【００１８】第６の発明によれば、可変分周器には上記
のような基準分周比が設定されるので、ＰＬＬ回路を入
力信号に応じてロックさせることができる。
のような基準分周比が設定されるので、ＰＬＬ回路を入
力信号に応じてロックさせることができる。
【００１９】第７の発明は、第６の発明において、前記
基準分周比は、各ＶＣＯが前記帯域の中心周波数を有す
る局部発振出力を生成するような分周比であることを特
徴とする。第７の発明では、基準分周比は、上述からも
明らかなように、上記帯域の中心周波数、つまり平均値
である。そのため、ＰＬＬ回度は、最も高速にロックで
きる。これによって、受信機は、テストモードを短時間
で実行できる。
基準分周比は、各ＶＣＯが前記帯域の中心周波数を有す
る局部発振出力を生成するような分周比であることを特
徴とする。第７の発明では、基準分周比は、上述からも
明らかなように、上記帯域の中心周波数、つまり平均値
である。そのため、ＰＬＬ回度は、最も高速にロックで
きる。これによって、受信機は、テストモードを短時間
で実行できる。
【００２０】第８の発明は、第１〜第７の発明におい
て、前記ＶＣＯ制御部は、前回のテストモードのときに
決定したＶＣＯを記憶し、前記ＶＣＯ制御部は、再度テ
ストモードを実行するとき、前記記憶されたＶＣＯを優
先的にテストして、前記ＰＬＬ回路が当該ＶＣＯからの
局部発振出力によりロックする場合に、当該ＶＣＯが最
適であると再度決定することを特徴とする。第８の発明
によれば、ＶＣＯ制御部は、テストモードを再実行する
際に、優先的にテストされたＶＣＯが最適であると再決
定された場合には、受信モードに遷移することとなる。
これによって、テストモードから受信モードへ遷移する
ための時間を短くできる。
て、前記ＶＣＯ制御部は、前回のテストモードのときに
決定したＶＣＯを記憶し、前記ＶＣＯ制御部は、再度テ
ストモードを実行するとき、前記記憶されたＶＣＯを優
先的にテストして、前記ＰＬＬ回路が当該ＶＣＯからの
局部発振出力によりロックする場合に、当該ＶＣＯが最
適であると再度決定することを特徴とする。第８の発明
によれば、ＶＣＯ制御部は、テストモードを再実行する
際に、優先的にテストされたＶＣＯが最適であると再決
定された場合には、受信モードに遷移することとなる。
これによって、テストモードから受信モードへ遷移する
ための時間を短くできる。
【００２１】第９の発明は、第１〜第８のいずれかの発
明において、前記ＰＬＬ回路及び各前記ＶＣＯが同一回
路に集積されることを特徴とする。第９の発明によれ
ば、上記のような集積回路化により、受信機を小型化及
び低コスト化できる。さらに、ディスクリート部品の場
合と異なり、受信機を製造する場合に、実装に関するノ
ウハウが要求されない。
明において、前記ＰＬＬ回路及び各前記ＶＣＯが同一回
路に集積されることを特徴とする。第９の発明によれ
ば、上記のような集積回路化により、受信機を小型化及
び低コスト化できる。さらに、ディスクリート部品の場
合と異なり、受信機を製造する場合に、実装に関するノ
ウハウが要求されない。
【００２２】
【発明の実施の形態】図１は、本発明の第１〜第４の実
施形態に係る受信機の構成を示すブロック図である。図
１において、受信機は、制御対象のなる複数（図示は３
個）のＶＣＯ１1 〜１3 と、ＰＬＬ(Phase Locked Loo
p)回路２と、マイクロコンピュータ（以下、「マイコ
ン」と略記する）３と、ＶＣＯ切換回路４と、バッファ
アンプ５と、アンテナ６と、プリアンプ７と、ミキサ８
とを備えている。好ましくは、ＶＣＯ１1 〜１3 と、Ｐ
ＬＬ回路２と、ＶＣＯ切換回路４と、バッファアンプ５
と、プリアンプ７と、ミキサ８とは、ＩＣ内に集積され
る。
施形態に係る受信機の構成を示すブロック図である。図
１において、受信機は、制御対象のなる複数（図示は３
個）のＶＣＯ１1 〜１3 と、ＰＬＬ(Phase Locked Loo
p)回路２と、マイクロコンピュータ（以下、「マイコ
ン」と略記する）３と、ＶＣＯ切換回路４と、バッファ
アンプ５と、アンテナ６と、プリアンプ７と、ミキサ８
とを備えている。好ましくは、ＶＣＯ１1 〜１3 と、Ｐ
ＬＬ回路２と、ＶＣＯ切換回路４と、バッファアンプ５
と、プリアンプ７と、ミキサ８とは、ＩＣ内に集積され
る。
【００２３】ＰＬＬ回路２は、可変分周器２１と、基準
周波数発生器２２と、位相比較器２３と、ロック検出器
２４と、低域通過フィルタ（図示は「ＬＰＦ」(Low Pas
s Filter)）２５とを含んでいる。マイコン３は、受信
制御部３１と、メモリ３２と、ＡＤ変換部３３とを含ん
でいる。このマイコン３と上記ＶＣＯ切換装置４とが、
請求項のＶＣＯ選択部を構成する。
周波数発生器２２と、位相比較器２３と、ロック検出器
２４と、低域通過フィルタ（図示は「ＬＰＦ」(Low Pas
s Filter)）２５とを含んでいる。マイコン３は、受信
制御部３１と、メモリ３２と、ＡＤ変換部３３とを含ん
でいる。このマイコン３と上記ＶＣＯ切換装置４とが、
請求項のＶＣＯ選択部を構成する。
【００２４】次に、ＶＣＯ１1 〜１3 のｆO −ＶC 特性
（前述）について、図２を参照して説明する。図２のグ
ラフでは、横軸が局部発振出力の周波数ｆ0 を示し、縦
軸が制御電圧ＶC を示している。受信帯域Ｂは、この受
信機の受信周波数帯域であり、外部から当該受信機に送
信されてくる信号Ｓが含まれる周波数帯域でもある。よ
り具体的には、信号Ｓが例えばＬバンド(1.45〜1.49[GH
z]) であれば、受信帯域Ｂは概ね 1.45〜1.49[GHz]とな
る。中心周波数ＦVCは、受信帯域Ｂの中心である。最低
周波数ＦVMINは、受信帯域Ｂの最低周波数であり、最高
周波数ＦVMAXは、その最高周波数である。このとき、Ｖ
ＣＯ１1 〜１3 は、以下のような設計目標下で設計され
る。ＶＣＯ１2 は、ＰＬＬ回路２から制御電圧ＶCCを印
加された時に、中心周波数ＦVCの局部発振出力ＶO2を生
成するように設計される。また、ＶＣＯ１2 は、制御電
圧ＶC1又はＶC2を印加された時に、最低周波数ＦVMIN又
は最高周波数ＦVMAXの局部発振出力ＶO2を生成するよう
に設計される。さらに、ＶＣＯ１2 は、一般的に、製造
ばらつきを考慮して、その発振周波数帯域が受信帯域Ｂ
の概ね２倍以上になるように設計される。好ましくは、
ＶＣＯ１2 の発振周波数帯域は、概ねＦVC−Ｂ〜ＦVC＋
Ｂとなる。ＶＣＯ１2 は、制御電圧ＶCMIN及びＶCMAXを
印加された時に、中心周波数ＦVC−Ｂ及びＦVC＋Ｂの局
部発振出力ＶO2を生成するように設計される。従って、
ＶＣＯ１2 のｆ0 −ＶC 特性は、図中の一点鎖線で示す
ようになる。また、ＶＣＯ１2 の発振周波数帯域では、
ｆO −ＶC 特性曲線は線形であり、それ以外の帯域では
非線形（又は飽和領域）である。
（前述）について、図２を参照して説明する。図２のグ
ラフでは、横軸が局部発振出力の周波数ｆ0 を示し、縦
軸が制御電圧ＶC を示している。受信帯域Ｂは、この受
信機の受信周波数帯域であり、外部から当該受信機に送
信されてくる信号Ｓが含まれる周波数帯域でもある。よ
り具体的には、信号Ｓが例えばＬバンド(1.45〜1.49[GH
z]) であれば、受信帯域Ｂは概ね 1.45〜1.49[GHz]とな
る。中心周波数ＦVCは、受信帯域Ｂの中心である。最低
周波数ＦVMINは、受信帯域Ｂの最低周波数であり、最高
周波数ＦVMAXは、その最高周波数である。このとき、Ｖ
ＣＯ１1 〜１3 は、以下のような設計目標下で設計され
る。ＶＣＯ１2 は、ＰＬＬ回路２から制御電圧ＶCCを印
加された時に、中心周波数ＦVCの局部発振出力ＶO2を生
成するように設計される。また、ＶＣＯ１2 は、制御電
圧ＶC1又はＶC2を印加された時に、最低周波数ＦVMIN又
は最高周波数ＦVMAXの局部発振出力ＶO2を生成するよう
に設計される。さらに、ＶＣＯ１2 は、一般的に、製造
ばらつきを考慮して、その発振周波数帯域が受信帯域Ｂ
の概ね２倍以上になるように設計される。好ましくは、
ＶＣＯ１2 の発振周波数帯域は、概ねＦVC−Ｂ〜ＦVC＋
Ｂとなる。ＶＣＯ１2 は、制御電圧ＶCMIN及びＶCMAXを
印加された時に、中心周波数ＦVC−Ｂ及びＦVC＋Ｂの局
部発振出力ＶO2を生成するように設計される。従って、
ＶＣＯ１2 のｆ0 −ＶC 特性は、図中の一点鎖線で示す
ようになる。また、ＶＣＯ１2 の発振周波数帯域では、
ｆO −ＶC 特性曲線は線形であり、それ以外の帯域では
非線形（又は飽和領域）である。
【００２５】ＶＣＯ１1 及びＶＣＯ１3 は、ＶＣＯ１2
のｆO −ＶC 特性を基準に設計される。具体的には、上
記信号ＳがＬバンド（前述）の場合、ＶＣＯ１1 及び１
3 は、図２に示すように、ＶＣＯ１2 のｆO −ＶC 特性
と比較すると、その低周波数側及び高周波数側に約Ｂ／
２だけシフトしたｆO −ＶC 特性を有するように設計さ
れる。ＶＣＯ１1 の及びＶＣＯ１3 のｆO −ＶC 特性曲
線は、図２の点線及び二点鎖線で示される。これらのｆ
O −ＶC 特性曲線もまた線形領域と飽和領域とを有す
る。ＶＣＯ１1 〜ＶＣＯ１3 は以上のように設計され
る。
のｆO −ＶC 特性を基準に設計される。具体的には、上
記信号ＳがＬバンド（前述）の場合、ＶＣＯ１1 及び１
3 は、図２に示すように、ＶＣＯ１2 のｆO −ＶC 特性
と比較すると、その低周波数側及び高周波数側に約Ｂ／
２だけシフトしたｆO −ＶC 特性を有するように設計さ
れる。ＶＣＯ１1 の及びＶＣＯ１3 のｆO −ＶC 特性曲
線は、図２の点線及び二点鎖線で示される。これらのｆ
O −ＶC 特性曲線もまた線形領域と飽和領域とを有す
る。ＶＣＯ１1 〜ＶＣＯ１3 は以上のように設計され
る。
【００２６】また、図２を参照すれば、各ＶＣＯ１1 〜
１3 は、ＶCMIN＜ＶC ＜ＶCMAXの範囲内で制御電圧ＶC
が一定であれば、互いに異なる周波数ｆVO1 〜ｆVO3 を
発振することが分かる。また、各ｆO −ＶC 特性曲線
は、製造ばらつきにより、上述のような設計目標に対し
て、矢印Ａ又は矢印Ｂの方向に全体的にシフトする場合
がある。さらに、各ＶＣＯにはＶＣＯ番号が付される。
このＶＣＯ番号は、複数のＶＣＯ１毎で重複しないよう
に予め付されており、個々のＶＣＯ１を識別するための
番号である。本説明では、ＶＣＯ１1 〜１3 にはＶＣＯ
番号「１」〜「３」が付されている。
１3 は、ＶCMIN＜ＶC ＜ＶCMAXの範囲内で制御電圧ＶC
が一定であれば、互いに異なる周波数ｆVO1 〜ｆVO3 を
発振することが分かる。また、各ｆO −ＶC 特性曲線
は、製造ばらつきにより、上述のような設計目標に対し
て、矢印Ａ又は矢印Ｂの方向に全体的にシフトする場合
がある。さらに、各ＶＣＯにはＶＣＯ番号が付される。
このＶＣＯ番号は、複数のＶＣＯ１毎で重複しないよう
に予め付されており、個々のＶＣＯ１を識別するための
番号である。本説明では、ＶＣＯ１1 〜１3 にはＶＣＯ
番号「１」〜「３」が付されている。
【００２７】図３は、第１の実施形態に係る受信機が実
行するテストモードの手順を示すフローチャートであ
る。この手順を実現するためのプログラムは、マイコン
３内のＲＯＭ（図示せず）等に予め格納されている。な
お、後で説明する図６、図８及び図１０のフローチャー
トには、第２、第３及び第４の実施形態に係るテストモ
ードの手順が示されている。これらの手順を実現するた
めのプログラムもまた、同様にＲＯＭ等に予め格納され
ていることを、ここで注釈しておく。
行するテストモードの手順を示すフローチャートであ
る。この手順を実現するためのプログラムは、マイコン
３内のＲＯＭ（図示せず）等に予め格納されている。な
お、後で説明する図６、図８及び図１０のフローチャー
トには、第２、第３及び第４の実施形態に係るテストモ
ードの手順が示されている。これらの手順を実現するた
めのプログラムもまた、同様にＲＯＭ等に予め格納され
ていることを、ここで注釈しておく。
【００２８】以下、図１〜図３に基づいて、本受信機の
動作を説明する。なお、第１及び第３の実施形態の受信
機はＡＤ変換器３３を使用しないことを注釈しておく。
動作を説明する。なお、第１及び第３の実施形態の受信
機はＡＤ変換器３３を使用しないことを注釈しておく。
【００２９】受信制御部３１は、受信機の電源投入直後
にテストモードを開始し、ＶＣＯ番号「ｎ」を初期値
「１」に設定し（ステップＳ３０１）、テスト対象とな
るＶＣＯ１1 を選択する。次に、受信制御部３１は、Ｓ
ｅｌという信号を送出して（ステップＳ３０２）、選択
されたＶＣＯ１をＶＣＯ切換回路４に通知する。Ｓｅｌ
は３種類ある。Ｓｅｌ1 、Ｓｅｌ2 及びＳｅｌ3 は、Ｖ
ＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１3 が選択されたこと
を通知する信号である。現時点では、Ｓｅｌ1 が送出さ
れる。ＶＣＯ切換回路４は、入力されたＳｅｌの種類に
基づいて、選択されたＶＣＯ１を認識し（ステップＳ３
０３）、テスト対象のＶＣＯ１を動作させるための信号
であるＶB を出力する（ステップＳ３０４，Ｓ３１１又
はＳ３１３）。ＶB もまた３種類ある。ＶB1、ＶB2及び
ＶB3は、ＶＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１ 3 を動作
させるための信号である。現時点は、ＶＣＯ切換回路４
は、ＶＣＯ１1が選択されたと認識するので、ＶB1を送
出する（ステップＳ３０４）。その結果、現時点では、
ＶＣＯ１1 が動作し（ステップＳ３０５）、ＶＣＯ１2
及びＶＣＯ１3 は動作しない。
にテストモードを開始し、ＶＣＯ番号「ｎ」を初期値
「１」に設定し（ステップＳ３０１）、テスト対象とな
るＶＣＯ１1 を選択する。次に、受信制御部３１は、Ｓ
ｅｌという信号を送出して（ステップＳ３０２）、選択
されたＶＣＯ１をＶＣＯ切換回路４に通知する。Ｓｅｌ
は３種類ある。Ｓｅｌ1 、Ｓｅｌ2 及びＳｅｌ3 は、Ｖ
ＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１3 が選択されたこと
を通知する信号である。現時点では、Ｓｅｌ1 が送出さ
れる。ＶＣＯ切換回路４は、入力されたＳｅｌの種類に
基づいて、選択されたＶＣＯ１を認識し（ステップＳ３
０３）、テスト対象のＶＣＯ１を動作させるための信号
であるＶB を出力する（ステップＳ３０４，Ｓ３１１又
はＳ３１３）。ＶB もまた３種類ある。ＶB1、ＶB2及び
ＶB3は、ＶＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１ 3 を動作
させるための信号である。現時点は、ＶＣＯ切換回路４
は、ＶＣＯ１1が選択されたと認識するので、ＶB1を送
出する（ステップＳ３０４）。その結果、現時点では、
ＶＣＯ１1 が動作し（ステップＳ３０５）、ＶＣＯ１2
及びＶＣＯ１3 は動作しない。
【００３０】受信制御部３１は、ステップＳ３０２でＳ
ｅｌを送出し、いずれかのＶＣＯ１が動作し始めた後、
Ｎtyp という信号を送出して（ステップＳ３０６）、可
変分周器２１の分周比を設定する。Ｎtyp は、ＰＬＬ回
路２が高速にロックできることを考慮して、好ましく
は、各ＶＣＯ１1 〜１3 が中心周波数ＦVCの局部発振出
力ＶO1〜ＶO3を生成するような分周比を設定するための
信号である。なお、上述のＮtyp は、上記のように限ら
れる訳ではなく、各ＶＣＯ１1 〜１3 が、受信帯域Ｂ内
の、つまりＦVMIN〜ＦVMAXのいずれかの周波数を有する
局部発振出力ＶO1〜ＶO3を生成するような分周比を設定
するための信号でもよい。
ｅｌを送出し、いずれかのＶＣＯ１が動作し始めた後、
Ｎtyp という信号を送出して（ステップＳ３０６）、可
変分周器２１の分周比を設定する。Ｎtyp は、ＰＬＬ回
路２が高速にロックできることを考慮して、好ましく
は、各ＶＣＯ１1 〜１3 が中心周波数ＦVCの局部発振出
力ＶO1〜ＶO3を生成するような分周比を設定するための
信号である。なお、上述のＮtyp は、上記のように限ら
れる訳ではなく、各ＶＣＯ１1 〜１3 が、受信帯域Ｂ内
の、つまりＦVMIN〜ＦVMAXのいずれかの周波数を有する
局部発振出力ＶO1〜ＶO3を生成するような分周比を設定
するための信号でもよい。
【００３１】ところで、ＰＬＬ回路２は、Ｎtyp が可変
分周器２１に設定され、かついずれかのＶＣＯ１が動作
を開始すると、動作を開始する。具体的には、可変分周
器２１は、現在動作中のＶＣＯ１が生成した局部発振出
力ＶO が入力される。可変分周器２１は、入力された局
部発振出力ＶO を分周比Ｎtyp で分周する。基準周波数
発生器２２は、所定の基準周波数を有するリファレンス
信号ＲＳ（周波数ｆREF ）を出力する。この分周された
局部発振出力ＶO及びリファレンス信号ＲＳは共に、位
相比較器２３及びロック検出器２４に入力される。位相
比較器２３は、入力された局部発振出力ＶO 及びリファ
レンス信号ＲＳの位相を比較して、その比較結果をＬＰ
Ｆ２５に出力する。ＬＰＦ２５は、低域通過フィルタリ
ングにより、入力された比較結果に基づいて、局部発振
出力ＶO 及びリファレンス信号ＲＳの瞬時位相差を示す
信号を直流の制御信号ＶC として生成し、現在動作中の
ＶＣＯ１に出力する。ＰＬＬ回路２は、この制御信号Ｖ
C によって、ＶＣＯ１の発振周波数ｆVOを制御し、当該
発振周波数ｆVOが周波数ｆREF に一致するように追跡す
る。このように追跡することを、本願明細書では、「Ｐ
ＬＬ回路２がロックする」と称している。このロックの
ためには、ＶCがＶCMIN＜ＶC ＜ＶCMAX…（１）という
条件式を満たさなければならない。この追跡の過程で
は、現在動作中のＶＣＯ１が生成する局部発振出力ＶO
は可変分周器２にフィードバックされる。
分周器２１に設定され、かついずれかのＶＣＯ１が動作
を開始すると、動作を開始する。具体的には、可変分周
器２１は、現在動作中のＶＣＯ１が生成した局部発振出
力ＶO が入力される。可変分周器２１は、入力された局
部発振出力ＶO を分周比Ｎtyp で分周する。基準周波数
発生器２２は、所定の基準周波数を有するリファレンス
信号ＲＳ（周波数ｆREF ）を出力する。この分周された
局部発振出力ＶO及びリファレンス信号ＲＳは共に、位
相比較器２３及びロック検出器２４に入力される。位相
比較器２３は、入力された局部発振出力ＶO 及びリファ
レンス信号ＲＳの位相を比較して、その比較結果をＬＰ
Ｆ２５に出力する。ＬＰＦ２５は、低域通過フィルタリ
ングにより、入力された比較結果に基づいて、局部発振
出力ＶO 及びリファレンス信号ＲＳの瞬時位相差を示す
信号を直流の制御信号ＶC として生成し、現在動作中の
ＶＣＯ１に出力する。ＰＬＬ回路２は、この制御信号Ｖ
C によって、ＶＣＯ１の発振周波数ｆVOを制御し、当該
発振周波数ｆVOが周波数ｆREF に一致するように追跡す
る。このように追跡することを、本願明細書では、「Ｐ
ＬＬ回路２がロックする」と称している。このロックの
ためには、ＶCがＶCMIN＜ＶC ＜ＶCMAX…（１）という
条件式を満たさなければならない。この追跡の過程で
は、現在動作中のＶＣＯ１が生成する局部発振出力ＶO
は可変分周器２にフィードバックされる。
【００３２】ところで、ロック検出器２４もまた、入力
された局部発振出力ＶO 及び信号ｆ REF の位相を比較す
る。比較結果は、制御電圧ＶC と相関する電圧レベルを
有している。ロック検出器２４は、比較結果の電圧レベ
ルが上記条件式（１）を満たしているか否かを判断し
て、判断結果を受信制御部３１に通知するための信号で
あるＬを生成する。Ｌは２種類ある。ロック検出器２４
は、条件式（１）を満たしている場合、ＰＬＬ回路２が
ロックすることを示す信号Ｌ1 を生成し受信制御部３１
に出力する。一方、ロック検出器２４は、電圧レベルが
条件式（１）を満たさない場合、それがロックしないこ
とを示す信号Ｌ2 を生成し受信制御部３１に出力する。
された局部発振出力ＶO 及び信号ｆ REF の位相を比較す
る。比較結果は、制御電圧ＶC と相関する電圧レベルを
有している。ロック検出器２４は、比較結果の電圧レベ
ルが上記条件式（１）を満たしているか否かを判断し
て、判断結果を受信制御部３１に通知するための信号で
あるＬを生成する。Ｌは２種類ある。ロック検出器２４
は、条件式（１）を満たしている場合、ＰＬＬ回路２が
ロックすることを示す信号Ｌ1 を生成し受信制御部３１
に出力する。一方、ロック検出器２４は、電圧レベルが
条件式（１）を満たさない場合、それがロックしないこ
とを示す信号Ｌ2 を生成し受信制御部３１に出力する。
【００３３】受信制御部３１は、以上説明した信号Ｌを
入力されると、その内容に従って、ＰＬＬ回路２が、動
作中のＶＣＯ１でロックするか否かを判断し（ステップ
Ｓ３０７）、判断結果をステータスとして、図４に示す
第１のテーブルＴＡS に書き込む（ステップＳ３０
８）。図４の第１のテーブルＴＡS はメモリ３２に予め
準備されている。第１のテーブルＴＡS には、ＶＣＯ１
毎にステータスが書き込まれるように構成されている。
例えば、ＶＣＯ１1 が選択されている時に、ＰＬＬ回路
２がロックする場合、第１のテーブルＴＡS において該
当するフィールドに「１」が書き込まれる。逆に、ロッ
クしない場合には、そのフィールドに「０」が書き込ま
れる。受信制御部３１は、次に、ｎ＝ｎMAX か否かを判
断する（ステップＳ３０９）。ここで、ｎMAX はＶＣＯ
番号「ｎ」の最大値であり、本実施形態では「３」であ
る。受信制御部３１は、ｎ≠ｎMAX の場合、テスト対象
のＶＣＯ１がまだ残っているとしてステップＳ３１０に
進む。逆に、受信制御部３１は、ｎ＝ｎMAX の場合、テ
スト対象のＶＣＯ１が残っていないとして、ステップＳ
３１５に進む。
入力されると、その内容に従って、ＰＬＬ回路２が、動
作中のＶＣＯ１でロックするか否かを判断し（ステップ
Ｓ３０７）、判断結果をステータスとして、図４に示す
第１のテーブルＴＡS に書き込む（ステップＳ３０
８）。図４の第１のテーブルＴＡS はメモリ３２に予め
準備されている。第１のテーブルＴＡS には、ＶＣＯ１
毎にステータスが書き込まれるように構成されている。
例えば、ＶＣＯ１1 が選択されている時に、ＰＬＬ回路
２がロックする場合、第１のテーブルＴＡS において該
当するフィールドに「１」が書き込まれる。逆に、ロッ
クしない場合には、そのフィールドに「０」が書き込ま
れる。受信制御部３１は、次に、ｎ＝ｎMAX か否かを判
断する（ステップＳ３０９）。ここで、ｎMAX はＶＣＯ
番号「ｎ」の最大値であり、本実施形態では「３」であ
る。受信制御部３１は、ｎ≠ｎMAX の場合、テスト対象
のＶＣＯ１がまだ残っているとしてステップＳ３１０に
進む。逆に、受信制御部３１は、ｎ＝ｎMAX の場合、テ
スト対象のＶＣＯ１が残っていないとして、ステップＳ
３１５に進む。
【００３４】受信制御部３１は、現在、ｎ＝「１」であ
るので、「ｎ」を「ｎ＋１」に更新し（ステップＳ３１
１）、次のＶＣＯ番号「２」が付されたＶＣＯ１2 を選
択する。この場合、図３のステップＳ３０２→Ｓ３０３
→Ｓ３１１→Ｓ３１２が順番に実行される。この処理過
程において、Ｓｅｌ2 及びＶB2が出力され（ステップＳ
３０２，Ｓ３１１）、その結果、ＶＣＯ１2 のみが動作
する（ステップＳ３１２）。次に、受信制御部３１は、
ステップＳ３０６〜Ｓ３０８を実行して、ＶＣＯ１2 の
ステータスを第１のテーブルＴＡS に書き込む（ステッ
プＳ３０８）。
るので、「ｎ」を「ｎ＋１」に更新し（ステップＳ３１
１）、次のＶＣＯ番号「２」が付されたＶＣＯ１2 を選
択する。この場合、図３のステップＳ３０２→Ｓ３０３
→Ｓ３１１→Ｓ３１２が順番に実行される。この処理過
程において、Ｓｅｌ2 及びＶB2が出力され（ステップＳ
３０２，Ｓ３１１）、その結果、ＶＣＯ１2 のみが動作
する（ステップＳ３１２）。次に、受信制御部３１は、
ステップＳ３０６〜Ｓ３０８を実行して、ＶＣＯ１2 の
ステータスを第１のテーブルＴＡS に書き込む（ステッ
プＳ３０８）。
【００３５】次に、受信制御部３１は、現在、ｎ＝２で
あるので、「ｎ」を「ｎ＋１」に更新した後（ステップ
Ｓ３１１）、ステップＳ３０２→Ｓ３０３→Ｓ３１３→
Ｓ３１４を順番に実行する。この過程ではＳｅｌ3 及び
ＶB3が出力され（ステップＳ３０２，Ｓ３１３）、その
結果、ＶＣＯ１3 のみが動作する（ステップＳ３１
４）。次に、受信制御部３１は、ステップＳ３０６〜Ｓ
３０８を実行して、ＶＣＯ１3 のステータスを第１のテ
ーブルＴＡS に書き込む（ステップＳ３０８）。次に、
受信制御部３１は、ステップＳ３０９を実行するが、現
在ｎ＝ｎMAX （＝３）であるので、ステップＳ３１５に
進む。以上のようにして、受信制御部３１は、上述した
所定の分周比Ｎtyp を可変分周器２１に設定して、ＰＬ
Ｌ回路２がロックするか否かをＶＣＯ１1 〜ＶＣＯ１3
について順番に判断していく。そして、受信制御部３１
は、判断結果に基づいて、第１のテーブルＴＡS に各Ｖ
ＣＯ１1 〜ＶＣＯ１3 のステータスを書き込んでいく。
その結果、第１のテーブルＴＡS 内には、３桁の２値情
報（「０」又は「１」）が作成される。この２値情報の
パターン、つまりパターンデータは、後述するように
『「１」，「１」，「１」』『「１」，「１」，
「０」』及び『「０」，「１」，「１」』のいずれかで
ある。なお、このパターンデータでは、左側の数値から
順番に、ＶＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１3 のステ
ータスを示している。
あるので、「ｎ」を「ｎ＋１」に更新した後（ステップ
Ｓ３１１）、ステップＳ３０２→Ｓ３０３→Ｓ３１３→
Ｓ３１４を順番に実行する。この過程ではＳｅｌ3 及び
ＶB3が出力され（ステップＳ３０２，Ｓ３１３）、その
結果、ＶＣＯ１3 のみが動作する（ステップＳ３１
４）。次に、受信制御部３１は、ステップＳ３０６〜Ｓ
３０８を実行して、ＶＣＯ１3 のステータスを第１のテ
ーブルＴＡS に書き込む（ステップＳ３０８）。次に、
受信制御部３１は、ステップＳ３０９を実行するが、現
在ｎ＝ｎMAX （＝３）であるので、ステップＳ３１５に
進む。以上のようにして、受信制御部３１は、上述した
所定の分周比Ｎtyp を可変分周器２１に設定して、ＰＬ
Ｌ回路２がロックするか否かをＶＣＯ１1 〜ＶＣＯ１3
について順番に判断していく。そして、受信制御部３１
は、判断結果に基づいて、第１のテーブルＴＡS に各Ｖ
ＣＯ１1 〜ＶＣＯ１3 のステータスを書き込んでいく。
その結果、第１のテーブルＴＡS 内には、３桁の２値情
報（「０」又は「１」）が作成される。この２値情報の
パターン、つまりパターンデータは、後述するように
『「１」，「１」，「１」』『「１」，「１」，
「０」』及び『「０」，「１」，「１」』のいずれかで
ある。なお、このパターンデータでは、左側の数値から
順番に、ＶＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１3 のステ
ータスを示している。
【００３６】ところで、メモリ３２には、さらに、図４
に示すような第２のテーブルＴＡRが予め準備されてい
る。第２のテーブルＴＡR には、各パターン及び最適な
ＶＣＯ１の組み合わせが、ケース毎に区別されて予め書
き込まれている。ケースには３種類ある。つまり、ケー
ス１のパターンは、『「１」，「１」，「１」』であ
る。同様に、ケース２では『「１」，「１」，「０」』
であり、ケース３では『「０」，「１」，「１」』であ
る。なお、これ以外のパターンは存在しない。なぜな
ら、図２に示すＶＣＯ１1 〜ＶＣＯ１3 の製造ばらつき
を考慮した場合、３本のｆ0 −ＶC 特性曲線は、高周波
数側又は低周波数側に所定の範囲内（ＦVCの数％程度）
でしかずれないからである（図２参照）。故に、例え
ば、ＶＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１3 の内、２本
のｆ0 −ＶC 特性曲線の飽和領域が同時に受信帯域Ｂ内
に入ることはない。従って、上述したパターン以外（例
えば、『「０」，「０」，「１」』）を考慮する必要は
ない。
に示すような第２のテーブルＴＡRが予め準備されてい
る。第２のテーブルＴＡR には、各パターン及び最適な
ＶＣＯ１の組み合わせが、ケース毎に区別されて予め書
き込まれている。ケースには３種類ある。つまり、ケー
ス１のパターンは、『「１」，「１」，「１」』であ
る。同様に、ケース２では『「１」，「１」，「０」』
であり、ケース３では『「０」，「１」，「１」』であ
る。なお、これ以外のパターンは存在しない。なぜな
ら、図２に示すＶＣＯ１1 〜ＶＣＯ１3 の製造ばらつき
を考慮した場合、３本のｆ0 −ＶC 特性曲線は、高周波
数側又は低周波数側に所定の範囲内（ＦVCの数％程度）
でしかずれないからである（図２参照）。故に、例え
ば、ＶＣＯ１1 、ＶＣＯ１2 及びＶＣＯ１3 の内、２本
のｆ0 −ＶC 特性曲線の飽和領域が同時に受信帯域Ｂ内
に入ることはない。従って、上述したパターン以外（例
えば、『「０」，「０」，「１」』）を考慮する必要は
ない。
【００３７】また、第２のテーブルＴＡR にはさらに、
受信機が外部からの信号Ｓに対してダウンコンバートを
行う際に使用すべき最適なＶＣＯ１がパターン毎に予め
書き込まれている。つまり、ケース１のパターンの場合
には、ＶＣＯ１2 が最適なＶＣＯ１となる。ケース１の
ようなパターンデータが得られる場合、ＰＬＬ回路２
は、全てのＶＣＯ１でロックする。各ＶＣＯ１のｆO −
ＶC 特性曲線は、図５（ａ−１）に示すように、設計目
標通りである。この場合、同図（ａ−１）を参照すれば
明らかなように、ＶＣＯ１2 のｆO −ＶC 特性曲線の線
形領域が最も確実に受信帯域Ｂをカバーするので、ＶＣ
Ｏ１2 が最適なＶＣＯ１となる（同図（ａ−２）のドッ
トを付した部分参照）。また、ケース２の場合には、Ｖ
ＣＯ１3 が最適なＶＣＯ１となる。ケース２のようなパ
ターンデータが得られる場合、ＰＬＬ回路２は、ＶＣＯ
１2 及びＶＣＯ１3 でロックする。この時、各ｆO −Ｖ
C 特性曲線は、製造ばらつきにより、図５（ａ−１）の
場合と比較して、同図（ｂ−１）に示すように低周波数
側に周波数Ｂだけ全体的にずれている。この場合、ＶＣ
Ｏ１3 のｆO −ＶC 特性曲線の線形領域が最も確実に受
信帯域Ｂをカバーするので、当該ＶＣＯ１3 が最適なＶ
ＣＯ１となる（同図（ｂ−２）のドットを付した部分参
照）。さらに、ケース３の場合には、ＶＣＯ１1 が最適
なＶＣＯ１となる。ケース３のようなパターンデータが
得られる場合、ＰＬＬ回路２は、ＶＣＯ１1 及びＶＣＯ
１2 でロックする。この時、各ｆO −ＶC 特性曲線は、
図５（ａ−１）の場合と比較して、同図（ｃ−１）に示
すように高周波数側に周波数Ｂだけ全体的にずれてい
る。この場合、ＶＣＯ１1 のｆO −ＶC 特性曲線の線形
領域が最も確実に受信帯域Ｂをカバーするので、当該Ｖ
ＣＯ１1 が最適なＶＣＯ１となる（同図（ｃ−２）のド
ットを付した部分参照）。
受信機が外部からの信号Ｓに対してダウンコンバートを
行う際に使用すべき最適なＶＣＯ１がパターン毎に予め
書き込まれている。つまり、ケース１のパターンの場合
には、ＶＣＯ１2 が最適なＶＣＯ１となる。ケース１の
ようなパターンデータが得られる場合、ＰＬＬ回路２
は、全てのＶＣＯ１でロックする。各ＶＣＯ１のｆO −
ＶC 特性曲線は、図５（ａ−１）に示すように、設計目
標通りである。この場合、同図（ａ−１）を参照すれば
明らかなように、ＶＣＯ１2 のｆO −ＶC 特性曲線の線
形領域が最も確実に受信帯域Ｂをカバーするので、ＶＣ
Ｏ１2 が最適なＶＣＯ１となる（同図（ａ−２）のドッ
トを付した部分参照）。また、ケース２の場合には、Ｖ
ＣＯ１3 が最適なＶＣＯ１となる。ケース２のようなパ
ターンデータが得られる場合、ＰＬＬ回路２は、ＶＣＯ
１2 及びＶＣＯ１3 でロックする。この時、各ｆO −Ｖ
C 特性曲線は、製造ばらつきにより、図５（ａ−１）の
場合と比較して、同図（ｂ−１）に示すように低周波数
側に周波数Ｂだけ全体的にずれている。この場合、ＶＣ
Ｏ１3 のｆO −ＶC 特性曲線の線形領域が最も確実に受
信帯域Ｂをカバーするので、当該ＶＣＯ１3 が最適なＶ
ＣＯ１となる（同図（ｂ−２）のドットを付した部分参
照）。さらに、ケース３の場合には、ＶＣＯ１1 が最適
なＶＣＯ１となる。ケース３のようなパターンデータが
得られる場合、ＰＬＬ回路２は、ＶＣＯ１1 及びＶＣＯ
１2 でロックする。この時、各ｆO −ＶC 特性曲線は、
図５（ａ−１）の場合と比較して、同図（ｃ−１）に示
すように高周波数側に周波数Ｂだけ全体的にずれてい
る。この場合、ＶＣＯ１1 のｆO −ＶC 特性曲線の線形
領域が最も確実に受信帯域Ｂをカバーするので、当該Ｖ
ＣＯ１1 が最適なＶＣＯ１となる（同図（ｃ−２）のド
ットを付した部分参照）。
【００３８】受信制御部３１は、ステップＳ３０９でｎ
＝ｎMAX と判断した後、第２のテーブルＴＡR を参照し
て、上記最適なＶＣＯ１を決定する（ステップＳ３１
５）。第１のテーブルＴＡS （図４参照）に作成された
パターンデータは、第２のテーブルＴＡR のケース１〜
ケース３のいずれかのパターンと一致する。受信制御部
３１は、第２のテーブルＴＡR から、作成したパターン
データと一致するケース及びそのケースに対応する最適
なＶＣＯ１を検索する。
＝ｎMAX と判断した後、第２のテーブルＴＡR を参照し
て、上記最適なＶＣＯ１を決定する（ステップＳ３１
５）。第１のテーブルＴＡS （図４参照）に作成された
パターンデータは、第２のテーブルＴＡR のケース１〜
ケース３のいずれかのパターンと一致する。受信制御部
３１は、第２のテーブルＴＡR から、作成したパターン
データと一致するケース及びそのケースに対応する最適
なＶＣＯ１を検索する。
【００３９】より具体的に、このステップ３１５での受
信制御部３１の動作について説明する。受信制御部３１
は、作成したパターンデータがケース１と一致した場
合、ＶＣＯ１2 を最適なＶＣＯ１として決定する（同図
（ａ−２）のドットを付した部分参照）。また、受信制
御部３１は、作成したパターンデータがケース２と一致
した場合、ＶＣＯ１3 を最適なＶＣＯ１として決定する
（同図（ｂ−２）のドットを付した部分参照）。さら
に、受信制御部３１は、作成したパターンデータがケー
ス３と一致した場合、ＶＣＯ１1 を最適なＶＣＯ１とし
て決定する（同図（ｃ−２）のドットを付した部分参
照）。
信制御部３１の動作について説明する。受信制御部３１
は、作成したパターンデータがケース１と一致した場
合、ＶＣＯ１2 を最適なＶＣＯ１として決定する（同図
（ａ−２）のドットを付した部分参照）。また、受信制
御部３１は、作成したパターンデータがケース２と一致
した場合、ＶＣＯ１3 を最適なＶＣＯ１として決定する
（同図（ｂ−２）のドットを付した部分参照）。さら
に、受信制御部３１は、作成したパターンデータがケー
ス３と一致した場合、ＶＣＯ１1 を最適なＶＣＯ１とし
て決定する（同図（ｃ−２）のドットを付した部分参
照）。
【００４０】次に、受信制御部３１は、ＳｅｌOPT を送
出して（ステップＳ３１６）、ステップＳ３１５で決定
された最適なＶＣＯ１をＶＣＯ切換回路４に通知する。
ＳｅｌOPT は、Ｓｅｌと同様に３種類ある。ＶＣＯ切換
回路４は、入力されたＳｅｌ OPT の種類を判断して、最
適なＶＣＯ１を認識する（ステップＳ３１７）。そし
て、ＶＣＯ切換回路４は、最適なＶＣＯ１を動作させる
ために、前述と同様のＶ B1、ＶB2又はＶB3を出力する
（ステップＳ３０４，Ｓ３１１又はＳ３１３）。その結
果、ＶＣＯ１1 が、ＶＣＯ１2 及びＶＣＯ１3 の内、決
定された最適なＶＣＯ１が動作する（ステップＳ３０
５，Ｓ３１２又はＳ３１４）。以上のようにして、受信
制御部３１はテストモードを終了する。
出して（ステップＳ３１６）、ステップＳ３１５で決定
された最適なＶＣＯ１をＶＣＯ切換回路４に通知する。
ＳｅｌOPT は、Ｓｅｌと同様に３種類ある。ＶＣＯ切換
回路４は、入力されたＳｅｌ OPT の種類を判断して、最
適なＶＣＯ１を認識する（ステップＳ３１７）。そし
て、ＶＣＯ切換回路４は、最適なＶＣＯ１を動作させる
ために、前述と同様のＶ B1、ＶB2又はＶB3を出力する
（ステップＳ３０４，Ｓ３１１又はＳ３１３）。その結
果、ＶＣＯ１1 が、ＶＣＯ１2 及びＶＣＯ１3 の内、決
定された最適なＶＣＯ１が動作する（ステップＳ３０
５，Ｓ３１２又はＳ３１４）。以上のようにして、受信
制御部３１はテストモードを終了する。
【００４１】以上のテストモードが終了すると、受信機
は受信モードを開始する。受信モードにおいては、外部
から送信されてくる所定の信号Ｓ（周波数ｆS ）がアン
テナに入力され、当該入力信号Ｓはプリアンプ７により
増幅される。この増幅された入力信号Ｓがミキサ６に入
力される。また、ミキサ６には、テストモードで決定さ
れた最適なＶＣＯ１からの局部発振出力ＶO （周波数ｆ
VO）も入力される。ミキサ６は、入力信号Ｓを局部発振
出力でダウンコンバートする。この受信モードにおいて
も、ＰＬＬ回路２は、上述と同様にして生成する制御信
号ＶC によって、決定されたＶＣＯ１の発振周波数ｆVO
を制御し、フィードバックされた後に可変分周器２１に
より分周された発振周波数ｆVOが周波数ｆREF に一致す
るように追跡する。
は受信モードを開始する。受信モードにおいては、外部
から送信されてくる所定の信号Ｓ（周波数ｆS ）がアン
テナに入力され、当該入力信号Ｓはプリアンプ７により
増幅される。この増幅された入力信号Ｓがミキサ６に入
力される。また、ミキサ６には、テストモードで決定さ
れた最適なＶＣＯ１からの局部発振出力ＶO （周波数ｆ
VO）も入力される。ミキサ６は、入力信号Ｓを局部発振
出力でダウンコンバートする。この受信モードにおいて
も、ＰＬＬ回路２は、上述と同様にして生成する制御信
号ＶC によって、決定されたＶＣＯ１の発振周波数ｆVO
を制御し、フィードバックされた後に可変分周器２１に
より分周された発振周波数ｆVOが周波数ｆREF に一致す
るように追跡する。
【００４２】以上の説明したように、第１の実施形態に
係る受信機によれば、受信制御部３１は、ＶＣＯ１毎
に、ステップＳ３０７で、ＰＬＬ回路２がロックするか
否かを判断する。受信制御部３１は、ステップＳ３０８
で、判断結果をステータスとして第１のテーブルＴＡS
（図４参照）に書き込む。そして、受信制御部３１は、
ステップＳ３１５で、第２のテーブルＴＡR 及び第１の
テーブルＴＡS を参照して、最適なＶＣＯ１を決定す
る。
係る受信機によれば、受信制御部３１は、ＶＣＯ１毎
に、ステップＳ３０７で、ＰＬＬ回路２がロックするか
否かを判断する。受信制御部３１は、ステップＳ３０８
で、判断結果をステータスとして第１のテーブルＴＡS
（図４参照）に書き込む。そして、受信制御部３１は、
ステップＳ３１５で、第２のテーブルＴＡR 及び第１の
テーブルＴＡS を参照して、最適なＶＣＯ１を決定す
る。
【００４３】次に、本発明の第２の実施形態に係る受信
機について説明する。本受信機の構成は、図１に示して
いるので、ここでは説明を省略する。図６は、第２の実
施形態に係る受信機が実行するテストモードの手順を示
すフローチャートである。なお、図６のフローチャート
は、図３のフローチャートと比較すると、部分的に同一
のステップを含んでいる。そのため、相当するステップ
には、同一のステップ番号を付し、その説明を省略す
る。以下、図１及び図６に基づいて、本受信機の動作を
説明する。
機について説明する。本受信機の構成は、図１に示して
いるので、ここでは説明を省略する。図６は、第２の実
施形態に係る受信機が実行するテストモードの手順を示
すフローチャートである。なお、図６のフローチャート
は、図３のフローチャートと比較すると、部分的に同一
のステップを含んでいる。そのため、相当するステップ
には、同一のステップ番号を付し、その説明を省略す
る。以下、図１及び図６に基づいて、本受信機の動作を
説明する。
【００４４】図６において、ステップＳ６０１よりも前
の手順については、図３のステップＳ３０７までと同様
である。ステップＳ３０７の終了時点で、受信制御部３
１はＰＬＬ回路２が、現在動作中のＶＣＯ１でロックす
るか否かを判断する（ステップＳ３０７）。受信制御部
３１は、ＰＬＬ回路２がロックしないと判断した場合
（ステップＳ６０１）、動作中のＶＣＯ１が最適なＶＣ
Ｏ１になり得ないとして、「ｎ」を「ｎ＋１」に更新し
（ステップＳ３１０）、次のＶＣＯ番号が付されたＶＣ
Ｏ１を選択し、ステップＳ３０２に進む。一方、受信制
御部３１は、ＰＬＬ回路２がロックすると判断した場合
（ステップＳ６０１）、ＡＤ変換部３３を動作させる。
その結果、ＬＰＦ２５から出力される制御電圧ＶC がＡ
Ｄ変換部３３に入力される。ＡＤ変換部３３は、制御電
圧ＶC に対してＡＤ変換を行って、当該制御電圧ＶC を
測定及び数値化し受信制御部３１に送出する。
の手順については、図３のステップＳ３０７までと同様
である。ステップＳ３０７の終了時点で、受信制御部３
１はＰＬＬ回路２が、現在動作中のＶＣＯ１でロックす
るか否かを判断する（ステップＳ３０７）。受信制御部
３１は、ＰＬＬ回路２がロックしないと判断した場合
（ステップＳ６０１）、動作中のＶＣＯ１が最適なＶＣ
Ｏ１になり得ないとして、「ｎ」を「ｎ＋１」に更新し
（ステップＳ３１０）、次のＶＣＯ番号が付されたＶＣ
Ｏ１を選択し、ステップＳ３０２に進む。一方、受信制
御部３１は、ＰＬＬ回路２がロックすると判断した場合
（ステップＳ６０１）、ＡＤ変換部３３を動作させる。
その結果、ＬＰＦ２５から出力される制御電圧ＶC がＡ
Ｄ変換部３３に入力される。ＡＤ変換部３３は、制御電
圧ＶC に対してＡＤ変換を行って、当該制御電圧ＶC を
測定及び数値化し受信制御部３１に送出する。
【００４５】次に、受信制御部３１は、入力された制御
電圧ＶC の数値が、ＶCA＜ＶC ＜Ｖ CB…（２）という条
件式を満たしているか否かを判断する（ステップＳ６０
３）。条件式（２）のＶCA及びＶCBを、図７を参照して
説明する。前述したように、Ｎtyp が可変分周器２１に
設定されると、各ＶＣＯ１は発振周波数ＦVCの局部発振
出力ＶO を生成する。しかし、このとき、各ＶＣＯ１に
印加される制御電圧Ｖ C は互いに異なり、ＶＣＯ１2 に
は制御電圧ＶCCが印加され、ＶＣＯ１1 には制御電圧Ｖ
C2が印加され、さらに、ＶＣＯ１3 には制御電圧ＶC1が
印加される。Ｖ CA＜ＶC ＜ＶCBは、ＰＬＬ回路２が必ず
ロックするＶCMIN＜ＶC ＜ＶCMAXよりも狭い範囲であっ
て、発振周波数ＦVCが一定の場合に、各ＶＣＯ１の制御
電圧ＶCを複数含まないような範囲である。このような
範囲を図示すると、図７（ａ）にようになる。つまり、
図７（ａ）において、ＶCA＜ＶC ＜ＶCBはドットを付し
た部分で表され、この範囲にはＶＣＯ１2 の制御電圧Ｖ
C しか含まれない。このようにしてＶCA及びＶCBは決定
される。さらに、このＶCA及びＶCBは、各ＶＣＯの製造
ばらつきも考慮される。
電圧ＶC の数値が、ＶCA＜ＶC ＜Ｖ CB…（２）という条
件式を満たしているか否かを判断する（ステップＳ６０
３）。条件式（２）のＶCA及びＶCBを、図７を参照して
説明する。前述したように、Ｎtyp が可変分周器２１に
設定されると、各ＶＣＯ１は発振周波数ＦVCの局部発振
出力ＶO を生成する。しかし、このとき、各ＶＣＯ１に
印加される制御電圧Ｖ C は互いに異なり、ＶＣＯ１2 に
は制御電圧ＶCCが印加され、ＶＣＯ１1 には制御電圧Ｖ
C2が印加され、さらに、ＶＣＯ１3 には制御電圧ＶC1が
印加される。Ｖ CA＜ＶC ＜ＶCBは、ＰＬＬ回路２が必ず
ロックするＶCMIN＜ＶC ＜ＶCMAXよりも狭い範囲であっ
て、発振周波数ＦVCが一定の場合に、各ＶＣＯ１の制御
電圧ＶCを複数含まないような範囲である。このような
範囲を図示すると、図７（ａ）にようになる。つまり、
図７（ａ）において、ＶCA＜ＶC ＜ＶCBはドットを付し
た部分で表され、この範囲にはＶＣＯ１2 の制御電圧Ｖ
C しか含まれない。このようにしてＶCA及びＶCBは決定
される。さらに、このＶCA及びＶCBは、各ＶＣＯの製造
ばらつきも考慮される。
【００４６】受信制御部３１は、ステップＳ６０３で、
上記数値が条件式（２）を満たさない場合、動作中のＶ
ＣＯ１が最適ではないとして、「ｎ」を「ｎ＋１」に更
新し（ステップＳ３１０）、次のＶＣＯ番号のＶＣＯ１
が最適であるか否かを判断するために、ステップＳ３０
２に進む。一方、受信制御部３１は、ステップＳ６０３
で、条件式（２）を満たす場合、現在動作中のＶＣＯ１
が最適であると決定する（ステップＳ６０４）。図５に
おいて、ステップＳ６０４よりも以降の手順について
は、図３のステップＳ３１６以降と同様である。
上記数値が条件式（２）を満たさない場合、動作中のＶ
ＣＯ１が最適ではないとして、「ｎ」を「ｎ＋１」に更
新し（ステップＳ３１０）、次のＶＣＯ番号のＶＣＯ１
が最適であるか否かを判断するために、ステップＳ３０
２に進む。一方、受信制御部３１は、ステップＳ６０３
で、条件式（２）を満たす場合、現在動作中のＶＣＯ１
が最適であると決定する（ステップＳ６０４）。図５に
おいて、ステップＳ６０４よりも以降の手順について
は、図３のステップＳ３１６以降と同様である。
【００４７】以上説明したテストモードによれば、各Ｖ
ＣＯ１が設計目標通りのｆO −ＶC特性を有している場
合、図７（ａ）を参照すれば明らかなように、ＶＣＯ１
2 が最適なＶＣＯ１として選択される。しかしながら、
各ＶＣＯ１のｆO −ＶC 特性が、製造ばらつきにより、
図７（ａ）と比較して、低周波数側に全体的にシフトし
た場合（図７（ｂ）参照）、ＶＣＯ１3 が最適なＶＣＯ
１として選択される場合がある。なお、各ＶＣＯ１のｆ
O −ＶC 特性が高周波数側にシフトした場合について
は、ＶＣＯ１1 が最適なＶＣＯ１として選択される場合
があることは、上述より明らかであるため、特段の図示
を省略していることを注釈しておく。
ＣＯ１が設計目標通りのｆO −ＶC特性を有している場
合、図７（ａ）を参照すれば明らかなように、ＶＣＯ１
2 が最適なＶＣＯ１として選択される。しかしながら、
各ＶＣＯ１のｆO −ＶC 特性が、製造ばらつきにより、
図７（ａ）と比較して、低周波数側に全体的にシフトし
た場合（図７（ｂ）参照）、ＶＣＯ１3 が最適なＶＣＯ
１として選択される場合がある。なお、各ＶＣＯ１のｆ
O −ＶC 特性が高周波数側にシフトした場合について
は、ＶＣＯ１1 が最適なＶＣＯ１として選択される場合
があることは、上述より明らかであるため、特段の図示
を省略していることを注釈しておく。
【００４８】以上の説明したように、第２の実施形態に
係る受信機によれば、第１の実施形態と同様に、最適な
ＶＣＯ１が決定される。また、第１の実施形態に係るも
のは、すべてのＶＣＯ１についてＰＬＬ回路２がロック
するか否かを判断した。しかし、本受信機では、各ＶＣ
Ｏ１について順番に、ＰＬＬ回路２がロックするか否か
が判断され、最適なＶＣＯ１が決定されると直ぐに、ミ
キサ８は、決定された最適なＶＣＯ１を用いて、信号Ｓ
に対するダウンコンバート処理を行うことができる。こ
れによって、テストモードの高速化を図ることができ
る。
係る受信機によれば、第１の実施形態と同様に、最適な
ＶＣＯ１が決定される。また、第１の実施形態に係るも
のは、すべてのＶＣＯ１についてＰＬＬ回路２がロック
するか否かを判断した。しかし、本受信機では、各ＶＣ
Ｏ１について順番に、ＰＬＬ回路２がロックするか否か
が判断され、最適なＶＣＯ１が決定されると直ぐに、ミ
キサ８は、決定された最適なＶＣＯ１を用いて、信号Ｓ
に対するダウンコンバート処理を行うことができる。こ
れによって、テストモードの高速化を図ることができ
る。
【００４９】次に、本発明の第３の実施形態に係る受信
機を説明する。本受信機の構成は、図１に示しているの
で、ここでは説明を省略する。図８は、第２の実施形態
に係る受信機が実行するテストモードの手順を示すフロ
ーチャートである。なお、図８のフローチャートは、図
３のフローチャートと比較すると、部分的に同一のステ
ップを含んでいる。そのため、相当するステップには、
同一のステップ番号を付し、その説明を省略する。以
下、図１及び図８に基づいて、本受信機の動作を説明す
る。
機を説明する。本受信機の構成は、図１に示しているの
で、ここでは説明を省略する。図８は、第２の実施形態
に係る受信機が実行するテストモードの手順を示すフロ
ーチャートである。なお、図８のフローチャートは、図
３のフローチャートと比較すると、部分的に同一のステ
ップを含んでいる。そのため、相当するステップには、
同一のステップ番号を付し、その説明を省略する。以
下、図１及び図８に基づいて、本受信機の動作を説明す
る。
【００５０】図８のステップＳ３１５については、図３
のステップＳ３１５と同様である。つまり、受信制御部
３１は、ステップＳ３０９でｎ＝ｎMAX と判断した後、
第１のテーブルＴＡS 及び第２のテーブルＴＡR を参照
して、上記最適なＶＣＯ１を決定する（ステップＳ３１
５）。次に、受信制御部３１は、ＳｅｌOPT を送出し
て、ステップＳ３１５で選択された最適なＶＣＯ１をＶ
ＣＯ切換回路４に通知すると共に、当該最適なＶＣＯ１
のＶＣＯ番号を「ｎOPT 」として、メモリ３２内に予め
準備されているフィールド１０１（図９参照）に書き込
む（ステップＳ８６）。このフィールド１０１には、
「１」、「２」又は「３」が書き込まれる。
のステップＳ３１５と同様である。つまり、受信制御部
３１は、ステップＳ３０９でｎ＝ｎMAX と判断した後、
第１のテーブルＴＡS 及び第２のテーブルＴＡR を参照
して、上記最適なＶＣＯ１を決定する（ステップＳ３１
５）。次に、受信制御部３１は、ＳｅｌOPT を送出し
て、ステップＳ３１５で選択された最適なＶＣＯ１をＶ
ＣＯ切換回路４に通知すると共に、当該最適なＶＣＯ１
のＶＣＯ番号を「ｎOPT 」として、メモリ３２内に予め
準備されているフィールド１０１（図９参照）に書き込
む（ステップＳ８６）。このフィールド１０１には、
「１」、「２」又は「３」が書き込まれる。
【００５１】以降、本受信機では、ステップＳ３１７→
Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３１１→Ｓ
３１２又はステップＳ３１７→Ｓ３１３→Ｓ３１４が順
番に実行された後、ステップＳ８４が実行される。この
時、受信制御部３１は、ステップＳ３０７の場合と同様
にして、最適なＶＣＯ１の動作時にＰＬＬ回路２がロッ
クするか否かを判断する（ステップＳ８４）。なお、受
信制御部３１は、ステップＳ３１５→Ｓ８６→Ｓ３１７
→Ｓ３０４→Ｓ３０５が順番に実行された場合等のよう
に、最適なＶＣＯ１を決定した直後に、このステップＳ
８４を実行した場合には、当然のことながら、ＰＬＬ回
路２はロックするので、テストモードを終了する。そし
て、受信機は受信モードを開始する。その後、受信機
は、必要に応じて電源を切られる。
Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３１１→Ｓ
３１２又はステップＳ３１７→Ｓ３１３→Ｓ３１４が順
番に実行された後、ステップＳ８４が実行される。この
時、受信制御部３１は、ステップＳ３０７の場合と同様
にして、最適なＶＣＯ１の動作時にＰＬＬ回路２がロッ
クするか否かを判断する（ステップＳ８４）。なお、受
信制御部３１は、ステップＳ３１５→Ｓ８６→Ｓ３１７
→Ｓ３０４→Ｓ３０５が順番に実行された場合等のよう
に、最適なＶＣＯ１を決定した直後に、このステップＳ
８４を実行した場合には、当然のことながら、ＰＬＬ回
路２はロックするので、テストモードを終了する。そし
て、受信機は受信モードを開始する。その後、受信機
は、必要に応じて電源を切られる。
【００５２】そして、受信機は、必要に応じて電源を再
投入される。受信制御部３１は、電源再投入直後にテス
トモードを開始し、まず最初に、メモリ３２内のフィー
ルド１０１から前回決定された最適なＶＣＯ１のＶＣＯ
番号「ｎOPT 」を取り出して、ＶＣＯ番号「ｎ」の初期
値として当該「ｎOPT 」に設定する（ステップＳ８
１）。次に、受信制御部３１は、ＳｅｌOPT を送出して
（ステップＳ８２）、ステップＳ８１で設定された前回
の最適なＶＣＯ１をＶＣＯ切換回路４に通知する。次
に、受信制御部３１は、Ｎtyp を送出して（ステップＳ
８３）、可変分周器２１の分周比を設定する。
投入される。受信制御部３１は、電源再投入直後にテス
トモードを開始し、まず最初に、メモリ３２内のフィー
ルド１０１から前回決定された最適なＶＣＯ１のＶＣＯ
番号「ｎOPT 」を取り出して、ＶＣＯ番号「ｎ」の初期
値として当該「ｎOPT 」に設定する（ステップＳ８
１）。次に、受信制御部３１は、ＳｅｌOPT を送出して
（ステップＳ８２）、ステップＳ８１で設定された前回
の最適なＶＣＯ１をＶＣＯ切換回路４に通知する。次
に、受信制御部３１は、Ｎtyp を送出して（ステップＳ
８３）、可変分周器２１の分周比を設定する。
【００５３】その後、本受信機では、フィールド１０１
に格納されていた「ｎOPT 」の値に応じて、ステップＳ
３１７→Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３
１１→Ｓ３１２又はステップＳ３１７→Ｓ３１３→Ｓ３
１４が順番に実行された後、受信制御部３１は、ＰＬＬ
回路２が前回の最適なＶＣＯ１の動作時にロックするか
否かを判断する（ステップＳ８４）。上述の場合と異な
り、前回の最適なＶＣＯ１を動作させた場合には、ＰＬ
Ｌ回路２が確実にロックするか否かは分からない。なぜ
なら、ＩＣの経年変化により回路定数が当初と比べて変
化する等の要因があるためである。ゆえに、このステッ
プＳ８４が必要となる。そして、受信制御部は、このス
テップＳ８４で、ＰＬＬ回路２がロックする場合にはそ
のままテストモードを終了する。
に格納されていた「ｎOPT 」の値に応じて、ステップＳ
３１７→Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３
１１→Ｓ３１２又はステップＳ３１７→Ｓ３１３→Ｓ３
１４が順番に実行された後、受信制御部３１は、ＰＬＬ
回路２が前回の最適なＶＣＯ１の動作時にロックするか
否かを判断する（ステップＳ８４）。上述の場合と異な
り、前回の最適なＶＣＯ１を動作させた場合には、ＰＬ
Ｌ回路２が確実にロックするか否かは分からない。なぜ
なら、ＩＣの経年変化により回路定数が当初と比べて変
化する等の要因があるためである。ゆえに、このステッ
プＳ８４が必要となる。そして、受信制御部は、このス
テップＳ８４で、ＰＬＬ回路２がロックする場合にはそ
のままテストモードを終了する。
【００５４】以上説明したように、本受信機によれば、
第１の実施形態と同様に、最適なＶＣＯ１が決定され
る。さらに、受信機の電源再投入時に、受信制御部３１
は、ＰＬＬ回路２が前回の最適なＶＣＯ１を動作させた
状態でロックすれば、そのまま継続して当該ＶＣＯ１を
用い続ける。このように、本受信機は、第１の実施形態
のような第１のテーブルＴＡS にステータスを書き込ん
だり、第１のテーブルＴＡS 及び第２のテーブルＴＡR
を比較して最適なＶＣＯ１を決定したりする等の処理を
実行しなくともよい場合がある。これによって、受信機
の電源投入から受信モードまでの時間を、第１の実施形
態と比較して減らすことができる。
第１の実施形態と同様に、最適なＶＣＯ１が決定され
る。さらに、受信機の電源再投入時に、受信制御部３１
は、ＰＬＬ回路２が前回の最適なＶＣＯ１を動作させた
状態でロックすれば、そのまま継続して当該ＶＣＯ１を
用い続ける。このように、本受信機は、第１の実施形態
のような第１のテーブルＴＡS にステータスを書き込ん
だり、第１のテーブルＴＡS 及び第２のテーブルＴＡR
を比較して最適なＶＣＯ１を決定したりする等の処理を
実行しなくともよい場合がある。これによって、受信機
の電源投入から受信モードまでの時間を、第１の実施形
態と比較して減らすことができる。
【００５５】ところで、受信制御部３１は、上記ステッ
プＳ８４で、ＰＬＬ回路２がロックしない場合には、第
１の実施形態と同様のテストモードを開始させる。しか
しながら、この時、フィールド１０１に格納されていた
「ｎOPT 」に相当する番号を付されたＶＣＯ１を再度動
作させ、ＰＬＬ回路２がロックするか否かを判断する必
要がない。そのため、受信制御部３１は、ステップＳ８
５を実行して、上記ＶＣＯ番号「ｎOPT 」を付されたＶ
ＣＯ１を今回動作させないようにしている。これによっ
て、テストモードの高速化を図っている。
プＳ８４で、ＰＬＬ回路２がロックしない場合には、第
１の実施形態と同様のテストモードを開始させる。しか
しながら、この時、フィールド１０１に格納されていた
「ｎOPT 」に相当する番号を付されたＶＣＯ１を再度動
作させ、ＰＬＬ回路２がロックするか否かを判断する必
要がない。そのため、受信制御部３１は、ステップＳ８
５を実行して、上記ＶＣＯ番号「ｎOPT 」を付されたＶ
ＣＯ１を今回動作させないようにしている。これによっ
て、テストモードの高速化を図っている。
【００５６】次に、本発明の第４の実施形態に係る受信
機を説明する。本受信機の構成は、図１に示しているの
で、ここでは説明を省略する。図１０は、第４の実施形
態に係る受信機が実行するテストモードの手順を示すフ
ローチャートである。なお、図１０のフローチャート
は、図６及び図８のフローチャートと比較すると、部分
的に同一のステップを含んでいる。そのため、相当する
ステップには、同一のステップ番号を付し、その説明を
簡素化する。以下、図１及び図１０に基づいて本受信機
の動作を説明する。
機を説明する。本受信機の構成は、図１に示しているの
で、ここでは説明を省略する。図１０は、第４の実施形
態に係る受信機が実行するテストモードの手順を示すフ
ローチャートである。なお、図１０のフローチャート
は、図６及び図８のフローチャートと比較すると、部分
的に同一のステップを含んでいる。そのため、相当する
ステップには、同一のステップ番号を付し、その説明を
簡素化する。以下、図１及び図１０に基づいて本受信機
の動作を説明する。
【００５７】図１０のステップＳ６０４については、図
６のステップＳ６０４と同様である。つまり、受信制御
部３１は、ＡＤ変換器３３から得られた制御電圧ＶC の
測定結果が前条件式（２）を満たすと、その時動作中の
ＶＣＯ１が最適であると決定する（ステップＳ６０
４）。次に、受信制御部３１は、第３の実施形態と同様
に、「ｎOPT 」をメモリ３２内のフィールド１０１（図
９参照）に書き込む（ステップＳ８６）。以降、本受信
機では、選択されたＶＣＯ１に応じて、ステップＳ３１
７→Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３１１
→Ｓ３１２又はステップＳ３１７→Ｓ３１３→Ｓ３１４
が順番に実行される。次に、受信制御部３１は、第３の
実施形態と同様に、ＰＬＬ回路２が、決定された最適な
ＶＣＯ１を動作させた状態でロックするか否かを確認的
に判断して（ステップＳ８４）、テストモードを終了す
る。そして、受信機は受信モードを開始する。その後、
受信機は必要に応じて電源を切られる。
６のステップＳ６０４と同様である。つまり、受信制御
部３１は、ＡＤ変換器３３から得られた制御電圧ＶC の
測定結果が前条件式（２）を満たすと、その時動作中の
ＶＣＯ１が最適であると決定する（ステップＳ６０
４）。次に、受信制御部３１は、第３の実施形態と同様
に、「ｎOPT 」をメモリ３２内のフィールド１０１（図
９参照）に書き込む（ステップＳ８６）。以降、本受信
機では、選択されたＶＣＯ１に応じて、ステップＳ３１
７→Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３１１
→Ｓ３１２又はステップＳ３１７→Ｓ３１３→Ｓ３１４
が順番に実行される。次に、受信制御部３１は、第３の
実施形態と同様に、ＰＬＬ回路２が、決定された最適な
ＶＣＯ１を動作させた状態でロックするか否かを確認的
に判断して（ステップＳ８４）、テストモードを終了す
る。そして、受信機は受信モードを開始する。その後、
受信機は必要に応じて電源を切られる。
【００５８】そして、受信機は、必要に応じて電源を再
投入される。受信制御部３１は、電源再投入直後、第３
の実施形態と同様に、ステップＳ８１〜Ｓ８３を実行す
る。その後、受信機では、フィールド１０１に格納され
ていた上記「ｎOPT 」の値に応じて、ステップＳ３１７
→Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３１１→
Ｓ３１２又はステップＳ３１７→Ｓ３１３→Ｓ３１４が
順番に実行される。次に。受信制御部３１は、第３の実
施形態と同様のステップＳ８４を実行して、ＰＬＬ回路
２がロックすると判断した場合にはそのまま前回の最適
なＶＣＯをダウンコンバートに用いると決定する。
投入される。受信制御部３１は、電源再投入直後、第３
の実施形態と同様に、ステップＳ８１〜Ｓ８３を実行す
る。その後、受信機では、フィールド１０１に格納され
ていた上記「ｎOPT 」の値に応じて、ステップＳ３１７
→Ｓ３０４→Ｓ３０５、ステップＳ３１７→Ｓ３１１→
Ｓ３１２又はステップＳ３１７→Ｓ３１３→Ｓ３１４が
順番に実行される。次に。受信制御部３１は、第３の実
施形態と同様のステップＳ８４を実行して、ＰＬＬ回路
２がロックすると判断した場合にはそのまま前回の最適
なＶＣＯをダウンコンバートに用いると決定する。
【００５９】以上説明したように、本受信機によれば、
第２の実施形態と同様に、最適なＶＣＯ１が高速に決定
され、さらに、第３の実施形態と同様の方法で、受信機
の電源投入から受信モードまでの時間を短くしている。
第２の実施形態と同様に、最適なＶＣＯ１が高速に決定
され、さらに、第３の実施形態と同様の方法で、受信機
の電源投入から受信モードまでの時間を短くしている。
【００６０】ところで、受信制御部は、上記ステップＳ
８４で、ＰＬＬ回路２がロックしない場合には、第２の
実施形態と同様のテストモードを開始させるが、第３の
実施形態と同様のステップＳ８５により、テストモード
の高速化を図っている。
８４で、ＰＬＬ回路２がロックしない場合には、第２の
実施形態と同様のテストモードを開始させるが、第３の
実施形態と同様のステップＳ８５により、テストモード
の高速化を図っている。
【図１】本発明の第１〜第３の実施形態に係る受信機の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】ＶＣＯ１1 〜１3 のｆO −ＶC 特性を示す図で
ある。
ある。
【図３】第１の実施形態のテストモードの手順を示すフ
ローチャートである。
ローチャートである。
【図４】第１のテーブルＴＡS 及び第２のテーブルＴＡ
R を示す図である。
R を示す図である。
【図５】各ＶＣＯ１1 〜１3 のｆO −ＶC 特性と、第１
のテーブルＴＡS 及び第２のテーブルＴＡR との関連を
説明するための図である。
のテーブルＴＡS 及び第２のテーブルＴＡR との関連を
説明するための図である。
【図６】第２の実施形態のテストモードの手順を示すフ
ローチャートである。
ローチャートである。
【図７】第２の実施形態のＶCA及びＶCBを説明するため
の図である。
の図である。
【図８】第３の実施形態のテストモードの手順を示すフ
ローチャートである。
ローチャートである。
【図９】第３の実施形態のメモリ３２に格納されるｎ
OPT を説明するための図である。
OPT を説明するための図である。
【図１０】第４の実施形態のテストモードの手順を示す
フローチャートである。
フローチャートである。
【図１１】ＳＡＷ共振器を含む従来のＶＣＯの構成例を
示す図である。
示す図である。
【図１２】ＬＣ共振器を含む従来のＶＣＯの構成例を示
す図である。
す図である。
【図１３】図１２のＶＣＯのｆO −ＶC 特性曲線を示す
図である。
図である。
１1 ，１2 ，１3 …ＶＣＯ ２…ＰＬＬ回路 ３…マイコン（制御部） ４…ＶＣＯ切換回路 ５…バッファアンプ ６…アンテナ ７…プリアンプ ８…ミキサ
Claims (9)
- 【請求項１】 アンテナから入力した信号をダウンコン
バートした後に復調する受信機であって、 それぞれに共通の制御電圧が与えられ、それぞれが当該
制御電圧に応じて異なる周波数の局部発振出力を生成す
る複数の電圧制御発振器（以下、ＶＣＯと称す）と、 各前記ＶＣＯからフィードバックされる局部発振出力、
及び基準周波数を有するリファレンス信号に基づいて前
記制御電圧を生成するＰＬＬ回路と、 前記アンテナからの入力信号と、前記ＶＣＯからの局部
発振出力とを周波数混合して前記ダウンコンバートを行
うミキサと、 予め実行されるテストモードでは各前記ＶＣＯをテスト
し、前記アンテナからの入力信号を受信する受信モード
では前記ＶＣＯの切換制御を行うＶＣＯ制御部とを備
え、 前記ＶＣＯ制御部は、前記テストモードのとき、 前記ＶＣＯを順次的に切り換えて動作させながら各ＶＣ
Ｏからの局部発振出力によって前記ＰＬＬ回路がロック
するか否かを検出し、当該検出した結果に基づいて適切
なＶＣＯを決定し、 前記ＶＣＯ制御部は、前記受信モードのとき、 前記テストモードで決定したＶＣＯを選択的に能動化し
て、その局部発振出力を前記ミキサ部に与えることを特
徴とする、受信機。 - 【請求項２】 前記ＶＣＯ制御部は、前記テストモード
のとき、前記検出した結果をパターンデータとして第１
のテーブルに保持し、予め想定されたパターン毎に適切
なＶＣＯが書き込まれた第２のテーブルを参照して、前
記第１のテーブルに保持されたパターンデータに対応す
る適切なＶＣＯを決定することを特徴とする、請求項１
に記載の受信機。 - 【請求項３】 前記第２のテーブルは、各前記ＶＣＯの
製造ばらつきに基づいて構成されることを特徴とする、
請求項１又は２に記載の受信機。 - 【請求項４】 アンテナから入力した信号をダウンコン
バートした後に復調する受信機であって、 それぞれに共通の制御電圧が与えられ、それぞれが当該
制御電圧に応じて異なる周波数の局部発振出力を生成す
る複数の電圧制御発振器（以下、ＶＣＯと称す）と、 各前記ＶＣＯからフィードバックされる局部発振出力、
及び基準周波数を有するリファレンス信号に基づいて前
記制御電圧を生成するＰＬＬ回路と、 前記アンテナからの入力信号と、前記ＶＣＯからの局部
発振出力とを周波数混合して前記ダウンコンバートを行
うミキサと、 予め実行されるテストモードでは各前記ＶＣＯをテスト
し、前記アンテナからの入力信号を受信する受信モード
では前記ＶＣＯの切換制御を行うＶＣＯ制御部とを備
え、 前記ＶＣＯ制御部は、前記テストモードのとき、 前記ＶＣＯを順次的に切り換えて動作させながら、各Ｖ
ＣＯからの局部発振出力によってロックするＰＬＬ回路
を検出し、検出したＰＬＬ回路が生成している制御電圧
の値が所定の範囲内である場合には、当該制御電圧が与
えられているＶＣＯを適切なＶＣＯとして決定し、 前記ＶＣＯ制御部は、前記受信モードのとき、 前記テストモードで決定したＶＣＯを選択的に能動化し
て、その局部発振出力を前記ミキサ部に与えることを特
徴とする、受信機。 - 【請求項５】 前記所定の範囲は、各ＶＣＯが同一周波
数の局部発振出力を生成する場合に与えられる制御電圧
の値を１つだけ含むように、予め定められていることを
特徴とする、請求項４に記載の受信機。 - 【請求項６】 前記ＰＬＬ回路は、前記ＶＣＯ制御部が
設定する所定の分周比で、前記フィードバックされた局
部発振出力を分周する可変分周器を含んでおり、当該分
周された局部発振出力、及び前記リファレンス信号に基
づいて制御電圧を生成し、 前記ＶＣＯ制御部は、前記テストモードのとき、前記所
定の分周比として、前記入力信号が含まれる帯域内の周
波数を有する局部発振出力を各ＶＣＯが生成するような
基準分周比を設定することを特徴とする、請求項１〜５
のいずれかに記載の受信機。 - 【請求項７】 前記基準分周比は、各ＶＣＯが、前記帯
域の中心周波数を有する局部発振出力を生成するような
分周比であることを特徴とする、請求項６に記載の受信
機。 - 【請求項８】 前記ＶＣＯ制御部は、前回のテストモー
ドのときに決定したＶＣＯを記憶し、 前記ＶＣＯ制御部は、再度テストモードを実行すると
き、前記記憶されたＶＣＯを優先的にテストして、前記
ＰＬＬ回路が当該ＶＣＯからの局部発振出力によりロッ
クする場合に、当該ＶＣＯが最適であると再度決定する
ことを特徴とする、請求項１〜７のいずれかに記載の受
信機。 - 【請求項９】 前記ＰＬＬ回路及び各前記ＶＣＯが同一
回路に集積されることを特徴とする、請求項１〜８のい
ずれかに記載の受信機。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14484998A JP3250796B2 (ja) | 1998-05-26 | 1998-05-26 | 受信機 |
| TW088108234A TW428373B (en) | 1998-05-26 | 1999-05-20 | Receiver capable of selecting optimal voltage controlled oscillator |
| US09/315,730 US6512801B1 (en) | 1998-05-26 | 1999-05-21 | Receiver capable of selecting optimal voltage controlled oscillator |
| GB9911732A GB2339351B (en) | 1998-05-26 | 1999-05-21 | Receiver capable of selecting optimal voltage controlled oscillator |
| KR10-1999-0018769A KR100402502B1 (ko) | 1998-05-26 | 1999-05-25 | 최적의 전압제어 발진기를 선택할 수 있는 수신기 |
| IDP990486A ID22613A (id) | 1998-05-26 | 1999-05-25 | Penerima yang mampu memilih voltase optimal yang dikontrol osilator |
| DE19924039A DE19924039A1 (de) | 1998-05-26 | 1999-05-26 | Empfänger, der einen optimalen spannungsgesteuerten Oszillator auswählen kann |
| CNB991071042A CN1144381C (zh) | 1998-05-26 | 1999-05-26 | 能够选择最佳压控振荡器的接收机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14484998A JP3250796B2 (ja) | 1998-05-26 | 1998-05-26 | 受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340862A true JPH11340862A (ja) | 1999-12-10 |
| JP3250796B2 JP3250796B2 (ja) | 2002-01-28 |
Family
ID=15371857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14484998A Expired - Fee Related JP3250796B2 (ja) | 1998-05-26 | 1998-05-26 | 受信機 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6512801B1 (ja) |
| JP (1) | JP3250796B2 (ja) |
| KR (1) | KR100402502B1 (ja) |
| CN (1) | CN1144381C (ja) |
| DE (1) | DE19924039A1 (ja) |
| GB (1) | GB2339351B (ja) |
| ID (1) | ID22613A (ja) |
| TW (1) | TW428373B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155188B2 (en) | 2001-09-27 | 2006-12-26 | Sharp Kabushiki Kaisha | Integrated circuit and receiving device |
| JP2008236034A (ja) * | 2007-03-16 | 2008-10-02 | National Applied Research Lab | Ｒｆフロントエンドプロセッサチップ及びそのアダプタ |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1104104A3 (fr) * | 1999-11-23 | 2003-05-14 | Koninklijke Philips Electronics N.V. | Procédé d'asservissement pour boucle à verrouillage de phase |
| GB2357645B (en) * | 1999-12-22 | 2003-11-19 | Nokia Mobile Phones Ltd | Voltage controlled oscillator assembly |
| US6731712B1 (en) * | 2000-02-04 | 2004-05-04 | Conexant Systems, Inc. | Fully integrated broadband tuner |
| JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
| EP1211811A1 (fr) * | 2000-11-28 | 2002-06-05 | Koninklijke Philips Electronics N.V. | Dispositif de comparaison de fréquences à faible inertie temporelle |
| US6710644B2 (en) | 2000-11-29 | 2004-03-23 | Broadcom Corporation | Low pass filter corner frequency tuning circuit and method |
| US7242229B1 (en) | 2001-05-06 | 2007-07-10 | Altera Corporation | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode |
| JP2003152561A (ja) * | 2001-11-08 | 2003-05-23 | Alps Electric Co Ltd | 周波数変換回路 |
| JP3832643B2 (ja) * | 2002-01-10 | 2006-10-11 | シャープ株式会社 | 高周波受信装置 |
| US7114084B2 (en) | 2002-03-06 | 2006-09-26 | Micron Technology, Inc. | Data controlled programmable power supply |
| US6707342B1 (en) * | 2002-04-02 | 2004-03-16 | Skyworks Solutions, Inc. | Multiple-VCO tuning |
| US6933789B2 (en) * | 2003-11-13 | 2005-08-23 | Skyworks Solutions, Inc. | On-chip VCO calibration |
| US6954091B2 (en) * | 2003-11-25 | 2005-10-11 | Lsi Logic Corporation | Programmable phase-locked loop |
| JP3898187B2 (ja) * | 2004-01-28 | 2007-03-28 | Ｎｅｃエレクトロニクス株式会社 | 衛星放送用コンバータのスイッチ回路 |
| JP2005236784A (ja) * | 2004-02-20 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
| US7154346B2 (en) | 2004-07-30 | 2006-12-26 | Broadcom Corporation | Apparatus and method to provide a local oscillator signal |
| US7535976B2 (en) * | 2004-07-30 | 2009-05-19 | Broadcom Corporation | Apparatus and method for integration of tuner functions in a digital receiver |
| US7301415B2 (en) * | 2005-12-12 | 2007-11-27 | Airoha Technology Corp. | Automatic frequency tuning in a phase lock loop |
| US7746179B1 (en) | 2006-09-13 | 2010-06-29 | Rf Micro Devices, Inc. | Method and apparatus for selecting a frequency generating element |
| US7538624B2 (en) * | 2006-12-27 | 2009-05-26 | Fujitsu Media Devices Limited | Oscillator having multiple oscillation units |
| US8013681B2 (en) * | 2009-08-05 | 2011-09-06 | Harris Corporation | Wide spectrum radio transmit architecture |
| US8319564B2 (en) * | 2010-03-26 | 2012-11-27 | Altera Corporation | Integrated circuits with configurable inductors |
| US8508308B2 (en) * | 2011-09-01 | 2013-08-13 | Lsi Corporation | Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage |
| US9780449B2 (en) * | 2013-03-15 | 2017-10-03 | Integrated Device Technology, Inc. | Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584497B2 (ja) | 1978-02-01 | 1983-01-26 | 株式会社ケンウッド | 局部発振装置 |
| JPS5843632A (ja) * | 1981-09-01 | 1983-03-14 | テクトロニツクス・インコ−ポレイテツド | 位相固定回路 |
| KR940005459A (ko) | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
| KR0129975B1 (ko) * | 1994-06-09 | 1998-04-11 | 김광호 | 중간 주파수 자동 선택회로 |
| US5686864A (en) * | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
| FI117841B (fi) * | 1996-07-18 | 2007-03-15 | Nokia Corp | Järjestely radiotaajuisen signaalin lähettämiseksi ja vastaanottamiseksi kahdella taajuusalueella |
| US6112068A (en) * | 1997-12-22 | 2000-08-29 | Texas Instruments Incorporated | Phase-locked loop circuit with switchable outputs for multiple loop filters |
| US6208875B1 (en) * | 1998-04-08 | 2001-03-27 | Conexant Systems, Inc. | RF architecture for cellular dual-band telephones |
-
1998
- 1998-05-26 JP JP14484998A patent/JP3250796B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-20 TW TW088108234A patent/TW428373B/zh not_active IP Right Cessation
- 1999-05-21 US US09/315,730 patent/US6512801B1/en not_active Expired - Fee Related
- 1999-05-21 GB GB9911732A patent/GB2339351B/en not_active Expired - Fee Related
- 1999-05-25 KR KR10-1999-0018769A patent/KR100402502B1/ko not_active IP Right Cessation
- 1999-05-25 ID IDP990486A patent/ID22613A/id unknown
- 1999-05-26 DE DE19924039A patent/DE19924039A1/de not_active Ceased
- 1999-05-26 CN CNB991071042A patent/CN1144381C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155188B2 (en) | 2001-09-27 | 2006-12-26 | Sharp Kabushiki Kaisha | Integrated circuit and receiving device |
| JP2008236034A (ja) * | 2007-03-16 | 2008-10-02 | National Applied Research Lab | Ｒｆフロントエンドプロセッサチップ及びそのアダプタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6512801B1 (en) | 2003-01-28 |
| JP3250796B2 (ja) | 2002-01-28 |
| GB9911732D0 (en) | 1999-07-21 |
| KR100402502B1 (ko) | 2003-10-22 |
| GB2339351A (en) | 2000-01-19 |
| CN1237835A (zh) | 1999-12-08 |
| ID22613A (id) | 1999-12-02 |
| KR19990088525A (ko) | 1999-12-27 |
| GB2339351B (en) | 2002-01-09 |
| DE19924039A1 (de) | 1999-12-02 |
| TW428373B (en) | 2001-04-01 |
| CN1144381C (zh) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3250796B2 (ja) | 受信機 | |
| EP1835628B1 (en) | Wireless receiver and wireless transmitter | |
| US7019569B2 (en) | Method of implementing multi-transfer curve phase lock loop | |
| US6564040B1 (en) | Communication device and communication method | |
| US7859346B2 (en) | Clock generator and associated self-test and switching-control method | |
| US7508897B2 (en) | PLL circuit and high-frequency receiving device | |
| JPH05152989A (ja) | スーパーヘテロダイン受信機 | |
| US8358159B1 (en) | Adaptive phase-locked loop (PLL) multi-band calibration | |
| US5471660A (en) | Channel selecting method for radio receiver and highspeed scanning type radio receiver | |
| US6154097A (en) | PLL oscillating circuit including oscillating circuit with mutual conductance controlled | |
| US6337976B1 (en) | Selective-calling radio receiver using direct conversion method | |
| US5335348A (en) | Radio receiver having frequency sweep control apparatus | |
| US6006078A (en) | Receiver with improved lock-up time and high tuning stability | |
| US8760176B2 (en) | Methods and systems for production testing of DCO capacitors | |
| JP2000244421A (ja) | 無線通信装置、無線通信装置の受信方法および記録媒体 | |
| JP2002261607A (ja) | Ｖｃｏ自動切換回路 | |
| JP2023081171A (ja) | ダイレクトコンバージョン方式の無線受信機およびその制御方法 | |
| JPH10145229A (ja) | Ｐｌｌシンセサイザ | |
| US20080090542A1 (en) | Method for interference-free frequency change in a receiving system with a plurality of parallel operated recevers | |
| JP2506027B2 (ja) | Ａｆｃ回路 | |
| JPH1022855A (ja) | 広帯域受信機における内部ビートの発生防止方法及び広帯域受信機 | |
| JPH0227627Y2 (ja) | ||
| JP2897263B2 (ja) | チューナ | |
| Tanaka et al. | New Digital Synthesizer LSI for FM/AM Receivers | |
| JP2005269621A (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |