JP2003152561A - 周波数変換回路 - Google Patents

周波数変換回路

Info

Publication number
JP2003152561A
JP2003152561A JP2001343802A JP2001343802A JP2003152561A JP 2003152561 A JP2003152561 A JP 2003152561A JP 2001343802 A JP2001343802 A JP 2001343802A JP 2001343802 A JP2001343802 A JP 2001343802A JP 2003152561 A JP2003152561 A JP 2003152561A
Authority
JP
Japan
Prior art keywords
frequency
mhz
local
mixer
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001343802A
Other languages
English (en)
Other versions
JP2003152561A5 (ja
Inventor
Koji Maruyama
孝司 丸山
Rod Macpherson
マクファーソン ロッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001343802A priority Critical patent/JP2003152561A/ja
Priority to EP02257205A priority patent/EP1335488A3/en
Priority to US10/289,625 priority patent/US20030087619A1/en
Priority to CN02150403A priority patent/CN1417953A/zh
Publication of JP2003152561A publication Critical patent/JP2003152561A/ja
Publication of JP2003152561A5 publication Critical patent/JP2003152561A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
    • H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)

Abstract

(57)【要約】 【課題】 各段毎に混合器と局部発振器とＰＬＬ回路と
を設けて周波数変換する場合の位相ノイズを低くする。 【解決手段】 縦続接続された複数の混合器１、４、５
と、各混合器１、４、５に対応して設けられると共に局
部発振信号を供給する複数の局部発振器２、６、１０と
を備え、各局部発振器２、６、１０の局部発振周波数を
制御する複数のＰＬＬ回路３、７、１１を各局部発振器
２、６、１０に対応して設け、局部発振器２、６、１０
を各ＰＬＬ回路３、７、１１に設定されたステップ周波
数の間隔で発振させ、局部発振周波数の大小の順序とス
テップ周波数の大小の順序とを同じにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えばデジタル
地上波放送を利用した双方向システムにおける登り信号
の送信機等に使用される周波数変換回路に関する。
【０００２】
【従来の技術】従来の周波数変換回路を図２に従って説
明する。この周波数変換回路は三段構成になっており、
初段の混合器２１には１０ＭＨｚの信号と第一の局部発
振器２２からの局部発振信号が入力される。入力される
１０ＭＨｚの信号は、視聴者から送信される。第一の局
発振器２２は発振周波数が一定の４０ＭＨｚとなるよう
に第一のＰＬＬ回路２３によって制御される。そして、
初段の混合器２１からは５０ＭＨｚに変換された信号が
出力される。
【０００３】次段の混合器２４はバンドパスフィルタ２
５を介して初段の混合器２１に縦続接続される。次段の
混合器２４には５０ＭＨｚに変換された信号と第二の局
部発振器２６からの局部発振信号とが入力される。第二
の局部発振器２６は発振周波数が一定の１０００ＭＨｚ
となるように第二のＰＬＬ回路２７によって制御され
る。そして、次段の混合器２４からは９５０ＭＨｚに変
換された信号が出力される。
【０００４】最終段である三段目の混合器２８はバンド
パスフィルタ２９を介して次段の混合器２４に縦続接続
される。三段目の混合器２８には９５０ＭＨｚに変換さ
れた信号と第三の局部発振器３０からの局部発振信号と
が入力される。第三の局部発振器３０は１３５０ＭＨｚ
〜１８５０ＭＨｚの範囲で１．２５ＭＨｚステップで発
振するように第三のＰＬＬ回路３１によって制御され
る。そして、三段目の混合器２８からは４００ＭＨｚか
ら９００ＭＨｚの範囲の信号が出力される。出力される
信号の周波数間隔は第三のＰＬＬ回路２８のステップ周
波数である０．１２５ＭＨｚとなる。
【０００５】各ＰＬＬ回路２３、２７、３１はマイクロ
プロセッサ３２によって制御され、三段目の混合器２８
から出力される信号の周波数は、マイクロプロセッサ３
２に入力されるデータによって設定される。
【０００６】
【発明が解決しようとする課題】以上述べた周波数変換
回路は０．１２５ＭＨｚ間隔で配列された４００ＭＨｚ
〜９００ＭＨｚのいずれかの信号で送信されるが、周波
数間隔が狭いことから位相ノイズが重要な問題となる。
位相ノイズは局部発振周波数とＰＬＬ回路のステップ周
波数との関係で決まり、局部発振周波数Ｆに対するステ
ップ周波数Ｓの比（＝Ｆ／Ｓ）の対数で示される。そし
てこの値が大きくなるほど位相ノイズは悪化する。上記
構成では第三の局部発振器の周波数が最も高く、しか
も、対応するＰＬＬ回路のステップ周波数は出力信号の
ステップ周波数となっていることから上記の比が最小値
でも１０８００（＝１３５０／０．１２５）と大きくな
り、位相ノイズを悪化していた。
【０００７】そこで、各段毎に混合器と局部発振器とＰ
ＬＬ回路とを設けて周波数変換する場合の位相ノイズを
低くすることを目的とする。
【０００８】
【課題を解決するための手段】本発明では、上記課題の
解決手段として、縦続接続された複数の混合器と、前記
各混合器に対応して設けられると共に局部発振信号を供
給する複数の局部発振器とを備え、前記各局部発振器の
局部発振周波数を制御する複数のＰＬＬ回路を前記各局
部発振器に対応して設け、前記局部発振器を前記各ＰＬ
Ｌ回路に設定されたステップ周波数の間隔で発振させ、
前記局部発振周波数の大小の順序と前記ステップ周波数
の大小の順序とを同じにした。
【０００９】また、前記ＰＬＬ回路のうち、最小のステ
ップ周波数に設定されたＰＬＬ回路に対応する前記発振
器を所定の周波数範囲内で発振させた。
【００１０】また、初段の前記混合器に対応するＰＬＬ
回路のステップ周波数の間隔を前記最小のステップ周波
数の間隔に設定した。
【００１１】
【発明の実施の形態】本発明の周波数変換回路を図１及
び表１に従って説明する。本発明の周波数変換回路は三
段構成になっている。初段の混合器１には視聴者から応
答する１０ＭＨｚの信号と第一の局部発振器２からの局
部発振信号が入力される。第一の局発振器２は４０ＭＨ
ｚ〜４０．８７５ＭＨｚの周波数範囲を０．１２５ＭＨ
ｚステップで発振するように第一のＰＬＬ回路３によっ
て制御される。そして、初段の混合器２１からはほぼ５
０ＭＨｚで０．１２５ＭＨｚ間隔のいずれかの周波数に
変換された信号が出力される。
【００１２】次段の混合器４は第一のバンドパスフィル
タ５を介して初段の混合器１に縦続接続される。次段の
混合器４には５０ＭＨｚ〜５０．８７５ＭＨｚのいずれ
かの周波数に変換された信号と第二の局部発振器６から
の局部発振信号とが入力される。第二の局部発振器６は
発振周波数が１０００ＭＨｚ又は１００１ＭＨｚで発振
するように第二のＰＬＬ回路７によって制御される。そ
して、次段の混合器２４からはほぼ９５０ＭＨｚで０．
１２５間隔のいずれかの周波数に変換された信号が出力
される。
【００１３】最終段である三段目の混合器８は第二のバ
ンドパスフィルタ９を介して次段の混合器４に縦続接続
される。三段目の混合器８にはほぼ９５０ＭＨｚに変換
された信号と第三の局部発振器１０からの局部発振信号
とが入力される。第三の局部発振器１０は１３５０ＭＨ
ｚ〜１８５０ＭＨｚの範囲で２ＭＨｚステップで発振す
るように第三のＰＬＬ回路１１によって制御される。そ
して、三段目の混合器８からは４００ＭＨｚから９００
ＭＨｚの範囲に変換された信号が出力される。出力され
る信号の周波数間隔は０．１２５ＭＨｚとなる。
【００１４】各ＰＬＬ回路３、７、１１はマイクロプロ
セッサ１２によって制御され、三段目の混合器８から出
力される信号の周波数は、マイクロプロセッサ２に入力
されるデータによって設定される。
【００１５】以下に、三段目の混合器８から出力される
信号の周波数（出力周波数ＯＵＴ）に対する第一の局部
発振器２の発振周波数（第一局発周波数ＯＳＣ１）と、
第二の局部発振器６の発振周波数（第二局発周波数ＯＳ
Ｃ２）と、第三の局部発振器１０の発振周波数（第三局
発周波数ＯＳＣ３）との関係を表１によって説明する。
【表１】
【００１６】先ず、出力周波数（ＯＵＴ）が４００ＭＨ
ｚであれば、第一の局発周波数（ＯＳＣ１）乃至第三の
局発周波数（ＯＳＣ３）はそれぞれ４０ＭＨｚ、１００
０ＭＨｚ、１３５０ＭＨｚである。そして、出力周波数
（ＯＵＴ）が高くなるに従って第一局発周波数（ＯＳＣ
１）が０．１２５ＭＨｚ間隔で高くなり、出力周波数
（ＯＵＴ）が丁度１ＭＨｚ高い４０１ＭＨｚになるとき
に第一局発周波数（ＯＳＣ１）は４０ＭＨｚにリセット
される。同時に、第二局発周波数（ＯＳＣ２）が１ＭＨ
ｚ高くなって１００１ＭＨｚにセットされる。
【００１７】同様に、出力周波数（ＯＵＴ）が４０１．
８７５ＭＨｚになるまでは第一局発周波数（ＯＳＣ１）
は０．１２５ＭＨｚステップで高くなる。そして、丁度
４０２ＭＨｚになったときに第一局発周波数（ＯＳＣ
１）は４０ＭＨｚにリセットされると共に、第二局発周
波数（ＯＳＣ２）も１０００ＭＨｚにリセットされる。
同時に第三局発周波数（ＯＳＣ３）が２ＭＨｚ高い１３
５２ＭＨｚにセットされる。
【００１８】以下同様にして、出力周波数（ＯＵＴ）が
１ＭＨｚ高くなる毎に第一局発周波数（ＯＳＣ１）はリ
セットを繰り返し、第二局発周波数（ＯＳＣ２）は１０
００ＭＨｚと１００１ＭＨｚとを繰り返す。また、第三
局発周波数（ＯＳＣ３）は出力周波数（ＯＵＴ）が２Ｍ
Ｈｚ高くなる毎に２ＭＨｚステップで高くなる。
【００１９】以上の各局発周波数の関係によって出力周
波数（ＯＵＴ）は４００ＭＨｚ〜９００ＭＨｚの間の
０．１２５ＭＨｚステップのいずれかに設定される。
【００２０】そして、本発明においては、第一の局部発
振器２における発振周波数とステップ周波数との比がほ
ぼ３２０（＝４０／０．１２５）であり、第二の局発振
器６における発振周波数とステップ周波数との比がほぼ
１０００（＝１０００／１）であり、第三の局発振器１
０における発振周波数の中間値とステップ周波数との比
がほぼ８００（＝１６００／２）であるので、全体の比
はそれらの和で示され、２１２０となる。この値は従来
の約１／５である。従って、位相ノイズは格段に改善さ
れる。
【００２１】
【発明の効果】以上説明したように、本発明では、縦続
接続された複数の混合器と、各混合器に対応して設けら
れると共に局部発振信号を供給する複数の局部発振器と
を備え、各局部発振器の局部発振周波数を制御する複数
のＰＬＬ回路を各局部発振器に対応して設け、局部発振
器を各ＰＬＬ回路に設定されたステップ周波数の間隔で
発振させ、局部発振周波数の大小の順序とステップ周波
数の大小の順序とを同じにしたので、位相ノイズのレベ
ルが低くなる。
【００２２】また、ＰＬＬ回路のうち、最小のステップ
周波数に設定されたＰＬＬ回路に対応する発振器を所定
の周波数範囲内で発振させたので、最終段の混合器から
は最小のステップ周波数の間隔で連続して信号を出力で
きる。
【００２３】また、初段の前記混合器に対応するＰＬＬ
回路のステップ周波数の間隔を最小のステップ周波数の
間隔に設定したので、最終段の混合器から出力される信
号の周波数を初段の混合器に入力される信号の周波数よ
りも高く出来る。
【図面の簡単な説明】
【図１】本発明の周波数変換回路の構成を示すブロック
図である。
【図２】従来の周波数変換回路の構成を示すブロック図
である。
【符号の説明】
１ 初段の混合器 ２ 第一の局部発振器 ３ 第一のＰＬＬ回路 ４ 次段の混合器 ５ 第一のバンドパスフィルタ ６ 第二の局部発振器 ７ 第二のＰＬＬ回路 ８ 最終段の混合器（三段目の混合器） ９ 第二のバンドパスフィルタ １０ 第三の局部発振器 １１ 第三のＰＬＬ回路 １２マイクロプロセッサ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 縦続接続された複数の混合器と、前記各
    混合器に対応して設けられると共に局部発振信号を供給
    する複数の局部発振器とを備え、前記各局部発振器の局
    部発振周波数を制御する複数のＰＬＬ回路を前記各局部
    発振器に対応して設け、前記局部発振器を前記各ＰＬＬ
    回路に設定されたステップ周波数の間隔で発振させ、前
    記局部発振周波数の大小の順序と前記ステップ周波数の
    大小の順序とを同じにしたことを特徴とする周波数変換
    回路。
  2. 【請求項２】 前記ＰＬＬ回路のうち、最小のステップ
    周波数に設定されたＰＬＬ回路に対応する前記発振器を
    所定の周波数範囲内で発振させたことを特徴とする請求
    項１に記載の周波数変換回路。
  3. 【請求項３】 初段の前記混合器に対応するＰＬＬ回路
    のステップ周波数の間隔を前記最小のステップ周波数の
    間隔に設定したことを特徴とする請求項２に記載の周波
    数変換回路。
JP2001343802A 2001-11-08 2001-11-08 周波数変換回路 Withdrawn JP2003152561A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001343802A JP2003152561A (ja) 2001-11-08 2001-11-08 周波数変換回路
EP02257205A EP1335488A3 (en) 2001-11-08 2002-10-17 Frequency conversion circuit having phase noises lowered
US10/289,625 US20030087619A1 (en) 2001-11-08 2002-11-07 Frequency conversion circuit having a low phase noise
CN02150403A CN1417953A (zh) 2001-11-08 2002-11-08 频率变换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001343802A JP2003152561A (ja) 2001-11-08 2001-11-08 周波数変換回路

Publications (2)

Publication Number Publication Date
JP2003152561A true JP2003152561A (ja) 2003-05-23
JP2003152561A5 JP2003152561A5 (ja) 2005-05-12

Family

ID=19157423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001343802A Withdrawn JP2003152561A (ja) 2001-11-08 2001-11-08 周波数変換回路

Country Status (4)

Country Link
US (1) US20030087619A1 (ja)
EP (1) EP1335488A3 (ja)
JP (1) JP2003152561A (ja)
CN (1) CN1417953A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176944A1 (en) * 2005-02-10 2006-08-10 Avo Multi-Amp Corporation D/B/A Megger Synthesizer design for network testing device
FR2894737B1 (fr) * 2005-12-13 2008-03-14 Cnes Epic Banc de test, simulateur et procede de simulation d'un bruit de phase.
US8019313B2 (en) * 2007-09-24 2011-09-13 Broadcom Corporation Method and system for distributed transceivers based on notch filters and passive mixers
US8027656B2 (en) * 2007-09-24 2011-09-27 Broadcom Corporation Method and system for a distributed transceiver for high frequency applications
CN102611441A (zh) * 2012-03-07 2012-07-25 北京无线电计量测试研究所 一种用于频率合成器的超低相位噪声基准信号产生装置
US9312816B2 (en) * 2013-09-03 2016-04-12 Mediatek Singapore Pte. Ltd. Frequency and phase conversion circuit, wireless communication unit, integrated circuit and method therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139316A (en) * 1978-04-20 1979-10-29 Matsushita Electric Ind Co Ltd Am ssb transmitter/receiver
US5390346A (en) * 1994-01-21 1995-02-14 General Instrument Corporation Of Delaware Small frequency step up or down converters using large frequency step synthesizers
US5572264A (en) * 1994-02-14 1996-11-05 Hitachi, Ltd. High definition TV signal receiver
CN1082301C (zh) * 1994-09-10 2002-04-03 三星电子株式会社 数字无线电收发机
US6177964B1 (en) * 1997-08-01 2001-01-23 Microtune, Inc. Broadband integrated television tuner
GB2320632B (en) * 1996-12-23 2001-09-05 Nokia Mobile Phones Ltd Method and apparatus for transmitting and receiving signals
US6725463B1 (en) * 1997-08-01 2004-04-20 Microtune (Texas), L.P. Dual mode tuner for co-existing digital and analog television signals
JP3250796B2 (ja) * 1998-05-26 2002-01-28 松下電器産業株式会社 受信機
DE19852676A1 (de) * 1998-11-16 2000-05-25 Bosch Gmbh Robert Vorrichtung zur Frequenzsynchronisation in einem Nachrichtenübertragungssystem
JP2001044873A (ja) * 1999-07-29 2001-02-16 Alps Electric Co Ltd 二重周波数変換器
KR20010059868A (ko) * 1999-12-30 2001-07-06 윤종용 듀얼 위상동기루프의 주파수 발생 방법
GB0020528D0 (en) * 2000-08-22 2000-10-11 Mitel Semiconductor Ltd Multiple conversion tuner

Also Published As

Publication number Publication date
EP1335488A3 (en) 2003-09-17
EP1335488A2 (en) 2003-08-13
CN1417953A (zh) 2003-05-14
US20030087619A1 (en) 2003-05-08

Similar Documents

Publication Publication Date Title
JPH08223071A (ja) 送信機及び送受信機
JPH11177453A (ja) ダイレクトコンバージョン受信機
JP2003152561A (ja) 周波数変換回路
JP2002252559A (ja) 基準クロック生成システム
CN1985436A (zh) 无牵引lo产生系统和方法
JP4076558B2 (ja) Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路
JP2003152561A5 (ja)
CN102651654A (zh) 信号接收装置以及信号接收方法
JP2006242708A (ja) 電子時計
JP3105381B2 (ja) Ｑｐｓｋ変調装置およびｑｐｓｋ復調装置
JP2506027B2 (ja) Ａｆｃ回路
JP2871900B2 (ja) 多周波数帯無線機判別方法
JPH1132359A (ja) ページャ
JPH05344017A (ja) スーパーヘテロダイン方式の無線装置
JPH1041833A (ja) 送信機及び通信機
JPH06104791A (ja) 周波数可変形局部発振器
JP2003244002A (ja) ラジオ受信機
JPS6327130A (ja) チユ−ナ用局部発振回路
JP3248453B2 (ja) 発振装置
JP2000332640A (ja) ダブルスーパーヘテロダイン受信装置
JPH06125269A (ja) 周波数可変形高周波発振回路
JPH03148916A (ja) 周波数シンセサイザ装置
JP2005278098A (ja) テレビジョン信号送信機
JPS62274811A (ja) フイルタ制御回路
JPS5919438A (ja) デイジタル同調制御装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040702

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050824