JPH1022855A - 広帯域受信機における内部ビートの発生防止方法及び広帯域受信機 - Google Patents

Abstract

(57)【要約】 【課題】 スーパーヘテロダイン方式を用いた広帯域受
信機において、いわゆるクロススプリアス妨害を、簡易
な構成で、確実に回避することができるようにする。 【解決手段】 第１局部発振器３の高調波と第２局部発
振器７の高調波との差が第１中間周波数と同一になるか
否かがＣＰＵ１３により判定されるようになっており、
ＣＰＵ１３により同一となると判定された場合には、第
１中間周波増幅器４が有する周波数帯域の範囲内で、Ｃ
ＰＵ１３により、第１局部発振器３を構成するＰＬＬ発
振回路が制御され、第１中間周波数の変更が行われて、
クロススプリアス妨害が確実に回避されるようになって
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線電波を受信す
るための受信機に係り、特に、広帯域、例えば、長波か
らサブミリ波に渡る広範な周波数範囲を連続して受信可
能な広帯域受信機における、いわゆる内部スプリアス等
に起因するビート妨害に対する改善を図ったものに関す
る。

【０００２】

【従来の技術】従来、この種の広帯域受信機としては、
例えば、本願発明者により発明され、米国特許第４６２
７１００号として特許されたもの等種々のものが提案、
実用化されている。電波特性の異なる広い周波数範囲の
受信を可能とするこのようないわゆる広帯域受信機にお
いては、感度、選択度、安定度等の基本的特性に加え、
内部スプリアス妨害、イメージ信号妨害、クロススプリ
アス妨害に対する特性等の受信機として要求される諸特
性を、受信周波数に拘わらず如何に安定なものとするか
が、受信機の性能を決定する重要なポイントとなる。

【０００３】一般に、この種の受信機では、いわゆるコ
ストパフォーマンス的観点からスーパーヘテロダイン方
式を採用するものが殆どであり、上述した米国特許第４
６２７１００号に係る広帯域受信機もスーパーヘテロダ
イン方式を基本としてなるものである。ところで、広帯
域受信機の場合、いわゆる狭帯域受信機（中波帯専用、
短波帯専用又は、超短波帯専用というように比較的極限
られた周波数範囲での受信のみを可能とした受信機）と
同程度の感度、選択度、安定度等の諸特性を得ること
は、現実的には、種々の困難を伴うものである。

【０００４】とりわけ、内部スプリアス妨害、イメージ
信号妨害、クロススプリアス妨害は、受信可能周波数の
拡張と共にこれらが発生する周波数条件が増えるため、
広帯域受信機においては、狭帯域受信機に比してより顕
著になる傾向にある。広帯域受信機において、このよう
な内部スプリアス妨害等を改善する方策としては、例え
ば、受信周波数範囲を複数の周波数範囲に分割し、各周
波数範囲毎に内部スプリアス妨害、イメージ信号妨害及
びクロススプリアス妨害を実用上問題のないレベルとで
きるように、第１中間周波数、第１局部発振周波数、第
２中間周波数、第２局部発振周波数をそれぞれ選定し、
受信周波数帯に応じてこれらを切り替える方法や、内部
スプリアス妨害やクロススプリアス妨害が生ずる周波数
を、使用頻度の低い受信周波数となるように、中間周波
数を所定の周波数に固定する方法等が種々提案されてい
た。

【０００５】

【発明が解決しようとする課題】しかしながら、受信周
波数範囲を複数の周波数範囲に分割する前者の方法の場
合、受信性能をより向上させようとすると、所望する性
能向上の程度に対応して周波数範囲の分割数を増さなけ
ればならず、回路構成を複雑化することとなるばかり
か、装置の高価格化を招くため、結局、得られる性能と
装置価格との妥協点において周波数範囲の分割数を設定
しなければならず、最善の解決策を与えるものではな
い。

【０００６】また、後者の方法にあっては、受信周波数
の範囲において内部スプリアス妨害等が生ずることには
変わりはなく、本質的な解決を与えるものではない。本
願発明者により先に提案された広帯域受信機（米国特許
第４６２７１００号）においても、第３中間周波数まで
を有するいわゆるトリプルスーパーヘテロダイン方式と
したり、高性能のフィルタを用いてスプリアスの除去を
図る等の方策を講じて、内部スプリアス妨害、クロスス
プリアス妨害等の低減を図ったものではあるが、現実に
は、受信周波数範囲の中で完全にこれらの問題を無くす
ことはできず、本質的な解決策が講じられたものではな
かった。

【０００７】本発明は、上記実状に鑑みてなされたもの
で、スーパーヘテロダイン方式を用いた広帯域受信機に
おける内部スプリアス妨害、クロススプリアス妨害の発
生を本質的になくすることのできる方法を提供すると共
に、広帯域な受信周波数範囲においても内部スプリアス
妨害、クロススプリアス妨害の発生を、回路構成を複雑
にすることなく、かつ、確実に回避することができ、し
かも比較的安価な広帯域受信機を提供するものである。
本発明の他の目的は、スーパーヘテロダイン方式を用い
た広帯域受信機において、特定の受信周波数の際に、第
１局部発振周波数の高調波と、第２局部発振周波数の高
調波との差が第１中間周波数と同一となることによるク
ロススプリアス妨害の発生を防止する方法及び第１局部
発振周波数の高調波と、第２局部発振周波数の高調波と
の差が第１中間周波数と同一となることによるクロスス
プリアス妨害の発生を、簡易な構成で、確実に回避する
ことができ、しかも比較的安価な広帯域受信機を提供す
ることにある。また、本発明の他の目的は、スーパーヘ
テロダイン方式を用いた広帯域受信機において、特定の
受信周波数の際に、第２局部発振器のスプリアスが受信
周波数と同一となることを防止し、いわゆる内部スプリ
アス妨害の発生を防止できる方法及び第２局部発振器の
スプリアスが受信周波数と同一となることによるいわゆ
るビート妨害の発生を、簡易な構成で、確実に回避する
ことができ、しかも比較的安価な広帯域受信機を提供す
ることにある。

【０００８】

【課題を解決するための手段】請求項１記載の発明に係
る広帯域受信機における内部ビートの発生防止方法は、
受信周波数を少なくとも第２中間周波数まで変換して復
調を行うスーパヘテロダイン方式の広帯域受信機におけ
る内部ビート発生防止方法であって、第１中間周波数の
高調波と第２中間周波数の高調波との差が第１中間周波
数と同一となる受信周波数において、第１中間周波数
を、前記広帯域受信機が有する第１中間周波数帯域の範
囲内で所定の周波数に変更するようにしてなるものであ
る。

【０００９】かかる方法は、クロススプリアス妨害が生
ずる個々の受信周波数において、広帯域受信機が有する
第１中間周波数帯域の範囲内で、クロススプリアス妨害
がなくなるように第１中間周波数を変えるものであり、
第１中間周波数の変更に際して第１中間周波数帯域を調
整する必要がないので、構成を複雑することなく、クロ
ススプリアス妨害の本質的な解消をなし得るものであ
る。

【００１０】請求項２記載の発明に係る広帯域受信機
は、受信周波数に対して所定の周波数の信号を出力する
第１局部発振器と、前記第１局部発振器の出力周波数と
受信周波数との周波数混合を行い、所定の第１中間周波
数を得る第１混合器と、前記第１混合器の出力信号を帯
域増幅する第１中間周波増幅器と、受信周波数に応じた
所定の周波数範囲の信号を出力する第２局部発振器と、
前記第１中間周波増幅器を介して入力される第１中間周
波数と、前記第２局部発振器の出力周波数との周波数混
合を行い所定の第２中間周波数を得る第２混合器と、受
信動作を制御する制御部とを具備し、スーパーヘテロダ
イン方式により受信信号を復調する広帯域受信機であっ
て、前記第１局部発振器は、外部から入力される基準周
波数に対して所定の周波数を出力するＰＬＬ発振回路
と、前記基準周波数を発振出力する基準周波数用発振器
とを有して構成され、制御部は、所定の受信周波数にお
いて、第１中間周波数を所定の周波数へ変更するべく前
記第１局部発振器を制御してその発振周波数を変えるも
のである。

【００１１】かかる構成においては、第１中間周波数の
変更は、第１中間周波増幅増幅器の帯域周波数の範囲内
で行われるようにすると好適である。また、例えば、基
準周波数発振器は、制御部の制御により発振周波数が可
変される数値制御発振器を用いてなると共に、制御部
は、ＣＰＵにより構成され、第１中間周波数の高調波と
第２中間周波数の高調波との差が第１中間周波数と同一
となる受信周波数に関するデータが記憶されており、当
該データに基づいて数値制御発振器の周波数を変えるか
否かを判定し、その判定結果に応じて、数値制御発振器
の発振周波数が変えられるようなものが好適である。

【００１２】このような構成により、クロススプリアス
妨害が生ずる個々の受信周波数において、広帯域受信機
が有する第１中間周波数帯域の範囲内で、クロススプリ
アス妨害がなくなるように第１中間周波数が変更される
が、第１中間周波数の変更に際して第１中間周波数帯域
を調整する必要がないので、構成を複雑することなく、
クロススプリアス妨害の本質的な解消をなし得る広帯域
受信機が提供されることとなるものである。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図６を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。この発明の実施の形態における広帯域受信
機（以下「本機」と言う）は、スーパーヘテロダイン方
式を採用した受信機であって、具体的には、第１乃至第
３中間周波数までを有するいわゆるトリプルスーパーヘ
テロダイン方式を採用し、例えば、１０ＫHz乃至２６０
０ＭHzの周波数範囲における連続受信を可能としたもの
である。

【００１４】本発明は、特に、第２中間周波数を得る部
分までの回路部分に向けられたものであることを特徴と
するものであることから、図１においては、本機の主要
部の構成、具体的には第２中間周波数を得る部分までの
構成が示されており、後段の回路構成は省略されてい
る。以下、図１を参照しつつ第２中間周波数を得るまで
の本機の第１の例における回路構成について説明すれ
ば、まず、本機は、高周波の受信信号を増幅する高周波
増幅器（図１においては「ＲＦ ＡＭＰ」と表記）１を
有し、この高周波増幅器１で増幅された高周波の受信信
号は、第１混合器（図１においては「１ｓｔＭＩＸ」と
表記）２に入力されるようになっている。

【００１５】第１混合器２は、高周波増幅器１から入力
された高周波の受信信号と、第１局部発振器３から入力
される所定の第１局部発振周波数を有する第１局部発振
信号とを周波数混合し、所定の第１中間周波数を有する
第１中間周波信号を得るためのものである。この第１混
合器２は、具体的には、例えばダイオードを用いて構成
されるいわゆるダブルバランスミキサにより構成される
もの等が好適である。

【００１６】なお、本機においては、いわゆるイメージ
信号妨害に対する改善を図る観点から、１４００ＭHz未
満の受信周波数に対しては、第１局部発振周波数を受信
周波数よりも高い周波数とするいわゆるアップコンバー
ジョン方式を採用し、１４００ＭHz以上の受信周波数に
対しては、第１局部発振周波数を受信周波数よりも低い
周波数とするいわゆるダウンコンバージョン方式を採用
している。

【００１７】そして、第１中間周波数は、具体的には、
後述するように受信周波数に応じて６２２．４ＭHzか又
は６２２．０ＭHzに変えられるようになっており、ま
た、第１局部発振器３は、６２２．４ＭHz乃至２０２
２．０ＭHzの範囲の第１局部発振周波数を出力するよう
になっている。第１混合器２の出力側には、第１中間周
波増幅器４が接続されており、第１混合器２によって得
られた第１中間周波信号は、所定の帯域制限を受けると
共に、信号増幅が施されて第２混合器（図１においては
「２ｎｄ ＭＩＸ」と表記）５に入力されるようになっ
ている。

【００１８】本機の第１中間周波増幅器４は、後述する
ように第１中間周波数が受信周波数に応じて変更されて
も、その変更後の第１中間周波数に対しても十分な増幅
特性を有する周波数帯域を有するものとなっている。換
言すれば、後述する第１中間周波数の変更は、この第１
中間周波増幅器４が有する周波数帯域内で行われるよう
になっているもので、このため、本機では、第１中間周
波数が変更されても、第１中間周波増幅器４の出力信号
レベルが低下することはなく、受信特性が低下するよう
なことはないようになっている。

【００１９】第２混合器５は、第１中間周波増幅器４を
介して入力された第１中間周波信号と、第２局部発振器
７から入力される所定の第２局部発振周波数を有する第
２局部発振信号とを周波数混合し、所定の第２中間周波
数を有する第２中間周波信号を得るためのもので、例え
ば、第１混合器２と同様にいわゆるダブルバランスミキ
サにより構成されるものである。この発明の実施の形態
においては、第２局部発振周波数は、後述するように受
信周波数に応じて６１０．９ＭHz乃至６１１．７ＭHzの
範囲で変えられるようになっており、第２中間周波数
は、常に１０．７ＭHzに固定されるようになっている。

【００２０】第２混合器５の出力側には、第２中間周波
増幅器６が接続されており、第２混合器５によって得ら
れた第２中間周波信号は、所定の帯域制限を受けると共
に、信号増幅が施されて図示されない後段側の回路へ供
給されるようになっている。第２中間周波増幅器６は、
第２中間周波数としての所定の周波数（１０．７ＭHz）
のみを通過させて、かつ、増幅させるものであればよい
ものなので、第１中間周波増幅器４と異なり、その帯域
周波数は狭いものとなっている。

【００２１】なお、第２混合器５の後段側の構成を概略
的に述べれば、第２中間周波信号は、図示されな第３混
合器によって第３中間周波数（４５５KHz固定）に変換
されるようになっており、その後段側には、受信信号の
電波形式（ＳＳＢ信号、狭帯域ＦＭ信号、広帯域ＦＭ信
号等）に応じた復調のための復調回路等が設けられてお
り、図示されない操作スイッチにより設定された受信電
波の形式に応じてこれらの復調回路等が選択的に動作
し、低周波信号出力が得られるようになっている。

【００２２】第１局部発振器３は、いわゆるＰＬＬ（Ph
ase-Locked Loop）を用いた周波数シンセサイザにより
所望の第１局部発振周波数を得ることができるようにな
っており、第１局発用ローパスフィルタ（図１において
は「ＬＰＦ１」と表記）８と、第１局発用電圧制御発振
器（図１においては「ＶＣＯ１」と表記）９と、第１局
発用デバイダ１０と、第１局発用位相比較器１１と、数
値制御発振器（図１においては「ＮＣＯ」と表記）１２
と、を具備して構成されている。このようなＰＬＬルー
プ自体の構成は、公知・周知であるのでここでの詳細な
説明は省略するが、２乃至３の構成要素について、若干
の説明を加えておくこととする。

【００２３】まず、第１局発用デバイダ１０は、第１局
発用電圧制御発振器９の出力周波数を１／Ｎ1に分周す
るもので、Ｎ1の値が可変できるようになっており、そ
の可変はＣＰＵ１３によって制御されるようになってい
るものである。第１局発用位相比較器１１は、第１局発
用デバイダ１０で分周された信号に対して、さらに１／
Ｍ1の分周を施すと共に、この分周結果と、数値制御発
振器１２から基準周波数として入力される信号とを位相
比較するようになっているものである。

【００２４】数値制御発振器１２は、一般にＤＤＳ（Di
gital Direct Synthesizer）と称される方式を用いてな
るもので、水晶発振子１４で得られた信号を基に、ＣＰ
Ｕ１３の制御により所定の上限周波数までの範囲におい
て、例えば、１ＫHzステップで任意の周波数信号が得ら
れるようになっているものである。本機の数値制御発振
器１２は、上述したように第１局部発振器３を構成する
ＰＬＬループの基準周波数源として用いられると共に、
第２局部発振器７を構成するＰＬＬループの基準周波数
源及びオフセット周波数源としても用いられるようにな
っている（詳細は後述）。そして、数値制御発振器１２
の出力周波数をＦＮとし、第１局発用電圧制御発振器９
の出力周波数、すなわち、第１局部発振周波数をＦＬ1
とすると、第１局部発振周波数ＦＬ1は、ＦＬ1＝Ｎ1×
Ｍ1×ＦＮとして得られるようになっている。

【００２５】一方、第２局部発振器７は、ＰＰＬによる
周波数シンセサイザ方式によるものである点は、第１局
部発振器３と同様であるが、この第２局部発振器７は、
いわゆる周波数ミキシング方式を用いてなる点が第１局
部発振器３と異なっているものである。すなわち、第２
局部発振器７は、第２局発用ローパスフィルタ（図１に
おいては「ＬＰＦ２」と表記）１５と、第２局発用電圧
制御発振器（図１においては「ＶＣＯ２」と表記）１６
と、第２局発用混合器（図１においては「ＰＬＬ ＭＩ
Ｘ」と表記）１７と、帯域増幅器（図１においては「Ｂ
ＰＦ ＡＭＰ」と表記）１８と、第２局発用デバイダ１
９と、第２局発用位相比較器２０と、ＮＣＯ用ローパス
フィルタ２１と、さらに、第１局部発振器３と共通に使
用される数値制御発振器１２と、を具備して構成されて
いるものである。

【００２６】第２局発用ローパスフィルタ１５、第２局
発用電圧制御発振器１６、第２局発用デバイダ１９及び
第２局発用位相比較器２０は、通常、この種のＰＬＬ回
路において用いられるものと特に変わるところがないも
のであるので、ここでの詳細な説明は省略する。なお、
第２局発用デバイダ１９は、帯域増幅器１８の出力周波
数を１／Ｎ1に分周するもので、Ｎ1の値がＣＰＵ１３の
制御により可変されるようになっているものである。ま
た、第２局発用位相比較器２０は、第１局発用位相比較
器１１と同様に第２局発用デバイダ１９で分周された信
号に対して、さらに１／Ｍ1の分周を施すと共に、この
分周結果と、数値制御発振器１２から基準周波数として
入力される信号とを位相比較するようになっているもの
である。

【００２７】第２局発用混合器１７は、第２局発用電圧
制御発振器１６の出力信号の周波数と、ＮＣＯ用ローパ
スフィルタ２１を介して数値制御発振器１２からいわゆ
るオフセット周波数として入力される周波数との周波数
混合を行うものである。また、帯域増幅器１８は、第２
局発用混合器１７の出力信号に含まれる不要な高周波信
号を除去し、必要な周波数範囲の信号のみを増幅して通
過させるためのものである。かかる構成の第２局部発振
器７の出力周波数、すなわち第２局部発振周波数ＦＬ２
は、数値制御発振器１２の出力周波数をＦＮとすると、
ＦＬ２＝Ｎ1×Ｍ1×ＦＮ＋ＦＮとして得られるようにな
っている。

【００２８】ＣＰＵ１３は、ＲＯＭ、ＲＡＭ等を内蔵し
てなるいわゆるワンチップ・マイコンであり、数値制御
発振器１２の発振周波数の制御、第１局発用デバイダ１
０及び第２局発用デバイダ１９の分周比の制御を行う
他、本機の図示されない他の回路部分の動作制御等を行
うようになっているものである。

【００２９】次に、上記構成における受信周波数に応じ
た第１中間周波数の変更動作及び第２局部ＰＬＬ入力周
波数の変更動作について説明する。最初に、第１中間周
波数の変更動作について説明する。まず、第１中間周波
数の変更は、第１局部発振周波数の高調波と、第２局部
発振周波数の高調波との差が第１中間周波数と同一とな
る場合があり、これが受信範囲内で生ずると、いわゆる
クロスビートとなり、受信の妨害となるために、このよ
うな状態を回避するために行われるものである。例え
ば、受信周波数Ｆrが１４４．９ＭHzの場合を例に説明
すれば、第１中間周波数の変更を行わない場合の各主要
部の周波数は次のようになる。

【００３０】 受信周波数Ｆr： １４４．９ＭHz

【００３１】 第１中間周波数ＦＩ１： ６２２．４ＭHz

【００３２】 第２中間周波数ＦＩ２： １０．７ＭHz

【００３３】 第１局部発振周波数ＦＬ１＝Ｆr＋ＦＩ１： ７６７．３ＭHz

【００３４】 第２局部発振周波数ＦＬ２＝ＦＩ１−ＦＩ２： ６１１．７ＭHz

【００３５】 数値制御発振周波数ＦＮ： ５．９ＭHzとなる。

【００３６】そして、この場合、第１局部発振周波数Ｆ
Ｌ１の４倍の高調波と、第２局部発振周波数ＦＬ２の４
倍の高調波との差が丁度、第１中間周波数ＦＩ１に等し
くなる。すなわち、具体的には、ＦＬ１×４＝７６７．
３ＭHz×４＝３０６９．２ＭHz、ＦＬ２×４＝６１１．
７ＭHz×４＝２４４６．８ＭHzとなる。したがって、Ｆ
Ｌ１×４−ＦＬ２×４＝３０６９．２ＭHz−２４４６．
８ＭHz＝６２２．４ＭHzとなり、丁度第１中間周波数Ｆ
Ｌ１に等しくなる。

【００３７】そこで、本機では、第１中間周波数ＦＬ１
を上述の周波数より４００ＫHz低くするべく、ＣＰＵ１
３により数値制御発振器１２の発振周波数が４００ＫHz
高くされ、これにより第１局部発振周波数ＦＬ１が変更
される共に、第１局部発振周波数ＦＬ１の変更に伴い第
２局部発振周波数ＦＬ２も変更され、第２中間周波数Ｆ
Ｌ２が１０．７ＭHzに維持されるようになっている。す
なわち、各主要部の周波数は次のようになる。

【００３８】 受信周波数Ｆr： １４４．９ＭHz

【００３９】 第１中間周波数ＦＩ１： ６２２．０ＭHz

【００４０】 第２中間周波数ＦＩ２： １０．７ＭHz

【００４１】 第１局部発振周波数ＦＬ１＝Ｆr＋ＦＩ１： ７６６．９ＭHz

【００４２】 第２局部発振周波数ＦＬ２＝ＦＩ１−ＦＩ２： ６１１．３ＭHz

【００４３】 数値制御発振周波数ＦＮ： ６．３ＭHzとなる。

【００４４】したがって、ＦＬ１×４−ＦＬ２×４＝３
０６７．６ＭHz−２４４５．２ＭHz×４＝６２２．４Ｍ
Hzとなり、第１中間周波数ＦＬ１とは異なるため、受信
信号に対するクロススプリアス妨害が生ずることがない
ものとなっている。なお、第１中間周波数の変更は、あ
くまでも第１中間周波増幅器４の増幅帯域範囲内であ
り、しかも、クロススプリアス妨害を確実に回避できる
周波数幅で行われるために、第１中間周波数の変更によ
り、第１中間周波増幅器４の帯域を切り替える必要もな
く、また、受信感度が低下するようなことがないものと
なっている。

【００４５】このようなクロスビートが発生する周波数
は、多数存在するため、実際には、如何なる受信周波数
において、第１局部発振周波数ＦＬ１の高調波と、第２
局部発振周波数ＦＬ２の高調波との差が、第１中間周波
数ＦＩ１の６２２．４ＭHzに等しくなり、いわゆるクロ
ススプリアス妨害が生ずるかを、本機にアンテナを接続
しない状態で、シールドルーム内で動作状態にして予め
調べ、クロススプリアス妨害が生ずる受信周波数のデー
タを取得しておく。

【００４６】そして、このデータはＣＰＵ１３に記憶さ
れており、ＣＰＵ１３による制御に利用されるようにな
っている。図２には、ＣＰＵ１３による第１中間周波数
の変更制御の概略手順を示すサブルーチンフローチャー
トが示されており、同図を参照しつつその制御手順につ
いて説明すれば、まず、最初に、ＣＰＵ１３により受信
周波数がクロススプリアス妨害が生ずる周波数となった
か否かが判断されるようになっている（図２のステップ
１００参照）。そして、クロススプリアス妨害が生ずる
受信周波数ではないと判定された場合（ＮＯの場合）に
は、このサブルーチン処理は終了されることとなる。

【００４７】一方、受信周波数が、予めデータとして記
憶されているクロススプリアス妨害が発生する周波数で
あると判定された場合（ＹＥＳの場合）には、ＣＰＵ１
３により数値制御周波数ＦＮが通常時の５．９ＭHzから
６．３ＭHzへ変更されることとなる（図２のステップ１
０２参照）。また、第２局部発振器７の第２局発用デバ
イダ１９がＣＰＵ１３により制御されて、第２局部発振
周波数ＦＬ２が４００ＫHz高い周波数に変更され、一連
のサブルーチン処理が終了することとなる（図２のステ
ップ１０４参照）。

【００４８】なお、本機動作時の受信周波数が、クロス
スプリアス妨害が発生する周波数として予め記憶されて
いる周波数に一致するか否かの判断は、具体的には、Ｃ
ＰＵ１３がＰＬＬループへ対して出力する一般にＮ値と
称されている制御用の数値によって判断されるようにな
っている。すなわち、受信周波数は、第１局部発振周波
数ＦＬ１が変えられることによって変化するようになっ
ているが、第１局部発振周波数ＦＬ１は、先に述べたよ
うに、ＰＬＬループによる周波数シンセサイザによって
変化するようになっている。そして、この周波数変化
は、ＣＰＵ１３から第１局発用デバイダ１０へ対して入
力される制御用の数値の変化によって生ずるものである
ので、この数値と受信周波数とが対応することとなるこ
とを利用して、この数値を判定することで間接的に受信
周波数の判定を行うようにしてあるものである。

【００４９】次に、第２局発ＰＬＬ入力周波数の変更動
作について説明する。これは、本機の受信周波数と第２
局部発振器７内部で生ずるスプリアス周波数とが同一と
なることによるスプリアス妨害の発生を回避するために
行われるようになっているものである。より具体的に
は、第２局発用デバイダ１９の入力周波数、すなわち、
第２局発ＰＬＬ入力周波数が、受信周波数と同一となる
ことによるスプリアス妨害の発生を回避するためのもの
である。

【００５０】すなわち、例えば、受信周波数Ｆrが６１
７．６ＭHzである場合、何等スプリアス妨害対策を講じ
ないとすると各主要部の周波数は次のようになる。

【００５１】 受信周波数Ｆr： ６１７．６ＭHz

【００５２】 第１中間周波数ＦＩ１： ６２２．４ＭHz

【００５３】 第２中間周波数ＦＩ２： １０．７ＭHz

【００５４】 第１局部発振周波数ＦＬ１＝Ｆr＋ＦＩ１： １２４０．０ＭHz

【００５５】 第２局部発振周波数ＦＬ２＝ＦＩ１−ＦＩ２： ６１１．７ＭHz

【００５６】 数値制御発振周波数ＦＮ： ５．９ＭHz

【００５７】 第２局発ＰＬＬ入力周波数ＦＰ： ６１７．６ＭHz

【００５８】そこで、本機では、この場合、第２局発Ｐ
ＬＬ入力周波数ＦＰを４００ＫHz高くするべく、ＣＰＵ
１３により数値制御発振周波数ＦＮを４００ＫHz高い
６．３ＭHzに設定されるようにしてある。したがって、
この場合、各主要部の周波数は次のようになる。

【００５９】 受信周波数Ｆr： ６１７．６ＭHz

【００６０】 第１中間周波数ＦＩ１： ６２２．４ＭHz

【００６１】 第２中間周波数ＦＩ２： １０．７ＭHz

【００６２】 第１局部発振周波数ＦＬ１＝Ｆr＋ＦＩ１： １２４０．０ＭHz

【００６３】 第２局部発振周波数ＦＬ２＝ＦＩ１−ＦＩ２： ６１１．７ＭHz

【００６４】 数値制御発振周波数ＦＮ： ６．３ＭHz

【００６５】 第２局発ＰＬＬ入力周波数ＦＰ： ６１８．０ＭHz

【００６６】このような第２局発ＰＬＬ入力周波数ＦＰ
に起因するクロススプリアス妨害が発生する周波数も、
先の第１局部発振周波数ＦＬ１の高調波と第２局部発振
周波数ＦＬ２の高調波との差によるクロススプリアス妨
害の場合と同様に、多数存在するものである。したがっ
て、先の第１局部発振周波数ＦＬ１の高調波と第２局部
発振周波数ＦＬ２の高調波との差によるクロススプリア
ス妨害回避のために第１中間周波数ＦＩ１を変更する場
合と同様、第２局発ＰＬＬ入力周波数ＦＰの変更は、Ｃ
ＰＵ１３によって行われるようになっている。

【００６７】すなわち、図３に示されたＣＰＵ１３によ
る第２局発ＰＬＬ入力周波数の変更制御の概略手順を示
すサブルーチンフローチャートを参照しつつその制御手
順について説明すれば、まず、最初に、ＣＰＵ１３によ
り受信周波数が第２局部発振器７のスプリアスによりス
プリアス妨害が生ずる周波数となったか否かが判断され
る（図３のステップ２００参照）。なお、ＣＰＵ１３に
よるこの判定は、先の図２による制御の場合と同様に、
予めの調査により、第２局部ＰＬＬ入力周波数と同一と
なる受信周波数に関するデータがＣＰＵ１３に記憶され
ており、当該データを基になされるものである。

【００６８】そして、スプリアス妨害が生ずる受信周波
数ではないと判定された場合（ＮＯの場合）には、この
サブルーチン処理は終了されることとなる。一方、受信
周波数が、予めデータとして記憶されているスプリアス
妨害が発生する周波数であると判定された場合（ＹＥＳ
の場合）には、ＣＰＵ１３により数値制御周波数ＦＮが
通常時の５．９ＭHzから６．３ＭHzへ変更されることと
なる（図２のステップ２０２参照）。これにより、第２
局発ＰＬＬ入力周波数ＦＬ２は、４００ＫHz高い周波数
となる。

【００６９】さらに、数値制御周波数ＦＮが変更されて
も、第１中間周波数ＦＩ１及び第２中間周波数ＦＩ２
は、それぞれ通常時と変わることのないように、第１局
部発振周波数ＦＬ１及び第２の局部発振周波数ＦＬ２が
ＣＰＵ１３により制御され、一連のサブルーチン処理が
終了することとなる（図３のステップ２０４参照）。

【００７０】このように、本機においては、第１中間周
波数を、第１中間周波増幅器４の周波数帯域の範囲内
で、ＣＰＵ１３に記憶されたデータに基づいて、受信周
波数に応じて変更することで、第１中間周波数の高調波
と第２中間周波数の高調波との差が第１中間周波数と同
一とならないようし、特定の受信周波数におけるビート
妨害の発生を、簡易に、かつ、確実になくすることがで
きるようになっており、安定した広帯域受信が可能とな
るものである。

【００７１】また、第２局部発振器７のスプリアス周波
数が、受信周波数と同一となる受信周波数においては、
ＣＰＵ１３に予め記憶されたデータに基づいて、数値制
御発振器１２の周波数が変えられ、スプリアス周波数が
受信周波数と異なるようにすることで、第２局部発振器
７のスプリアスに起因するビート妨害の発生が、簡易
に、かつ、確実に無くされるので、より安定した広帯域
受信が可能となるものである。

【００７２】次に、本発明の実施の形態における第２の
例について、図４乃至図６を参照しつつ説明する。な
お、図１に示された構成要素と同一の構成要素について
は、同一の符号を付してその説明を省略し、以下、異な
る点を中心に説明することとする。

【００７３】この第２の例は、図１を参照しつつ説明し
た先の第１の例において、第１局部発振器３及び第２局
部発振器７のそれぞれの基準周波数源として、さらに
は、第２局部発振器７のオフセット周波数源として両者
に共通的に用いられていた数値制御発振器に代わって、
温度補償型水晶発振器を基準周波数源として、数値制御
発振器をオフセット周波数源として用いるように構成さ
れた点が異なるもので、他の構成部分は基本的に第１の
例と同様なものである。

【００７４】すなわち、第１局部発振器３の第１局発用
位相比較器１１及び第２局部発振器７の第２局発用位相
比較器２０には、基準周波数源として温度補償型水晶発
振器（図４においては「ＴＸＣＯ」と表記）２２の出力
段が接続されている。この温度補償型水晶発振器２２
は、水晶発振子２２ａを用いて発振するもので、水晶の
温度特性を温度補償型セラミック・コンデンサ（図示せ
ず）により補償して、周波数変動を広い温度範囲に渡っ
て極めて小さくできるようにしてなる公知・周知のもの
である。一般には、水晶発振子２２ａ及び発振回路等が
一つのケースに収納されたものとなっている。

【００７５】このような温度補償型水晶発振器２２を、
第１局部発振器３及び第２局部発振器７を構成するそれ
ぞれのＰＬＬ発振回路の基準周波数源とすることで、先
の図１に示された第１の例に比して、第１局部発振器３
及び第２局部発振器７の発振周波数の安定性がより向上
されることとなる。

【００７６】一方、数値制御発振器１２は、その出力段
が第２局部発振器７のＮＣＯ用ローパスフィルタ２１に
接続されており、第２局部発振器７を構成するＰＬＬ発
振回路のいわゆるオフセット周波数源としてのみ用いら
れるようになっている。

【００７７】また、第１局部発振器３の第１局発用デバ
イダ１０及び第２局部発振器７の第２局発用デバイダ１
９並びに数値制御発振器１２は、共にＣＰＵ１３によ
り、その動作が制御されるようになっており、このＣＰ
Ｕ１３による動作制御によって、後述するように第１及
び第２局部発振周波数、数値制御発振周波数等が変えら
れるようになっている。

【００７８】次に、上記構成における受信周波数に応じ
た第１中間周波数の変更動作及び第２局部ＰＬＬ入力周
波数の変更動作について説明する。最初に、第１中間周
波数の変更動作について図５に示されたサブルーチンフ
ローチャートを参照しつつ説明する。なお、この第１の
中間周波数の変更動作を行う理由は、先の第１の例で説
明したと同様であるのでここでの詳細な説明は省略す
る。

【００７９】まず、最初に、ＣＰＵ１３により受信周波
数がクロススプリアス妨害が生ずる周波数となったか否
かが判断されるようになっている（図５のステップ３０
０参照）。そして、クロススプリアス妨害が生ずる受信
周波数ではないと判定された場合（ＮＯの場合）には、
このサブルーチン処理は終了されることとなる。ここ
で、ＣＰＵ１３には、先の第１の例で述べたように、ク
ロススプリアス妨害が生ずる受信周波数のデータが予め
記憶されている。

【００８０】一方、受信周波数が、予めデータとして記
憶されているクロススプリアス妨害が発生する周波数で
あると判定された場合（ＹＥＳの場合）には、ＣＰＵ１
３により第１中間周波数ＦＩ１を所定周波数へ変更する
べく、第１局部発振周波数ＦＬ１が変更される（図５の
ステップ３０２参照）。第１中間周波数ＦＩ１の変更
は、例えば、先の第１の例と同様に、通常時の周波数か
ら４００ＫHz低い周波数へ変更されるようになってい
る。また、第１局部発振周波数ＦＬ１の変更は、具体的
には、ＣＰＵ１３による第１局発用デバイダ１０へ所定
の制御データが入力されることにより行われるものであ
る。

【００８１】そして、第１局部発振周波数ＦＬ１の変更
に伴い、第２局部発振周波数ＦＬ２の変更がなされ、一
連のサブルーチン処理が終了することとなる（図５のス
テップ３０４参照）。ここで、第２局部発振周波数ＦＬ
２の変更は、具体的には、ＣＰＵ１３により数値制御発
振器１２及び第２局発用デバイダ１９にそれぞれ所定の
制御データが入力され、数値制御発振器１２は所定の発
振周波数（例えば、５．９ＭHzから６．３ＭHzへ変更）
となり、第２局発用デバイダ１９は所定の分周比に設定
されることにより実行されるようになっている。

【００８２】なお、本機動作時の受信周波数が、クロス
スプリアス妨害が発生する周波数として予め記憶されて
いる周波数に一致するか否かの判断は、先の第１の例で
述べたと基本的に同様であるのでここでの詳細な説明は
省略することとする。

【００８３】次に、第２局発ＰＬＬ入力周波数の変更動
作について、図６に示されたサブルーチンフローチャー
トを参照しつつ説明する。なお、この第２局発ＰＬＬ入
力周波数の変更動作を行う理由は、先の第１の例で説明
したと同様であるのでここでの詳細な説明は省略する。
まず、最初に、ＣＰＵ１３により受信周波数が第２局部
発振器７のスプリアスによりスプリアス妨害が生ずる周
波数となったか否かが判断される（図６のステップ４０
０参照）。なお、ＣＰＵ１３によるこの判定は、先の図
１を参照しつつ説明した第１の例における制御の場合と
同様に、予めの調査により、第２局部ＰＬＬ入力周波数
と同一となる受信周波数に関するデータがＣＰＵ１３に
記憶されており、当該データを基になされるものであ
る。

【００８４】そして、スプリアス妨害が生ずる受信周波
数ではないと判定された場合（ＮＯの場合）には、この
サブルーチン処理は終了されることとなる。一方、受信
周波数が、予めデータとして記憶されているスプリアス
妨害が発生する周波数であると判定された場合（ＹＥＳ
の場合）には、第２局発ＰＬＬ入力周波数ＦＰ（第２局
発用デバイダ１９の入力周波数）を変更するべく、ＣＰ
Ｕ１３により数値制御発振器１２が制御されて、数値制
御発振周波数ＦＮが、例えば、通常時に５．９ＭHzであ
るところ、この場合には６．３ＭHzに変更されることと
なる（図６のステップ４０２参照）。

【００８５】そして、数値制御周波数ＦＮが変更されて
も、第２中間周波数ＦＩ２は、通常時と変わることのな
いように、第２局発用デバイダ１９がＣＰＵ１３による
制御を受けて、第２の局部発振周波数ＦＬ２が所定の周
波数に維持されて、一連のサブルーチン処理が終了する
こととなる（図６のステップ４０４参照）。例えば、第
２局部発振周波数ＦＬ２は、受信周波数Ｆｒが６１７．
６ＭHzである場合、第２局発ＰＬＬ入力周波数の変更の
有無に関係なく６１１．７ＭHzとされるようになってい
る。

【００８６】なお、数値制御周波数ＦＮが変更されて
も、第１局部発振周波数ＦＬ１は影響を受けないので、
第２局発ＰＬＬ入力周波数の変更がなされても、そのこ
とによってＣＰＵ１３により特別な制御を受けることは
なく、受信周波数によって定まる所定の周波数とされる
だけである。例えば、受信周波数Ｆｒが６１７．６ＭHz
である場合、第１局部発振周波数ＦＬ１は、１２４０．
０ＭHzとされる。

【００８７】また、この第２の例においては、特に、第
１及び第２局部発振周波数ＦＬ１，ＦＬ２の安定度を高
めるため、温度補償型水晶発振器２２をＰＬＬ発振回路
の基準周波数源として用いるような構成としたが、発振
周波数の安定性の高いものとしては、これに限定される
必要はなく、例えば、公知・周知の恒温漕型水晶発振器
のようなものを用いるような構成としてもよいものであ
る。

【００８８】

【発明の効果】以上、述べたように、本発明によれば、
クロススプリアス妨害が生ずる受信周波数において、第
１中間周波数を第１中間周波数帯域の範囲内で変えるよ
うな構成とすることにより、従来と異なり、受信周波数
の全域において、クロススプリアス妨害の発生を回避す
ることができ、クロススプリアス妨害の本質的な解決を
図ることができる。しかも、第１中間周波数の変更に伴
う第１中間周波数帯域の変更を必要としないので、構成
を複雑化することなく、クロススプリアス妨害を確実に
回避することができる比較的安価な広帯域受信機を提供
することができる。さらに、第２局部発振器内で発生す
るスプリアスにより生ずるビート妨害を、ＣＰＵによ
り、第２局部発振器の出力周波数を変えることなく、第
２局部発振器を構成するＰＬＬ発振回路内の周波数を変
えることにより、内部スプリアスによるビート妨害の解
消を、簡易な構成で確実に行え、より安定した受信特性
を有し、しかも、比較的安価な広帯域受信機を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における広帯域受信機の主
要部の構成の第１の例を示す構成図である。

【図２】図１に示された広帯域受信機に用いられるＣＰ
Ｕによる第１中間周波数変更のための制御手順を示すサ
ブルーチンフローチャートである。

【図３】図１に示された広帯域受信機に用いられるＣＰ
Ｕによる第２局発ＰＬＬ入力周波数変更のための制御手
順を示すサブルーチンフローチャートである。

【図４】本発明の実施の形態における広帯域受信機の主
要部の構成の第２の例を示す構成図である。

【図５】図４に示された広帯域受信機に用いられるＣＰ
Ｕによる第１中間周波数変更のための制御手順を示すサ
ブルーチンフローチャートである。

【図６】図４に示された広帯域受信機に用いられるＣＰ
Ｕによる第２局発ＰＬＬ入力周波数変更のための制御手
順を示すサブルーチンフローチャートである。

【符号の説明】

２…第１混合器 ３…第１局部発振器 ４…第１中間周波増幅器 ５…第２混合器 ７…第２局部発振器 ９…第１局発用電圧制御発振器 １０…第１局発用デバイダ １１…第１局発用位相比較器 １２…数値制御発振器 １６…第２局発用電圧制御発振器 １７…第２局発用混合器 １９…第２局発用デバイダ ２０…第２局発用位相比較器 ２２…温度補償型水晶発振器

Claims (11)

【特許請求の範囲】
1. 【請求項１】 受信周波数を少なくとも第２中間周波数
   まで変換して復調を行うスーパヘテロダイン方式の広帯
   域受信機における内部ビート発生防止方法であって、 第１中間周波数の高調波と第２中間周波数の高調波との
   差が第１中間周波数と同一となる受信周波数において、 第１中間周波数を、前記広帯域受信機が有する第１中間
   周波数帯域の範囲内で所定の周波数に変更することを特
   徴とする広帯域受信機における内部ビート発生防止方
   法。
2. 【請求項２】 受信周波数に対して所定の周波数の信号
   を出力する第１局部発振器と、 前記第１局部発振器の出力周波数と受信周波数との周波
   数混合を行い、所定の第１中間周波数を得る第１混合器
   と、 前記第１混合器の出力信号を帯域増幅する第１中間周波
   増幅器と、 受信周波数に応じた所定の周波数範囲の信号を出力する
   第２局部発振器と、 前記第１中間周波増幅器を介して入力される第１中間周
   波数と、前記第２局部発振器の出力周波数との周波数混
   合を行い所定の第２中間周波数を得る第２混合器と、 受信動作を制御する制御部とを具備し、スーパーヘテロ
   ダイン方式により受信信号を復調する広帯域受信機であ
   って、 前記第１局部発振器は、外部から入力される基準周波数
   に対して所定の周波数を出力するＰＬＬ発振回路と、前
   記基準周波数を発振出力する基準周波数用発振器とを有
   して構成され、 制御部は、所定の受信周波数において、第１中間周波数
   を所定の周波数へ変更するべく前記第１局部発振器を制
   御してその発振周波数を変えるものであることを特徴と
   する広帯域受信機。
3. 【請求項３】 第１中間周波数の変更は、第１中間周波
   増幅増幅器の帯域周波数の範囲内で行われることを特徴
   とする請求項２記載の広帯域受信機。
4. 【請求項４】 基準周波数発振器は、制御部の制御によ
   り発振周波数が可変される数値制御発振器であることを
   特徴とする請求項２又は３記載の広帯域受信機。
5. 【請求項５】 制御部は、ＣＰＵにより構成され、第１
   中間周波数の高調波と第２中間周波数の高調波との差が
   第１中間周波数と同一となる受信周波数において、数値
   制御発振器の周波数を変えることを特徴とする請求項４
   記載の広帯域受信機。
6. 【請求項６】 制御部は、ＣＰＵにより構成され、第１
   中間周波数の高調波と第２中間周波数の高調波との差が
   第１中間周波数と同一となる受信周波数に関するデータ
   が記憶されており、当該データに基づいて数値制御発振
   器の周波数を変えるか否かを判定することを特徴とする
   請求項５記載の広帯域受信機。
7. 【請求項７】 第２局部発振器は、第１局部発振器と共
   用される数値制御発振器と、前記数値制御発振器の出力
   周波数を基準周波数として入力すると共に、オフセット
   周波数として入力して発振するＰＬＬ発振回路とを有し
   て構成され、 制御部は、前記ＰＬＬ発振回路内の所定の箇所の周波数
   が受信周波数と同一となる場合に、前記ＰＬＬ発振回路
   内の所定の箇所の周波数と受信周波数とが異なるよう
   に、前記数値制御発振器の発振周波数を変更することを
   特徴とする請求項４、５又は６記載の広帯域受信機。
8. 【請求項８】 基準周波数発振器は、水晶発振子を有し
   てなり、所定の周波数を発振する水晶発振器であって、
   前記水晶発振子の発振周波数に対する温度特性が補償さ
   れてなる温度補償型水晶発振器であることを特徴とする
   請求項２又は３記載の広帯域受信機。
9. 【請求項９】 制御部は、ＣＰＵにより構成され、第１
   中間周波数の高調波と第２中間周波数の高調波との差が
   第１中間周波数と同一となる受信周波数において、第１
   局部発振器を構成するＰＬＬ発振回路の動作を制御しそ
   の出力周波数を変えることを特徴とする請求項８記載の
   広帯域受信機。
10. 【請求項１０】 制御部は、ＣＰＵにより構成され、第
    １中間周波数の高調波と第２中間周波数の高調波との差
    が第１中間周波数と同一となる受信周波数に関するデー
    タが記憶されており、当該データに基づいてＰＬＬ発振
    回路の出力周波数を変えるか否かを判定することを特徴
    とする請求項９記載の広帯域受信機。
11. 【請求項１１】 第２局部発振器は、第１局部発振器と
    共用される温度補償型水晶発振器と、制御部により発振
    周波数が可変される数値制御発振器と、前記温度補償型
    水晶発振器の出力周波数を基準周波数として入力すると
    共に、前記数値制御発振器の出力周波数をオフセット周
    波数として入力して発振するＰＬＬ発振回路とを有して
    構成され、 制御部は、前記ＰＬＬ発振回路内の所定の箇所の周波数
    が受信周波数と同一となる場合に、前記ＰＬＬ発振回路
    内の所定の箇所の周波数と受信周波数とが異なるよう
    に、前記数値制御発振器の発振周波数を変更することを
    特徴とする請求項８、９又は１０記載の広帯域受信機。