KR100402502B1

KR100402502B1 - 최적의 전압제어 발진기를 선택할 수 있는 수신기

Info

Publication number: KR100402502B1
Application number: KR10-1999-0018769A
Authority: KR
Inventors: 니노미야슈이치
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 1998-05-26
Filing date: 1999-05-25
Publication date: 2003-10-22
Also published as: JPH11340862A; US6512801B1; JP3250796B2; GB9911732D0; GB2339351A; CN1237835A; ID22613A; KR19990088525A; GB2339351B; DE19924039A1; TW428373B; CN1144381C

Abstract

본 발명은 수신기에 관한 것으로, 수신제어부(31)는 VCO 1₁내지 VCO 1₃각각을 동작시킨 다음 가변 분주기(21)내의 기준 분주비(N_typ)를 설정하고, 각각의 VCO 1₁내지 VCO 1₃의 동작에 의해, 수신제어부(31)는 PLL 회로(2)는 이 시간동안 입력된 신호(L)에 기초하여 로크인지 아닌지를 판정한다. 판정 결과에 기초하여, 수신제어부(31)는 제 1 테이블(TA_S)에 패턴 데이터를 생성한다. 제 2 테이블(TA_R)은 메모리(32)에 미리 저장되어 있다. 상기 제 2 테이블(TA_R)에의 기록은 각 패턴을 위한 최적의 VCO 1 이다. 수신제어부(31)는 이 제 2 테이블(TA_R)을 참고하여 상기 생성된 패턴 데이터에 해당하는 최적의 VCO 1 을 결정하며, 이를 통해 수신기가 고속으로 최적의 VCO 를 선택할 수 있을 것을 특징으로 한다.

Description

최적의 전압제어 발진기를 선택할 수 있는 수신기{RECEIVER CAPABLE OF SELECTING OPTIMAL VOLTAGE CONTROLLED OSCILLATOR}

본 발명은 수신기에 관한 것으로, 보다 구체적으로는 안테나를 통해 입력된 신호를 하향 변환(down-converting)하여 변환된 신호를 복조하는 수신기에 관한 것이다.

종래에는, 수신기가 외부에서 입력된 신호(S)를 중간 주파수 대역(이하 'IF 대역'이라 함)의 신호로 하향 변환하였다. 하향 변환은 상기 입력된 신호(S)(주파수 f_S)를 상기 수신기내의 믹서(mixer)에서 국부발진출력(V_O)(주파수 f_O)으로 혼합(믹싱)함으로써 실현될 수 있다.

상기 국부발진출력(V_O)은 보통 도 11과 같은 회로구성을 하고있는 전압 제어 발진기(이하 VCO라 함)에 의해 발생된다. 도 11의 VCO는 별개의 부품들로 구성되는데, 표면 탄성파(SAW) 공진기(111), 가변 캐패시턴스 다이오드(112) 등으로 구성된다. 또한, 도 11은 SAW(111)의 등가 회로를 도시하고 있다. 상기 가변 캐피시턴스 다이오드(112)는 상기 SAW 공진기(111)와 병렬로 연결된다. 상기 가변 캐패시턴스 다이오드(112)의 조정된 용량이 조정되고, 또한 소정의 제어 전압(V_C)가 VCO 에 인가되는 것에 의해, 상기 VCO는 주파수 가변의 국부발진출력(V_O)을 생성한다.

SAW 공진기(111)는 비싸고 크기가 크며, 주변 회로들은 별개의 부품들로 구성된다. 따라서, 상기 VCO의 크기를 줄이고 적은 비용으로 이것의 구조를 줄이는 것은 어려우며, 더욱이 이러한 부품들을 장착하는 노하우가 요구된다. 이러한 배경에서, VCO 는 집적회로화 되고 있다. 도 12는 집적회로화된 VCO 의 회로 다이어그램을 보여주고 있다. 도 11의 VCO와 비교하여, 도 12의 VCO는 집적회로 형태를 취하고 있고 LC 발진기(121)가 SAW 공진기(111)를 대체하고 있다는 점에서 도 11의 VCO와 다르다.

도 12의 VCO를 포함하는 많은 수의 IC가 특정 조건하에서 제조된다고 가정하자. 각각의 VCO에 있어서, 제어 전압(V_C)에 대한 국부발진출력(V_O)의 주파수 특성(f_O)(이하 'f_O-V_O특성'이라 함)이 측정된다. 상기 f_O-V_O특성 곡선은 선형 영역 및 포화 영역을 가진다. 또한, 상기 f_O-V_O특성 곡선은 VCO의 설계 목표로부터 일정의 편차를 갖고 흩어진다.(도 13의 화살표 참조). 이러한 편차를 이후 제조 편차라 한다. 이 제조 편차로 인해, f_O-V_O특성곡선의 포화 영역은 어느 경우에는 수신 대역(B)내에 있게된다. 그 결과, 수신기는 입력된 신호(S)를 정확하게 하향 변환할 수 없다. 따라서, 동일한 조건하에서 제조된 각각의 VCO 는 제조 분산을 갖지 않는 것이 이상적이나, 실제상 어렵다. 상기 수신 대역(B)은 상기 VCO를 포함하고 있는 수신기가 수신해야 하는 주파수 대역이고 또한 상기 신호(S)가 송출되는 대역이다.

이러한 이유로 인해, 아래와 같은 방법이 고려되어 왔다. 서로 다른 f_O-V_O특성 곡선을 갖는 복수의 VCO를 IC 내에 집적시킨다. 동일한 레벨의 제어 전압(V_C)이 인가되면, 상기 복수의 VCO는 상이한 주파수(f_O)를 갖는 국부발진출력(V_O)을 생성한다. VCO 제어부(3, 4)는 상기 VCO 각각의 주변부에 위치한다. 상기 VCO 제어부는 상기 복수의 VCO 중에서 상기 수신 대역(B)을 안정적으로 커버하는 f_O-V_O특성 곡선을 갖는 하나의 VCO를 선택하여야 한다. 또한, 이 선택 공정은 고속으로 수행되는 것이 바람직하다.

따라서, 본 발명의 목적은 고속으로 적절한 VCO를 선택하는 수신기를 제공하는 것이다. 상기 목적은 하기의 태양에 의해 달성된다. 또한, 각 태양은 하기에 설명하는 바와 같이 고유한 기술적 효과를 갖는다.

도 1은 본 발명의 제 1 내지 제 4 실시예에 따른 수신기의 구성을 나타내는 블럭도;

도 2는 VOC1₁내지 VOC 1₃의 주파수(f_O) 대 제어전압(V_C) 특성;

도 3은 제 1 실시예의 테스트 모드 과정을 보여주는 플로우챠트;

도 4는 제 1 테이블(TA_S) 및 제 2 테이블(TA_R);

도 5aa, 5ab, 5ba, 5bb, 5ca 및 5cb 는 VOC1 내지 VOC1 의 f_O-V_O특성간의 관계 및 상기 제 1 및 제 2 테이블(TA_S, TA_R)의 관계를 설명하는 다이어그램;

도 6은 제 2 실시예의 테스트 모드 과정을 보여주는 플로우 챠트;

도 7은 제 2 실시예의 V_CA및 V_CB를 설명하는 다이어그램;

도 8은 제 3 실시예의 테스트 모드 과정을 보여주는 플로우 챠트;

도 9는 제 3 실시예의 메모리(32)내에 저장된 n_OPT을 설명하는 다이어그램;

도 10은 제 4 실시예의 테스트 모드 과정을 보여주는 플로우 챠트;

도 11은 SAW 공진기가 포함되어 있는 종래 VCO 구조의 예;

도 12는 LC 공진기가 포함되어 있는 다른 종래 VCO 구조의 예; 및

도 13은 도 12의 VCO 의 f_O-V_O특성 곡선을 보여주는 도이다.

본 발명의 제 1 태양은 안테나를 통해 입력된 신호를 하향 변환한 후 이 변환된 신호를 복조하는 수신기에 관한 것으로서,공통 제어전압이 부여되는 것에 의해 서로 다른 주파수의 국부발진출력을 생성하는 복수의 전압제어 발진기(이하, VCO 라 함),상기 VCO 로부터 피드백되는 국부발진출력 및 기준 주파수를 갖는 기준 신호에 기초하여 상기 제어전압을 생성하는 PLL 회로,상기 안테나로부터의 입력신호와 상기 VCO 로부터의 국부발진출력을 주파수 혼합하여 상기 하향 변환을 실시하는 믹서, 및데스트 모드에서 상기 복수의 VCO 전부를 테스트하고, 상기 입력신호를 수신하는 수신 모드에서 상기 VCO 의 스위칭 제어를 실시하는 VCO 제어부를 구비하며,상기 VCO 제어부는 상기 테스트 모드일 때,상기 VCO 중의 하나를 동작시켜 상기 VCO 로부터의 국부발진출력에 의해 상기 PLL 회로가 로크하는지 여부를 판정하고,상기 판정 결과를 내부의 메모리에 기록하며,상기 판정 및 상기 기록을 상기 VCO 전부에 대해 실행하고,상기 메모리에 기록된 모든 판정 결과를 참조하여 상기 복수의 VCO 중에서 최적인 것을 결정하고,상기 VCO 제어부는 상기 수신 모드일 때,상기 테스트 모드에서 결정한 최적인 VCO 를 동작시켜, 상기 최적인 VCO 로부터의 국부발진출력을 믹서에 제공하고,상기 입력신호는 소정의 주파수 대역을 점유하고 있고,상기 VCO 전부는 상기 주파수 대역을 커버하는 발진 주파수 대역을 갖는 것을 특징으로 한다.

상기 제 1 태양에서, 테스트 모드에서 적절한 VCO 가 수신 모드에서의 사용을 위해 선택된다. 이 테스트 모드에서, VCO 제어부(3, 4)는 VCO 를 계속 스위칭하고 동작시켜 PLL 회로가 상기 각각의 VCO 로부터의 국부발진출력을 사용하여 로크되는지 아닌지에 따른 검출된 결과에 기초하여 최적의 VCO 를 결정한다. 따라서, 수신 모드에서, 상기 믹서는 PLL 회로가 안정적으로 로크되는 VCO 로부터의 국부발진출력을 사용하여 하향 변환을 실시한다. 이것은 상기 제 1 태양에 따른 수신기가 상기 하향 변환을 위한 적절한 VCO 를 선택하게 한다.

제 2 태양에 따르면, 상기 제 1 태양에서, 상기 VCO 제어부는 상기 모든 판경 결과를 패턴 데이터로서 상기 메모리중의 제 1 테이블에 유지하고,미리 상정되는 판정결과의 패턴마다 최적인 VCO 가 기록되어 있는 제 2 테이블에 기초하여 상기 제 1 테이블에 유지되는 패턴 데이터에 대응하는 최적인 VCO 를 결정한다.

상기 제 2 태양에서, 상기 VCO 제어부는 상기 제 2 테이블을 참조하여 제 1 테이블내에 유지된 상기 패턴 데이터에 대응하는 최적의 VCO 를 결정한다. 제 2 테이블에 미리 기록된 것은 패턴 및 그들의 해당 최적 VCO로 가정된다. 이것은 제 2 태양에 따른 수신기가 검출된 결과에 따른 상기 최적의 VCO 를 선택하게 한다.

제 3 태양에 따르면, 상기 제 1 태양에서, 상기 제 2 테이블은 상기 VCO 의 제조 편차에 기초하여 구성된다.

상기 제 3 태양에 따르면, 제 2 테이블은 상기 제조 편차에 기초하여 구성된다. 이것은 제 3 태양에 따른 수신기가 상기 VCO 의 제조 편차에 상관없이 최적의 VCO 를 선택하게 한다.

제 4 태양에 따르면, 상기 제 1 태양에서, 상기 PLL 회로는 상기 VCO 제어부가 설정하는 소정의 분주비로 상기 피드백된 국부발진출력을 분주하는 가변 분주기(프로그램가능한 분주기)를 포함하고 있고, 상기 분주된 국부발진출력 및 상기 기준 신호에 기초하여 제어전압을 생성하고,상기 테스트 모드에서, 상기 VCO 제어부는 상기 소정의 분주비로서 상기 입력 신호가 포함되는 주파수 대역내의 주파수를 갖는 국부발진출력을 각각의 상기 VCO 가 생성할 수 있는 기준 분주비를 설정한다.

상기 제 4 태양에 따르면, 위에서 설명된 바와 같은 기준 분주비가 가변 분주기내에 설정되어 있기 때문에, 입력된 신호에 따라 PLL 회로를 로크하는 것이 가능하다.

제 5 태양에 따르면, 상기 제 4 태양에서, 상기 기준 분주비는 각각의 상기 VCO 가 입력신호가 포함되는 주파수 대역의 중심 주파수를 갖는 국부발진출력을 생성할 수 있는 분주비이다.

상기 제 5 태양에서 명확하게 알 수 있는 바와 같이, 상기 기준 분주비는 상기 주파수 대역의 중심 주파수, 즉 평균값에 기초하여 설정되고, 따라서 PLL 회로는 고속으로 로크할 수 있다. 이것은 수신기가 짧은 시간으로 상기 테스트 모드를 실행하게 한다.

제 6 태양에 따르면, 상기 제 1 태양에서, 상기 VCO 제어부는 전회의 테스트 모드에서 결정된 최적인 VCO 를 기억하고, 상기 VCO 제어부는 금번 테스트 모드를 실행할 때, 전회의 테스트 모드시의 최적인 VCO 를 우선적으로 동작시키고, 상기 VCO 로부터의 국부발진출력에 의해 상기 PLL 회로가 로크하는 경우에 상기 VCO 가 최적이라고 다시 결정한다.

상기 제 6 태양에 따르면, 첫번째 테스트된 VCO 가 상기 테스트 모드가 다시 실행되는 시간에서 최적인 것으로 다시 결정되는 경우, VCO 제어부는 상기 수신 모드로 시프트(전이)된다. 이것은 테스트 모드에서 수신 모드까지의 시프트 시간을 감소시킬 수 있다.

제 7 태양에 따르면, 상기 제 1 태양에서, 상기 PLL 회로 및 각각의 VCO 는 동일한 회로내에 집적된다.

상기 제 7 태양에 따르면, 회로내의 상기 집적은 수신기의 크기 및 가격을 저감시실 수 있다. 또한, 별개의 부품이 사용되는 것과는 달리, 이 부품들을 장착하는 것에 관한 노하우에는 상기 수신기 제조에서는 요구되지 않는다.

제 8 태양은 안테나를 통해 입력된 신호를 하향 변환한 후 이 변환된 신호를 복조하는 수신기에 관한 것으로서,각각에 공통 제어전압이 부여되고, 상기 제어전압에 따라 다른 주파수의 국부발진출력을 생성하는 복수의 전압 제어 발진기(이하 VCO 라 함),각각의 상기 VCO 로부터 피드백된 상기 국부발진출력 및 기준 주파수를 갖는 기준 신호에 기초하여 상기 제어전압을 생성하는 PLL 회로,상기 안테나를 통한 입력신호의 주파수 및 각각의 상기 VCO(1) 로부터의 국부발진출력을 주파수 혼합하여, 상기 하향 변환을 수행하는 믹서(8), 및미리 실행되는 테스트 모드에서 각각의 상기 VCO 를 테스트하고, 상기 안테나를 통한 입력신호를 수신하는 수신 모드에서 상기 VCO 의 스위칭 제어를 실시하는 VCO 제어부를 구비하고,상기 테스트 모드에서, 상기 VCO 제어부는,상기 VCO를 순차적으로 스위칭 및 동작시킴으로서 각각의 상기 VCO 로부터의 국부발진출력에 의해 로크하는 상기 PLL 회로를 검출하고, 상기 PLL 회로가 생성하는 제어전압의 값이 소정의 범위내인지 여부를 판정하고,상기 판정 결과가 소정의 범위내인 경우에는 현재 제어전압이 부여되어 있는 VCO 를 적절한 VCO 로서 결정하고,상기 VCO 제어부는 상기 수신 모드일 때,상기 테스트 모드에서 결정한 VCO 를 동작시켜, 상기 국부발진출력을 상기 믹서에 제공하는 것을 특징으로 한다.상기 제 8 태양에서, 테스트 모드에서, 최적의 VCO 가 수신 모드에서의 사용을 위해 선택된다. 이 테스트 모드에서, VCO 제어부는 상기 VCO 를 계속 스위치하고 동작시켜 PLL 회로가 각각의 VCO 로부터의 국부발진출력으로 로크되는지 아닌지에 따른 검출결과 및 상기 국부발진출력을 사용하여 상기 PLL 회로가 발생하는 제어전압 값이 소정의 범위 내에 있는지 아닌지에 기초하여 최적의 VCO 를 결정한다. 이러한 두 상태를 만족하는 VCO 가 검출되면, VCO 제어부는 이 VCO 가 최적인 것으로 결정한다. 따라서, 어느 경우에서는, VCO 제어부가 모든 VCO 를 동작시키지 않는다. 이것은 상기 제 8 태양에 따른 수신기가 상기 제 1 태양에 따른 수신기보다 더 높은 속도로 테스트 모드를 실행할 수 있게하고 수신 모드로의 시프트를 하게 한다. 또한, 수신 모드에서, 상기 믹서는 PLL 회로가 안정적으로 로크하는 VCO 로부터의 국부발진출력을 사용하여 하향 변환을 실시한다. 이것은 상기 제 8 태양에 따른 수신기가 복수의 VCO 중에서 상기 하향 변환에 적합한 VCO 를 선택하게 한다.

제 9 태양에 따르면, 상기 제 8 태양에서, 상기 소정의 범위에는 각각의 상기 VCO 가 동일한 주파수를 갖는 국부발진출력을 생성하는 경우 제공되는 제어전압의 오직 하나의 값만이 포함되어 있다.

이 제 9 태양에서, 상기 제어부는 상기 소정의 범위에 기초하여 최적의 VCO 를 결정하며, 따라서 최적의 VCO 만이 선택될 수 있다.

제 10 태양에 따르면, 상기 제 8 태양에서, 상기 PLL 회로는 상기 VCO 제어부가 설정하는 소정의 분주비로 상기 피드백된 국부발진출력을 분주하는 가변 분주기를 포함하고 있고, 상기 분주된 국부발진출력 및 상기 기준 신호에 기초하여 제어전압을 생성하고,상기 테스트 모드에서, 상기 VCO 제어부는 상기 소정의 분주비로서 상기 입력 신호가 포함되는 주파수 대역내의 주파수를 갖는 국부발진출력을 각각의 상기 VCO 가 생성할 수 있는 기준 분주비를 설정한다.

제 11 태양에 따르면, 상기 제 10 태양에서, 상기 기준 분주비는 각각의 상기 VCO 가 일력신호가 포함되는 주파수 대역의 중심 주파수를 갖는는 국부발진출력을 생성할 수 있는 분주비이다.

제 12 태양에 따르면, 상기 제 8 태양에서, 상기 VCO 제어부는 전회의 테스트 모드에서 결정된 최적인 VCO 를 기억하고, 상기 VCO 제어부는 금번 테스트 모드를 실행할 때, 전회의 테스트 모드에서의 최적인 VCO 를 우선적으로 동작시키고, 상기 VCO 로부터의 국부발진출력에 의해 상기 PLL 회로가 로크하는 경우에 상기 VCO 가 최적이라고 다시 결정한다.

제 13 태양에 따르면, 상기 제 8 태양에서, 상기 PLL 회로 및 각각의 상기 VCO 은 동일한 회로내에 집적된다.

본원의 상기 목적 및 다른 목적, 특성, 태양 및 장점들은 첨부된 도면을 참고로 이하 설명되는 발명의 상세한 설명을 통해 보다 명확해질 것이다.

도 1은 본 발명의 제 1 내지 제 4 실시예에 따른 수신기의 구조를 보여주는 블럭 다이어그램이다. 도 1에서, 수신기는 제어대상인 복수의(도 1에는 3개) VCO, VCO 1₁내지 VCO 1₃, 위상 로크된 루프(PLL) 회로(2), 마이크로컴퓨터(3), VCO 스위칭 회로(4), 버퍼 증폭기(5), 안테나(6), RF 증폭기(7) 및 믹서(8)를 포함하고 있다. 상기 VCO 1₁내지 VCO 1₃, PLL 회로(2), VCO 스위칭 회로(4), 버퍼 증폭기(5), RF 증폭기(7) 및 믹서(8)는 집적 회로내에 집적되는 것이 바람직하다.

PLL 회로(2)는 가변 분주기(21), 기준 주파수 발생기(22), 위상 비교기(23), 로크 검출기(24) 및 저역통과 필터(LPF)(25)를 포함한다. 마이크로컴퓨터(3)는 수신제어부(31), 메모리(32) 및 A/D 변환기(33)를 포함한다. 상기 마이크로컴퓨터(3) 및 VCO 스위칭 회로(4)는 청구항에 기재된 바와 같이 VCO 제어부를 구성한다.

이제 도 2를 참고하여 VCO 1₁내지 VCO 1₃의 f_O-V_C특성(상술하였음)을 설명한다. 도 2의 그래프에서, 가로축은 국부발진출력의 주파수(f_O)를 나타내고, 세로축은 제어전압(V_C)을 나타낸다.

수신 대역(B)은 수신기의 수신 주파수 대역이고 또한 외부에서 상기 수신기까지 전송된 신호(S)가 포함되어 있는 주파수 대역이기도 하다. 보다 상세하게는, 상기 신호(S)가 L 대역(1.45 내지 1.49[GHz])내에 있는 경우에는, 상기 수신 대역 (B)는 대략 1.45 내지 1.49[GHz] 내에 있다. 중심 주파수(F_VC)는 수신 대역(B)의 중심이다. 최소 주파수(F_VMIN)는 수신 대역(B)의 최소 주파수이며, 최대 주파수 (F_VMAX)는 수신 대역(B)의 최대 주파수이다. 이러한 상황에서, VCO 1₁내지 VCO 1₃는 아래 설명될 설계목표하에서 설계된다.

VCO 1₂은 제어 전압(V_CC)이 상기 PLL 회로(2)로부터 인가되는 경우 상기 중심 주파수(F_VC)를 갖는 국부발진출력(V_O2)을 생성하도록 설계된다. VCO 1₂는 또한 제어전압(V_C1및 V_C2)이 각각 인가되는 경우 최소 주파수(F_VMIN) 및 최대 주파수 (F_VMAX)를 갖는 국부발진출력(V_O2)을 생성하도록 설계된다. 또한, 제조 편차를 고려하면, 상기 VCO 1₂은 일반적으로 그 국부 발진 주파수 대역이 대략 상기 수신 대역(B) 폭의 두 배 이상이 되도록 설계된다. 상기 VCO 1₂의 발진 주파수 대역은 F_VC-B 내지 F_VC+B 내에 있는 것이 바람직하다. 상기 VCO 1₂은 제어 전압(V_C1)이 인가되는 경우에는 중심 주파수(F_VC-B)를 가지며, 제어 전압(V_C2)이 인가되는 경우에는 중심 주파수(F_VC+B)를 갖는 국부발진출력(V_O2)을 발생하도록 설계된다. 따라서, 상기 VCO 1₂의 f_O-V_C특성은 도 2의 일점쇄선과 같이 된다. 상기 f_O-V_C특성 곡선은 VCO 1₂의 발진 주파수 대역내부에서 선형적인 모양이지만, 이 대역 외부(또는 포화 영역내부)에서는 비선형이다.

상기 VCO 1₁및 VCO 1₃은 VCO 1₂의 f_O-V_C특성을 참고하여 설계된다. 구체적으로, 도 2에 도시된 바와 같이, 상기 신호(S)가 L 대역(상술하였음)인 경우, 상기 VCO 1₁및 VCO 1₃은 각각 상기 VCO 1₂의 f_O-V_C특성과 비교할 때 저주파수측 및 고주파수측으로 대략 B/2 시프트된 f_O-V_C특성을 갖도록 설계된다. 상기 VCO 1₁및 VCO 1₃의 f_O-V_C특성이 각각 도 2에 점선 및 이점쇄선으로 도시되어 있다. 또한 이 f_O-V_C특성 곡선 각각은 선형 영역 및 포화 영역을 가지고 있다. 상기 VCO 1₁및 VCO 1₃은 앞서 설명한 바와 같이 설계된다.

도 2를 참고하면, 상기 VCO 1₁내지 VCO 1₃각각은 제어 전압(V_C)이 V_CMIN< V_O< V_CMAX범위내에서 일정한 경우 각각 다른 주파수(f_VO1내지 f_VO3)로 발진하는 것을 볼 수 있을 것이다.

상기 f_O-V_C특성 곡선은 제조 편차로 인한 앞서의 설계 목표에 대하여 화살표 방향 A 또는 B 로 전체가 시프트되기도 한다.

또한, 각각의 VCO 는 VCO 번호를 구비하고 있다. 이 VCO 번호는 각각의 VCO 를 식별하기 위해 복수의 VCO 각각의 앞에 고유하게 제공되어 있다. 본 명세서에서는, VCO 1₁내지 VCO 1₃은 각각 "1" 내지 "3" 의 VCO 번호를 구비하고 있다.

도 3은 상기 제 1 실시예에 따른 수신기에 의해 실행될 테스트 모드의 과정을 나타내는 플로우 챠트이다. 이 과정을 실현하는 프로그램은 마이크로컴퓨터(3) 내부의 ROM(도시하지 않음) 등에 미리 저장되어 있다. 하기에 설명될 도 6, 도 8 및 도 10의 플로우 챠트는 각각 제 2, 제 3 및 제 4 실시예에 따른 테스트 모드의 과정을 보여주는 것이며, 이 과정을 실현하는 프로그램 또한 ROM 등에 미리 저장되어 있다.

아래에 도 1 내지 도 3에 기초한 제 1 실시예의 수신기의 동작을 설명한다. 상기 제 1 내지 제 3 실시예에 따른 수신기는 A/D 컨버터를 사용하지 않는다.

수신제어부(31)는 수신기가 전력이 인가되는 즉시 테스트 모드를 시작한다. 그 후, 상기 수신제어부(31)는 VCO 번호를 "n" 에서 초기 번호 "1"로 설정(단계 S301)하고 VCO 1₁를 선택하여 테스트한다.

다음으로, 상기 수신제어부(31)는 신호(Sel)를 송출하여(단계 S302), 선택된 VCO 1 을 VCO 스위칭 회로(4)에 통지한다. 상기 신호(Sel)에는 Sel₁, Sel₂및 Sel₃의 세 가지 타입이 있으며, 이들은 VCO 1₁, VCO 1₂및 VCO 1₃에 선택을 각각 통지하는 신호이다. 이 때, Sel₁이 송출된다.

입력된 Sel 타입에 기초하여, VCO 스위칭 회로(4)는 선택된 VCO 1을 인식하고(단계 S303), 테스트대상의 VCO 1 을 동작시키는 신호(V_B)를 출력한다(단계 S304, S311 또는 S313). 신호(V_B)도 또한 V_B1, V_B2및 V_B3의 세 가지 타입이 있으며, 각각 VCO 1₁, VCO 1₂및 VCO 1₃을 동작시키는 신호이다. 이 때, VCO 스위칭회로(4)는 VCO 1₁이 선택되었음을 인식하고, 따라서 "V_B1"을 송출한다(단계 S304). 그 결과, 이 때, VCO 1₁이 동작하고(단계 S304), VCO 1₂및 VCO 1₃은 동작하지 않는다.

수신제어부(31)는 단계 S302 에서 Sel 을 송출하고, VCO 1 중 어느 하나가 동작을 시작한 후, 신호(N_typ)를 송출하여(단계 S306), 가변 분주기(21)의 분주비를 설정한다. "N_typ" 는 PLL 회로(2)가 고속으로 로크될 수 있는가를 고려하여, 바람직하게는 각각의 VCO 1₁내지 VCO 1₃가 중심 주파수(F_VC)를 갖는 국부발진출력(V_O1내지 V_O3)을 생성할 수 있는 분주비(dividing ratio)를 설정하기 위한 신호이다. "N_typ" 는 앞서 설명한 것으로 한정되지는 않지만, 각각의 VCO 1₁내지 VCO 1₃이 F_VMIN내지 F_VMAX범위내의 임의의 주파수를 갖는 국부발진출력(V_O1내지 V_O3)를 생성할 수 있는 분주비를 설정하는 신호이어도 좋다.

그런데, 상기 PLL 회로(2)는 N_typ가 상기 가변 분주기(21)내에 설정되고, 또한 VCO 1 중의 어느 하나가 동작을 시작하면 동작을 개시한다.

구체적으로는, 가변 분주기(21)로 현재 동작중의 VCO 1₁에 의해 생성된 국부발진출력(V_O)이 입력된다. 상기 가변 분주기(21)는 입력된 국부발진출력(V_O)을 분주비(N_typ)로 분할한다. 기준 주파수 발생기(22)는 소정의 기준 주파수(F_REF)를 갖는 기준 신호(RS)를 출력한다. 상기 분할된 국부발진출력(V_O) 및 상기 기준 신호(RS)는 함께 위상 비교기(23) 및 로크 검출기(24)에 입력된다. 상기 위상 비교기(23)는 입력된 국부발진출력(V_O)과 기준 신호(RS)의 위상을 비교하고, 그 비교결과를 LPF(25)에 출력한다. LPF(25)는 저역통과 필터링에 의해 입력된 비교결과에 기초하여, 상기 국부발진출력(V_O)과 기준 신호(RS)의 순시 위상차를 나타내는 신호를 직류 제어신호(V_C)로 생성하고, 현재 동작중의 VCO 1 에 출력한다. PLL 회로(2)는 상기 제어 신호 (V_C)에 의해 상기 VCO 1 의 발진 주파수(f_vo)를 제어하고, 상기 발진 주파수(f_vo)가 주파수(f_REF)에 일치하도록 추적한다. 이렇게 추적하는 것을 본 명세서에서는 "PLL 회로(2)가 로크한다"라고 한다. 이 로크를 위해서, V_C는 상태방정식 V_CMIN< V_C< V_CMAX…(1)를 만족해야 한다. 추적하는 과정에서, 상기 현재 동작중의 VCO 1 가 생성하는 국부발진출력(V_O)은 가변 분주기(2)로 피드백 된다.

그런데, 로크 검출기(24)도 상기 입력된 국부발진출력(V_O) 및 신호(RS) 의 위상을 비교한다. 비교 결과는 제어 전압(V_C)에 관련되는 전압 레벨을 가지고 있다. 상기 로크 검출기(24)는 비교 결과의 전압 레벨이 상기 상태 방정식(1)을 만족하는지 아닌지를 결정하고, 그 결과를 수신제어부(31)에 통지하기 위한 신호(L)를 생성한다. 이 신호(L)는 두 가지 타입이 있다. 상기 전압 레벨이 상기 상태 방정식(1)을 만족한다면, 상기 로크 검출기(24)는 PLL 회로(2)가 로크하는 것을 나타내는 신호(L₁)를 생성하여, 상기 수신제어부(31)에 출력한다. 반면에, 상기 전압 레벨이 상기 상태 방정식(1)을 만족하지 못하면, PLL 회로(2)가 로크하지 않은 것을 나타내는 신호(L₂)를 생성하여, 상기 수신제어부(31)에 출력한다.

상기 수신제어부(31)는 상술한 신호(L)가 입력하면, 그 내용에 따라 PLL 회로(2)가 동작중의 VCO 1 에 로크하는가 아닌가를 판정하고(단계 S307), 판정결과를 상태(status)로서, 도 4에 도시된 제 1 테이블(TA_S)에 기록한다(단계 S308). 도 4의 상기 제 1 테이블(TA_S)은 메모리(32)에 미리 제공되어 있다. 상기 제 1 테이블(TA_S)은 상태가 각각의 VCO 1 마다 기록되도록 구성된다. 예를 들어, VCO 1₁이 선택되는 때에 PLL 회로(2)가 로크되면, 상기 제 1 테이블(TA_S)상의 적절한 필드에 '1' 이 기록된다. 반대로, PLL 회로(2)가 로크되지 않으면, 상기 필드에 '0' 이 기록된다.

상기 수신제어부(31)는 다음에 n = n_MAX인지 아닌지를 판정한다.(단계 309) 여기서, n_MAX는 VCO 번호 "n" 의 최대값으로서, 상기 제 1 실시예에서는 "3" 이다. n ≠n_MAX이면, 수신제어부(31)는 테스트대상의 VCO 1 가 남아 있지가를 판정하고, 단계 S310 으로 진행한다. 반면에, 테스트대상의 VCO 1 이 남아있는 것이 하나도 없다면, 단계 S315 으로 진행한다.

n = "1" 인 경우, 상기 수신제어부(31)는 "n" 에서 "n+1"로 갱신하고(단계 S311), 다음 VCO 번호 "2" 가 붙은 VCO 1 인 VCO 1₂를 선택한다. 이 경우, 도 3의 단계 S302 →S303 →S311 →S312 은 순차적으로 실행된다. 이 처리과정에 있어서, Sel₂및 V_B2가 출력되고(단계 S302 및 S311), 그 결과 오직 VCO 1₁만이 동작한다(단계 S312). 다음으로, 상기 수신제어부(31)는 단계 S306에서 S308 을 수행하여 상기 VCO 1₂의 상태를 제 1 테이블(TA_S)에 기록한다(단계 S308).

다음으로, n = 2 인 경우, 상기 수신제어부(31)는 "n" 에서 "n+1"로 갱신하고(단계 S311), 단계 S302 →S303 →S313 →S314 를 순차적으로 실행한다. 이 과정에서, Sel₃및 V_B3가 출력되고(단계 S312 및 S313), 그 결과 오직 VCO 1₃만이 동작한다(단계 S314). 다음으로, 상기 수신제어부(31)는 단계 S306 내지 S308 을 실행하여 제 1 테이블(TA_S)에 상기 VCO 1₃의 상태를 기록한다(단계 S308).

다음으로, 상기 수신제어부(31)는 단계 S309 를 실행한다. n = n_MAX(=3) 인 경우, 단계 S315 으로 진행한다. 앞서 설명한 바와 같이, 상기 수신제어부(31)는 상술한 소정의 분주비(N_typ)를 상기 가변 분주기(21)에 설정하고, PLL 회로(2)가 로크인지 아닌지를 VCO 1₁내지 VCO 1₃까지 순차적으로 결정(판정)한다. 상기 판정 결과에 기초하여, 상기 수신제어부(31)는 VCO 1₁내지 VCO 1₃까지의 상태를 제 1 테이블(TA_S)에 기록한다. 그 결과, 상기 제 1 테이블(TA_S)에는 3-디지트 이진정보(0 또는 1)가 생성된다. 상기 이진정보의 패턴, 즉 패턴 데이터는, 후술하는 바와 같이 "1,1,1", "1,1,0" 또는 "0,1,1" 중 어느 하나이다. 또한, 이 패턴 데이터는 왼쪽 값부터 차례로 VCO 1₁, VCO 1₂및 VCO 1₃의 상태를 나타내고 있는 것임을 주목하라.

그런데, 도 4에 도시된 제 2 테이블(TA_R)이 메모리(32)에 미리 제공되어 있다. 제 2 테이블(TA_R)에는 각 패턴 및 최적인 VCO 1 의 조합이 케이스 마다 구별되어 미리 기록되어 있다. 케이스에는 3 가지 종류가 있다. 다시 말해서, 케이스 1의 패턴은 "1,1,1"; 케이스 2 의 패턴은 "1,1,0"; 그리고 케이스 3의 패턴은 "0,1,1" 이다.

도 2에 도시한 VCO 1₁, VCO 1₂및 VCO 1₃의 제조 편차를 고려하고, 세 개의 f_O-V_C특성곡선이 고주파수측 또는 저주파수측으로 소정의 범위(F_VC의 수 퍼센트 정도로) 내에서만 시프트되기 때문에 다른 패턴이 존재하지 않는다는 것을 주목하라.(도 2 참조) 그리고, 예를 들어 VCO 1₁, VCO 1₂및 VCO 1₃중에서, 2 개의 f_O-V_C특성곡선의 포화영역이 동시에 수신 대역(B) 중에 들어오는 경우는 없다. 따라서, 상술한 패턴 이외의 패턴(예컨대 "0,0,1" 등)을 고려할 필요가 없다.

또한, 상기 제 2 테이블(TA_R)에는 수신기가 외부에서의 신호(S)에 대응하여 하향 변환을 실시하는 경우에 사용될 최적의 VCO 1 가 패턴 마다 미리 기록되어 있다. 즉, 케이스 1의 패턴의 경우에는, VCO 1₂가 최적의 VCO 1 이 된다. 케이스 1과 같은 경우의 패턴 데이터가 얻어지면, PLL 회로(2)는 모든 VCO 1 에서 로크한다. VCO 1 각각의 f_O-V_C특성 곡선은 도 5aa 에 도시되어 있는 바와 같이 설계목표와 같다. 이 경우에, 도 5ab 를 참고하면, VCO 1₂의 f_O-V_C특성 곡선의 선형 영역은 상기 수신 대역(B)을 가장 안정적으로 커버하고 있어서 VCO 1₂가 최적의 VCO 1 가 된다(도 5ab의 점선 참조).

케이스 2의 경우, VCO 1₃이 최적의 VCO 1 이 된다. 케이스 2의 경우와 같은 패턴 데이터가 얻어지면, PLL 회로(2)는 VCO 1₂또는 VCO 1₃에서 (발생된 국부 발생 출력을 사용하여) 로크한다. 이 때, 도 5aa 에 도시된 케이스와 비교하면, f_O-V_C특성 곡선은 전체가 도 5ba에 도시된 바와 같이, 제조 편차로 인한 주파수(B)만큼 저주파수측으로 시프트된다. 이 경우, VCO 1₃의 f_O-V_C특성 곡선의 선형 영역은 상기 수신 대역(B)을 가장 안정적으로 커버하여서 상기 VCO 1₃이 최적의 VCO 1 이 된다(도 5bb 의 점선 참조).

또한, 케이스 3의 경우, VCO 1₁이 최적의 VCO 1 이 된다. 케이스 3의 경우와 같은 패턴 데이터가 얻어지면, PLL 회로(2)는 VCO 1₁또는 VCO 1₂에서 (생성된 국부 발생 출력을 사용하여) 로크한다. 이 때, 도 5aa 에 도시된 케이스와 비교하면, f_O-V_C특성 곡선은 전체가 도 5ca에 도시된 바와 같이, 주파수(B)만큼 고주파수측으로 시프트된다. 이 경우, VCO 1₁의 f_O-V_C특성 곡선의 선형 영역은 상기 수신 대역(B)을 가장 안정적으로 커버하기 때문에 VCO 1₁이 최적의 VCO 1 이 된다(도 5cb 의 점선 참조).

상기 수신제어부(31)는 단계 S309 에서 n = n_MAX인지 판정(결정)한 후, 제 2 테이블(TA_R)을 참고하여 상기 최적의 VCO 1 을 결정한다(단계 S315). 제 1 테이블(TA_S)(도 4 참조)에 작성된 패턴 데이터는 제 2 테이블(TA_R)의 케이스 1 내지 케이스 3의 어느 하나의 패턴과 일치한다. 상기 수신제어부(31)는 제 2 테이블(TA_R)에서 작성한 패턴 데이터와 일치하는 케이스 및 그 케이스에 대응하는 최적의 VCO 1 을 검색한다.

상기 수신제어부(31)의 동작을 단계 S315 에서의 수신제어부(31)의 동작에 대하여 보다 상세하게 설명하도록 한다. 작성한 패턴 데이터가 케이스 1과 일치하는 경우, 상기 수신제어부(31)는 VCO 1₂를 최적의 VCO 1 으로 결정한다(도 5ab 의 점선 참조). 또한, 작성한 패턴 데이터가 케이스 2와 일치하는 경우, 상기 수신제어부(31)는 VCO 1₃를 최적의 VCO 1 으로 결정한다(도 5bb 의 점선 참조). 또한, 작성한 패턴 데이터가 케이스 3과 일치하는 경우, 수신제어부(31)는 VCO 1₁을 최적의 VCO 1 으로 결정한다(도 5cb 의 점선 참조).

다음으로, 수신제어부(31)는 Sel_OPT을 송출하여(단계 S316), 단계 S315 에서 결정된 최적의 VCO 1 을 VCO 스위칭 회로(4)에 통지한다. Sel_OPT에는 Sel과 동일하게 세 가지 타입이 있다. 상기 VCO 스위칭 회로(4)는 입력된 Sel_OPT의 타입을 판정하여 최적의 VCO 1을 인식한다(단계 S317). 다음으로, 상기 VCO 스위칭 회로(4)는 최적의 VCO 1을 동작시키기 위해 앞서 설명한 바와 같이 V_B1, V_B2또는 V_B3를 출력한다(단계 S304, S311 또는 S313). 그 결과, VCO 1₁, VCO 1₂, 및 VCO 1₃중에서 결정된 최적의 VCO 1 이 동작한다(단계 S305, S312 또는 S314). 그리고, 이상 설명한 바와 같이 수신제어부(31)는 테스트 모드를 종료한다.

상기 테스트 모드가 종료하면, 수신기는 수신 모드를 시작한다. 수신 모드에서는, 외부에서 송신되어 오는 소정의 신호(S)(주파수 f_S)가 안테나에 입력되고, 상기 입력된 신호(S)는 RF 증폭기(7)에 의해 증폭된다. 이 증폭된 신호(S)는 믹서(6)에 입력된다. 또한, 믹서(6)에 테스트 모드에서 결정된 최적의 VCO 1 로부터의 국부발진출력(V_O)(주파수 f_VO)도 입력된다. 상기 믹서(6)는 입력(S)를 신호국부발진출력에서 하향 변환한다. 이 수신 모드에서, PLL 회로(2)는 앞서 설명한 방법에 의해 생성하는 제어 신호(V_C)에 의해 결정된 VCO 1 의 발진 주파수(f_VO)를 제어하여, 피드백된 후 상기 가변 분주기(21)에 의해 분주된 발진 주파수(f_VO)가 상기 주파수(f_REF)에 일치하도록 추적한다.

이상 설명한 바와 같이, 제 1 실시예의 수신기에 의하면, 수신제어부(31)는 VCO 1 마다 단계 307에서 PLL 회로(2)가 로크하는지 아닌지를 판정한다. 단계 S308에서, 수신제어부(31)는 그 판정 결과를 상태로서 제 1 테이블(TA_S)에 기록한다(도 4 참조). 그리고, 수신제어부(31)는 단계 S315에서 제 2 테이블(TA_S) 및 제 1 테이블(TA_R)을 참고하여 최적의 VCO 1 을 결정한다.

다음으로, 본 발명의 제 2 실시예에 따른 수신기를 설명하도록 한다. 도 1에 도시된 수신기의 구조 및 이에 대한 설명은 생략한다.

도 6은 제 2 실시예에 따른 수신기에 의해 실행될 테스트 모드의 과정을 나타내는 플로우 챠트이다. 도 6의 플로우 챠트에 도 3의 플로우 챠트와 같은 단계가 일부 있음을 주의하라. 따라서, 해당 단계에는 도 3과 같은 단계 번호를 부여하였고 이들에 대한 설명은 생략한다. 아래에 도 1 및 도 6에 기초하여 수신기의 동작을 설명한다.

도 6에서, 단계 S601 이전의 과정은 도 3의 단계 S307 까지의 과정과 동일하다. 단계 S307 의 끝에서, 수신제어부(31)는 PLL 회로(2)가 동작 VCO 1 내에서 생성된 국부발진출력을 사용하여 로크인지 아닌지를 결정한다(단계 S307).

PLL 회로(2)가 로크가 아닌 것으로 결정되면(단계 S601), 수신제어부(31)는 동작 VCO 1 이 최적의 VCO 1 이 될 수 없음을 결정하고, "n" 에서 "n+1"로 갱신하고(단계 S310), 다음에 제공된 VCO 번호를 VCO 1 로 선택하고 단계 S302 까지 진행한다.

반면에, PLL 회로(2)가 로크인 것으로 결정되면(단계 S601), 수신제어부 (31)는 A/D 변환기(33)를 동작시킨다. 그 결과, LPF(25)에서 출력된 제어 전압(V_C)이 A/D 변환기(33)로 입력된다. A/D 변환기(33)는 상기 제어 전압(V_C)을 A/D 변환하고, 상기 제어 전압(V_C)을 측정 및 디지털화하고 그 결과를 상기 수신제어부(31)에 송출한다.

다음으로, 수신제어부(31)는 입력된 제어 전압(V_C)의 값이 상태 방정식 V_CA< V_C< V_CB…(2)를 만족하는지 아닌지를 결정한다(단계 S603). 지금부터 상기 상태 방정식(2)의 V_CA및 V_CB를 도 7a 및 도 7b를 참고하여 설명한다. 앞에서 설명한 바와 같이, 가변 분주기(21)에서 N_typ이 설정되면, VCO 1 각각은 발진 주파수(F_VC)를 갖는 국부발진출력(V_O)을 생성한다. 그러나 이 때, VCO 1 에 인가된 제어 전압(V_C)은 서로 다른데: V_CC는 VCO 1₂에 인가되고, V_C2는 VCO 1₁에 그리고 V_C1는 VCO 1₃에 인가된다. V_CA< V_C< V_CB는 PLL 회로(2)가 안정적으로 로크되는 V_CMIN< V_C< V_CMAX보다 작은 범위를 커버하고, 그 범위에는 도 7a에 도시된 바와 같이, VCO 1 의 복수의 제어 전압(V_C)이 포함되지 않는다. 즉, 도 7a 에서, V_CA< V_C< V_CB는 점선으로 표시되어 있는데, VCO 1₂의 제어전압(V_C)만이 이 범위에 포함되어 있다. 따라서 V_CA및 V_CB가 결정된다. 또한, V_CA및 V_CB를 결정하는데 VCO 의 제조 편차가 고려된다.

이 값들이 단계 S603 에서 상기 상태 방정식(2)를 만족하지 못하면, 수신제어부(31)는 동작 VCO 1 이 최적이 아님을 결정하고 "n" 에서 "n+1" 로 갱신하고(단계 S310), 다음의 VCO 번호를 갖는 VCO 1 이 최적인지 아닌지를 판정하기 위해 단계 S301 까지의 과장을 진행한다.

반면에, 이 값들이 상기 상태 방정식(2)를 만족하면, 수신제어부(31)는 단계 S603에서 동작 VCO 1 이 최적이라고 결정한다(단계 S604).

도 6에서, 단계 S604 이후의 과정은 도 3의 단계 S316 및 그 이후의 과정과 동일하다.

상기 설명된 테스트 모드에 따르면, 도 7a로 알 수 있듯이, 각각의 VCO 1 은 설계 목표로서의 f_O-V_C특성이 있는데, VCO 1₂이 최적의 VCO 1 로 선택된다. 그러나, 도 7a와 비교해서, VCO 1의 f_O-V_C특성이 제조 편차로 인해 저주파수측으로 전체가 시프트 되면(도 7b 참조), VCO 1₃이 어느 경우에서는 최적의 VCO 1 로 선택된다. 앞의 설명에서 분명히 알 수 있듯이, VCO 1 의 f_O-V_C특성이 고주파수측으로 시프트 되면 어느 경우에 VCO 1₁이 최적의 VCO 1 로 선택되며, 이에 대한 설명은 생략한다.

상술한 바와같이, 제 2 실시예의 수신기에 따르면, 제 1 실시예에서 처럼, 최적의 VCO 1 이 결정된다. 제 1 실시예에 따른 수신기는 PLL 회로(2)가 모든 VCO 1 에 따라 로크인지 아닌지를 결정한다. 그러나, 제 2 실시예의 수신기는 각각의 VCO 1 을 위해 PLL 회로(2)가 로크인지 아닌지를 결정하고, 일단 최적의 VCO 1 이 결정되면, 믹서(8)는 결정된 최적 VCO 1 을 가지고 신호(S)의 하향 변환을 특시 수행할 수 있다. 이것은 테스트 모드의 속도를 높인다.

이제, 본 발명의 제 3 실시예에 따른 수신기의 동작을 설명한다. 이 수신기의 구조가 도 1에 도시되어 있고 이에 대한 설명은 생략하기로 한다.

도 8은 제 3 실시예에 따른 수신기에 의해 실행될 테스트 모드의 과정을 나타내는 플로우 챠트이다. 도 8의 이 플로우 챠트에는 도 3의 플로우 챠트에서와 동일한 단계가 일부 있음을 주목하라. 따라서, 해당 단계에는 도 3에서와 같은 번호를 부여하였고, 이에 대한 설명은 생략한다. 아래에 도 1 및 도 8에 기초한 수신기의 동작을 설명한다.

도 8의 단계 S315 는 도 3의 단계 S315 와 같다. 즉, 수신제어부(31)는 단계 S309 에서 n = n_NAX을 결정하고, 제 1 테이블(TA_S) 및 제 2 테이블(TA_R)을 참고하여 최적의 VCO 1 을 결정한다. 그리고, 수신제어부(31)는 Sel_OPT을 송출하여 단계 S315에서 선택된 최적의 VCO 1 을 VCO 스위칭 회로(4)에 통지하고, 이 최적의 VCO 1 의 VCO 번호를 메모리(32)에 이미 제공된 필드(101)에 "n_OPT" 로서 기록한다(도 9 참조)(단계 S86). 이 필드(101)에 기록되는 것은 "1", "2" 또는 "3" 이다.

다음으로, 수신기는 단계 S317 →S304 →S305, 단계 S317 →S311 →S314 또는 단계 S317 →S313 →S314 를 순차적으로 실행하고, 단계 S84 를 실행한다. 단계 S84 에서, 수신제어부(31)는 PLL 회로(2)가 단계 S307에서 동작하는 최적의 VCO 1 로 로크인지 아닌지를 결정한다. 상기 수신제어부(31)가, 단계 S315 →S86 →S317 →S304 →S305 를 순차적으로 실행하는 것과 같이, 최적의 VCO 1 을 결정한 직후 단계 S84 를 실행하면, PLL 회로(2)는 물론 로크되고, 따라서 수신제어부(31)는 테스트 모드를 끝낸다. 그러면 수신기는 수신 모드를 시작한다. 이 후, 필요한 경우 수신기의 전원을 끈다.

필요한 경우 수신기의 전원을 다시 켠다. 수신제어부(31)는 전원이 켜지면 즉시 테스트 모드를 시작하고, 먼저 메모리(32)내의 필드(101)에서 마지막에 결정된 최적의 VCO 1 의 VCO 번호 "n_OPT" 를 인출하고 상기 VCO 번호의 초기값을 "n" 에서 "n_OPT" 으로 설정한다(단계 S81). 다음에, 수신제어부(31)는 Sel_OPT을 송출하여(단계 S82), 앞서 단계 S81 내에서 설정된 최적의 VCO 1 을 VCO 스위칭 회로(4)에 통지한다. 그리고, 수신제어부(31)는 N_typ을 송출하고(단계 S83), 가변 분주기(21)의 분주비를 설정한다.

다음으로, 수신기는 필드(101)에 저장된 "n_OPT" 값에 따라 순차적으로 단계 S317 →S304 →S305, 단계 S317 →S311 →S312 또는 단계 S317 →S313 →S314 를 실행하고, 수신제어부(31)는 PLL 회로(2)가 상기 앞의 최적 VCO 1 동작으로 로크인지 아닌지를 결정한다(단계 S84). 상술한 경우와 달리, 상술한 최적 VCO 1 이 동작하게되면 PLL 회로(2)가 안정적인 로크인지 아닌지를 확신할 수 없는데, 이는 그 회로 값이 IC 의 장기간에 따라 발생하는 변화에 의해 초기값과는 다르게 변화하기도 하기 때문이다. 이것이 단계 S84 가 필요한 이유이다. 수신제어부(31)는 PLL 회로(2)가 단계 S84 내에서 로크되면 테스트 모드를 종료한다.

앞서 설명한 바와 같이, 제 3 실시예의 수신기에 따르면, 제 1 실시예와 같이, 최적의 VCO 1 이 결정된다. 또한, 수신기를 다시 켜게 되면, PLL 회로(2)가 상기 앞의 최적 VCO 1 동작으로 로크되면, 수신제어부(31)는 이 VCO 1 을 계속 사용한다. 이 방법에서, 제 1 실시예와는 달리, 어느 경우에는, 제 3 실시예의 수신기는 상태를 제 1 테이블(TA_S)에 기록하는 것과 같은 과정 및 제 1 테이블(TA_S) 및 제 2 테이블(TA_R)의 비교에 의한 최적의 VCO 1 결정과 같은 과정을 실행해서는 안된다. 이것은 제 1 실시예와 비교하여 수신기의 전원을 켜는 것과 수신 모드간의 시간을 줄여준다.

PLL 회로(2)가 로크가 아니면, 수신제어부(31)는 단계 S84 에서 제 1 실시예와 같이 테스트 모드를 시작한다. 그러나, 이 때, 필드(101)에 저장된 "n_OPT" 에 해당하는 번호로 VCO 1 을 다시 동작시킬 필요 및 PLL 회로(2)가 로크인지 아닌지를 결정할 필요는 없다. 따라서, 수신제어부(31)는 단계 S85 를 실행하고 이 때 상기 VCO 번호 "n_OPT" 로 VCO1 을 동작시키지 않는다. 이것은 테스트 모드의 속도를 높여준다.

다음으로, 본 발명의 제 4 실시예에 따른 수신기를 설명한다. 도 1에 도시된 수신기의 구조 및 그의 설명은 생략한다.

도 10은 제 4 실시예에 따른 수신기에 의해 실행될 테스트 모드의 과정을 도시한 플로우 챠트이다. 도 10의 플로우 챠트에는 도 6 및 도 8의 플로우 챠트에서와 동일한 단계가 일부 포함되어 있음에 주목하라. 따라서, 해당하는 단계에는 도 6과 동일한 번호를 부여하였고 이에 대한 설명은 간략히 한다. 아래에 도 1 및 도 10에 기초한 수신기의 동작을 설명한다.

도 10의 단계 S604 는 도 6의 단계 S604 와 동일하다. 즉, A/D 변환기(33)으로부터 얻어진 제어 전압(V_C)의 측정 결과가 상기 상태 방정식(2)를 만족하면, 수신제어부(31)는 동작 VCO 1 이 최적임을 결정한다(단계 S604). 다음에, 수신제어부(31)는 메모리(32)내의 필드(101)로 "n_OPT" 를 기록한다(도 9 참조)(단계 S86). 이 후, 수신기가 단계 S317 →S304 →S305, 단계 S317 →S311 →S312 또는 단계 S317 →S313 →S314 를 선택된 VCO 1 에 따라 연속해서 실행한다.

제 3 실시예에서, 다음에 상기 수신제어부(31)는 PLL 회로(2)가 상기 결정된 최적 VCO 1 동작으로 로크인지 아닌지를 결정하고(단계 S84), 테스트 모드를 끝낸다. 다음으로, 수신기는 수신 모드를 시작한다. 그리고, 필요한 경우 수신기를 종료한다.

필요한 경우 수신기를 다시 켠다. 수신제어부(31)는 제 3 실시예와 같이, 전원이 켜진 직후 단계 S81 에서 S83 을 실행한다. 다음으로, 수신기는 필드(101)에 저장된 "n_OPT" 의 값에 따라 단계 S317 →S304 →S305, 단계 S317 →S311 →S312 또는 단계 S317 →S313 →S314 를 순차적으로 실행한다. 그리고, 수신제어부(31)는 PLL 회로(2)가 로크인 것으로 결정되면, 하향 변환을 위해 상기 앞서의 최적 VCO 1 을 사용하기 위해 계속 진행하는 것을 결정한다.

앞서 설명한 바와 같이, 제 4 실시에의 수신기에 따르면, 제 2 실시예와 같이, 최적 VCO 1 은 고속으로 결정되고, 또한 제 3 실시예와 같은 방식으로 상기 수신기의 전원을 켰을 때와 수신 모드 사이의 시간이 줄어든다.

단계 S84 에서, 수신제어부(31)는 PLL 회로(2)가 로크가 아니면 상기 제 2 실시예 처럼 동일한 테스트 모드를 시작하고 상기 테스트 모드의 속도를 높이는 제 3 실시예내의 동일한 단계 S85 를 시작한다.

비록 본 발명을 상세하게 설명하였으나, 지금까지의 설명은 설명을 위한 것이며 이것으로 제한되는 것은 아니다. 본 발명의 범위를 벗어나지 않는 한 다양한 수정 및 변경이 가능하다는 것을 알 수 있을 것이다.

본 발명에 따른 수신기에 따르면, 수신제어부(31)가 VCO 1₁내지 VCO 1₃각각을 동작시킨 다음 가변 분주기(21)내의 기준 분주비(N_typ)를 설정하고, 상기 VCO 1₁내지 VCO 1₃각각의 동작으로, 상기 수신제어부(31)는 PLL 회로(2)가 이 시간동안 입력된 신호(L)에 기초하여 로크인지 아닌지를 결정하고, 이 결정된 결과에 기초하여, 수신제어부(31)는 제 1 테이블(TA_S)에 패턴 데이터를 생성하고, 제 2 테이블(TA_R)은 메모리(32)에 미리 저장되어 있고, 상기 제 2 테이블(TA_R)에의 기록은 각 패턴을 위한 최적의 VCO 1 이고, 상기 수신제어부(31)는 이 제 2 테이블(TA_R)을 참고하여 상기 생성된 패턴 데이터에 해당하는 최적의 VCO 1 을 결정하며, 이를 통해 수신기가 고속으로 최적의 VCO 를 선택할 수 있다.

Claims

안테나를 통해 입력된 신호를 하향 변환한 후 이 변환된 신호를 복조하는 수신기에 있어서,

공통 제어전압이 부여되는 것에 의해 서로 다른 주파수의 국부발진출력을 생성하는 복수의 전압제어 발진기(이하, VCO 라 함),

상기 VCO 로부터 피드백되는 국부발진출력 및 기준 주파수를 갖는 기준 신호에 기초하여 상기 제어전압을 생성하는 PLL 회로,

상기 안테나로부터의 입력신호와 상기 VCO 로부터의 국부발진출력을 주파수 혼합하여 상기 하향 변환을 실시하는 믹서, 및

데스트 모드에서 상기 복수의 VCO 전부를 테스트하고, 상기 입력신호를 수신하는 수신 모드에서 상기 VCO 의 스위칭 제어를 실시하는 VCO 제어부를 구비하며,

상기 VCO 제어부는 상기 테스트 모드일 때,

상기 VCO 중의 하나를 동작시켜 상기 VCO 로부터의 국부발진출력에 의해 상기 PLL 회로가 로크하는지 여부를 판정하고,

상기 판정 결과를 내부의 메모리에 기록하며,

상기 판정 및 상기 기록을 상기 VCO 전부에 대해 실행하고,

상기 메모리에 기록된 모든 판정 결과를 참조하여 상기 복수의 VCO 중에서 최적인 것을 결정하고,

상기 VCO 제어부는 상기 수신 모드일 때,

상기 테스트 모드에서 결정한 최적인 VCO 를 동작시켜, 상기 최적인 VCO 로부터의 국부발진출력을 믹서에 제공하고,

상기 입력신호는 소정의 주파수 대역을 점유하고 있고,

상기 VCO 전부는 상기 주파수 대역을 커버하는 발진 주파수 대역을 갖는 것을 특징으로 하는 수신기.
제 1 항에 있어서,

상기 VCO 제어부는 상기 모든 판경 결과를 패턴 데이터로서 상기 메모리중의 제 1 테이블에 유지하고,

미리 상정되는 판정결과의 패턴마다 최적인 VCO 가 기록되어 있는 제 2 테이블에 기초하여 상기 제 1 테이블에 유지되는 패턴 데이터에 대응하는 최적인 VCO 를 결정하는 수신기.
제 1 항에 있어서,

상기 제 2 테이블은 상기 VCO 의 제조 편차에 기초하여 구성되는 것을 특징으로 하는 수신기.
제 1 항에 있어서,

상기 PLL 회로는 상기 VCO 제어부가 설정하는 소정의 분주비로 상기 피드백된 국부발진출력을 분주하는 가변 분주기를 포함하고 있고, 상기 분주된 국부발진출력 및 상기 기준 신호에 기초하여 제어전압을 생성하고,

상기 테스트 모드에서, 상기 VCO 제어부는 상기 소정의 분주비로서 상기 입력 신호가 포함되는 주파수 대역내의 주파수를 갖는 국부발진출력을 각각의 상기 VCO 가 생성할 수 있는 기준 분주비를 설정하는 것을 특징으로 하는 수신기.
제 4 항에 있어서,

상기 기준 분주비는 각각의 상기 VCO 가 입력신호가 포함되는 주파수 대역의 중심 주파수를 갖는 국부발진출력을 생성할 수 있는 분주비인 것을 특징으로 하는 수신기.
제 1 항에 있어서,

상기 VCO 제어부는 전회의 테스트 모드에서 결정된 최적인 VCO 를 기억하고, 상기 VCO 제어부는 금번 테스트 모드를 실행할 때, 전회의 테스트 모드시의 최적인 VCO 를 우선적으로 동작시키고, 상기 VCO 로부터의 국부발진출력에 의해 상기 PLL 회로가 로크하는 경우에 상기 VCO 가 최적이라고 다시 결정하는 것을 특징으로 하는 수신기.
제 1 항에 있어서,

상기 PLL 회로 및 각각의 상기 VCO 은 동일한 회로에 집적되는 것을 특징으로 하는 수신기.
안테나를 통해 입력된 신호를 하향 변환한 후 이 변환된 신호를 복조하는 수신기에 있어서,

각각에 공통 제어전압이 부여되고, 상기 제어전압에 따라 다른 주파수의 국부발진출력을 생성하는 복수의 전압 제어 발진기(이하 VCO 라 함),

각각의 상기 VCO 로부터 피드백된 상기 국부발진출력 및 기준 주파수를 갖는 기준 신호에 기초하여 상기 제어전압을 생성하는 PLL 회로,

상기 안테나를 통한 입력신호의 주파수 및 각각의 상기 VCO(1) 로부터의 국부발진출력을 주파수 혼합하여, 상기 하향 변환을 수행하는 믹서(8), 및

미리 실행되는 테스트 모드에서 각각의 상기 VCO 를 테스트하고, 상기 안테나를 통한 입력신호를 수신하는 수신 모드에서 상기 VCO 의 스위칭 제어를 실시하는 VCO 제어부를 구비하고,

상기 테스트 모드에서, 상기 VCO 제어부는,

상기 VCO를 순차적으로 스위칭 및 동작시킴으로서 각각의 상기 VCO 로부터의 국부발진출력에 의해 로크하는 상기 PLL 회로를 검출하고, 상기 PLL 회로가 생성하는 제어전압의 값이 소정의 범위내인지 여부를 판정하고,

상기 판정 결과가 소정의 범위내인 경우에는 현재 제어전압이 부여되어 있는 VCO 를 적절한 VCO 로서 결정하고,

상기 VCO 제어부는 상기 수신 모드일 때,

상기 테스트 모드에서 결정한 VCO 를 동작시켜, 상기 국부발진출력을 상기 믹서에 제공하는 것을 특징으로 하는 수신기.
제 8 항에 있어서,

상기 소정의 범위에는 각각의 상기 VCO 이 동일한 주파수를 갖는 국부발진출력을 생성하는 경우 제공되는 제어전압의 하나만이 포함되어 있는 것을 특징으로 하는 수신기.
제 8 항에 있어서,

상기 PLL 회로는 상기 VCO 제어부가 설정하는 소정의 분주비로 상기 피드백된 국부발진출력을 분주하는 가변 분주기를 포함하고 있고, 상기 분주된 국부발진출력 및 상기 기준 신호에 기초하여 제어전압을 생성하고,

상기 테스트 모드에서, 상기 VCO 제어부는 상기 소정의 분주비로서 상기 입력 신호가 포함되는 주파수 대역내의 주파수를 갖는 국부발진출력을 각각의 상기 VCO 가 생성할 수 있는 기준 분주비를 설정하는 것을 특징으로 하는 수신기.
제 10 항에 있어서,

상기 기준 분주비는 각각의 상기 VCO 가 입력신호가 포함되는 주파수 대역의 중심 주파수를 갖는 국부발진출력을 생성할 수 있는 분주비인 것을 특징으로 하는 수신기.
제 8 항에 있어서,

상기 VCO 제어부는 전회의 테스트 모드에서 결정된 최적인 VCO 를 기억하고, 상기 VCO 제어부는 금번 테스트 모드를 실행할 때, 전회의 테스트 모드에서의 최적인 VCO 를 우선적으로 동작시키고, 상기 VCO 로부터의 국부발진출력에 의해 상기 PLL 회로가 로크하는 경우에 상기 VCO 가 최적이라고 다시 결정하는 것을 특징으로 하는 수신기.
-제 8 항에 있어서,

상기 PLL 회로 및 각각의 상기 VCO 은 동일한 회로에 집적되는 것을 특징으로 하는 수신기.