KR19990088525A - 최적의전압제어발진기를선택할수있는수신기 - Google Patents

최적의전압제어발진기를선택할수있는수신기 Download PDF

Info

Publication number
KR19990088525A
KR19990088525A KR1019990018769A KR19990018769A KR19990088525A KR 19990088525 A KR19990088525 A KR 19990088525A KR 1019990018769 A KR1019990018769 A KR 1019990018769A KR 19990018769 A KR19990018769 A KR 19990018769A KR 19990088525 A KR19990088525 A KR 19990088525A
Authority
KR
South Korea
Prior art keywords
vco
vcos
pll circuit
test mode
local oscillation
Prior art date
Application number
KR1019990018769A
Other languages
English (en)
Other versions
KR100402502B1 (ko
Inventor
니노미야슈이치
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR19990088525A publication Critical patent/KR19990088525A/ko
Application granted granted Critical
Publication of KR100402502B1 publication Critical patent/KR100402502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1203—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier being a single transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1293—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having means for achieving a desired tuning characteristic, e.g. linearising the frequency characteristic across the tuning voltage range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 수신기에 관한 것으로, 수신 제어부(31)가 VCO 11에서 VCO 13각각을 동작시킨 다음 프로그램가능한 분주기(21)내의 기준 분할비(Ntyp)를 설정하고, 상기 VCO 11에서 VCO 13각각의 동작으로, 상기 수신 제어부(31)는 PLL 회로(2)가 이 시간동안 입력된 신호(L)에 기초하여 로크인지 아닌지를 결정하고, 이 결정된 결과에 기초하여, 수신 제어부(31)는 제1 테이블(TAS)에 패턴 데이터를 생성하고, 제2 테이블(TAR)은 메모리(32)에 앞서 저장되어 있고, 상기 제2 테이블(TAR)로의 기록은 각 패턴을 위한 최적의 VCO 1 이고, 상기 수신 제어부(31)는 이 제2 테이블(TAR)을 참고하여 상기 생성된 패턴 데이터에 해당하는 최적의 VCO 1 을 결정하며, 이를 통해 수신기가 고속으로 최적의 VCO 를 선택할 수 있을 것을 특징으로 한다.

Description

최적의 전압제어 발진기를 선택할 수 있는 수신기{RECEIVER CAPABLE OF SELECTING OPTIMAL VOLTAGE CONTROLLED OSCILLATOR}
본 발명은 수신기에 관한 것으로, 보다 특정적으로는 안테나를 통해 입력된 신호를 저역-변환(down-converting)하여 변환된 신호를 복조하는 수신기에 관한 것이다.
종래에는, 어느 경우에서는, 수신기가 외부에서 입력된 신호(S)를 중간 주파수 대역(이하 'IF 대역'으로 언급함)을 가지고 신호로 저역-변환 하였다. 저역-변환은 상기 입력된 신호(S)(주파수 fS)를 상기 수신기내의 믹서에서 국부 발진 출력(VO)(주파수 fO)으로 믹싱함으로써 실현될 수 있다.
상기 국부 발진 출력(VO)는 보통 도 11과 같은 회로구성을 하고있는 전압 제어 발진기(이하 VCO로 언급함)에 의해 발생된다. 도 11의 VCO는 별개의 성분들로 구성되는데, 표면 음향파(SAW) 공진기(111), 가변 캐패시턴스 다이오드(112) 및 다른 성분들로 구성된다. 도 11은 SAW(111)의 등가 회로를 도시하기도 한다는 것을 주목하라. 상기 가변 캐피시턴스 다이오드(112)는 상기 SAW 공진기(111)와 병렬로 연결된다. 상기 가변 캐패시턴스 다이오드(112)의 조정된 용량 및 상기 VCO 로 인가된 미리 결정된 제어 전압(VC)를 가지고, 상기 VCO는 가변 주파수를 가지는 상기 국부 발진 출력(VO)을 발생한다.
SAW 공진기(111)는 비싸고 크기가 크며, 이것의 주변 회로들은 별개의 성분들로 구성된다. 따라서 상기 VCO의 크기를 줄이고 적은 비용으로 이것의 구조를 줄이는 것은 어려우며, 더욱이 이러한 성분들을 장착하는 노우-하우가 요구된다. 그러한 배경에 반하여, VCO 는 집적회로상에 구성되게 된다. 도 12는 집적회로상에 구성된 VCO 의 회로 다이어그램을 보여주고 있다. 도 11의 VCO와 비교하여, 도 12의 VCO는 집적회로 형태를 취하고 있고 LC 발진기(121)가 SAW 공진기(111)를 대체하고 있다는 점에서 다르다.
도 12의 VCO를 포함하는 많은 수의 IC가 어느 상태에서 제조되었다고 가정하자. 각각의 VCO를 위해서, 제어 전압(VC)에 대한 국부 발진 출력(VO)의 주파수 특성(fO)(이하 'fO-VO특성'으로 언급함)이 특정되었다. 상기 fO-VO특성 곡선은 선형 영역 및 포화 영역을 가진다. 더욱이, 상기 fO-VO특성 곡선은 VCO의 설계 목표로부터 도출된 일정값으로 퍼진다(도 13의 양쪽 화살표). 이러한 분산을 이후 제조 분산이라고 언급한다. 이 제조분산으로 인해, fO-VO특성곡선의 포화 영역은 어느 경우에는 수신 밴드(B)내에 있게된다. 그 결과, 수신기는 입력된 신호(S)를 올바르게 저역-변환할 수 없다. 따라서, 동일한 조건하에서 제조된 각각의 VCO 는 실제와는 다른 제조 분산을 가지지 않는다. 상기 수신 밴드(B)는 상기 VCO를 포함하고 있는 수신기가 수신해야 하는 주파수 밴드이고 또한 상기 신호(S)가 송출되는 밴드이다.
이러한 이유로 인해, 아래와 같은 방법이 고려되어왔다. 서로다른 fO-VO특성 곡선이 있는 다수의 VCO들을 IC 에 집적시킨다. 동일한 레벨의 제어 전압(VC)이 인가되면, 상기 다수의 VCO들은 다른 주파수(fO)의 국부발진출력(VO)을 발생한다. VCO 제어부는 그러한 VCO 각각의 주변장치상에 놓여있다. 상기 VCO 제어부는 상기 다수의 VCO 가운데 상기 수신 밴드(B)를 안정적으로 커버하는 fO-VO특성 곡선을 가지는 하나의 VCO를 선택하여야 한다. 또한, 이 선택은 높은 속도에서 수행되는 것이 적절하다.
따라서, 본 발명의 목적은 높은 속도에서 적절한 VCO를 선택하는 수신기를 제공하는 것이다. 이 목적은 아래의 측면으로 성취된다. 더욱이, 각 측면은 이후 설명할 고유의 기술적 효과를 가지고 있다.
도 1은 본 발명의 제1 내지 제4 실시예에 따른 수신기의 블럭 구조;
도 2는 VOC11에서 VOC 13의 주파수(fO) 대 제어전압(VC) 특성;
도 3은 제1 실시예의 테스트 모드 절차를 보여주는 플로우챠트;
도 4는 제1 테이블(TAS) 및 제2 테이블(TAR);
도 5aa, 5ab, 5ba, 5bb, 5ca 및 5cb 는 VOC1 에서 VOC1 의 fO-VO특성간의 관계 및 상기 제1 및 제2 테이블(TAS, TAR)의 관계를 설명하는 다이어그램;
도 6은 제2 실시예의 테스트 모드 절차를 보여주는 플로우 챠트;
도 7은 제2 실시예의 VCA및 VCB를 설명하는 다이어그램;
도 8은 제3 실시예의 테스트 모드 절차를 보여주는 플로우 챠트;
도 9는 제3 실시예의 메모리(32)내에 저장된 nOPT을 설명하는 다이어그램;
도 10은 제4 실시예의 테스트 모드 절차를 보여주는 플로우 챠트;
도 11은 SAW 공진기가 포함되어 있는 종래 VCO 구조의 예;
도 12는 LC 공진기가 포함되어 있는 더 다른 종래 VCO 구조의 예; 및
도 13은 도 12의 VCO 의 fO-VO특성 곡선을 보여주는 도이다.
본 발명의 제1 측면은 안테나를 통해 입력된 신호를 저역-변환하고나서 상기 변환된 신호를 복조하는 수신기에 관한 것으로서,
각각 공통의 제어 전압이 제공되어 있고 상기 제어전압에 따라 다른 주파수를 가지는 국부 발진 출력을 발생하는 다수의 전압 제어 발진기(이후 VCO로 언급함);
상기 VCO 각각 및 기준 주파수를 가지는 기준 신호로부터 피드백된 상기 국부 발진 출력에 기초하여 상기 제어전압을 발생하는 PLL 회로;
상기 VCO 각각에서의 국부 발진 출력 및 상기 안테나를 통해 입력된 신호의 주파수를 믹싱(mixing)하고, 상기 저역-변환을 수행하는 믹서(mixer); 및
앞서 실행될 테스트 모드내에서 상기 VCO 각각을 테스트하고, 상기 안테나를 통해 입력된 신호를 수신하는 수신 모드내에서 상기 VCO 의 스위칭을 제어하는 VCO 제어부를 구비하고,
상기 테스트 모드에서, 상기 VCO 제어부는,
상기 PLL 회로가 상기 VCO를 계속 스위칭 및 동작시킴으로써 상기 VCO 각각에서의 국부 발진 출력을 사용하여 로크(lock)되는지 아닌지를 검출하고, 검출된 결과에 기초하여 적절한 하나의 VCO를 결정하며;
상기 수신 모드에서, 상기 VCO 제어부는,
상기 테스트 모드에서 결정된 VCO 를 선택적으로 동작시키고, 상기 믹서용 VCO 의 국부 발진 출력을 제공하는 것을 특징으로 한다.
상기 제1 측면에서, 테스트 모드에서 적절한 VCO가 수신 모드에서의 사용을 위해 선택된다. 이 테스트 모드에서, VCO 제어부는 VCO를 계속 스위치하고 동작시켜 PLL 회로가 상기 각각의 VCO 로부터의 국부 발진 출력을 사용하여 로크되는지 아닌지에 따른 검출된 결과에 기초하여 최적의 VCO 를 결정한다. 따라서, 수신 모드에서, 상기 믹서는 PLL 회로가 안정적으로 로크되는 VCO 로부터의 국부 발진 출력을 사용하여 저역-변환을 수행한다. 이것은 상기 제1 측면에 따른 수신기가 상기 저역-변환을 위한 적절한 VCO 를 선택하게 한다.
제2 측면에 따르면, 상기 제1 측면에서, 상기 검출된 결과를 유지하고 있는 VCO 제어부는 패턴 데이터로서 제1 테이블이 되고, 각각의 가정된 패턴을 위한 적절한 VCO 기 기록되는 제2 테이블을 가리키며, 그리고 상기 제1 테이블내에 유지된 상기 패턴 데이터에 대응하는 적절한 VCO 를 결정한다.
상기 제2 측면에서, 상기 VCO 제어부는 상기 제2 테이블을 참조하여 제1 테이블내에 저장된 상기 패턴 데이터에 대응하는 최적의 VCO 를 결정한다. 제2 테이블에 앞서 기록된 것은 패턴 및 그들의 해당 최적 VCO로 가정된다. 이것은 제2 측면에 따른 수신기가 검출된 결과에 따른 상기 최적의 VCO 를 선택하게 한다.
제3 측면에 따르면, 상기 제1 측면에서, 상기 제2 테이블은 상기 VCO 의 제조분산에 기초하여 구성된다.
상기 제3 측면에 따르면, 제2 테이블은 상기 제조분산에 기초하여 구성된다. 이것은 제3 측면에 따른 수신기가 상기 VCO 의 제조 분산에 상관없이 최적의 VCO 를 선택하게 한다.
제4 측면에 따르면, 상기 제1 측면에서, 상기 PLL 회로에는 상기 VCO 제어부에 의해 설정된 미리 결정된 분할비를 사용하여 피드백된 국부 발진 출력을 분할하는 프로그램가능한 분주기(divider)가 포함되어 있으며, 상기 프로그램가능한 분주기에 의해 분할된 국부 발진 출력 및 상기 기준신호에 기초하여 제어 전압을 발생하고; 그리고
상기 테스트 모드에서, 상기 VCO 제어부는 VCO 각각이 상기 입력된 신호가 상기 미리 결정된 분할비로서 포함되는 밴드 내부의 주파수를 가지는 국부 발진 출력을 발생할 수 있는 기준 분할비를 설정한다.
상기 제4 측면에 따르면, 위에서 설명된 바와 같은 기준 분할비가 프로그램가능한 분주기내에 설정되어 있기 때문에, 입력된 신호에 따라 PLL 회로를 로크하는 것이 가능하다.
제5 측면에 따르면, 상기 제4 측면에서, 상기 기준 분할비는 VCO 각각이 상기 밴드의 중앙 주파수를 가지는 국부 발진 출력을 발생할 수 있는 분할비이다.
이 제5 측면에서, 위 사실에서 분명하듯이, 상기 기준 분할비는 상기 밴드의 중앙 주파수, 즉 평균값에 기초하여 설정되고, 따라서 PLL 회로는 고속에서 로크할 있다. 이것은 수신기가 짧은 시간에서 상기 테스트 모드를 실행하게 한다.
제6 측면에 따르면, 상기 제1 측면에서, 상기 VCO 제어부는 마지막 시간을 실행한 테스트 모드내에서 결정된 VCO 의 정보를 저장하고; 그리고
상기 테스트 모드가 실행되면, VCO 제어부는 먼저 상기 VCO 의 저장된 정보를 테스트하고 상기 PLL 회로가 VCO 로부터의 국부 발진 출력으로 로크되는 경우 VCO 가 최적의 VCO 임을 다시 결정한다.
이 제6 측면에 따르면, 첫번째 테스트된 VCO 가 상기 테스트 모드가 다시 실행된 시간에서의 최적임이 다시 결정되는 경우, VCO 제어부는 상기 수신 모드로 전이된다. 이것은 테스트 모드에서 수신 모드까지의 전이 시간을 줄여줄 수 있다.
제7 측면에 따르면, 상기 제1 측면에서, 상기 PLL 회로 및 각각의 VCO 는 같은 회로내에 집적된다.
이 제7 측면에 따르면, 회로 내의 상기 집적은 수신기의 크기 및 가격을 줄여준다. 더욱이, 별개의 성분이 사용되는 것과는 달리, 이 성분들을 장착하는 것에 관한 노우-하우에는 상기 수신기 제조는 요구되지 않는다.
제8 측면은 안테나를 통해 입력된 신호를 저역-변환시키고나서 상기 변환된 신호를 복조하는 수신기에 관한 것으로서,
각각 공통의 제어 전압이 제공되어 있고 상기 제어전압에 따라 다른 주파수를 가지는 국부 발진 출력을 발생하는 다수의 전압 제어 발진기(이후 VCO로 언급함);
상기 VCO 각각으로부터 피드백된 상기 국부 발진 출력 및 기준 주파수를 가지는 기준신호에 기초하여 상기 제어전압을 발생하는 PLL 회로;
상기 VCO 각각에서의 국부 발진 출력 및 상기 안테나를 통해 입력된 신호의 주파수를 믹싱하고, 상기 저역-변환을 수행하는 믹서; 및
앞서 실행될 테스트 모드내에서 상기 VCO 각각을 테스트하고, 상기 안테나를 통해 입력된 신호를 수신하는 수신 모드내에서 상기 VCO 의 스위칭을 제어하는 VCO 제어부를 구비하고,
상기 테스트 모드에서, 상기 VCO 제어부는,
상기 PLL 회로가 상기 VCO를 계속 스위칭 및 동작시킴으로써 상기 VCO 각각에서의 국부 발진 출력을 사용하여 로크되는지 아닌지를 검출하고, 상기 PLL 회로에 의해 발생된 상기 제어 전압의 값이 미리 결정된 범위내에 있으면, 상기 제어 전압이 제공된 VCO 의 하나를 적절한 VCO 로 결정하고;
상기 수신 모드에서, 상기 VCO 제어부는,
상기 테스트 모드에서 결정된 VCO 를 선택적으로 동작시키고, 상기 믹서용 VCO 의 국부 발진 출력을 제공하는 것을 특징으로 한다.
이 제8 측면에서, 테스트 모드에서, 최적의 VCO 가 수신 모드에서의 사용을 위해 선택된다. 이 테스트 모드에서, VCO 제어부는 상기 VCO 를 계속 스위치하고 동ㅈㄱ시켜 PLL 회로가 각각의 VCO 로부터의 국부 발진 출력으로 로크되는지 아닌지에 따른 검출결과 및 상기 국부 발진 출력을 사용하여 상기 PLL 회로가 발생하는 제어전압 값이 미리 결정된 범위 내에 있는지 아닌지에 기초하여 최적의 VCO 를 결정한다. 이러한 두 상태를 만족하는 VCO 가 검출되면, VCO 제어부는 이 VCO 가 최적임을 결정한다. 따라서, 어느 경우에서는, VCO 제어부가 모든 VCO 를 동작시키지 않는다. 이것은 상기 제8 측면에 따른 수신기가 상기 제1 측면에 따른 수신기보다 더 높은 속도에서 테스트 모드를 실행할 수 있게하고 수신 모드로의 전이를 하게 한다. 더욱이, 수신 모드에서, 상기 믹서는 PLL 회로가 안정적으로 로크하는 VCO 로부터의 국부 발진 출력을 사용하여 저역-변환을 수행한다. 이것은 상기 제8 측면에 따른 수신기가 다수의 VCO 중에서 상기 저역-변환에 적합한 VCO 를 선택하게 한다.
제9 측면에 따르면, 상기 제8 측면에서, 상기 미리 결정된 범위에는 상기 VCO 각각이 동일한 주파수를 가진 국부 발진 출력을 발생하는 경우 제공되는 제어전압의 오직 하나의 값만이 포함되어 있다.
이 제9 측면에서, 상기 제어부는 상기 미리 결정된 범위에 기초하여 최적의 VCO 를 결정하며, 따라서 최적의 VCO 만이 선택될 수 있다.
제10 측면에 따르면, 상기 제8 측면에서, 상기 PLL 회로에는 상기 VCO 제어부에의해 설정된 미리 미리 결정된 분할비를 사용하여 피드백된 국분 발진 출력을 분할하는 프로그램가능한 분주기가 포함되어 있고, 상기 프로그램가능한 분주기에 의해 분할된 국부 발진 출력 및 상기 기준 신호에 기초하여 제어 전압을 발생하고; 그리고
상기 테스트 모드에서, 상기 VCO 제어부는 상기 VCO 각각이 상기 미리결정된 분할비로서 상기 입력된 신호가 포함되는 밴드 내부의 주파수를 가지는 국부 발진 출력을 발생할 수 있는 기준 분할비를 설정한다.
제11 측면에 따르면, 상기 제10 측면에서, 상기 기준 분할비는 상기 VCO 각각이 상기 밴드의 중앙 주파수를 가지는 국부 발진 출력을 발생할 수 있는 분할비이다.
제12 측면에 따르면, 상기 제8 측면에서, 상기 VCO 제어부는 마지막 시간을 실행한 상기 테스트 모드내에서 앞서 결정된 상기 VCO 의 정보를 저장하고; 그리고
상기 테스트 모드가 다시 실행되면, VCO 제어부는 먼저 상기 VCO 의 저장된 정보를 테스트하고 상기 VCO 가 상기 PLL 회로가 상기 VCO 로부터의 국부 발진 출력으로 로크되는 경우 최적의 VCO 임을 다시 결정한다.
제13 측면에 따르면, 상기 제8 측면에서, 상기 PLL 회로 및 상기 VCO 각각은 같은 회로내에 집적된다.
본원의 이러한 및 다른 목적, 특성, 측면 및 장점들은 첨부된 도면을 참고로 이하 설명되는 발명의 상세한 설명을 통해 보다 분명해질 것이다.
도 1은 본 발명의 제1 내지 제4 실시예에 다른 수신기의 구조를 보여주는 블럭 다이어그램이다. 도 1에서, 수신기에는 다수의(도 1에는 3개) VCO, 제어될 VCO 11에서 VCO 13, 위상 로크된 루프(PLL) 회로(2), 마이크로컴퓨터(3), VCO 스위칭 회로(4), 버퍼 증폭기(5), 안테나(6), RF 증폭기(7) 및 믹서(8)가 포함되어 있다. 적절하게는 상기 VCO 11에서 VCO 13, PLL 회로(2), VCO 스위칭 회로(4), 버퍼 증폭기(5), RF 증폭기(7) 및 믹서(8)는 집적된 회로내에 집적된다.
PLL 회로(2)에는 프로그램가능한 분주기(21), 기준 주파수 발생기(22), 위상 비교기(23), 로크 검출기(24) 및 저대역 필터(LPF)(25)가 포함되어 있다. 마이크로컴퓨터(3)에는 수신 제어부(31), 메모리(32) 및 A/D 변환기(33)가 포함되어 있다. 상기 마이크로컴퓨터(3) 및 VCO 스위칭 회로(4)는 청구항에 설명된 것과 같은 VCO 제어부를 구성한다.
이제 도 2를 참고하여 VCO 1 에서 VCO 1 의 fO-VC특성(앞에서 설명하였음)을 설명한다. 도 2의 그래프에서, 가로축은 국부발진출력의 주파수(fO)를 나타내고, 세로축은 제어전압(VC)을 나타낸다.
수신 밴드(B)는 수신기의 수신 주파수 밴드이고 또한 외부에서 상기 수신기까지 전송된 신호(S)가 포함되어 있는 주파수 밴드이기도 하다. 더욱 특별하게는, 상기 신호(S)가 L 밴드(1.45 에서 1.49[GHz])내에 있는 경우에는, 상기 수신밴드 (B)는 대략 1.45 내지 1.49[GHz] 내에 있다. 중심 주파수(FVC)는 수신 밴드(B)의 중심이다. 최소 주파수(FVMIN)는 수신 밴드(B)의 최소 주파수이며, 최대 주파수 (FVMAX)는 수신 밴드(B)의 최대 주파수이다. 이러한 상황에서, VCO 11에서 VCO 13는 아래 설명될 설계목표하에서 디자인된다.
VCO 12은 제어 전압(VCC)이 상기 PLL 회로(2)로부터 인가되는 경우 상기 중심 주파수(FVC)를 가진 국부 발진 출력(VO2)을 발생하도록 설계된다. VCO 12는 또한 제어전압(VC1및 VC2)가 각각 인가되는 경우 최소 주파수(FVMIN) 및 최대 주파수 (FVMAX)를 가진 국부 발진 출력(VO2)을 발생하도록 설계된다. 더욱이, 제조 분산을 고려하면, 상기 VCO 12은 일반적으로 그것의 국부 발진 주파수 밴드가 대략 상기 수신 밴드(B) 폭의 두 배보다 적지 않도록 설계된다. 상기 VCO 12의 발진 주파수 밴드는 FVC-B 에서 FVC+B 내에 있는 것이 적절하다. 상기 VCO 12은 제어 전압(VC1)이 인가되는 경우에는 중심 주파수(FVC-B)를 가지며, 제어 전압(VC2)이 인가되는 경우에는 중심 주파수(FVC+B)를 가진 국부 발진 출력(VO2)을 발생하도록 설계된다. 따라서, 상기 VCO 12의 fO-VC특성은 도 2의 일점쇄선과 같이 된다. 상기 fO-VC특성곡선은 VCO 12의 발진 주파수 밴드내부에서 선형적인 모양이며, 반면에 이 밴드 밖(또는 포화 영역내)에서는 비선형이다.
상기 VCO 11및 VCO 13은 VCO 12의 fO-VC특성을 참고하여 설계된다. 특정적으로는, 도 2에 도시된 바와 같이, 상기 신호(S)가 L 밴드(앞에서 설명하였음)인 경우, 상기 VCO 11및 VCO 13은 각각 상기 VCO 12의 fO-VC특성과 비교할 때 낮은 주파수측 및 높은 주파수측으로 대략 B/2 시프트된 fO-VC특성을 갖도록 설계된다. 상기 VCO 11및 VCO 13의 fO-VC특성이 각각 도 2에 점선 및 이점쇄선으로 도시되어 있다. 이 fO-VC특성 곡선은 또한 선형 영역 및 포화 영역도 가지고 있다. 상기 VCO 11및 VCO 13은 앞서 설명한 바와 같이 설계된다.
도 2를 참고하면, 상기 VCO 11내지 VCO 13각각이 제어 전압(VC)이 VCMIN<VO<VCMAX범위내에서 일정한 경우 각각 다른 주파수(fVO1내지 fVO#)로 발진하는 것을 볼 수 있을 것이다.
상기 fO-VC특성 곡선은 제조 분산으로 인한 앞서의 설계 목표에 대하여 화살표 방향 A 또는 B 로 전체가 시프트되기도 한다.
더욱이, 각각의 VCO 에는 VCO 번호가 제공되어 있다. 이 VCO 번호는 각각의 VCO 를 식별하기 위해 다수의 VCO 각각의 앞에 고유하게 제공되어 있다. 본 명세서에서는, VCO 11내지 VCO 13은 각각 "1" 내지 "3" 의 VCO 번호가 제공되어 있다.
도 3은 상기 제1 실시예에 따른 수신기에 의해 실행될 테스트 모드의 절차를 보여주는 플로우 챠트이다. 이 절차를 실현하는 프로그램은 ROM(도시하지 않음) 및 마이크로컴퓨터(3) 내부 등에 미리 저장되어 있다. 나중에 설명할 도 6, 8 및 10의 플로우 챠트는 각각 제2, 제3 및 제4 실시예에 따른 테스트 모드의 절차를 보여주는 것이며, 이 절차를 실현하는 프로그램 또한 ROM 등에 미리 저장되어 있음도 주목하라.
아래에 도 1 내지 도 3에 기초한 제1 실시예의 수신기의 동작을 설명한다. 상기 제1 내지 제3 실시예에 따른 수신기에는 A/D 컨버터가 사용되지 않았다.
수신 제어부(31)는 수신기가 전력이 켜지는 즉시 테스트 모드를 시작고, 다음에 사익 수신 제어부(31)는 VCO 번호를 "n" 에서 초기 번호 "1"로 설정(단계 S301)하고 VCO 11를 선택하여 테스트한다.
다음으로 상기 수신 제어부(31)는 신호(Sel)를 송출(단계 S301)하여 선택된 VCO 1 의 VCO 스위칭 회로(4)를 식별한다. 상기 신호(Sel)는 세 가지 타입이 있는데: Sel1, Sel2및 Sel3이며, 이들은 각각 VCO 11, VCO 12및 VCO 13의 선택을 식별하는 신호이다. 이 때, Sel1이 송출된다.
입력된 Sel 타입에 기초하여, VCO 스위칭 회로(4)는 선택된 VCO 1을 인식하고(단계 S303), 테스트될 VCO 1 을 동작시키는 신호(VB)를 출력한다(단계 S304, S311 또는 S313). 신호(VB)도 세 가지 타입이 있는데: VB1, VB2및 VB3인데, 각각 VCO 11, VCO 12및 VCO 13을 동작시키는 신호이다. 이 때, VCO 스위칭회로(4)는 VCO 11이 선택되었음을 인식하고 따라서 "VB1"을 송출한다(단계 S304). 그 결과, 이 때, VCO 11은 동작하고(단계 S304), VCO 12및 VCO 13은 동작하지 않는다.
수신 제어부(31)는 단계 S302 에서 Sel 을 송출하고나서 VCO 1 중 어느 하나가 동작을 시작한 후(단계 S306) 신호(Ntyp)를 송출하여 프로그램가능한 분주기(21)의 분할비를 설정한다. "Ntyp" 는 PLL 회로(2)가 고속으로 로크할 수 있음을 고려하여 VCO 11내지 VCO 13이 각각 중심 주파수(FVC)를 가진 국부 발진 출력(VO1내지 VO3)을 발생할 수 있는 분할비를 설정하기에 적절한 신호이다. "Ntyp" 는 앞서 설명한 것으로 한정되지는 않지만, VCO 11내지 VCO 13이 각각 FVMIN내지 FVMAX범위내의 어느 주파수를 가진 국부 발진 출력(VO1내지 VO3)를 발생할 수 있는 분할비를 설정하는 신호이어도 좋다.
상기 PLL 회로(2)는 Ntyp가 상기 프로그램가능한 분주기(21)내에서 설정되고 VCO 1 의 어느 하나가 동작을 시작하면 동작하기 시작한다.
특히, 프로그램가능한 분주기(21)로 입력하는 것은, 현재 동작하는 VCO 11에의해 발생된 국부 발진 출력(VO)의 입력이다. 상기 프로그램가능한 분주기(21)는 상기 분할비(Ntyp)를 사용하여 상기 입력된 국부 발진 출력(VO)을 분할한다. 기준 주파수 발생기(22)는 미리 결정된 기준 주파수(FREF)를 가지는 기준 신호(RS)를 출력한다. 상기 분할된 국부 발진 출력(VO) 및 상기 기준 신호(RS) 모두 위상 비교기(23) 및 로크 검출기(24)로 입력된다. 상기 위상 비교기(23)는 입력된 국부 발진 출력(VO)과 기준 신호(RS) 사이의 위상을 비교하고, LPF(25)로 얻어진 결과를 출력한다. 이 입력된 결과에 기초하여, LPF(25)는 상기 국부 발진 출력(VO)과 기준 신호(RS) 사이의 순시 위상차이를 나타내는 신호를 저역통과 필터링에 의해 직류 제어신호(VC)로서 발생하고, 동작 VCO 1 로 출력한다. PLL 회로(2)는 제어 신호 (VC)에 의해 상기 VCO 1 의 발진 주파수(fvo)를 제어하여, 상기 발진 주파수(fvo)가 주파수(fREF)를 매치시킬 수 있게 한다. 이 추적을 본 명세서에서는 "PLL 회로(2) 로크"라고 언급한다. 이 로킹을 위해, VC는 상태방정식 VCMIN<VC<VCMAX(1)를 만족해야 한다. 추적하는 도중, 상기 동작 VCO 1 에의해 발생된 국부 발진 출력(VO)은 프로그램가능한 분주기(2)로 피드백 된다.
로크 검출기(24)도 상기 입력된 국부 발진 출력(VO) 및 신호(RS) 간의 위상을 비교한다. 그 얻어진 결과는 제어 전압(VC)에 관련되는 전압 레벨을 가지고 있다. 상기 로크 검출기(24)는 이 결과의 전압 레벨이 상기 상태 방정식(1)을 반족하는지 아닌지를 결정하고, 상기 미리 결정된 결과의 수신 제어부(31)를 식별하는 신호(L)를 발생한다. 이 신호(L)는 두 타입이다. 상기 전압 레벨이 상기 상태 방정식(1)을 만족한다면, 상기 로크 검출기(24)는 PLL 회로(2)가 로크되었음을 나타내는 신호(L1)을 발생하고, 상기 수신 제어부로 출력한다. 반면에, 상기 전압 레벨이 상기 상태 방정식(1)을 만족하지 못하면, PLL 회로(2)가 로크되지 않았음을 나타내는 신호(L2)를 발생하고, 상기 수신 제어부(31)로 출력한다.
앞서 설명한 신호(L)의 입력으로, 상기 수신 제어부(31)는 PLL 회로(2)가 신호(L)의 타입에 따라 동작 VCO 1 에 의해 발생된 국부 발진 출력을 사용하여 로크되었는지 아닌지를 결정하고(단계 S307), 결정된 결과를 상태로서 도 4에 도시된 제1 테이블(TAS)로 기록한다(단계 S308). 도 4의 상기 제1 테이블(TAS)은 메모리 (32)내에 미리 제공되어 있다. 상기 제1 테이블(TAS)은 상태가 각 VCO 1 을 위해 기록되도록 구성된다. 예를들어, VCO 11이 선택되고 PLL 회로(2)가 로크되면, 상기 제1 테이블(TAS)상에 적절한 필드로 1 이 기록된다. 반대로, PLL 회로(2)가 로크되지 않으면, 상기 필드로 0 이 기록된다.
상기 수신 제어부(31)는 다음에 n=nMAX인지 아닌지를 결정하는데, 여기서 nMAX는 VCO 번호 "n"의 최대값으로서, 상기 제1 실시예에서는 "3" 이다. n≠nMAX이면, 수신 제어부(31)는 하나 또는 그 이상의 VCO 1 이 여전히 테스되기위해 남아있음을 결정하고, 단계 S310 을 진행한다. 반면에, 테스트될 VCO 1 이 남아있는 것이 하나도 없다면, 단계 S315 를 진행한다.
n="1" 이 경우, 상기 수신 제어부(31)는 "n" 에서 "n+1"로 업데이트를 하고(단계 S311), 다음 VCO 번호 "2" 가 제공되는 VCO 1 인 VCO 12를 선택한다. 이 경우, 도 3의 단계 S302→S303→S311→S312 은 연속적으로 실행된다. 이 절차에서, Sel2및 VB2가 출력되고(단계 S302 및 S311), 그 결과 오직 VCO 11만이 동작한다(단계 S312). 다음으로 상기 수신 제어부(31)는 단계 S306 에서 S308 을 수행하여 상기 VCO 12의 상태를 제1 테이블(TAS)로 기록한다(단계 S308).
다음으로, n=2 인 경우, 상기 수신 제어부(31)는 "n" 에서 "n+1"로 업데이트를 하고(단계 S311), 단계 S302→S303→S313→S314 를 연속적으로 실행한다. 이 절차에서, Sel3및 VB3가 출력되고(단계 S312 및 S313), 그 결과는 오직 VCO 13만이 동작한다(단계 S314). 다음으로 상기 수신 제어부(31)는 단계 S306 에서 S308 을 실행하여 제1 테이블(TAS)로 상기 VCO 13의 상태를 기록한다(단계 S308).
다음으로 상기 수신 제어부(31)는 단계 S309 를 실행한다. n=nMAX(=3) 인 경우, 단계 S315 를 진행한다. 앞서 설명한 바와 같이, 상기 수신 제어부(31)는 상기 프로그램가능한 분주기(21)내의 상기 미리 결절된 분할비(Ntyp)를 설정하고, PLL 회로(2)가 로크인지 아닌지를 VCO 11에서 VCO 13까지 연속적으로 결정한다. 이 결정 결과에 기초하여, 상기 수신 제어부(31)는 VCO 11에서 VCO 13까지의 상태를 제1 테이블(TAS)에 기록한다. 그 결과, 상기 제1 테이블(TAS)에는 3-디지트 이진 정보(0 또는 1)가 생성된다. 이 이진 정보의 패턴, 즉 패턴 데이터는, 후술할 "1,1,1", "1,1,0" 또는 "0,1,1" 중 어느 하나이다. 이 패턴 데이터는 왼쪽 값부터 차례로 VCO 11, VCO 12및 VCO 13의 상태를 나타내고 있는 것임을 주목하라.
또한, 도 4에는 제2 테이블(TAR)이 도시되어 있는데, 이것은 메모리(32)에 미리 제공되어 있다. 제2 테이블(TAR)내에 미리 기록된 것은 각 패턴의 조합 및 각 케이스를 위한 최적의 VCO 1 이다. 여기엔 3 가지 케이스가 있는데: 케이스 1인 경우의 패턴인 "1,1,1"; 케이스 2 인 경우의 패턴인 "1,1,0"; 그리고 케이스 3인 경우의 패턴인 "0,1,1" 가 있다.
VCO 11, VCO 12및 VCO 13의 제조 분산을 고려하고, 세 개의 fO-VC특성이 고주파수측 또는 저주파수측(도 2 참조)으로 미리 결정된 범위(FVC의 수 퍼센트 정도로) 내에서만 시프트 되기 때문에 다른 패턴을 존재하지 않는다는 것을 주목하라. 그리고, 예를들어 VCO 11, VCO 12및 VCO 13에 관하여, 상기 fO-VC특성 중 어느 두 개의 포화 영역은 동시에 상기 수신 밴드(B)내부에 있지 않다. 따라서, 0,0,1 과 같은 다른 패턴을 고려할 필요는 없다.
또한 상기 제2 테이블(TAR)내에 미리 기록된 것은 각 패턴을 위해 외부에서부터의 신호(S)를 저역-변환시키는 수신기에 의해 사용될 최적의 VCO 1 이다. 즉, 케이스 1의 패턴에서, VCO 12은 최적의 VCO 1 이다. 케이스 1과 같은 경우의 패턴 데이터가 얻어지면, PLL 회로(2)는 상기 VCO 1 모두에서 발생된 국부 발진 출력을 사용하여 로크한다. VCO 1 각각의 fO-VC특성 곡선은 도 5aa 에 도시되어 있는 바와같은 설계목표이다. 이 경우에, 도 5ab 를 참고하면, VCO 12의 fO-VC특성 곡선의 선형 영역은 상기 수신 밴드(B)를 가장 안정적으로 커버하고 있어서 VCO 12이 최적의 VCO 1 임을 볼 수 있다(도 5ab의 점선 참조).
케이스 2의 경우, VCO 13이 최적의 VCO 1 이다. 케이스 2의 경우와 같은 패턴 데이터가 얻어지면, PLL 회로(2)는 VCO 12또는 VCO 13에서 발생된 국부 발생 출력을 사용하여 로크한다. 이 때, 도 5aa 에 도시된 케이스와 비교하면서, fO-VC특성 특성곡선은 전체가 도 5ba에 도시된 바와 같이, 제조 분산으로 인한 주파수(B)만큼 저주파수측으로 시프트된다. 이 경우, VCO 13의 fO-VC특성 곡선의 선형 영역은 상기 수신 밴드(B)를 가장 안정적으로 커버하여서 VCO 13이 최적의 VCO 1 이다(도 5bb 의 점선 참조).
더욱이, 케이스 3의 경우, VCO 11이 최적의 VCO 1 이다. 케이스 3의 경우와 같은 패턴 데이터가 얻어지면, PLL 회로(2)는 VCO 11또는 VCO 12에서 발생된 국부 발생 출력을 사용하여 로크한다. 이 때, 도 5aa 에 도시된 케이스와 비교하면서, fO-VC특성 특성곡선은 전체가 도 5ca에 도시된 바와 같이, 주파수(B)만큼 고주파수측으로 시프트된다. 이 경우, VCO 11의 fO-VC특성 곡선의 선형 영역은 상기 수신 밴드(B)를 가장 안정적으로 커버하여서 VCO 11이 최적의 VCO 1 이다(도 5cb 의 점선 참조).
상기 수신 제어부(31)는 단계 S309 에서 n=nMAX을 결정하고 제2 테이블(TAR)을 참고하여 최적의 VCO 1 을 결정한다(단계 S315). 상기 수신 제어부(31)는 생성된 패턴 데이터와 그 케이스를 위한 최적의 VCO 1 을 매치하는 경우를 검색한다.
상기 수신 제어부(31)의 동작을 단계 S315 에서 보다 특정적으로 설명하도록 한다. 생성된 패턴 데이터가 케이스 1에 매치되면, 상기 수신 제어부(31)는 VCO 12가 최적의 VCO 1 임을 결정한다(도 5ab 의 점선 참조). 생성된 패턴 데이터가 케이스 2에 매치되면, 상기 수신 제어부(31)는 VCO 13이 최적의 VCO 1 임을 결정한다(도 5bb 의 점선 참조). 생성된 패턴 데이터가 케이스 3에 매치되면, 수신 제어부(31)는 VCO 11이 최적의 VCO 1 임을 결정한다(도 5cb 의 점선 참조).
다음으로 수신 제어부(31)는 SelOPT을 송출하여(단계 S316) 단계 S315 에서 결정된 최적의 VCO 1 의 VCO 스위칭 회로(4)를 식별한다. SelOPT는 세 가지 타입이 있다. 상기 VCO 스위칭 회로(4)는 이 입력된 SelOPT의 타입을 결정하여 최적의 VCO 1을 인식한다(단계 S317). 다음으로 상기 VCO 스위칭 회로(4)는 앞서 설명한 바와 같이 최적의 VCO 1을 동작시키기 위해 VB1,VB2또는 VB3를 출력한다(단계 S304, S311 또는 S313). 그 결과, VCO 11, VCO 12, 및 VCO 13의 결정된 최적의 VCO 1 이 동작한다(단계 S305, S312 또는 S314). 그러면 수신 제어부(31)는 테스트 모드를 끝마친다.
상기 테스트 모드가 끝나면, 수신기는 수신 모드를 시작한다. 수신 모드에서는, 외부에서 들어오는 미리 결정된 신호(S)(주파수 fS)가 안테나로 입력되고, 상기 입력된 신호(S)는 RF 증폭기(7)에 의해 증폭된다. 이 증폭된 신호(S)는 믹서(6)로 입력된다. 또한 믹서(6)로의 입력은 상기 테스트 모드에서 결정된 최적의 VCO 1 로부터의 국부 발진 출력(VO)(주파수 fVO)이다. 상기 믹서(6)는 국부 발진 출력을 가지고 상기 입력된 신호(S)를 저역-변환한다. 이 수신 모드에서, PLL 회로(2)는 앞서 설명한 방법에 의해 발생된 제어 신호(VC)에 의해 상기 결정된 VCO 1 의 발진 주파수(fVO)를 제어하여, 피드백되어 상기 프로그램가능한 분주기(21)에 의해 분할되는 상기 발진 주파수(fVO)가 상기 주파수(fREF)를 매치시키도록 한다.
앞서 설명한 바와 같이, 제1 실시예의 수신기에 따르면, 상기 수신 제어부 (31)는 PLL 회로(2)가 각 VCO 1 을 위해 로크되었는지 아닌지를 단계 S317 에서 결정한다. 단계 S308 에서, 수신 제어부(31)는 그 결정 결과를 제1 테이블(TAS)에 상태로서 기록한다(도 4 참조). 그리고 나서 수신 제어부(31)는 단계 S315 에서 제2 테이블(TAS) 및 제1 테이블(TAR)을 참고하여 최적의 VCO 1 을 결정한다.
다음으로 본 발명의 제2 실시예에 따른 수신기를 설명하도록 한다. 도 1에 도시된 수신기의 구조 및 이에대한 설명은 생략한다.
도 6은 제2 실시예에 따른 수신기에 의해 실행될 테스트 모드의 절차를 나타내는 플로우 챠트이다. 도 6의 플로우 챠트에 도 3의 플로우 챠트와 같은 단계가 일부 있음을 주의하라. 따라서, 해당 단계에는 도 3과 같은 단계 번호를 부여하였고 이들에 대한 설명은 생략한다. 아래에 도 1 및 도 6에 기초하여 수신기의 동작을 설명한다.
도 6에서, 단계 S601 이전의 절차는 도 3의 단계 S307 까지의 절차와 동일하다. 단계 S307 의 끝에서, 수신 제어부(31)는 PLL 회로(2)가 동작 VCO 1 내에서 발생된 국부 발진 출력을 사용하여 로크인지 아닌지를 결정한다(단계 S307).
PLL 회로(2)가 로크가 아닌 것으로 결정되면(단계 S601), 수신 제어부(31)는 동작 VCO 1 이 최적의 VCO 1 이 될 수 없음을 결정하고, "n" 에서 "n+1"로 업데이트 하고(단계 S310), 다음에 제공된 VCO 번호를 VCO 1 로 선택하고 단계 S302 까지 진행을 한다.
반면에, PLL 회로(2)가 로크인 것으로 결정되면(단계 S601), 수신 제어부 (31)는 A/D 변환기(33)를 동작시킨다. 그 결과, LPF(25)에서 출려된 제어 전압(VC)이 A/D 변환기(33)로 입력된다. A/D 변환기(33)는 상기 제어 전압(VC)을 A/D 변환하고, 상기 제어 전압(VC)을 측정 및 디지털화 하고 나서 그 결과를 상기 수신 제어부(31)로 송출한다.
다음으로 수신 제어부(31)는 이 입력된 제어 전압(VC)의 값이 상태 방정식 VCA<VC<VCB(2)를 만족하는지 아닌지를 결정한다(단계 S603). 지금부터 상기 상태 방정식(2)의 VCA및 VCB를 도 7a 및 도 7b를 참고하여 설명한다. 앞에서 설명한 바와 같이, 프로그램가능한 분주기(21)에서 Ntyp이 설정되면, VCO 1 각각은 발진 주파수(FVC)를 가진 국부 발진 출력(VO)을 발생한다. 그러나 이 때, VCO 1 에 인가된 제어 전압(VC)은 서로 다른데: VCC는 VCO 12에 인가되고, VC2는 VCO 11에 그리고 VC1는 VCO 13에 인가된다. VCA<VC<VCB는 PLL 회로(2)가 안정적으로 로크되는 VCMIN<VC<VCMAX보다 작은 범위를 커버하고, 그 범위에는 도 7a에 도시된 바와 같이, VCO 1 의 다수의 제어 전압(VC)이 포함되지 않는다. 즉, 도 7a 에서, VCA<VC<VCB는 점선으로 표시되어 있는데, VCO 12의 제어전압(VC)만이 이 범위에 포함되어 있다. 따라서 VCA및 VCB가 결정된다. 더욱이, VCA및 VCB를 결정하는데 VCO 의 제조분산이 고려된다.
이 값들이 단계 S603 에서 상기 상태 방정식(2)를 만족하지 못하면, 수신 제어부(31)는 동작 VCO 1 이 최적이 아님을 결정하고 "n" 에서 "n+1" 로 업데이트 하고나서(단계 S310), 다음의 VCO 번호를 가지는 VCO 1 이 최적인지 아닌지를 결정하기 위해 단계 S301 까지의 절차를 진행한다.
반면에, 이 값들이 상기 상태 방정식(2)를 만족하면, 수신 제어부(31)는 단계 S603 에서 동작 VCO 1 이 최적이라고 결정한다(단계 S604).
도 6에서, 단계 S604 이후의 절차는 도 3의 단계 S316 및 그 이후의 절차와 동일하다.
상기 설명된 테스트 모드에 따르면, 도 7a로 알 수 있듯이, 각각의 VCO 1 은 설계 목표로서의 fO-VC특성이 있는데, VCO 12이 최적의 VCO 1 로 선택된다. 그러나, 도 7a와 비교해서, VCO 1의 fO-VC특성이 제조 분산으로 인해 저주파수측으로 전체가 시프트 되면(도 7b 참조), VCO 13이 어느 경우에서는 최적의 VCO 1 로 선택된다. 앞의 설명에서 분명히 알 수 있듯이, VCO 1 의 fO-VC특성이 고주파수측으로 시프트 되면 어느 경우에 VCO 11이 최적의 VCO 1 로 선택되며, 이에 대한 설명은 생략한다.
앞서 설명한 바와같이, 제2 실시예의 수신기에 따르면, 제1 실시예에서 처럼, 최적의 VCO 1 이 결정된다. 제1 실시예에 따른 수신기는 PLL 회로(2)가 모든 VCO 1 에 따라 로크인지 아닌지를 결정한다. 그러나, 제2 실시예의 수신기는 각각의 VCO 1 을 위해 PLL 회로(2)가 로크인지 아닌지를 결정하고, 일단 최적의 VCO 1 이 결정되면, 믹서(8)는 결정된 최적 VCO 1 을 가지고 신호(S)의 저역-변환을 특시 수행할 수 있다. 이것은 테스트 모드으 속도를 높인다.
이제 본 발명의 제3 실시예에 따른 수신기의 동작을 설명한다. 이 수신기의 구조가 도 1에 도시되어 있고 이에대한 설명은 생략하기로 한다.
도 8은 제3 실시예에 따른 수신기에 의해 실행될 테스트 모드의 절차를 나타내는 플로우 챠트이다. 도 8의 이 플로우 챠트에는 도 3의 플로우 챠트에서와 동일한 단계가 일부 있음을 주목하라. 따라서, 해당 단계에는 도 3에서와 같은 번호를 부여하였고, 이에대한 설명은 생략한다. 아래에 도 1 및 도 8에 기초한 수신기의 동작을 설명한다.
도 8의 단계 S315 는 도 3의 단계 S315 와 같다. 즉, 수신 제어부(31)는 단계 S309 에서 n=nNAX을 결정하고나서, 제1 테이블(TAS) 및 제2 테이블(TAR)을 참고하여 최적의 VCO 1 을 결정한다. 그리고 나서 수신 제어부(31)는 SelOPT을 송출하여 단계 S315 에서 선택된 최적의 VCO 1 의 VCO 스위칭 회로(4)를 식별하고, 이 최적의 VCO 1 의 VCO 번호를 메모리(32)내에 이미 제공된 필드(101)에 "nOPT" 로서 기록한다(도 9 참조)(단계 S86). 이 필드(101)에 기록되는 것은 "1", "2" 또는 "3" 이다.
다음으로, 수신기는 단계 S317→S304→S305, 단계 S317→S311→S314 또는 단계 S317→S313→S314 를 연속적으로 실행하고 나서 단계 S84 를 실행한다. 단계 S84 에서, 수신 제어부(31)는 PLL 회로(2)가 단계 S307 에서 동작하는 최적의 VCO 1 로 로크인지 아닌지를 결정한다. 상기 수신 제어부(31)가, 단계 S315→S86→S317→S304→S305 를 연속으로 실행하는 것과 같이, 최적의 VCO 1 을 결정한 직후 단계 S84 를 실행하면, PLL 회로(2)는 물론 로크되고, 따라서 수신 제어부(31)는 테스트 모드를 끝낸다. 그러면 수신기는 수신 모드를 시작한다. 이 후, 필요한 경우 수신기의 전원을 끈다.
필요한 경우 수신기의 전원을 다시 켠다. 수신 제어부(31)는 전원이 켜지면 즉시 테스트 모드를 시작하고, 먼저 메모리(32)내의 필드(101)에서 마지막에 결정된 최적의 VCO 1 의 VCO 번호 "nOPT" 를 꺼집어 내고 상기 VCO 번호의 초기값을 "n" 에서 "nOPT" 으로 설정한다(단계 S81). 다음에 수신 제어부(31)는 SelOPT을 송출하여 (단계 S82) 앞서 단계 S81 내에서 설정된 최적의 VCO 1 의 VCO 스위칭 회로(4)를 식별한다. 그리고나서 수신 제어부(31)는 Ntyp을 송출하고(단계 S83) 프로그램가능한 분주기(21)의 분할비를 설정한다.
다음으로, 수신기는 필드(101)에 저장된 "nOPT" 값에 따라 연속적으로 단계 S317→S304→S305, 단계 S317→S311→S312 또는 단계 S317→S313→S314 를 실행하고나서, 수신 제어부(31)는 PLL 회로(2)가 상기 앞의 최적 VCO 1 동작으로 로크인지 아닌지를 결정한다(단계 S84). 앞의 경우와는 달리, 앞의 최적 VCO 1 이 동작하게되면 PLL 회로(2)가 안정적으로 로크인지 아닌지를 확신할 수 없는데, 이는 그 회로 값이 IC 의 장기간에 따라 발생하는 변화에 의해 초기값과는 다르게 변화하기도 하기 때문이다. 이것이 단계 S84 가 필요한 이유이다. 수신 제어부(31)는 PLL 회로(2)가 단계 S84 내에서 로크되면 테스트 모드를 종료한다.
앞서 설명한 바와 같이, 제3 실시예의 수신기에 따르면, 제1 실시예와 같이, 최적의 VCO 1 이 결정된다. 더욱이, 수신기를 다시 키게 되면, PLL 회로(2)가 상기 앞의 최적 VCO 1 동작으로 로크되면, 수신 제어부(31)는 이 VCO 1 을 계속 사용한다. 이 방법에서, 제1 실시예와는 달리, 어느 경우에는, 제3 실시예의 수신기는 제1 테이블(TAS)에 상태를 기록하는 것과 같은 절차 및 제1 테이블(TAS) 및 제2 테이블(TAR)의 비교에 의한 최적의 VCO 1 결정과 같은 절차를 실행해서는 안된다. 이것은 제1 실시예와 비교하여 수신기의 전원을 켜는 것과 수신 모드간의 시간을 줄여준다.
PLL 회로(2)가 로크가 아니면, 수신 제어부(31)는 단계 S84 에서 제1 실시예와 같이 테스트 모드를 시작한다. 그러나, 이 때, 필드(101)에 저장된 "nOPT" 에 해당하는 번호로 VCO 1 을 다시 동작시킬 필요 및 PLL 회로(2)가 로크인지 아닌지를 결정할 필요는 없다. 따라서, 수신 제어부(31)는 단계 S85 를 실행하고 이 때 상기 VCO 번호 "nOPT" 로 VCO1 을 동작시키지 않는다. 이것은 테스트 모드의 속도를 높여준다.
다음으로 본 발명의 제4 실시예에 따른 수신기를 설명한다. 도 1에 도시된 수신기의 구조 및 그의 설명은 생략한다.
도 10은 제4 실시예에 따른 수신기에 의해 실행될 테스트 모드의 절차를 보여주는 플로우 챠트이다. 도 10의 플로우 챠트에는 도 6 및 도 8의 플로우 챠트에서와 동일한 단계가 일부 포함되어 있음에 주목하라. 따라서, 해당하는 단계에는 도 6과 동일한 번호를 부여하였고 이에대한 설명은 간략히 한다. 아래에 도 1 및 도 10에 기초한 수신기의 동작을 설명한다.
도 10의 단계 S604 는 도 6의 단계 S604 와 동일하다. 즉, A/D 변환기(33)으로부터 얻어진 제어 전압(VC)의 측정 결과가 상기 상태 방정식(2)를 만족하면, 수신 제어부(31)는 동작 VCO 1 이 최적임을 결정한다(단계 S604). 다음에 수신 제어부(31)는 메모리(32)내의 필드(101)로 "nOPT" 를 기록한다(도 9 참조)(단계 S86). 이 후, 수신기가 단계 S317→S304→S305, 단계 S317→S311→S312 또는 단계 S317→S313→S314 를 선택된 VCO 1 에 따라 연속해서 실행한다.
제3 실시예에서, 다음에 상기 수신 제어부(31)는 PLL 회로(2)가 상기 결정된 최적 VCO 1 동작으로 로크인지 아닌지를 결정하고(단계 S84), 테스트 모드를 끝낸다. 다음으로 수신기는 수신 모드를 시작한다. 그리고나서 필요한 경우 수신기를 끈다.
필요한 경우 수신기를 다시 켠다. 수신 제어부(31)는 제3 실시예와 같이, 전원이 켜진 직후 단계 S81 에서 S83 을 실행한다. 다음으로, 수신기는 필드(101)에 저장된 "nOPT" 의 값에 따라 단계 S317→S304→S305, 단계 S317→S311→S312 또는 단계 S317→S313→S314 를 연속적으로 실행한다. 그리고나서 수신 제어부(31)는 PLL 회로(2)가 로크인 것으로 결정되면, 저역-변환을 위해 상기 앞서의 최적 VCO 1 을 사용하기 위해 계속 진행하는 것을 결정한다.
앞서 설명한 바와 같이, 제4 실시에의 수신기에 따르면, 제2 실시예와 같이, 최적 VCO 1 은 고속으로 결정되고, 더욱이, 제3 실시예와 같은 방식으로 상기 수신기의 전원을 켰을 때와 수신 모드사이의 시간이 줄어든다.
단계 S84 에서, 수신 제어부(31)는 PLL 회로(2)가 로크가 아니면 상기 제2 실시예 처럼 동일한 테스트 모드를 시작하고 상기 테스트 모드의 속도를 높이는 제3 실시예내의 동일한 단계 S85 를 시작한다.
비록 본 발명을 자세히 설명하였으나, 지금까지의 설명은 설명을 위한 것이며 이것으로 제한되는 것은 아니다. 본 발명의 범위를 벗어나지 않는 한 다양한 수정 및 변경이 가능하다는 것을 알 수 있을 것이다.
본 발명에 따른 수신기에 따르면, 수신 제어부(31)가 VCO 11에서 VCO 13각각을 동작시킨 다음 프로그램가능한 분주기(21)내의 기준 분할비(Ntyp)를 설정하고, 상기 VCO 11에서 VCO 13각각의 동작으로, 상기 수신 제어부(31)는 PLL 회로(2)가 이 시간동안 입력된 신호(L)에 기초하여 로크인지 아닌지를 결정하고, 이 결정된 결과에 기초하여, 수신 제어부(31)는 제1 테이블(TAS)에 패턴 데이터를 생성하고, 제2 테이블(TAR)은 메모리(32)에 앞서 저장되어 있고, 상기 제2 테이블(TAR)로의 기록은 각 패턴을 위한 최적의 VCO 1 이고, 상기 수신 제어부(31)는 이 제2 테이블(TAR)을 참고하여 상기 생성된 패턴 데이터에 해당하는 최적의 VCO 1 을 결정하며, 이를 통해 수신기가 고속으로 최적의 VCO 를 선택할 수 있다.

Claims (13)

  1. 안테나를 통해 입력된 신호를 저역-변환하고나서 이 변환된 신호를 복조하는 수신기에 있어서,
    각각에 공통 제어전압이 제공되고 상기 제어전압에 따라 다른 주파수를 가지는 국부발진출력을 발생하는 다수의 전압 제어 발진기(이후 VCO 라 칭함)(1);
    상기 VCO(1) 각각으로부터 피드백된 상기 국부발진출력 및 기준 주파수를 가지는 기준 신호에 기초하여 상기 제어전압을 발생하는 PLL 회로(2);
    상기 안테나를 통해 입력된 신호의 주파수 및 상기 VCO(1) 각각으로부터의 상기 국부발진출력을 믹싱하고, 상기 저역-변환을 수행하는 믹서(8); 및
    앞서 실행될 테스트 모드에서 상기 VCO(1) 각각을 테스트 하고, 상기 안테나를 통해 입력된 신호를 수신하는 수신 모드에서 상기 VCO(1)의 스위칭을 제어하는 VCO 제어부(3,4)를 구비하고,
    상기 테스트 모드에서, 상기 VCO 제어부(3,4)는,
    상기 VCO(1)를 연속해서 스위칭 및 동작시킴으로서 상기 VCO(1) 각각으로부터의 상기 국부발진출력을 사용하여 상기 PLL 회로(2)가 로크인지 아닌지를 검출하고, 검출된 결과에 기초하여 적절한 VCO(1) 하나를 결정하며;
    상기 수신 모드에서, 상기 VCO 제어부(3,4)는,
    상기 테스트 모드에서 결정된 VCO(1)을 선택적으로 동작시키고, 상기 믹서(8)에 상기 VCO(1)의 국부발진출력을 제공하는 것을 특징으로 하는 수신기.
  2. 제 1 항에 있어서,
    상기 VCO 제어부(3,4)는 상기 검출된 결과를 제1 테이블(TAS)에 패턴 데이터로서 유지하고, 앞서 가정된 패턴 각각을 위한 적절한 VCO(1)이 기록된 제2 테이블(TAR)을 참고하여 상기 제1 테이블(TAS)내에 유지된 패턴 데이터에 해당하는 적절한 VCO(1)를 결정하는 것을 특징으로 하는 수신기.
  3. 제 1 항에 있어서,
    상기 제2 테이블(TAR)은 상기 VCO(1) 의 제조분산에 기초하여 구성되는 것을 특징으로 하는 수신기.
  4. 제 1 항에 있어서,
    상기 PLL 회로(2)는 상기 VCO 제어부(3,4)에 의해 설정된 미리 결정된 분할비를 사용하여 상기 피드백된 국부발진출력을 분할하는 프로그램가능한 분주기(21)를 포함되어 있고, 상기 프로그램가능한 분주기(21)에 의해 분할된 국부발진출력 및 상기 기준 신호에 기초하여 제어전압을 발생하고; 그리고
    상기 테스트 모드에서, 상기 VCO 제어부(3,4)는 상기 VCO(1) 각각이 상기 입력된 신호가 상기 미리 결정된 분할비로서 포함되는 밴드 내부의 주파수를 가지는 국부발진출력을 발생할 수 있는 기준 분할비를 설정하는 것을 특징으로 하는 수신기.
  5. 제 4 항에 있어서,
    상기 기준 분할비는 VCO(1) 각각이 상기 밴드의 중앙 주파수를 가지는 국부발진출력을 발생할 수 있는 분할비인 것을 특징으로 하는 수신기.
  6. 제 1 항에 있어서,
    상기 VCO 제어부(3,4)는 마지막에 실행된 테스트 모드내에 앞서 결정된 VCO(1)의 정보를 저장하고 있고; 그리고
    상기 테스트 모드를 실행할 때, 상기 VCO 제어부(3,4)는 먼저 상기 VCO(1)의 저장된 정보를 검사하고 상기 PLL 회로(2)가 상기 VCO(1)로부터의 국부발진출력을 사용하여 로크인 경우 VCO(1) 가 최적의 VCO(1)임을 다시 결정하는 것을 특징으로 하는 수신기.
  7. 제 1 항에 있어서,
    상기 PLL 회로(2) 및 상기 VCO(1) 각각이 같은 회로에 집적되는 것을 특징으로 하는 수신기.
  8. 안테나를 통해 입력된 신호를 저역-변환하고나서 이 변환된 신호를 복조하는 수신기에 있어서,
    각각에 공통 제어전압이 제공되고 상기 제어전압에 따라 다른 주파수를 가지는 국부발진출력을 발생하는 다수의 전압 제어 발진기(이후 VCO 라 칭함)(1);
    상기 VCO(1) 각각으로부터 피드백된 상기 국부발진출력 및 기준 주파수를 가지는 기준 신호에 기초하여 상기 제어전압을 발생하는 PLL 회로(2);
    상기 안테나를 통해 입력된 신호의 주파수 및 상기 VCO(1) 각각으로부터의 상기 국부발진출력을 믹싱하고, 상기 저역-변환을 수행하는 믹서(8); 및
    앞서 실행될 테스트 모드에서 상기 VCO(1) 각각을 테스트 하고, 상기 안테나를 통해 입력된 신호를 수신하는 수신 모드에서 상기 VCO(1)의 스위칭을 제어하는 VCO 제어부(3,4)를 구비하고,
    상기 테스트 모드에서, 상기 VCO 제어부(3,4)는,
    상기 VCO(1)를 연속해서 스위칭 및 동작시킴으로서 상기 VCO(1) 각각으로부터의 상기 국부발진출력을 사용하여 상기 PLL 회로(2)가 로크인지 아닌지를 검출하고, 상기 PLL 회로(2)에 의해 발생된 상기 제어전압의 값이 미리 결정된 범위 내에있으면, 상기 제어전압이 제공된 VCO(1) 중 하나가 적절한 VCO(1)로 결정하고;
    상기 수신 모드에서, 상기 VCO 제어부(3,4)는,
    상기 테스트 모드에서 결정된 VCO(1)을 선택적으로 동작시키고, 상기 믹서(8)에 상기 VCO(1)의 국부발진출력을 제공하는 것을 특징으로 하는 수신기.
  9. 제 8 항에 있어서,
    상기 미리 결정된 범위에는 상기 VCO(1) 각각이 동일한 주파수를 가지는 국부발진출력을 발생하는 경우 제공되는 제어전압의 하나만이 포함되어 있는 것을 특징으로 하는 수신기.
  10. 제 8 항에 있어서,
    상기 PLL 회로(2)는 상기 VCO 제어부(3,4)에 의해 설정된 미리결정된 분할비를 사용하여 상기 피드백된 국부발진출력을 분할하는 프로그램가능한 분주기(21)를 포함하고, 상기 프로그램가능한 분주기(21)에 의해 분할된 국부발진출력 및 상기 기준 신호에 기초하여 제어전압을 발생하고; 그리고
    상기 테스트 모드에서, 상기 VCO 제어부(3,4)는 VCO(1) 각각이 상기 입력된 신호가 상기 미리결정된 분할비로서 포함되는 밴드 내부의 주파수를 가지는 국부발진출력을 발생할 수 있는 기준 분할비를 설정하는 것을 특징으로 하는 수신기.
  11. 제 10 항에 있어서,
    상기 기준 분할비는 상기 VCO(1) 각각이 상기 밴드의 중앙 주파수를 가지는 국부발진출력을 발생할 수 있는 분할비인 것을 특징으로 하는 수신기.
  12. 제 8 항에 있어서,
    상기 VCO 제어부(3,4)는 마지막에 실행된 테스트 모드에서 앞서 결정된 VCO(1)의 정보를 저장하고 있고; 그리고
    상기 테스트 모드를 실행할 때, 상기 VCO 의 제어부(3,4)는 먼저 상기 VCO(1)의 저장된 정보를 검사하고 상기 PLL 회로(2)가 상기 VCO(1)로부터의 국부발진출력을 사용하여 로크인 경우 상기 VCO(1)가 최적의 VCO(1)라고 다시 결정하는 것을 특징으로 하는 수신기.
  13. 제 8 항에 있어서,
    상기 PLL 회로(2) 및 상기 VCO(1) 각각은 같은 회로에 집적되는 것을 특징으로 하는 수신기.
KR10-1999-0018769A 1998-05-26 1999-05-25 최적의 전압제어 발진기를 선택할 수 있는 수신기 KR100402502B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14484998A JP3250796B2 (ja) 1998-05-26 1998-05-26 受信機
JP144849/1998 1998-05-26

Publications (2)

Publication Number Publication Date
KR19990088525A true KR19990088525A (ko) 1999-12-27
KR100402502B1 KR100402502B1 (ko) 2003-10-22

Family

ID=15371857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0018769A KR100402502B1 (ko) 1998-05-26 1999-05-25 최적의 전압제어 발진기를 선택할 수 있는 수신기

Country Status (8)

Country Link
US (1) US6512801B1 (ko)
JP (1) JP3250796B2 (ko)
KR (1) KR100402502B1 (ko)
CN (1) CN1144381C (ko)
DE (1) DE19924039A1 (ko)
GB (1) GB2339351B (ko)
ID (1) ID22613A (ko)
TW (1) TW428373B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104104A3 (fr) * 1999-11-23 2003-05-14 Koninklijke Philips Electronics N.V. Procédé d'asservissement pour boucle à verrouillage de phase
GB2357645B (en) * 1999-12-22 2003-11-19 Nokia Mobile Phones Ltd Voltage controlled oscillator assembly
US6731712B1 (en) * 2000-02-04 2004-05-04 Conexant Systems, Inc. Fully integrated broadband tuner
JP2002016493A (ja) * 2000-06-30 2002-01-18 Hitachi Ltd 半導体集積回路および光伝送用送信回路
EP1211811A1 (fr) * 2000-11-28 2002-06-05 Koninklijke Philips Electronics N.V. Dispositif de comparaison de fréquences à faible inertie temporelle
US6710644B2 (en) 2000-11-29 2004-03-23 Broadcom Corporation Low pass filter corner frequency tuning circuit and method
US7242229B1 (en) 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
JP3795364B2 (ja) * 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
JP2003152561A (ja) * 2001-11-08 2003-05-23 Alps Electric Co Ltd 周波数変換回路
JP3832643B2 (ja) * 2002-01-10 2006-10-11 シャープ株式会社 高周波受信装置
US7114084B2 (en) 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
US6707342B1 (en) * 2002-04-02 2004-03-16 Skyworks Solutions, Inc. Multiple-VCO tuning
US6933789B2 (en) * 2003-11-13 2005-08-23 Skyworks Solutions, Inc. On-chip VCO calibration
US6954091B2 (en) * 2003-11-25 2005-10-11 Lsi Logic Corporation Programmable phase-locked loop
JP3898187B2 (ja) * 2004-01-28 2007-03-28 Ｎｅｃエレクトロニクス株式会社 衛星放送用コンバータのスイッチ回路
JP2005236784A (ja) * 2004-02-20 2005-09-02 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US7154346B2 (en) 2004-07-30 2006-12-26 Broadcom Corporation Apparatus and method to provide a local oscillator signal
US7535976B2 (en) * 2004-07-30 2009-05-19 Broadcom Corporation Apparatus and method for integration of tuner functions in a digital receiver
US7301415B2 (en) * 2005-12-12 2007-11-27 Airoha Technology Corp. Automatic frequency tuning in a phase lock loop
US7746179B1 (en) 2006-09-13 2010-06-29 Rf Micro Devices, Inc. Method and apparatus for selecting a frequency generating element
US7538624B2 (en) * 2006-12-27 2009-05-26 Fujitsu Media Devices Limited Oscillator having multiple oscillation units
JP2008236034A (ja) * 2007-03-16 2008-10-02 National Applied Research Lab Ｒｆフロントエンドプロセッサチップ及びそのアダプタ
US8013681B2 (en) * 2009-08-05 2011-09-06 Harris Corporation Wide spectrum radio transmit architecture
US8319564B2 (en) * 2010-03-26 2012-11-27 Altera Corporation Integrated circuits with configurable inductors
US8508308B2 (en) * 2011-09-01 2013-08-13 Lsi Corporation Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage
US9780449B2 (en) * 2013-03-15 2017-10-03 Integrated Device Technology, Inc. Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584497B2 (ja) 1978-02-01 1983-01-26 株式会社ケンウッド 局部発振装置
JPS5843632A (ja) * 1981-09-01 1983-03-14 テクトロニツクス・インコ−ポレイテツド 位相固定回路
KR940005459A (ko) 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
KR0129975B1 (ko) * 1994-06-09 1998-04-11 김광호 중간 주파수 자동 선택회로
US5686864A (en) * 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
FI117841B (fi) * 1996-07-18 2007-03-15 Nokia Corp Järjestely radiotaajuisen signaalin lähettämiseksi ja vastaanottamiseksi kahdella taajuusalueella
US6112068A (en) * 1997-12-22 2000-08-29 Texas Instruments Incorporated Phase-locked loop circuit with switchable outputs for multiple loop filters
US6208875B1 (en) * 1998-04-08 2001-03-27 Conexant Systems, Inc. RF architecture for cellular dual-band telephones

Also Published As

Publication number Publication date
JPH11340862A (ja) 1999-12-10
US6512801B1 (en) 2003-01-28
JP3250796B2 (ja) 2002-01-28
GB9911732D0 (en) 1999-07-21
KR100402502B1 (ko) 2003-10-22
GB2339351A (en) 2000-01-19
CN1237835A (zh) 1999-12-08
ID22613A (id) 1999-12-02
GB2339351B (en) 2002-01-09
DE19924039A1 (de) 1999-12-02
TW428373B (en) 2001-04-01
CN1144381C (zh) 2004-03-31

Similar Documents

Publication Publication Date Title
KR19990088525A (ko) 최적의전압제어발진기를선택할수있는수신기
KR970009902B1 (ko) 합성 장치를 갖춘 무선 선택 호출 수신 장치
US5179729A (en) Tuner station selecting apparatus
US5361407A (en) Double superheterodyne receiver with independent frequency calibration of two local oscillators
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
US6564040B1 (en) Communication device and communication method
JPH07202573A (ja) Ｆｍ搬送波の復調方法および復調回路
US4963838A (en) Frequency synthesizer
KR940009971B1 (ko) 선국회로
GB2332767A (en) Selective-calling radio receiver
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
KR100675358B1 (ko) 라디오 수신기
GB2250877A (en) Shifting spurious frequencies away from signal frequency
JPH07202638A (ja) 電圧制御発振器
JPH10145229A (ja) Ｐｌｌシンセサイザ
KR20010022059A (ko) 라디오 수신기
US6628345B1 (en) Automatic frequency tuning circuit
KR970055566A (ko) 위상동기시간의 개선을 위한 위상동기루프
JPS59107625A (ja) 比較装置
KR100201815B1 (ko) 주파수 발생장치 및 방법
JPH0227627Y2 (ko)
JPS624012B2 (ko)
KR0183699B1 (ko) 위상동기루프 회로에 있어서 주파수도입범위 측정회로
JPH028446Y2 (ko)
JPH06104788A (ja) スーパーヘテロダイン方式の受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee