JPH11338723A

JPH11338723A - 誤り訂正装置

Info

Publication number: JPH11338723A
Application number: JP11047194A
Authority: JP
Inventors: Fumio Nakatsuji; 文男中辻
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-02-25
Filing date: 1999-02-24
Publication date: 1999-12-10
Anticipated expiration: 2019-02-24
Also published as: CN100383886C; EP0939403A3; CN1233053A; CN100430900C; CN1532837A; JP4157521B2; EP0939403A2; EP1517327A2; EP1146515A1; CN1627426A; CN1897512B; CN1555061A; JP2006139911A; EP1914752A1; CN1165906C; JP3676939B2; JP4295758B2; JP2005168039A; EP1517327A3; USRE41499E1

Abstract

(57)【要約】【課題】比較的小さな回路規模で高速に誤り訂正に伴
う処理を実行する誤り訂正装置を提供する。【解決手段】ｎ２行ｎ１列の積符号を記憶するバッフ
ァメモリ１と、４つの符号列に対する誤り訂正を同時並
列に行う誤り訂正部５と、Ｃ１方向に誤り訂正を行う場
合にバッファメモリ１から積符号の４行分の符号を読み
出して誤り訂正部５に転送するバスコントロール部２と
を備え、バスコントロール部２は、各行につき連続して
並ぶ４個の符号を読み出して誤り訂正部５に転送するこ
とを４行それぞれについて順に行う４行４列転送を、行
方向に４個の符号だけずらしながら繰り返す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、符号化されたデー
タ中に発生する誤りの訂正に伴う処理を行う装置に関
し、特に、２次元に構成されたブロック符号に対して高
速に誤りを訂正する装置に関する。

【０００２】

【従来の技術】磁気ディスクや光ディスクなどを記録媒
体とするデータ記憶装置では、記録媒体上の傷や汚れに
よってデータの誤りが発生する。そのような誤りデータ
の回復を可能とするために、記録媒体上にデータを記録
するときにはデータに誤り訂正のための符号（以下、
「誤り訂正符号」又は「パリティデータ」という。）を
付加し、再生時には誤り訂正符号を使って誤ったデータ
を検出し、それを正しいデータに訂正する処理が行われ
る。このような誤り訂正符号の付加や誤り訂正の処理
（これら２つの処理を併せて、以下、「誤り訂正に伴う
処理」という。）においては、その訂正能力を高めるた
めに、誤り訂正符号の種類としてReed-Solomon符号が、
また、データの構成方法として積符号が多くのシステム
で採用されている。

【０００３】図３７は、積符号の例を示す。ｋ１×ｋ２
バイトからなる情報データに対して、行方向（以下、
「Ｃ１系列」ともいう。）にｍ１バイトのパリティデー
タが付加され、列方向（以下、「Ｃ２系列」ともい
う。）にｍ２バイトのパリティデータが付加されてい
る。これら情報データ、Ｃ１パリティデータ及びＣ２パ
リティデータ全体で誤り訂正の最大単位となる１ブロッ
クを構成しており、そのバイト数はｎ１×ｎ２バイトで
ある。通常、情報データとパリティデータをＤＲＡＭ等
のメモリに格納する方法として、Ｃ１系列にメモリのア
ドレスが１ずつ増加するように格納していく。そのた
め、Ｃ１系列の符号列を形成するデータは連続したアド
レスの記憶領域に格納されるが、Ｃ２系列の符号列を形
成するデータは不連続なアドレスの記憶領域に格納され
る。なお、積符号を構成する個々の符号を単に「デー
タ」とも呼ぶ。

【０００４】図３８は、Ｃ１符号列に対する誤り訂正の
流れを示す図である。最初に第１行の符号列に対して誤
り訂正する。次に第２行の符号列に対して誤り訂正す
る。これをｎ２行全てについて繰り返す。つまり、各行
に属する全てのデータをスキャンして誤り訂正を行うこ
とを列方向に１行ずつ進めていく。なお、「スキャン」
とは誤り検出や訂正の対象となるデータを記憶領域から
読み出すときの読み出し順序をいう。また、「誤り検
出」には誤り訂正という処理は含まれないが、「誤り訂
正」には、その前置処理としての誤り検出が含まれる。

【０００５】図３９は、Ｃ２符号列に対する誤り訂正の
流れを示す図である。最初に第１列の符号列に対して誤
り訂正する。次に第２列の符号列に対して誤り訂正す
る。これをｎ１列全てについて繰り返す。つまり、各列
に属する全てのデータをスキャンして誤り訂正を行うこ
とを行方向に１列ずつ進めていく。図４０は、上記流れ
に沿って誤り訂正を行う従来の誤り訂正装置の構成を示
すブロック図である。ここで、ｄ１からｄ１００は１０
０バイトの情報データであり、ｐ１からｐ１０は１０バ
イトのパリティデータであり、これらが１つの符号列を
構成するものとする。

【０００６】これら情報データとパリティデータはメモ
リから読み出されて順次、シンドローム生成部９００に
入力される。シンドローム生成部９００は、１つのデー
タが入力される度に一定の演算を行い、１つの符号列を
構成する全ての情報データｄ１〜ｄ１００とパリティデ
ータｐ１〜ｐ１０の入力が完了した時点で、１０個のシ
ンドロームを生成する。もし、それら１０個のシンドロ
ーム中に非零が存在する場合には、その符号列に誤りが
発生していることになるので、誤り位置・誤り数値演算
部９０１は、それらシンドロームを用いて誤り位置と誤
り数値を算出する。ここで、誤り位置とは符号列中の何
番目のデータが誤っているかを表わす情報であり、誤り
数値とはその誤りの大きさを表わす。最後に、誤りデー
タ更新部９０２は、それら誤り位置と誤り数値を用いる
ことで、その符号列中の誤りデータをメモリから読み出
し、その誤りを訂正した後に元の位置に書き戻す。この
ような処理を符号列ごとに繰り返す。

【０００７】このように、従来の誤り訂正装置は、Ｃ１
系列に対しては１行ずつスキャンして誤り訂正を進めて
いき、Ｃ２系列に対しては１列ずつスキャンして誤り訂
正を進めていくことによって、１ブロック分の符号列全
てに対する誤り訂正を行っている。

【０００８】

【発明が解決しようとする課題】しかしながら、最近の
光ディスクドライブ装置に代表されるデータ記憶装置の
処理速度の高速化への要求はますます厳しくなってきて
おり、従来の誤り訂正装置では、そのような要求に応え
ることが困難になってきている。そのような厳しい要求
を満たすために、１台のデータ記憶装置内に複数の誤り
訂正装置を設けて並列化させることが考えられるが、そ
れでは回路規模が大きくなり過ぎ、コストパフォーマン
スが著しく低下してしまう。

【０００９】そこで、本発明はかかる問題点に鑑み、比
較的小さな回路規模で高速に誤り訂正に伴う処理を実行
する誤り訂正装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的と達成するため
に、本発明に係る誤り訂正装置は、Ｒ行Ｌ列のブロック
符号を構成する行方向及び列方向の符号列に対する誤り
訂正に伴う演算を繰り返し実行する誤り訂正装置であっ
て、前記ブロック符号を記憶する記憶手段と、前記ブロ
ック符号の１行又は１列の符号列を単位として誤り符号
の訂正に必要な演算を行う演算手段と、Ｒ1を２以上Ｒ
未満の整数としたときに、前記記憶手段に記憶されたブ
ロック符号のＲ1行分の符号列を読み出して前記演算手
段に転送することをＲ行について順に繰り返す行方向転
送部を有する転送手段とを備え、前記行方向転送部は、
Ｌ1を２以上Ｌ未満の整数としたときに、各行につき連
続して並ぶＬ1個の符号を読み出して前記演算手段に転
送することを前記Ｒ1行それぞれについて順に行うＲ1行
Ｌ1列転送を、行方向にＬ1個の符号だけずらしながら繰
り返し、前記演算手段は、前記行方向転送部から符号が
送られてくる場合には、送られてくるＬ1個の符号ごと
に前記Ｒ1行の異なる行の符号列を構成するものとして
前記Ｒ1行の符号列に対する前記演算を並列に行うこと
を特徴とする。

【００１１】また、本発明に係る誤り訂正装置は、Ｒ行
Ｌ列のブロック符号を構成する行方向及び列方向の符号
列に対する誤り訂正に伴う演算を繰り返し実行する誤り
訂正装置であって、前記ブロック符号を記憶する記憶手
段と、前記ブロック符号の１行又は１列の符号列を単位
として誤り符号の訂正に必要な演算を行う演算手段と、
Ｌ2を２以上Ｌ未満の整数としたときに、前記記憶手段
に記憶されたブロック符号のＬ2列分の符号列を読み出
して前記演算手段に転送することをＬ列について順に繰
り返す列方向転送部を有する転送手段とを備え、前記列
方向転送部は、各行につき連続して並ぶＬ2個の符号を
読み出して前記演算手段に転送することを前記Ｒ行それ
ぞれについて順に行うＲ行Ｌ2列転送を、行方向にＬ2個
の符号だけずらしながら繰り返し、前記演算手段は、前
記列方向転送部から符号が送られてくる場合には、送ら
れてくるＬ2個の符号それぞれが、対応する前記Ｌ2列の
符号列それぞれに属するものとして前記Ｌ2列の符号列
に対する前記演算を並列に行うものであってもよい。

【００１２】また、本発明に係る誤り訂正装置は、外部
の第１装置から受けとった符号について必要な誤り訂正
をした後に外部の第２装置に出力する誤り訂正装置であ
って、前記符号を格納するための記憶領域を有する記憶
手段と、一定個数の符号を単位として誤り符号が存在す
るか否かを検出する誤り検出手段と、一定個数の符号を
単位として前記記憶手段中の誤り符号を訂正する誤り訂
正手段と、前記第１装置から出力された符号を前記記憶
手段と前記誤り検出手段に並行して転送し、その符号を
前記記憶手段に格納させると共に前記誤り検出手段に前
記検出を行わせる第１転送手段と、前記誤り検出手段に
よって誤り符号が存在すると検出された前記一定個数の
符号を前記記憶手段から前記誤り訂正手段に転送し、そ
の符号について前記誤り訂正手段に前記訂正を行わせる
第２転送手段と、前記誤り検出手段又は前記誤り訂正手
段によって誤り符号が存在しないことが検出又は誤り符
号が訂正された一定個数の符号を前記記憶手段から前記
第２装置に転送する第３転送手段と、前記第１〜第３転
送手段それぞれが排他的に前記符号転送を実行するよう
に制御する転送制御手段とを備えるものであってもよ
い。

【００１３】また、本発明に係る誤り訂正装置は、外部
の第１装置から受けとった符号について必要な誤り訂正
をした後に外部の第２装置に出力する誤り訂正装置であ
って、前記符号を格納するための記憶領域を有する記憶
手段と、一定個数の符号を単位として誤り符号を検出
し、対応する前記記憶手段中の誤り符号を訂正する誤り
訂正手段と、前記第１装置から送られてくる符号と前記
記憶手段から送られてくる符号のいずれかを選択して前
記誤り訂正手段に送り、前記誤り訂正手段に前記検出と
訂正を行わせる符号選択手段と、前記第１装置から出力
された符号を前記記憶手段と前記符号選択手段に並行し
て転送し、その符号を前記記憶手段に格納させると共に
前記符号選択手段に選択させて前記誤り訂正手段に送ら
せ、その符号について前記誤り訂正手段に前記検出と訂
正を行わせる第１転送手段と、一定個数の符号を前記記
憶手段から前記符号選択手段に転送し、その符号を前記
符号選択手段に選択させて前記誤り訂正手段に送らせ、
その符号について前記誤り訂正手段に前記検出と訂正を
行わせる第２転送手段と、前記誤り訂正手段によって誤
り符号が存在しないことが検出又は誤り符号が訂正され
た一定個数の符号を前記記憶手段から前記第２装置に転
送する第３転送手段と、前記第１〜第３転送手段それぞ
れが排他的に前記符号転送を実行するように制御する転
送制御手段とを備えるものであってもよい。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。（第１の実施の形態）第１の実施の形態は、行方向及び
列方向のいずれかの４つの符号列に対して並列に誤り訂
正を行う高速な誤り訂正装置に関する。

【００１５】図１は、本発明の第１の実施の形態におけ
る誤り訂正装置１００の構成を示すブロック図である。
本装置１００は、光ディスクドライブ装置等に備えら
れ、光ディスクから読み出されたデータの誤りを訂正す
る装置であり、バッファメモリ１と、そのバッファメモ
リ１にアクセスする３つの処理ブロック（ディスクイン
ターフェース部１２、誤り訂正部５及びホストインター
フェース部１３）と、それらアクセスの排他制御を行う
バスコントロール部２とから構成される。なお、図中の
矢印は誤り訂正の対象となるデータの流れを示す。ま
た、本装置１００は、誤り訂正符号の種類としてはReed
-Solomon符号を、符号の構成としては積符号を採用して
いる。

【００１６】バッファメモリ１は、２次元アドレス（行
アドレスと列アドレス）によって特定される記憶領域を
有するＤＲＡＭ等の半導体メモリであり、誤り訂正の対
象となる複数個のブロックを一時的に記憶する記憶容量
を有する。ディスクインターフェース部１２は、光ディ
スク等の記録媒体から読み出されたデータを中継してバ
ッファメモリ１に書き込むインターフェース回路であ
る。

【００１７】誤り訂正部５は、ディスクインターフェー
ス部１２からバッファメモリ１に書き込まれたデータを
順次に読み出して誤りが発生していないか検出し、もし
誤りが発見された場合にバッファメモリ１上の誤りを訂
正する回路である。具体的には、誤り訂正部５は、４つ
の符号列に対して同時並列に誤り訂正を行う回路であ
り、データ分配部５１、４つのシンドローム生成部５２
〜５５、誤り位置・誤り数値演算部５６及び誤りデータ
更新部５７から構成される。

【００１８】データ分配部５１は、バッファメモリ１か
ら転送されてきたデータを４つのシンドローム生成部５
２〜５５のいずれかに振り分ける。このとき、同一の符
号列に属するデータが同一のシンドローム生成部に入力
されるように振り分ける。４つのシンドローム生成部５
２〜５５は、いずれも同一の回路であり、それぞれ、デ
ータが振り分けられて入力される度に積和演算を行い、
１０個のパリティデータが含まれた１つの符号列が完全
に入力されたときに、１０個のシンドロームを生成す
る。

【００１９】誤り位置・誤り数値演算部５６は、４つの
シンドローム生成部５２〜５５それぞれについて順に、
生成された１０個のシンドローム中に非零が存在するか
否かを判断し、存在する場合に、それらシンドロームを
用いて誤り位置と誤り数値を算出する。具体的には、１
０個のシンドロームを基にしてユークリッド法等により
誤り位置多項式と誤り数値多項式を特定するための各項
の係数を算出した後に、その誤り位置多項式の根（誤り
位置）をチェーン検索と呼ばれる方法等によって算出
し、さらに、誤り数値多項式を用いて誤り数値を算出す
る。

【００２０】誤りデータ更新部５７は、誤り位置・誤り
数値演算部５６によって算出された誤り位置に基づいて
バッファメモリ１中の誤りデータを読み出し、読み出し
た誤りデータと誤り位置・誤り数値演算部５６によって
算出された誤り数値との排他的論理和を計算し、得られ
た値をバッファメモリ２１１０内の元の位置に書き戻
す。なお、この誤り訂正部５においては、シンドローム
の計算回路（シンドローム生成部５２〜５５）だけが並
列化され、それに続く回路（誤り位置・誤り数値演算部
５６及び誤りデータ更新部５７）については並列化され
ていないのは、シンドローム計算については、誤りの発
生の有無に拘わらず１個のデータにつき１０回の積和演
算が必要とされるが、それ以降の計算処理については、
１つの符号列で生成された１０個のシンドロームに基づ
いて計算を行えば良いので、演算回数が少ないからであ
る。

【００２１】ホストインターフェース部１３は、誤り訂
正部５による処理が終わったデータをバッファメモリ１
から読み出してコンピュータ等のホストに出力するイン
ターフェース回路である。バスコントロール部２は、バ
ッファメモリ１と３つの処理ブロック１２、５、１３の
いずれかとの間で８ビット幅のデータバスを介するデー
タ転送を行わせる制御回路であり、バッファメモリ１へ
のアクセスを排他制御するバス調停制御部２２と、バッ
ファメモリ１へのアクセスのためのアドレスを生成して
出力するアドレス生成部２１と、ディスクインターフェ
ース部１２、誤り訂正部５及びホストインターフェース
部１３のいずれかとバッファメモリ１とをバス接続しＤ
ＭＡ（Direct Memory Access）によるデータ転送を行わ
せるＤＭＡチャネル部２３とを有する。

【００２２】図２は、バスコントロール部２の詳細な構
成を示すブロック図である。本図において、３つのＤＭ
Ａチャネル２３ａ〜２３ｃは図１に示されたＤＭＡチャ
ネル部を構成するＤＭＡコントローラである。このバス
コントロール部２はバッファメモリ１に対する３つのＤ
ＭＡを排他的に許可する機能を有する。つまり、バス調
停制御部２２は、ディスクインターフェース部１２、誤
り訂正部５及びホストインターフェース部１３からバッ
ファメモリ１にアクセスしたい旨の要求を受けると、予
め定められた優先順位とスケジューリング手順に基づい
て、それらのひとつだけを許可する。

【００２３】具体的には、バス調停制御部２２は、第１
ＤＭＡチャネル２３ａをイネーブルにし、ディスクイン
ターフェース部１２に対してデータ転送を許可する制御
信号を出力し、アドレス生成部２１からバッファメモリ
１に書き込みアドレスを生成させることによって、ディ
スクインターフェース部１２からバッファメモリ１への
「データ入力」、即ち、光ディスク等の記録媒体から読
み出されたデータをディスクインターフェース部１２を
介してバッファメモリ１に格納するデータ転送を行わせ
る。同様に、バス調停制御部２２は、第２ＤＭＡチャネ
ル２３ｂをイネーブルにし、誤り訂正部５に対してデー
タ転送を許可する制御信号を出力し、アドレス生成部２
１からバッファメモリ１に読み出し又は書き込みアドレ
スを生成させることによって、「誤り訂正のためのデー
タ転送」、即ち、バッファメモリ１に格納されたデータ
を誤り訂正部５に読み出したり、訂正後のデータを誤り
訂正部５からバッファメモリ１に書き戻すデータ転送を
行わせる。さらに、バス調停制御部２２は、第３ＤＭＡ
チャネル２３ｃをイネーブルにし、ホストインターフェ
ース部１３に対してデータ転送を許可する制御信号を出
力し、アドレス生成部２１からバッファメモリ１に読み
出しアドレスを生成させることによって、バッファメモ
リ１からホストインターフェース部１３への「データ出
力」、即ち、誤り訂正のバッファメモリ１に格納された
データをホストインターフェース部１３を介してホスト
等に出力するデータ転送を行わせる。

【００２４】なお、アドレス生成部２１は、これら３つ
のＤＭＡ転送においては、バッファメモリ１に対してペ
ージモードによる高速アクセスを行う。具体的には、ペ
ージヒットする限りは、バッファメモリ１への行アドレ
ス（ＲＡＳ）を固定して出力したまま、列アドレス（Ｃ
ＡＳ）だけを必要なデータ個数だけインクリメントす
る。

【００２５】図３は、データ分配部５１の詳細な構成を
示すブロック図である。データ分配部５１は、バスコン
トロール部２から送られてくるデータを４つのシンドロ
ーム生成部５２〜５５のいずれかに通過させるセレクタ
５１ａと、バスコントロール部２からの指示に基づいて
セレクタ５１ａでの振り分けを制御する切替え制御部５
１ｂとから構成される。切替え制御部５１ｂは、内部に
有するカウンタロジック等により、セレクタ５１ａに入
力されるデータに同期してセレクタ５１ａに制御信号を
出力するが、行方向の誤り訂正の場合と列方向の誤り訂
正の場合とでは、後述するように、異なる手順でセレク
タ５１ａを制御する。

【００２６】図４は、１個のシンドローム生成部５２
（５３、５４、５５）の詳細な構成を示す回路図であ
る。シンドローム生成部５２は、入力されたデータを最
大８個まで一時的に記憶するＦＩＦＯ（First-In First
-Out）形式のキューバッファ６２と、そのキューバッフ
ァ６２の出力に並列接続された１０種類のシンドローム
演算部６３〜６５から構成される。各シンドローム演算
部６３〜６５は、積和演算を繰り返す回路であり、１つ
の積和値を記憶するレジスタ６８と、レジスタ６８に格
納された積和値を読み出して固有の係数を乗算するガロ
ア体乗算器６６と、その乗算結果と次に入力された１つ
の符号とを加算するガロア体加算器６７とからなる。

【００２７】キューバッファ６２から最も古い１個のデ
ータｄが読み出されると、そのデータｄは１０個のシン
ドローム演算部６３に並列に入力され、それぞれにおい
て、１回の積和演算ｄ＋Ｓn×αnが実行され、その結果
が新たなＳnとしてレジスタ６８に格納される。例え
ば、１００バイトの情報データｄ１〜ｄ１００と１０個
のパリティデータｐ１〜ｐ１０とからなる符号列がシン
ドローム生成部５２に順次に入力され入力キューバッフ
ァ６２を経て１０個のシンドローム演算部６３〜６５に
並列に供給されていくとする。すると、第１シンドロー
ム演算部６３においては、最初に第１情報データｄ１が
入力されるとそのｄ１はそのままレジスタ６８に保持さ
れ、次に情報データｄ２が入力されると積和演算ｄ２＋
ｄ１×α０が行われ、その結果がレジスタ６８に保持さ
れる。

【００２８】このように１個の符号が入力されるごとに
１回の積和演算が行われ、最後のパリティデータｐ１０
が入力し終わったときにレジスタ６８に保持されたデー
タがＳ０シンドロームになる。これと並行して他のシン
ドローム演算部６４〜６５においても同様の演算が行わ
れるので、最後のパリティデータｐ１０がこれら１０個
のシンドローム演算部６３〜６５に入力された直後にお
いて、最終的にＳ０からＳ９までの１０種類のシンドロ
ームが同時に生成される。

【００２９】次に、以上のように構成された誤り訂正装
置１００の動作について説明する。図５は、本装置１０
０における３つの主要な処理（データ入力、誤り訂正、
データ出力）における処理対象となるデータを示すタイ
ミングチャートである。つまり、図３７に示された積符
号を用いた符号列を複数ブロック連続して処理する場合
における処理の流れが示されている。なお、図中の第ｎ
ブロックは図３７に示された１つの積符号のデータ全体
に対応する。また、図中の「データ入力」、「誤り訂
正」及び「データ出力」は、上述のバスコントロール部
２による「データ入力」、「誤り訂正のためのデータ転
送」及び「データ出力」に対応する。

【００３０】まず第１サイクルにおいて第１ブロックに
ついてのデータ入力が行われ、第２サイクルにおいて第
２ブロックについてのデータ入力と第１ブロックについ
ての誤り訂正とが並行に行われ、第３サイクルにおいて
第３ブロックについてのデータ入力と第２ブロックにつ
いての誤り訂正と第１ブロックについてのデータ出力と
が並列に行われる。第４サイクル以降においては、第３
サイクルと同様に、新たなブロックのデータ入力と、直
前に入力されたブロックについての誤り訂正と、誤り訂
正が終了したブロックについてのデータ出力とが並行に
行われる。

【００３１】このように、バスコントロール部２は、各
ブロックのデータに対して３つの処理がパイプライン的
に施されるように、３種類のデータ転送（ディスクイン
ターフェース部１２からバッファメモリ１へのデータ転
送、バッファメモリ１と誤り訂正部５間のデータ転送、
バッファメモリ１からホストインターフェース部１３へ
のデータ転送）を制御する。つまり、３種類のデータ転
送はいずれもバッファメモリ１を転送先又は転送元とす
るが、バッファメモリ１は１つの入出力ポートしか持っ
ていないので、バスコントロール部２は、これら３種類
のデータ転送において優先順位を設けることで、瞬時に
おいてはいずれかのデータ転送だけを許可し、それら３
種類のデータ転送を時分割で切り替えていくことによっ
て、見かけ上、３種類のデータ転送が並行に行われるよ
う制御している。

【００３２】図６は、Ｃ１系列の誤り訂正を行う場合に
おけるバッファメモリ１内の積符号の読み出し順序を示
す図である。バス調停制御部２２は、第２ＤＭＡチャネ
ル２３ｂをイネーブルにし、Ｃ１系列の誤り訂正のため
のデータを送る旨を誤り訂正部５に通知した後に、アド
レス生成部２１からバッファメモリ１に一定順序で読み
出しアドレスを出力させることによって、以下のよう
に、バッファメモリ１に格納されたデータを誤り訂正部
５に転送させる。

【００３３】つまり、バスコントロール部２は、まず、
第１行の４バイト分のデータｄ１〜ｄ４を連続してバッ
ファメモリ１から読み出して誤り訂正部５に転送する。
次に第２行の４バイト分のデータｄ５〜ｄ８を連続して
読み出して転送する。次に第３行の４バイト分のデータ
ｄ９〜ｄ１２を連続して読み出して転送する。次に第４
行の４バイト分のデータｄ１３〜ｄ１６を連続して読み
出して転送する。ここまで来てから再び第１行に戻り、
同様にして４バイト分のデータｄ１７〜ｄ２０を連続し
て読み取り転送する。以下同様の読み出しと転送を繰り
返すことによって第１行から第４行までの全てのデータ
についての読み出しと転送を終了すると、今度は第５行
から第８行までの４行分のデータに対して同様の処理を
繰り返す。このようにして、４行分のデータを並列に読
み出して転送する処理を１ブロックの全ての行について
繰り返す。

【００３４】なお、バスコントロール部２は、行方向に
連続する４バイト分のデータの読み出しと転送について
は、時間的に不可分な処理として連続的に行われるよう
ＤＭＡモードで行う。つまり、この間は、他の処理（デ
ータ入力、データ出力）のためのバッファメモリ１への
アクセスを禁止している。これは、行方向に連続するデ
ータは通常、バッファメモリ１の連続するアドレスに格
納されているので、ＤＲＡＭのページヒットによる高速
アクセスを利用することができるからである。

【００３５】図７は、図６に示された順序でバッファメ
モリ１からデータが転送されてきた場合における誤り訂
正部５のデータ分配部５１の動作を示す図である。切替
え制御部５１ｂは、バスコントロール部２からＣ１系列
の誤り訂正を開始する旨の指示を受けると、セレクタ５
１ａを制御することによって、バスコントロール部２か
ら送られてくるデータを以下のように振り分けさせる。

【００３６】つまり、データ分配部５１は、最初に転送
されてきた第１行に属する４バイト分のデータｄ１〜ｄ
４についてはシンドローム生成部５２に入力されるよう
に振り分け、次に転送されてきた第２行に属するデータ
ｄ５〜ｄ８についてはシンドローム生成部５３に入力さ
れるように振り分け、次に転送されてきた第３行に属す
るデータｄ９〜ｄ１２についてはシンドローム生成部５
４に入力されるように振り分け、次に転送されてきた第
４行に属するデータｄ１３〜ｄ１６についてはシンドロ
ーム生成部５５に入力されるように振り分ける。同様に
して、次に転送されてきた第１行に属するデータｄ１７
〜ｄ２０については再びシンドローム生成部５２に入力
させる。このように、データ分配部５１は、Ｃ１系列の
誤り訂正においては、バッファメモリ１からバスコント
ロール部２を経て４バイトをひとまとまりとして繰り返
し送られてくるデータを、４バイトを単位として４つの
シンドローム生成部５２〜５５それぞれに順に切り替え
ながら入力させる。

【００３７】図８は、Ｃ１系列の誤り訂正におけるバッ
ファメモリ１から誤り訂正部５へのデータ転送と４つの
シンドローム生成部５２〜５５での積和演算のタイミン
グを示す図である。連続したアドレスの４バイト分のデ
ータｄ１〜ｄ４、ｄ５〜ｄ８等がバッファメモリ１から
読み出され誤り訂正部５に転送されるのにそれぞれ時間
ｔ１だけ必要とし、４バイトを単位とするデータ転送は
時間ｔ２の間隔で繰り返されるとする。なお、４バイト
を単位とするデータ転送を終えてから次の４バイトを単
位とするデータ転送を開始するまでに時間を要している
のは、これら４バイトはそれぞれ異なる行に属するの
で、新たな４バイトの読み出しに際しては毎回ＤＲＡＭ
のページミスが生じている可能性があることを考慮した
からである。つまり、４バイト中の第１バイトへのアク
セス時にバスコントロール部２が新たな行アドレスをバ
ッファメモリ１に出力しなければならないと仮定してい
る。

【００３８】４つのシンドローム生成部５２〜５５は、
それぞれ第１行〜第４行のシンドローム計算を行うが、
入力された４バイト分のデータに対して必要とされる４
つの積和演算を４×ｔ２の時間で行う。例えば、第１行
のシンドローム計算を実行するシンドローム生成部５２
は、入力された４バイト分のデータｄ１〜ｄ４について
の積和演算を４×ｔ２の時間内に行う。これは、シンド
ローム生成部５２に着目すると、最初に入力される４バ
イトデータがｄ１〜ｄ４で、次に入力される４バイトデ
ータがｄ１７〜ｄ２０であり、これらの時間間隔は４×
ｔ２であるので、この時間内に４バイト分の積和演算を
終えればよいからである。そして、そのような演算速度
が維持される限りは、各シンドローム生成部５２〜５５
の前段に設けられたキューバッファ６２に蓄積されるデ
ータ量は、最大で４バイトであり、瞬時であっても４バ
イトを超えることはない。

【００３９】このように、各シンドローム生成部５２〜
５５は、１バイトあたりｔ２の時間で積和演算を終えれ
ばよいことになり、データ転送速度（４バイト／ｔ２）
に比べて１／４の速度でシンドローム計算を実行すれば
よいことがわかる。また、異なる複数の符号列に対して
小刻みに（４バイト単位で）符号列を切り替えながら並
列に処理を進めているので、１符号列ずつ処理する方法
に比べて、１符号列あたりに要求されるシンドローム計
算の速度は低くて済むと共にキューバッファのサイズも
小さくて済む。このことは、逆に言えば、バッファメモ
リ１から誤り訂正部５への実質的なデータ転送速度（全
体としての誤り訂正速度）を従来よりも高速化させるこ
とができること、及び、単に誤り訂正回路を複数個設け
た場合に比べ、より小さな回路規模で４並列の誤り訂正
を行うことができることを意味する。

【００４０】なお、同一の符号列において連続して読み
出すデータ数を増やすことによって、ＤＲＡＭのページ
ヒットによるデータ転送の高速化を図ることが可能とな
る。このときには、誤り訂正の並列度を増やすことが望
ましい。誤り訂正の並列処理の並列度を増やすにしたが
ってメモリアドレスの連続転送バイト数を増やしていく
ことにより、１符号列あたりの処理負荷に対する回路規
模は軽減され、効率的な誤り訂正の並列化が実現される
からである。

【００４１】次にＣ２系列の誤り訂正を行う場合の本装
置１００の動作について図９〜図１１を用いて説明す
る。図９は、Ｃ２系列の誤り訂正を行う場合におけるバ
ッファメモリ１内の積符号の読み出し順序を示す図であ
る。バス調停制御部２２は、第２ＤＭＡチャネル２３ｂ
をイネーブルにし、Ｃ２系列の誤り訂正のためのデータ
を送る旨を誤り訂正部５に通知した後に、アドレス生成
部２１からバッファメモリ１に一定順序で読み出しアド
レスを出力させることによって、以下のように、バッフ
ァメモリ１に格納されたデータを誤り訂正部５に転送さ
せる。

【００４２】つまり、バスコントロール部２は、まず、
第１行の４バイト分のデータｄ１〜ｄ４を連続してバッ
ファメモリ１から読み出して誤り訂正部５に転送する。
次に第２行の４バイト分のデータｄ５〜ｄ８を連続して
読み出して転送する。以下、同様にして、各行について
４バイト分のデータの読み出しと転送を第１列〜第４列
の全てのデータについて繰り返す。これによって、Ｃ２
系列の４符号列のデータ転送を終える。同様にして、今
度は第５列〜第８列の全てのデータについて４バイト分
のデータの読み出しと転送を繰り返す。このようにし
て、４列分のデータを並列に読み出して転送する処理を
１ブロックの全ての列について繰り返す。

【００４３】なお、バスコントロール部２は、Ｃ１系列
のデータ転送の場合と同様に、行方向に連続する４バイ
ト分のデータの読み出しと転送については、時間的に不
可分な処理として連続的に行われるようＤＭＡモードで
行う。つまり、この間は、他の処理（データ入力、デー
タ出力）のためのバッファメモリ１へのアクセスを禁止
することにより、ＤＲＡＭのページヒットによる高速ア
クセスを利用している。

【００４４】図１０は、図９に示された順序でバッファ
メモリ１からデータが転送されてきた場合における誤り
訂正部５のデータ分配部５１の動作を示す図である。切
替え制御部５１ｂは、バスコントロール部２からＣ２系
列の誤り訂正を開始する旨の指示を受けると、セレクタ
５１ａを制御することによって、バスコントロール部２
から送られてくるデータを以下のように振り分けさせ
る。

【００４５】つまり、データ分配部５１は、最初に転送
されてきた第１行に属する４バイト分のデータｄ１〜ｄ
４については各データが順に４つのシンドローム生成部
５２〜５５に入力されるように振り分ける。具体的に
は、データｄ１をシンドローム生成部５２に送り、デー
タｄ２をシンドローム生成部５３に送り、データｄ３を
シンドローム生成部５４に送り、データｄ４をシンドロ
ーム生成部５５に送る。次に転送されてきた第２行に属
するデータｄ５〜ｄ８についても同様に、各データが順
に４つのシンドローム生成部５２〜５５に入力されるよ
うに振り分ける。このようにして、データ分配部５１
は、Ｃ２系列の誤り訂正においては、４バイトをひとま
とまりとして繰り返し送られてくるデータを各バイトご
とに４つのシンドローム生成部５２〜５５に振り分ける
処理を繰り返す。

【００４６】これによって、第１列に属するデータｄ
１、ｄ５、・・はシンドローム生成部５２に入力され、
第２列に属するデータｄ２、ｄ６、・・はシンドローム
生成部５３に入力され、第３列に属するデータｄ３、ｄ
７、・・はシンドローム生成部５４に入力され、第４列
に属するデータｄ４、ｄ８、・・はシンドローム生成部
５５に入力される。同様に、第５列に属するデータはシ
ンドローム生成部５２に入力され、第６列に属するデー
タはシンドローム生成部５３に入力され、第７列に属す
るデータはシンドローム生成部５４に入力され、第８列
に属するデータはシンドローム生成部５５に入力され
る。

【００４７】図１１は、Ｃ２系列の誤り訂正におけるバ
ッファメモリ１から誤り訂正部５へのデータ転送と４つ
のシンドローム生成部５２〜５５での積和演算のタイミ
ングを示す図である。連続したアドレスの４バイト分の
データｄ１〜ｄ４、ｄ５〜ｄ８等がバッファメモリ１か
ら読み出され誤り訂正部５に転送されるのにそれぞれ時
間ｔ１だけ必要とし、４バイトを単位とするデータ転送
は時間ｔ２の間隔で繰り返されることは、図８に示され
るＣ１の場合と同じである。

【００４８】４つのシンドローム生成部５２〜５５は、
それぞれ第１列〜第４列のシンドローム計算を行うが、
１バイトのデータにつき１つの積和演算をｔ２の時間で
行う。例えば、第１行のシンドローム計算を実行するシ
ンドローム生成部５２は、最初に入力された１バイトの
データｄ１についての積和演算をｔ２の時間内に行い、
次に入力された１バイトのデータｄ５についての積和演
算をｔ２の時間内に行う。これは、シンドローム生成部
５２に着目すると、時間ｔ２に１バイトのデータが入力
されることになるからである。そして、そのような演算
速度が維持される限りは、各シンドローム生成部５２〜
５５の前段に設けられたキューバッファ６２に蓄積され
るデータ量は、最大で１バイトであり、瞬時であっても
１バイトを超えることはない。

【００４９】このように、各シンドローム生成部５２〜
５５は、１バイトあたりｔ２の時間で積和演算を終えれ
ばよいことになり、Ｃ１系列の誤り訂正の場合と同様の
処理速度で済むことがわかる。また、このＣ２系列の誤
り訂正においては、個々のシンドローム生成部５２〜５
５へのデータ入力は、バースト的に行われるＣ１系列の
場合と異なり、均一的に行われる（常に１バイト／ｔ２
の速度で入力される）ので、個々のシンドローム生成部
５２〜５５の前段にキューバッファを設ける必要はなく
なる。

【００５０】以上説明したように、第１の実施の形態に
よれば、誤り訂正部５における並列処理の並列度と、バ
ッファメモリ１から連続するアドレスのデータ（積符号
における同一行の連続するデータ）を読み出して誤り訂
正部５に転送する際のデータ数とを同じ数にしているの
で、Ｃ１系列とＣ２系列の両方向の誤り訂正について、
バッファメモリ１からの読み出し速度と個々のシンドロ
ーム生成部での積和演算速度との関係が同一になり、そ
して、個々のシンドローム生成部の前段に必要とされる
キューバッファのサイズは小さくて済む。これによっ
て、Ｃ１系列とＣ２系列の両方向の誤り訂正に関して、
シンドローム生成部の能力をフルに発揮させるためのバ
スコントロール部２による制御手順も共通化され、小さ
い回路規模で高速に誤り訂正を行うことができる誤り訂
正装置が実現される。

【００５１】つまり、Ｃ１系列の誤り訂正とＣ２系列の
誤り訂正とをバランス良く実施することができ、誤り訂
正装置に必要とされる回路の冗長度は削減される。な
お、図６及び図９に示された読み出し順序は行方向の符
号列のバイト数が４の倍数であることを前提としたが、
そうでない場合であっても、本装置１００は正しく誤り
訂正を行うことができる。例えば、行方向の符号列がそ
のバイト数を４で割ったときの余りが２となるような長
さである場合には、バッファメモリ１内の積符号の読み
出し順序を以下のように変更すればよい。

【００５２】図１２は、行方向の符号列がそのバイト数
を４で割ったときの余りが２となるような長さである場
合において、Ｃ１系列の誤り訂正を行うときのバッファ
メモリ１内の積符号の読み出し順序を示す図である。バ
スコントロール部２は、４行分の符号列に対して、各符
号列の最後部の２バイトを除く部分については先頭から
順に連続する４バイトの読み出しと転送を繰り返し、最
後部の２バイトについては各符号列につき２バイトの読
み出しと転送を行う。これに伴って、データ分配部５１
も同様の動作、即ち、バッファメモリ１から４バイトを
ひとまとまりとして繰り返し送られてきたデータについ
ては４バイトを単位として４つのシンドローム生成部５
２〜５５それぞれに振り分け、２バイトをひとまとまり
として送られてきたデータについては２バイトを単位と
して４つのシンドローム生成部５２〜５５それぞれに振
り分ければよい。

【００５３】同様に、図１３は、行方向の符号列がその
バイト数を４で割ったときの余りが２となるような長さ
である場合において、Ｃ２系列の誤り訂正を行うときの
バッファメモリ１内の積符号の読み出し順序を示す図で
ある。バスコントロール部２は、最後部の２列を除く符
号列に対しては最初から４列ごとに４バイトのデータの
読み出しと転送を繰り返し、最後部の２列の符号列に対
しては２バイトの読み出しと転送を繰り返す。これに伴
って、データ分配部５１も同様の動作、即ち、バッファ
メモリ１から４バイトをひとまとまりとして繰り返し送
られてきたデータについては４バイトを単位として４つ
のシンドローム生成部５２〜５５それぞれに振り分け、
２バイトをひとまとまりとして繰り返し送られてきたデ
ータについては２バイトを単位として４つのシンドロー
ム生成部５２〜５５それぞれに振り分ければよい。

【００５４】このようなバスコントロール部２による読
み出し順序の変更やデータ分配部５１による振り分け順
序の変更は、具体的には、バスコントロール部２でのバ
ス調停制御部２２による制御手順やデータ分配部５１で
の切替え制御部５１ｂによる制御手順を変更することに
よって容易に実現することが可能である。また、第１の
実施の形態は４つの符号列に対するシンドローム計算を
並列に実行する誤り訂正装置であったが、本発明は、こ
のような並列度に限定されるものではなく、例えば、２
並列や８並列の誤り訂正装置であってもよい。つまり、
第１の実施の形態では、誤り訂正部５は４個のシンドロ
ーム生成部５２を有したが、必要に応じて２個としたり
８個とすればよい。

【００５５】図１４、図１５及び図１６は、２並列で誤
り訂正を行う誤り訂正装置におけるＣ１系列の誤り訂正
の動作を説明する図であり、それぞれ、バッファメモリ
からのデータの読み出し順序、その順序でデータが入力
されたときの誤り訂正部におけるのデータ分配部の動
作、その場合におけるデータ転送とシンドローム計算の
タイミングを示す。

【００５６】同様に、図１７、図１８及び図１９は、２
並列で誤り訂正を行う誤り訂正装置におけるＣ２系列の
誤り訂正の動作を説明する図であり、それぞれ、バッフ
ァメモリからのデータの読み出し順序、その順序でデー
タが入力されたときの誤り訂正部におけるのデータ分配
部の動作、その場合におけるデータ転送とシンドローム
計算のタイミングを示す。

【００５７】また、第１の実施の形態では、光ディスク
などの記録媒体に記録されたデータを読み取り、読み取
ったデータ列から誤りを見つけ、訂正し、訂正後のデー
タをホストコンピュータに転送するというデータの流れ
について説明を行ったが、本発明は、これとは逆に、ホ
ストコンピュータからデータを出力し、そのデータに誤
り訂正のためのパリティ符号を付加し、光ディスクなど
の記録媒体に書き込む流れに適用することもできる。本
発明は、記録媒体とホストコンピュータ間のデータパス
の途中に設けられたバッファメモリに一時的に格納され
た積符号について、その積符号を構成する全ての符号列
を効率的に読み出して第３の装置（記録媒体やホストコ
ンピュータを除く処理装置）に転送することにより、第
３の装置においてＣ１系列とＣ２系列の両方に対する符
号処理を高速かつ小規模な回路で行うことを可能とする
技術だからである。

【００５８】具体的には、誤り訂正部５における４つの
シンドローム生成部５２〜５５と誤り位置・誤り数値演
算部５６とをパリティデータ生成回路に置き換え、誤り
データ更新部５７をパリティデータ書き込み回路に置き
換える等の変更をすればよい。これによって、記録媒体
へのデータの書き込み時における誤り訂正符号の付加と
記録媒体からのデータの読み出し時における誤りデータ
の訂正という「誤り訂正に伴う処理」を高速に実行する
誤り訂正装置が実現される。

【００５９】また、第１の実施の形態では、バスコント
ロール部２は、バッファメモリ１から誤り訂正部５への
４バイトのデータ転送をひとつのＤＭＡ転送で行い、こ
のＤＭＡ転送と次のＤＭＡ転送の間についてはバッファ
メモリ１にアクセスする他のデータ転送を許可していた
が、これを１６バイト分のデータ転送をひとつのＤＭＡ
転送で行うこととしてもよい。これによって、Ｃ１系列
の誤り訂正においては、図６に示された１６バイトのデ
ータｄ１〜ｄ１６がひとつのＤＭＡ転送によってバッフ
ァメモリ１から誤り訂正部５に転送されることになり、
この間においてはバッファメモリ１にアクセスする他の
データ転送による割り込みが禁止されるので、１６バイ
トのデータ転送時間、即ち、４つのシンドローム生成部
５２〜５５それぞれに４バイトずつデータが供給される
のに要する時間が概ね一定化され、誤り訂正部５へのデ
ータ転送がボトルネックとなってシンドローム計算の処
理速度が著しく低下している場合には、そのような事態
が回避される。

【００６０】また、第１の実施の形態では、誤り訂正装
置１００内部のデータバスは８ビット幅であったが、例
えば、３２ビット幅とすることもできる。このときに
は、４バイト分のデータは１回のメモリアクセスによっ
てバッファメモリ１から読み出されて誤り訂正部５に転
送される。そして、データ分配部５１は、Ｃ１系列の誤
り訂正時には、３２ビット幅のデータを８ビットごとに
桁分割し、それぞれを４つのシンドローム生成部５２〜
５５に分配すればよい。

【００６１】また、第１の実施の形態では、誤り訂正部
５においては、シンドローム計算だけが並列化されてい
たが、それに続く誤り位置・誤り数値演算部５６や誤り
データ更新部５７についても並列化してもよい。これに
よって、もしシンドローム計算において大量のエラーが
発生した場合等においても一定の訂正処理を確保するこ
とができる。（第２の実施の形態）第２の実施の形態は、誤り検出と
誤り訂正とを分離し、誤り検出については、データがバ
ッファメモリに格納されるときに並行して実行してお
き、その結果を誤り訂正に反映させることで、誤りが発
生していないデータについてはバッファメモリから誤り
訂正部に転送されることを回避した高速な光ディスク読
み取り装置に関する。

【００６２】図２０は、本発明の第２の実施の形態にお
ける光ディスク読み取り装置２０００の構成を示すブロ
ック図である。光ディスク読み取り装置２０００は、光
ディスク２０１０に記録されているデータを読み取り、
読み取ったデータの誤りを訂正した後にホストコンピュ
ータ２０７０に転送する装置であって、ピックアップ２
０２０と、増幅器２０３０と、フロントエンドプロセッ
サ２０４０と、光ディスク制御部２１００と、回転モー
タ２０５０と、サーボコントローラ２０６０と、システ
ム制御部２０８０とから構成される。

【００６３】システム制御部２０８０は、ホストコンピ
ュータ２０７０からのデータ要求のコマンドを光ディス
ク制御部２１００を介して受け付け、コマンドを解釈
し、サーボコントローラ２０６０および光ディスク制御
部２１００を制御してデータ要求に応える機能を実現す
るマイクロプロセッサである。回転モータ２０５０は、
光ディスク２０１０を回転させるものであり、サーボコ
ントローラ２０６０は、フロントエンドプロセッサ２０
４０からの情報をもとにシステム制御部２０８０の指示
を受けて回転モータ２０５０の回転およびピックアップ
２０２０のレンズ位置を制御するものである。

【００６４】光ディスク２０１０は、ＤＶＤ−ＲＯＭで
あり、ピックアップ２０２０は、光ディスク２０１０に
記録されたデータをレーザ光線を当てて反射光により読
み取って電気信号に変換するものであり、増幅器２０３
０は、ピックアップ２０２０の出力した信号を増幅して
フロントエンドプロセッサ２０４０に出力する。フロン
トエンドプロセッサ２０４０は、入力された信号に応じ
てサーボコントローラ２０６０と回転モータ２０５０お
よびピックアップ２０２０とでフィードバック制御をお
こない、安定した信号を光ディスク制御部２１００に出
力するものであり、イコライザー、ＡＧＣ（自動利得制
御回路）、ＰＬＬ（Phase LockedLoop）などを有する。
なお、フロントエンドプロセッサ２０４０が光ディスク
制御部２１００に出力する信号は、変調されたデータで
ある。

【００６５】光ディスク制御部２１００は、ホストコン
ピュータ２０７０からのデータ要求のコマンドをシステ
ム制御部２０８０に通知し、システム制御部２０８０の
制御の元で、フロントエンドプロセッサ２０４０から入
力された信号を復調して必要なデータを取り出し、誤り
訂正を施し、ホストコンピュータ２０７０へデータを出
力する。

【００６６】なお、図２０では、太い矢印線は、光ディ
スク２０１０に記録されているデータがホストコンピュ
ータ２０７０に到達するまでの流れを示している。すな
わち、光ディスク２０１０に記録されているデータはピ
ックアップ２０２０、増幅器２０３０、フロントエンド
プロセッサ２０４０、光ディスク制御部２１００を介し
てホストコンピュータ２０７０に到達する。また、光デ
ィスク２０１０に記録されるデータの構成は、第１の実
施の形態と同様に、図３７に示される積符号が採用さ
れ、誤り訂正符号の種類としてはReed-Solomon符号が採
用されている。

【００６７】図２１は、光ディスク制御部２１００の詳
細な構成を示すブロック図である。光ディスク制御部２
１００は、フロントエンドプロセッサ２０４０から送ら
れてきた信号を復調し誤り訂正を行った後にホストコン
ピュータ２０７０に送り出す回路であり、バッファメモ
リ２１１０と、ディスクインターフェース部２１２０
と、誤り訂正部２１３０と、ホストインターフェース部
２１４０と、第１転送部２１５０と、第２転送部２１６
０と、第３転送部２１７０と、バス制御部２１８０と、
誤り検出部２１９０と、誤り符号列記憶部２２００とを
有する。なお、図２１中の太い矢印線は、バッファメモ
リ２１１０へのＤＭＡ転送によるデータの書き込み、及
び、バッファメモリ２１１０からのＤＭＡ転送によるデ
ータの読み出しにおけるデータパスを示している。

【００６８】バッファメモリ２１１０は、２次元アドレ
ス（行アドレスと列アドレス）によって特定される記憶
領域を有するＤＲＡＭ等の半導体メモリであり、図３７
に示される積符号を複数個だけ一時的に記憶する記憶容
量を有する。ディスクインターフェース部２１２０は、
フロントエンドプロセッサ２０４０から入力された信号
を復調した後に、得られたデータをバッファメモリ２１
１０に格納するために第１転送部２１５０に出力する。
なお、ディスクインターフェース部２１２０から出力さ
れたデータは第１転送部２１５０によってバッファメモ
リ２１１０に転送されると共に、そのデータは同時並行
して誤り検出部２１９０にも入力される。

【００６９】誤り検出部２１９０は、第１転送部２１５
０によりディスクインターフェース部２１２０から送ら
れてきたデータについてＣ１系列の符号列ごとに誤りが
あるかないかを判定し、誤りを検出した場合には、その
符号列の番号をＲＡＭからなる誤り符号列記憶部２２０
０に格納しておく。なお、この誤り検出部２１９０は、
１列の符号列ごとに一定個数のシンドロームを算出し、
それらシンドローム中に非零が存在するか判断し、存在
する場合に誤りが発生していると判断する。具体的に
は、誤り検出部２１９０は、第１の実施の形態における
誤り訂正部５が有する４つのシンドローム生成部５２〜
５５のひとつ（図４に示される回路）と、生成されたシ
ンドローム全てについて零であるか否かを判断する論理
積ゲート等からなる。

【００７０】誤り訂正部２１３０は、ディスクインター
フェース部２１２０から転送されバッファメモリ２１１
０に格納された積符号のうち、誤りが発生しているデー
タだけを対象としてＣ１系列及びＣ２系列の誤り訂正を
行う。具体的には、誤り訂正部２１３０は、誤り符号列
記憶部２２００に格納された番号を参照することで、誤
りの発生しているＣ１系列の符号列又は誤りの発生して
いるブロックのＣ２系列の符号列だけを対象としてバッ
ファメモリ２１１０中の誤りデータを訂正する。

【００７１】ホストインターフェース部２１４０は、誤
り訂正部２１３０による処理が終わったデータを第３転
送部２１７０によりバッファメモリ２１１０から読み出
してホストコンピュータ２０７０に出力するインターフ
ェース回路である。第１転送部２１５０は、ディスクイ
ンターフェース部２１２０からの転送要求に対するバス
制御部２１８０による許可通知を受けて、ディスクイン
ターフェース部２１２０からバッファメモリ２１１０へ
のＤＭＡによるデータ転送と同一データについての誤り
検出部２１９０へのデータ転送とを同時並列に行うＤＭ
Ａコントローラである。

【００７２】第２転送部２１６０は、誤り訂正部２１３
０からの転送要求に対するバス制御部２１８０による許
可通知を受けて、バッファメモリ２１１０から誤り訂正
部２１３０へのＤＭＡによるデータ転送を行うＤＭＡコ
ントローラである。第３転送部２１７０は、ホストイン
ターフェース部２１４０からの転送要求に対するバス制
御部２１８０による許可通知を受けて、バッファメモリ
２１１０からホストインターフェース部２１４０へのＤ
ＭＡによるデータ転送を行うＤＭＡコントローラであ
る。

【００７３】バス制御部２１８０は、第１転送部２１５
０と第２転送部２１６０と第３転送部２１７０それぞれ
によるＤＭＡ転送が排他的に実行されるよう予め定めら
れた優先順位に基づいてそれら３つの転送部２１５０、
２１６０、２１７０を制御したり、バッファメモリ２１
１０中の誤りデータを書き換えるときの誤り訂正部２１
３０によるバッファメモリ２１１０への通常の（非ＤＭ
Ａによる）アクセスを制御する。

【００７４】図２２は、バス制御部２１８０の詳細な構
成を示すブロック部である。バス制御部２１８０は、バ
ッファメモリ１へのアクセスのためのアドレスを生成し
て出力するアドレス生成部２１８１と、第１転送部２１
５０、第２転送部２１６０、第３転送部２１７０及び誤
り訂正部２１３０のいずれかとバッファメモリ２１１０
とをバス接続するバス切替部２１８３と、それら３つの
転送部２１５０、２１６０、２１７０によるＤＭＡ転送
及び誤り訂正部２１３０によるバッファメモリ２１１０
へのアクセスが排他的に実行されるよう予め定められた
優先順位に基づいてそれら３つの転送部２１５０、２１
６０、２１７０及びバス切替部２１８３を制御するバス
調停制御部２１８２とからなる。

【００７５】なお、アドレス生成部２１は、これら３つ
のＤＭＡ転送においては、バッファメモリ１に対してペ
ージモードによる高速アクセスを行う。具体的には、ペ
ージヒットする限りは、バッファメモリ１への行アドレ
ス（ＲＡＳ）を固定して出力したまま、列アドレス（Ｃ
ＡＳ）だけを必要なデータ個数だけインクリメントしな
がら出力する。

【００７６】図２３は、バス調停制御部２１８２による
３つの排他的なＤＭＡ転送、即ち、第１転送部２１５０
によるディスクインターフェース部２１２０からバッフ
ァメモリ２１１０へのＤＭＡ転送（ＤＭＡ＃１）、第２
転送部２１６０によるバッファメモリ２１１０から誤り
訂正部２１３０へのＭＡ転送（ＤＭＡ＃２）及び第３転
送部２１７０によるバッファメモリ２１１０からホスト
インターフェース部２１４０へのＤＭＡ転送（ＤＭＡ＃
３）のスケジューリング例を示すタイミングチャートで
ある。本図において、横軸は時間の経過を示し、三角印
は各ＤＭＡ転送に対する要求の発生を示し、ハッチング
された四角形はＤＭＡ転送の実行中を示す。

【００７７】バス調停制御部２１８２は、ＤＭＡ＃１を
最も高い優先度で許可し、ＤＭＡ＃２を最も低い優先度
で許可する。即ち、バス調停制御部２１８２は、いずれ
のＤＭＡ転送も実行中でない場合には、各ＤＭＡに対す
る要求の発生順序に拘わらず、ＤＭＡ＃１に対する要求
が発生していればＤＭＡ＃１を最優先して実行させ、Ｄ
ＭＡ＃１に対する要求が発生していなければ、ＤＭＡ＃
３を実行させ、ＤＭＡ＃１に対する要求及びＤＭＡ＃３
に対する要求のいずれも発生していないときに限り、Ｄ
ＭＡ＃２を実行させる。但し、ＤＭＡ＃１に対する要求
が連続して発生しても、他のＤＭＡ＃２又はＤＭＡ＃３
に対する要求が発生しているときは、ＤＭＡ＃１を連続
して実行させることなく、他のＤＭＡ＃２又はＤＭＡ＃
３を実行させる。

【００７８】なお、バッファメモリ２１１０中の誤りデ
ータを書き換えるときの誤り訂正部２１３０によるバッ
ファメモリ２１１０への通常のアクセスについては、バ
ス調停制御部２１８２は、ＤＭＡ＃３と同等に扱う。つ
まり、ＤＭＡ＃１に対する要求及びＤＭＡ＃３に対する
要求のいずれも発生していないときに限り、誤り訂正部
２１３０によるバッファメモリ２１１０への通常のアク
セスを許可する。

【００７９】図２４は、誤り訂正部２１３０の詳細な構
成を関連する他の構成要素と共に示す回路図である。誤
り訂正部２１３０は、図３７に示された積符号を構成す
るＣ１系列及びＣ２系列の符号列のうち予め誤りが検出
されている符号列に対して１行又は１列の符号列ごとに
誤り訂正を実行する回路であり、Ｃ１符号列転送要求部
２１３５と、シンドローム計算部２１３１と、ユークリ
ッド計算部２１３２と、チェーン計算部２１３３と、エ
ラーデータ更新部２１３４とから構成される。

【００８０】Ｃ１符号列転送要求部２１３５は、誤り符
号列記憶部２２００を参照することにより、誤り符号列
記憶部２２００に記憶された誤りを含むＣ１系列の符号
列をバッファメモリ２１１０から読み出すよう第２転送
部２１６０に要求する。シンドローム計算部２１３１
は、Ｃ１符号列転送要求部２１３５から要求のあった誤
りを含むＣ１符号列をバッファメモリ２１１０からバス
制御部２１８０、第２転送部２１６０を介して取得した
後に、その符号列のシンドロームを計算する回路であ
り、その計算結果をユークリッド計算部２１３２に引き
渡す。

【００８１】なお、このシンドローム計算部２１３１
は、１行又は１列の符号列ごとにシンドロームを算出す
る回路であり、第１の実施の形態における誤り訂正部５
が有する４つのシンドローム生成部５２〜５５のひとつ
（図４に示される回路）と同一である。つまり、いま、
積符号の大きさをｋ１＝ｋ２＝１００バイト、ｍ１＝ｍ
２＝１０バイトとした場合には、シンドローム計算部２
１３１は、入力データを一時的にバッファリングするキ
ューバッファと、１０個のシンドロームそれぞれを算出
する１０個の積和演算回路とからなり、それら積和演算
回路それぞれは１つの積和値を記憶するレジスタと、そ
のレジスタに格納された積和値を読み出して固有の係数
を乗算するガロア体乗算器と、その乗算結果と次に入力
された１つのデータとを加算するガロア体加算器とから
なる。

【００８２】ユークリッド計算部２１３２は、シンドロ
ーム計算部２１３１から送られるシンドロームを基にし
てユークリッド法等により誤り位置多項式と誤り数値多
項式を特定するための各項の係数を算出する回路であ
り、算出した係数をチェーン計算部２１３３に引き渡
す。チェーン計算部２１３３は、ユークリッド計算部２
１３２から通知された係数によって特定される誤り位置
多項式の根をチェーン検索と呼ばれる方法等によって算
出する回路であり、その算出結果をユークリッド計算部
２１３２から通知された誤り数値多項式を特定する係数
と共にエラーデータ更新部２１３４に引き渡す。

【００８３】エラーデータ更新部２１３４は、チェーン
計算部２１３３から通知された誤り位置と誤り数値多項
式を用いて、その誤りの位置での誤り数値を求めた後
に、バッファメモリ２１１０内のその誤り位置にあたる
情報データまたはパリティデータをバス制御部２１８０
を介して読み取り、それらの排他的論理和を計算し、得
られた値をバッファメモリ２１１０内の元の位置に書き
戻す。

【００８４】なお、第２転送部２１６０によるバッファ
メモリ２１１０からシンドローム計算部２１３１へのデ
ータ転送はＤＭＡ転送によるが、バッファメモリ２１１
０とエラーデータ更新部２１３４間のデータ転送はバス
制御部２１８０による通常の（非ＤＭＡによる）メモリ
アクセスによって行われる。これは、誤り訂正によって
書き換える対象となるデータはバッファメモリ２１１０
内の連続するアドレスに格納されたデータとは限らない
からである。また、誤り訂正部２１３０を構成する４つ
の回路２１３１〜２１３４は、それぞれ同期して並列処
理、すなわちパイプライン方式による逐次処理をおこな
う。

【００８５】図２５は、複数ブロックのデータを連続し
て処理する場合における光ディスク制御部２１００内で
の処理工程を示すタイミングチャートである。本図にお
いて第１ブロックから第５ブロックは、それぞれバッフ
ァメモリ２１１０に格納される１ブロックのデータであ
る。また、「バッファリング」は第１転送部２１５０に
よるディスクインターフェース部２１２０からバッファ
メモリ２１１０へのデータ転送を示し、「誤り検出」は
第１転送部２１５０によるディスクインターフェース部
２１２０から誤り検出部２１９０へのデータ転送と誤り
検出部２１９０での誤り検出を示し、「誤り訂正」は第
２転送部２１６０によるバッファメモリ２１１０から誤
り訂正部２１３０へのデータ転送と誤り訂正部２１３０
での誤り訂正を示し、「ホスト転送」は第３転送部２１
７０によるバッファメモリ２１１０からホストインター
フェース部２１４０へのデータ転送を示す。

【００８６】本図に示されるように、同一のブロックに
対する並列したバッファリング及び誤り検出と、バッフ
ァリング及び誤り検出が終了したブロックに対する誤り
訂正と、誤り訂正が終了したブロックに対するホスト転
送とがパイプラインとして逐次かつ並列に実行される。
例えば、サイクルＴ５に注目すると、第５ブロックがデ
ィスクインターフェース部からバッファメモリ２１１０
に転送されて格納されると同時に誤り検出部２１９０に
おいて誤り検出が行われ、第４ブロックがバッファメモ
リ２１１０から誤り訂正部２１３０に転送されて誤り訂
正が行われ、第３ブロックがバッファメモリ２１１０か
らホストインターフェース部２１４０に転送される。

【００８７】なお、本図ではバッファメモリ２１１０に
アクセスする３つのデータ転送が並列に行われている
が、これはブロックという大きいサイズでのデータ転送
の観点から表現されているからであり、ブロックを構成
する個々のデータに着目した場合には（瞬時的には）、
いずれかのデータ転送だけが実行されている。このよう
な排他的なデータ転送及び上記パイプライン制御は、図
２３に示されるタイミングチャートのにように、バス制
御部２１８０のバス調停制御部２１８２が一定の優先順
位に基づいて３つの転送部２１５０、２１６０、２１７
０によるデータ転送を小さい時間単位で切り替えながら
許可することによって実現されている。

【００８８】また、本図において、第３ブロックに対す
る誤り訂正が行われていないのは、これらブロックにつ
いては誤り検出の工程において全く誤りが発見されなか
ったからである。つまり、第３ブロックについては誤り
検出部２１９０において全く誤りが検出されなかったの
で、その旨の通知を受けた誤り訂正部２１３０は、この
ブロックに対する誤り訂正についての一切の処理を行わ
ない。つまり、誤り訂正部２１３０がその旨をバス制御
部２１８０に通知することにより、第３ブロックに属す
る全ての符号列について第２転送部２１６０によるバッ
ファメモリ２１１０から誤り訂正部２１３０へのデータ
転送は行われない。

【００８９】このように、同一ブロックに対するバッフ
ァリングと誤り検出が並列に行われ、その誤り検出にお
いて誤りが検出されなかった場合には、その旨が誤り訂
正部２１３０に通知されるので、誤り訂正部２１３０
は、誤り訂正の必要のないデータについてバッファメモ
リ２１１０から読み出すという無駄なデータ転送を回避
することができる。つまり、従来であれば、光ディスク
から読み出された全てのデータについてバッファメモリ
への格納と、誤り検出・訂正のためのバッファメモリか
らの読み出しと、ホストコンピュータにデータを送出す
るためのバッファメモリからの読み出しという３つのデ
ータ転送が行われていたが、この第２の実施の形態で
は、誤りが発生していないデータについては、バッファ
メモリへの格納とホストコンピュータへのデータ送出の
ためのバッファメモリからの読み出しという２つのデー
タ転送だけで済む。

【００９０】図２６は、図２５に示されたタイミングチ
ャートを詳細にした図であり、誤り検出と誤り訂正の２
つの工程に関してＣ１系列及びＣ２系列の処理が区別し
て示されている。ここでは、誤り検出においては、Ｃ１
系列についてだけ行われ、誤り訂正においては、先ずＣ
１系列の誤り訂正が、続いてＣ２系列の誤り訂正がそれ
ぞれ１回ずつ行われている。

【００９１】具体的には、サイクルＴ１において、誤り
検出部２１９０は、第１転送部２１５０によってディス
クインターフェース部２１２０から送られてきた第１ブ
ロックに対してＣ１系列の符号列に対する誤りの発生の
有無を調べる。そして、もし誤りの発生を検出した場合
には、誤り検出部２１９０は、誤りの発生している符号
列の番号を誤り符号列記憶部２２００に記録しておく。

【００９２】ここで、誤り検出部２１９０がＣ１系列に
ついて誤り検出をしているのは、ディスクインターフェ
ース部２１２０からバッファメモリ２１１０へのデータ
転送は積符号を行方向にスキャンすることを第１行から
第ｎ２行まで繰り返す順序で行われるので、Ｃ１系列の
誤り検出が容易となるからである。また、Ｃ２系列に誤
り検出を行っていないのは、直前のＣ１系列に対する誤
り訂正の結果、１つでも誤り訂正が不可能な符号列が存
在すればＣ２系列の誤り訂正を実行するすることが必要
になるため、あえてＣ２系列の誤り検出をする必要がな
いからである。

【００９３】次にサイクルＴ２において、誤り訂正部２
１３０は、まずＣ１系列の符号列をバッファメモリ２１
１０から読み出して誤り訂正を行う。ただし、誤り訂正
部２１３０は、誤り符号列記憶部２２００に格納されて
いる番号を参照することにより、誤りが検出されたＣ１
系列の符号列だけをバッファメモリ２１１０から読み出
して誤り訂正する。そして、誤りが検出された全てのＣ
１系列の符号列についての誤り訂正を終えると、そのＣ
１系列に１つでも誤り訂正が不可能な符号列が存在した
場合には、次にそのブロックを構成する全てのＣ２系列
の符号列を順次にバッファメモリ２１１０から読み出し
て誤り訂正を実行する。なお、Ｃ２系列に関してはブロ
ックを構成する全ての符号列に対して誤り訂正を行って
いるが、これは、誤り検出部２１９０がＣ１系列につい
てだけ誤り検出をしているので、Ｃ２系列の符号列ごと
の誤りの有無が不明だからである。

【００９４】図２７は、Ｃ１系列の誤り訂正を行う場合
における誤り訂正部２１３０内での行単位の処理工程を
示すタイミングチャートである。ここでは、誤り検出部
２１９０によって第１行、第４行、第６行及び第１１行
の符号列に誤りが検出された場合におけるシンドローム
計算部２１３１、ユークリッド計算部２１３２、チェー
ン計算部２１３３及びエラーデータ更新部２１３４によ
る並列処理の様子が示されている。

【００９５】第２行、第３行、第５行、第８〜１０行の
符号列については、誤り検出部２１９０において誤りが
検出されなかったので、バッファメモリ２１１０からシ
ンドローム計算部２１３１への読み出しが行われず、従
って、シンドローム計算、ユークリッド計算、チェーン
計算及びエラーデータ更新の対象とはなっていない。図
２８は、図２７に示された符号列を訂正する場合におけ
るバッファメモリ２１１０に格納された積符号の各デー
タへのアクセス順序を示す図である。ここには、先ず第
１行の符号列に対する誤り訂正を実行し、次に第２行、
第３行をとばして第４行の符号列に対する誤り訂正を実
行し、次に第５行をとばして第６行の符号列に対する誤
り訂正を実行し、次に第７行の符号列に対すると誤り訂
正を実行する流れが示されている。図３８に示された行
ごとのスキャンと異なる点は、誤りが検出されている行
だけに対してスキャンされていることである。

【００９６】以上のように、この第２の実施の形態で
は、誤り訂正部２１３０は、Ｃ１系列の誤り訂正につい
ては、誤り符号列記憶部２２００を参照することによっ
て、誤りが検出されている符号列、即ち、誤り訂正が必
要とされる符号列だけをバッファメモリ２１１０から読
み出して誤り訂正し、そうでない符号列については無駄
にバッファメモリ２１１０から読み出すことを回避して
いる。

【００９７】これによって、誤りが検出されなかったＣ
１系列の符号列については、光ディスクから読み出され
た全てのデータについてバッファメモリへの格納と、誤
り検出・訂正のためのバッファメモリからの読み出し
と、ホストコンピュータにデータを送出するためのバッ
ファメモリからの読み出しという３つのデータ転送を行
なうことなく、バッファメモリへの格納とホストコンピ
ュータへのデータ送出のためのバッファメモリからの読
み出しという２つのデータ転送だけで済む。つまり、バ
ッファメモリ２１１０へのアクセス回数が削減され、こ
れによって光ディスク制御部２１００全体としての処理
速度が向上される共に消費電力の低減化が図られ、より
高速で低消費電力の光ディスク読み取り装置２０００が
実現される。

【００９８】なお、この第２の実施の形態では、図２８
に示されるように誤り訂正部２１３０は１行又は１列の
符号列ごとに誤り訂正を繰り返したが、第１の実施の形
態のごとく、４行や４列等の複数の符号列ごとに並列に
誤り訂正を進めてもよい。図２９は、図２７に示された
Ｃ１系列の誤り訂正を４符号列並行して処理する場合の
ディスクインターフェース部２１２０からのデータの読
み出し順序を示す。この読み出し順序は、第１の実施の
形態における図６に示された順序と基本的な流れが同じ
であるが、この図２９では、誤りが検出された行（第１
行、第４行、第６行、第７行、・・）だけを対象として
４行の符号列ごとに並列に読み出される点で図６に示さ
れたものと異なる。また、符号列の長さが４で割り切れ
ない場合には、図３０に示されるように、最初は誤りが
検出された４列の符号列（第１行、第４行、第６行、第
７行）それぞれについて４バイト転送を繰り返し、最後
にその４列の符号列それぞれについて２バイト転送をす
ればよい。

【００９９】このように、この第２の実施の形態におけ
る誤り訂正部２１３０を４つの符号列に対して並列に誤
り訂正を実行するよう変形するには、第１の実施の形態
における誤り訂正部５のように、誤り訂正部２１３０に
４つのシンドローム計算部と、バッファメモリ２１１０
から送られてくるデータを４つのシンドローム計算部に
分配するデータ分配部を設ければよい。これによって、
第１の実施の形態における並列化による誤り訂正の高速
化と、第２の実施の形態における誤り検出の先行による
誤り訂正の高速化の両方の効果を得ることができる。

【０１００】また、第２の実施の形態では、Ｃ１符号列
転送要求部２１３５は誤り訂正部２１３０内に設けられ
たが、誤り検出部２１９０内に設けたり、誤り検出部２
１９０や誤り訂正部２１３０とは独立の回路として構成
してもよい。また、誤り検出部２１９０は誤りが検出さ
れた符号列の番号だけを通知したが、その検出によって
得られたシンドロームも併せて通知することとしてもよ
い。そして、誤り訂正部２１３０は誤りが検出された符
号列に対して、誤り検出部２１９０からシンドロームを
受け取り、ユークリッド計算とチェーン計算を行っても
よい。これによって、誤り検出部２１９０と誤り訂正部
２１３０それぞれにおける重複したシンドローム計算を
回避することができる。

【０１０１】同様に、誤り検出部２１９０において、誤
り検出だけでなく、続くユークリッド計算やチェーン計
算を行ってもよい。この場合には、誤り訂正部２１３０
は誤りが検出された符号列に対して、誤り検出部２１９
０から誤り位置と誤り数値を受け取り、バッファメモリ
２１１０内の誤りデータを訂正すればよい。このよう
に、Ｃ１系列の誤り訂正のためのシンドローム計算、ユ
ークリッド計算及びチェーン計算については、処理時間
が確保できる範囲において誤り検出部２１９０に実行さ
せることで、それら計算がディスクインターフェース部
２１２０からバッファメモリ２１１０へのデータ転送と
同時に進行することとなり、誤り訂正部２１３０での誤
り訂正に要する時間が短縮される。（第３の実施の形態）第３の実施の形態は、Ｃ１系列の
誤り訂正については、データがバッファメモリに格納さ
れるときに並行して実行しておくと共に、そのＣ１系列
の誤り訂正において誤りが発生しているブロックだけに
対してバッファメモリから読み出してＣ２系列の誤り訂
正を実行することで、バッファメモリへのアクセス回数
を削減した高速な光ディスク読み取り装置に関する。

【０１０２】図３１は、本発明の第３の実施の形態にお
ける光ディスク読み取り装置３０００の構成を示すブロ
ック図である。この光ディスク読み取り装置３０００
は、光ディスク２０１０に記録されているデータを読み
取り、読み取ったデータの誤りを訂正した後にホストコ
ンピュータ２０７０に転送する装置であって、ピックア
ップ２０２０と、増幅器２０３０と、フロントエンドプ
ロセッサ２０４０と、光ディスク制御部３１００と、回
転モータ２０５０と、サーボコントローラ２０６０と、
システム制御部２０８０とから構成される。

【０１０３】なお、この光ディスク読み取り装置３００
０は、図２０に示された第２の実施の形態における光デ
ィスク読み取り装置２０００と光ディスク制御部３１０
０が異なるだけであるため、この他の構成要素について
は図２０に示された符号と同一の符号を付け、その説明
を省略する。図３２は、光ディスク制御部３１００の詳
細な構成を示すブロック図である。光ディスク制御部３
１００は、フロントエンドプロセッサ２０４０から送ら
れてきた信号を復調し誤り訂正を行った後にホストコン
ピュータ２０７０に送り出す回路であり、バッファメモ
リ３１１０と、ディスクインターフェース部３１２０
と、誤り訂正部３１３０と、ホストインターフェース部
３１４０と、第１転送部３１５０と、第２転送部３１６
０と、第３転送部３１７０と、バス制御部３１８０と、
データ選択部３１９０とを有する。なお、図３２中の太
い矢印線は、バッファメモリ２１１０へのＤＭＡ転送に
よるデータの書き込み、及び、バッファメモリ２１１０
からのＤＭＡ転送によるデータの読み出しにおけるデー
タパスを示している。

【０１０４】バッファメモリ３１１０は、２次元アドレ
ス（行アドレスと列アドレス）によって特定される記憶
領域を有するＤＲＡＭ等の半導体メモリであり、図３７
に示される積符号を複数個だけ一時的に記憶する記憶容
量を有する。ディスクインターフェース部３１２０は、
フロントエンドプロセッサ２０４０から入力された信号
を復調した後に、得られたデータをバッファメモリ３１
１０に格納するために第１転送部３１５０に出力する。
ディスクインターフェース部３１２０から出力されたデ
ータは第１転送部３１５０によってバッファメモリ３１
１０に転送されるが、そのデータは同時並行してデータ
選択部３１９０にも入力される。

【０１０５】データ選択部３１９０は、誤り訂正部３１
３０による誤り訂正の対象となる符号列の転送元を選択
するセレクタである。第１転送部３１５０によりディス
クインターフェース部３１２０からバッファメモリ３１
１０へのデータ転送が行われている場合には、そのデー
タは同時並行してデータ選択部３１９０にも送られてく
るので、そのデータを選択して誤り訂正部３１３０に通
過させる。一方、バッファメモリ３１１０から第２転送
部３１６０によってＣ２系列の符号列が送られてきた場
合には、そのデータを選択して誤り訂正部３１３０に通
過させる。なお、データ選択部３１９０は、第１転送部
３１５０及び第２転送部３１６０からの指示に基づいて
これらデータ転送元の一つを選択する。

【０１０６】誤り訂正部３１３０は、データ選択部３１
９０から送られてくる２種類（Ｃ１系列及びＣ２系列）
の符号列を区別しながら誤り訂正を行う。具体的には、
誤り訂正部３１３０は、データ選択部３１９０が第１転
送部３１５０からのデータ（Ｃ１系列の符号列）を選択
して通過させている場合にはＣ１系列の誤り訂正を行
い、一方、データ選択部３１９０が第２転送部３１６０
からのデータ（Ｃ２系列の符号列）を選択して通過させ
ている場合にはＣ２系列の誤り訂正を行う。

【０１０７】ホストインターフェース部３１４０は、誤
り訂正部３１３０による処理が終わったデータを第３転
送部３１７０によりバッファメモリ３１１０から読み出
してホストコンピュータ２０７０に出力するインターフ
ェース回路である。第１転送部３１５０はディスクイン
ターフェース部３１２０からバッファメモリ３１１０へ
のＤＭＡによるデータ転送と同一データについてのデー
タ選択部３１９０へのデータ転送とを同時並列に行い、
第２転送部３１６０はバッファメモリ３１１０から誤り
訂正部３１３０へのＤＭＡによるデータ転送を行い、さ
らに第３転送部３１７０はバッファメモリ３１１０から
ホストインターフェース部３１４０へのＤＭＡによるデ
ータ転送を行う。

【０１０８】バス制御部３１８０は、第１転送部３１５
０と第２転送部３１６０と第３転送部３１７０それぞれ
によるＤＭＡ転送が排他的に実行されるよう予め定めら
れた優先順位に基づいてそれら３つの転送部３１５０、
３１６０、３１７０を制御したり、バッファメモリ３１
１０中の誤りデータを書き換えるときの誤り訂正部３１
３０によるバッファメモリ３１１０への通常の（非ＤＭ
Ａによる）アクセスを制御する。なお、バス制御部３１
８０の詳細な構成及びバス制御部３１８０によるバッフ
ァメモリ３１１０へのアクセスに対する排他制御は、そ
れぞれ、第２の実施の形態における図２２及び図２３に
示されたものと同じである。

【０１０９】図３３は、誤り訂正部３１３０の詳細な構
成を関連する他の構成要素と共に示すブロック図であ
る。誤り訂正部３１３０は、１行分の符号列と１列分の
符号列の２つを時分割で切り替えながら並行して誤り訂
正を進めていく回路であり、シンドローム計算部３１３
１と、ユークリッド計算部３１３２と、チェーン計算部
３１３３と、エラーデータ更新部３１３４とで構成され
る。

【０１１０】シンドローム計算部３１３１は、データ選
択部３１９０から送られてくる２種類の符号列を区別し
ながらそれぞれのシンドロームを計算する回路であり、
２つの一時記憶メモリ（入力データシンドローム記憶部
３１３５、バッファデータシンドローム記憶部３１３
６）を有する。入力データシンドローム記憶部３１３５
は１ブロックを構成する全てのＣ１系列の符号列に対す
るシンドロームを一時的に記憶する記憶容量を有するメ
モリであり、バッファデータシンドローム記憶部３１３
６は１ブロックを構成する全てのＣ２系列の符号列に対
するシンドロームを一時的に記憶する記憶容量を有する
メモリである。

【０１１１】シンドローム計算部３１３１は、データ選
択部３１９０が第１転送部３１５０からのデータ（Ｃ１
符号列）を選択して通過させてきたときには、そのＣ１
符号列に対してシンドローム計算を行い、得られたシン
ドロームを各符号列ごとに蓄積して入力データシンドロ
ーム記憶部３１３５に格納し、一方、データ選択部３１
９０が第２転送部３１６０からのデータ（Ｃ２符号列）
を選択して通過させてきたときには、そのＣ２符号列に
対してシンドローム計算を行い、得られたシンドローム
を各符号列ごとに蓄積してバッファデータシンドローム
記憶部３１３６に格納する。

【０１１２】なお、このシンドローム計算部３１３１
は、瞬時的には、１行又は１列の符号列ごとにシンドロ
ームを算出する回路であり、第１の実施の形態における
誤り訂正部５が有する４つのシンドローム生成部５２〜
５５のひとつと同じ回路（図４に示される回路）を有す
る。つまり、いま、積符号の大きさをｋ１＝ｋ２＝１０
０バイト、ｍ１＝ｍ２＝１０バイトとした場合には、シ
ンドローム計算部３１３１は、入力データを一時的にバ
ッファリングするキューバッファと、１０個のシンドロ
ームそれぞれを算出する１０個の積和演算回路とからな
り、それら積和演算回路それぞれは１つの積和値を記憶
するレジスタと、そのレジスタに格納された積和値を読
み出して固有の係数を乗算するガロア体乗算器と、その
乗算結果と次に入力された１つのデータとを加算するガ
ロア体加算器とからなる。

【０１１３】ユークリッド計算部３１３２は、シンドロ
ーム計算部３１３１の入力データシンドローム記憶部３
１３５及びバッファデータシンドローム記憶部３１３６
それぞれに格納されたシンドロームを順次読み出して誤
り位置多項式と誤り数値多項式を特定するための各項の
係数を算出する回路であり、算出した係数をチェーン計
算部３１３３に引き渡す。

【０１１４】チェーン計算部３１３３は、ユークリッド
計算部３１３２から通知された係数によって特定される
誤り位置多項式の根をチェーン検索と呼ばれる方法等に
よって算出する回路であり、その算出結果をユークリッ
ド計算部３１３２から通知された誤り数値多項式を特定
する係数と共にエラーデータ更新部３１３４に引き渡
す。

【０１１５】エラーデータ更新部３１３４は、チェーン
計算部３１３３から通知された誤り位置と誤り数値多項
式を用いて、その誤りの位置での誤り数値を求めた後
に、バッファメモリ３１１０内のその誤り位置にあたる
情報データまたはパリティデータをバス制御部３１８０
を介して読み取り、それらの排他的論理和を計算し、得
られた値をバッファメモリ３１１０内の元の位置に書き
戻す。

【０１１６】なお、第２転送部３１６０によるバッファ
メモリ３１１０からシンドローム計算部３１３１へのデ
ータ転送はＤＭＡ転送によるが、バッファメモリ３１１
０とエラーデータ更新部３１３４間のデータ転送はバス
制御部３１８０による通常の（非ＤＭＡによる）メモリ
アクセスによって行われる。また、誤り訂正部３１３０
を構成する４つの回路３１３１〜３１３４は、それぞれ
同期して並列処理、すなわちパイプライン方式による逐
次処理をおこなう。

【０１１７】図３４は、複数ブロックのデータを連続し
て処理する場合における光ディスク制御部３１００内で
の処理工程を示すタイミングチャートである。本図にお
いて第１ブロックから第５ブロックは、それぞれバッフ
ァメモリ３１１０に格納される１ブロックのデータであ
る。また、「バッファリング」は第１転送部３１５０に
よるディスクインターフェース部３１２０からバッファ
メモリ３１１０へのデータ転送を示し、「誤り訂正１」
は第１転送部３１５０によるディスクインターフェース
部３１２０からデータ選択部３１９０を経て誤り訂正部
３１３０に入力されたＣ１系列の符号列に対する誤り訂
正部３１３０での誤り訂正を示し、「誤り訂正２」は第
２転送部３１６０によるバッファメモリ３１１０からデ
ータ選択部３１９０を経て誤り訂正部３１３０に入力さ
れたＣ２系列の符号列に対する誤り訂正部３１３０での
誤り訂正を示し、「ホスト転送」は第３転送部３１７０
によるバッファメモリ３１１０からホストインターフェ
ース部３１４０へのデータ転送を示す。

【０１１８】本図に示されるように、同一のブロックに
対する並列した「バッファリング」及び「誤り訂正１」
と、「バッファリング」及び「誤り訂正１」が終了した
ブロックに対する「誤り訂正２」と、「誤り訂正２」が
終了したブロックに対する「ホスト転送」とがパイプラ
インとして逐次かつ並列に実行される。例えば、サイク
ルＴ５に注目すると、第５ブロックがディスクインター
フェース部からバッファメモリ３１１０に転送されて格
納されると同時に誤り訂正部３１３０において「誤り訂
正１」（Ｃ１系列の誤り訂正）が行われ、第４ブロック
がバッファメモリ３１１０から誤り訂正部３１３０に転
送されて「誤り訂正２」（Ｃ２系列の誤り訂正）が行わ
れ、第３ブロックがバッファメモリ３１１０からホスト
インターフェース部３１４０に転送される。

【０１１９】なお、本図ではバッファメモリ３１１０に
アクセスする３つのデータ転送が並列に行われている
が、これはブロックという大きいサイズでのデータ転送
の観点から表現されているからであり、ブロックを構成
する個々のデータに着目した場合には（瞬時的には）、
いずれかのデータ転送だけが実行されている。このよう
な排他的なデータ転送及び上記パイプライン制御は、バ
ス制御部３１８０が一定の優先順位に基づいて３つの転
送部３１５０、３１６０、３１７０によるデータ転送を
小さい時間単位で切り替えながら許可することによって
実現されている。

【０１２０】また、本図において、第３ブロックに対す
る「誤り訂正２」（Ｃ２系列の誤り訂正）が行われてい
ないのは、このブロックについては「誤り訂正１」（Ｃ
１系列の誤り訂正）において全く誤りが発見されなかっ
たからである。つまり、第３ブロックのＣ１系列の符号
列については誤り訂正部３１３０のシンドローム計算部
３１３１において全て零となるシンドロームが算出され
入力データシンドローム記憶部３１３５に格納された
り、あるいはサイクルＴ３の誤り訂正１でＣ１系列のす
べての符号列に対する誤り訂正が実行され誤りが存在し
なくなった場合には、誤り訂正部３１３０は、シンドロ
ーム記憶部３１３５の内容を参照すること等により、第
３ブロックについてはＣ２系列の誤り訂正を行う必要が
ないことを知り、このブロックのＣ２系列に対する誤り
訂正についての一切の処理を行わない。つまり、誤り訂
正部３１３０がその旨をバス制御部３１８０に通知する
ことにより、第３ブロックのＣ２系列の全ての符号列に
ついて第２転送部３１６０によるバッファメモリ３１１
０から誤り訂正部３１３０へのデータ転送は行われな
い。

【０１２１】このように、同一ブロックに対する「バッ
ファリング」とＣ１系列の誤り訂正（「誤り訂正１」）
を並列に行ない、誤り検出に関する情報を入力データシ
ンドローム記憶部３１３５に格納しているので、もし、
Ｃ１系列の符号列に全く誤りが発生していない場合に
は、誤り訂正部３１３０は入力データシンドローム記憶
部３１３５を参照することによりそのことを知るので、
Ｃ２系列の誤り訂正が必要とされないデータをバッファ
メモリ３１１０から読み出すという無駄なデータ転送を
回避することができる。つまり、従来であれば、光ディ
スクから読み出された全てのデータについてバッファメ
モリへの格納と、誤り検出・訂正のためのバッファメモ
リからの読み出しと、ホストコンピュータにデータを送
出するためのバッファメモリからの読み出しという３つ
のデータ転送が行われていたが、この第３の実施の形態
では、誤りが発生していないデータについては、バッフ
ァメモリへの格納とホストコンピュータへのデータ送出
のためのバッファメモリからの読み出しという２つのデ
ータ転送だけで済む。

【０１２２】図３５は、図３４に示されたタイミングチ
ャートを詳細にした図であり、「誤り訂正１」と「誤り
訂正２」の２つの工程に関してＣ１系列及びＣ２系列の
処理が区別して示されている。ここでは、「誤り訂正
１」においては、Ｃ１系列についての誤り訂正だけが行
われ、「誤り訂正２」においては、Ｃ２系列の誤り訂正
だけが行われている。

【０１２３】具体的には、サイクルＴ１において、誤り
訂正部３１３０は、第１転送部３１５０によってディス
クインターフェース部３１２０から送られてきた第１ブ
ロックに対してＣ１系列の符号列に対する誤り訂正を行
う。このとき、シンドローム計算部３１３１は、Ｃ１系
列の全ての符号列について得られたシンドロームを入力
データシンドローム記憶部３１３５に格納している。

【０１２４】ここで、誤り訂正部３１３０がバッファン
リングと並行してＣ１系列の誤り訂正（「誤り訂正
１」）を行っているのは、ディスクインターフェース部
３１２０からバッファメモリ３１１０へのデータ転送は
積符号を行方向にスキャンすることを第１行から第ｎ２
行まで繰り返す順序で行われるので、Ｃ１系列の誤り訂
正が容易となるからである。

【０１２５】次にサイクルＴ２において、誤り訂正部３
１３０は、第２ブロックに対するＣ１系列の誤り訂正と
第１ブロックに対するＣ２系列の誤り訂正とを並行して
行う。具体的には、これら第２ブロックと第１ブロック
のデータは時分割でデータ選択部３１９０から送られて
くるので、誤り訂正部３１３０は、ディスクインターフ
ェース部３１２０からデータ選択部３１９０を経て第２
ブロックの符号列が入力されてきたときにはその符号列
についてＣ１系列の誤り訂正を行い、一方、バッファメ
モリ３１１０からデータ選択部３１９０を経て第１ブロ
ックの符号列が入力されてきたときにはその符号列につ
いてＣ２系列の誤り訂正を行う。

【０１２６】なお、もし第１ブロックに対するＣ１系列
の誤り訂正において全く誤りが検出されなかったり、す
べての誤りが正しく訂正されてしまった場合には、第３
ブロックや第４ブロックと同様に、第１ブロックに対す
るＣ２系列の誤り訂正は行わない。つまり、第１ブロッ
クのＣ２系列の符号列が第２転送部３１６０によってバ
ッファメモリ３１１０から誤り訂正部３１３０に転送さ
れることはない。

【０１２７】図３６は、誤り訂正部３１３０内での行方
向及び列方向の符号列単位での処理工程を示すタイミン
グチャートである。本図は、図３５に示されたタイミン
グチャートにおけるサイクルＴ２の先頭部分における
「誤り訂正１」と「誤り訂正２」に相当し、誤り訂正部
３１３０において第２ブロックのＣ１系列の誤り訂正
（「誤り訂正１」）と第１ブロックのＣ２系列の誤り訂
正（「誤り訂正２」）とが並行に進んでいる様子が示さ
れている。

【０１２８】時間ｔ１では、シンドローム計算部３１３
１は、第２ブロック第１行の符号列に対するシンドロー
ム計算と第１ブロック第１列の符号列に対するシンドロ
ーム計算を並列に行い、それぞれの結果を入力データシ
ンドローム記憶部３１３５及びバッファデータシンドロ
ーム記憶部３１３６に格納する。なお、実際には、第２
ブロック第１行の符号列と第１ブロック第２行の符号列
とが時分割で切り替えながらデータ選択部３１９０から
送られてくるので、シンドローム計算部３１３１は、瞬
時的にはいずれかの符号列に対してだけシンドローム計
算を行っている。

【０１２９】時間ｔ２では、シンドローム計算部３１３
１は、第２ブロック第２行の符号列に対するシンドロー
ム計算と第１ブロック第２列の符号列に対するシンドロ
ーム計算を並列に行い、それぞれの結果を入力データシ
ンドローム記憶部３１３５及びバッファデータシンドロ
ーム記憶部３１３６に格納する。これと並行して、ユー
クリッド計算部３１３２は、まず入力データシンドロー
ム記憶部３１３５に格納された第２ブロック第１行の符
号列のシンドロームを読み出し、それを用いてユークリ
ッド計算を行い、その結果をチェーン計算部３１３３に
通知した後に、続いて第１ブロック第１列の符号列に対
するユークリッド計算を行い、その結果をチェーン計算
部３１３３に通知する。

【０１３０】さらに、この時間ｔ２の後半においては、
チェーン計算部３１３３は、ユークリッド計算部３１３
２からの通知に基づいて第２ブロック第１行の符号列に
対するチェーン計算を行い、その結果をエラーデータ更
新部３１３４に通知する。時間ｔ３では、同様にして、
シンドローム計算部３１３１は第２ブロック第３行の符
号列に対するシンドローム計算と第１ブロック第３列の
符号列に対するシンドローム計算とを並列に行ない、こ
れと並行して、ユークリッド計算部３１３２は第２ブロ
ック第２行の符号列に対するユークリッド計算を行った
後に続いて第１ブロック第２列の符号列に対するユーク
リッド計算が行い、これと並行して、チェーン計算部３
１３３は第１ブロック第１行の符号列に対するチェーン
計算を行った後に続いて第２ブロック第２列の符号列に
対するチェーン計算が行い、これと並行して、エラーデ
ータ更新部３１３４は、第２ブロック第１行の符号列に
対するエラーデータの更新（バッファメモリ３１１０内
のエラーデータの書き換え）を行った後に続いて第１ブ
ロック第１列の符号列に対するエラーデータの更新を行
う。

【０１３１】以下、同様にして、各時間ｔｎにおいて、
１行の符号列と１列の符号列に対するシンドローム計
算、ユークリッド計算、チェーン計算及びエラーデータ
訂正が並列に実行される。なお、本図では、全ての行及
び列の符号列についてユークリッド計算、チェーン計算
及びエラーデータ訂正が行われているが、これは、これ
ら符号列に対するシンドローム計算において誤りが検出
されたからであり、もし、そうでなければ、その符号列
に対するユークリッド計算、チェーン計算及びエラーデ
ータ訂正は行われない。

【０１３２】以上説明したように、第３の実施の形態に
よれば、「バッファリング」（ディスクインターフェー
ス部３１２０からバッファメモリ３１１０へのデータ転
送）と同時に、同一データに対するＣ１系列の誤り訂正
（「誤り訂正１」）を並列に行なっている。これによっ
て、バッファメモリ３１１０に格納された後において
は、Ｃ１系列の誤り訂正のためにバッファメモリ３１１
０に格納されたデータを読み出すという工程が不要とな
る。

【０１３３】また、バッファリングと同時に行われる誤
り訂正においては、１ブロック分のＣ１系列の誤り検出
の結果（シンドローム）が入力データシンドローム記憶
部３１３５に記録されるので、１つのブロックを構成す
る全てのＣ１系列の符号列について誤りが発生しなかっ
た場合には、その記録を参照することにより、必要のな
いＣ２系列の誤り訂正のためにバッファメモリ３１１０
からデータを読み出すという無駄なデータ転送を回避す
ることができる。

【０１３４】このように、第３の実施の形態によって、
Ｃ１系列の誤り訂正のためのバッファメモリ３１１０か
らの読み出しと、誤りの発生していないブロックのＣ２
系列の誤り訂正のためのバッファメモリ３１１０からの
読み出しとが不要となり、従来よりもバッファメモリ３
１１０へのアクセス回数が削減され、これによってより
高速で低消費電力の光ディスク読み取り装置２０００が
実現される。

【０１３５】なお、この第３の実施の形態では、誤り訂
正部３１３０は１行又は１列の符号列ごとに誤り訂正を
繰り返したが、第１の実施の形態のごとく、４行や４列
等の複数の符号列ごとに並列に誤り訂正を進めてもよ
い。例えば、この第３の実施の形態における誤り訂正部
３１３０を４つの符号列に対して並列に誤り訂正を実行
するよう変形するには、第１の実施の形態における誤り
訂正部５のように、誤り訂正部３１３０に４つのシンド
ローム計算部と、バッファメモリ３１１０から送られて
くるデータを４つのシンドローム計算部に分配するデー
タ分配部を設ければよい。これによって、第１の実施の
形態における並列化による誤り訂正の高速化と、第３の
実施の形態におけるＣ１系列の誤り訂正の先行による誤
り訂正の高速化の両方の効果を得ることができる。

【０１３６】また、第３の実施の形態では、データ選択
部３１９０とシンドローム計算部３１３１とによって、
第１転送部３１５０及び第２転送部３１６０それぞれか
ら送られてくる符号列に対する誤り検出を時分割で行っ
たが、これらの構成に代えて、第１転送部３１５０から
の符号列に対する誤り検出だけを行うシンドローム計算
回路と、第２転送部３１６０からの符号列に対する誤り
検出だけを行うシンドローム計算回路の２つの独立した
シンドローム計算回路を設けることにより、それら２つ
の符号列に対する誤り検出を同時並行に行ってもよい。

【０１３７】以上、本発明について第１〜第３の実施の
形態に基づいて説明したが、本発明はこれら実施の形態
に限定されるものではないことは言うまでもない。例え
ば、第１〜第３の実施の形態では、１つのブロックに対
する誤り訂正は、Ｃ１系列の誤り訂正とそれに続くＣ２
系列の誤り訂正の１回ずつだけであったが、これらの誤
り訂正に続けて、さらにＣ１系列の誤り訂正とそれに続
くＣ２系列の誤り訂正を追加してもよい。これらの回数
を増やすことによって訂正能力が向上されるので、発見
された誤りデータの数や、他の処理との関連で許容され
る時間等を考慮し、各方向に対する誤り訂正の繰り返し
回数と決定すればよい。

【０１３８】また、３つの実施の形態それぞれにおける
異なる構成要素どうしを組み合わせることで、様々なバ
リエーションが実現される。例えば、図２３に示された
第２及び第３の実施の形態における３つのＤＭＡ転送に
対するスケジューリングを第１の実施の形態に適用して
もよい。また、第１〜第３の実施の形態は、ＤＶＤ−Ｒ
ＯＭ等の光ディスクを記録媒体とするディスクドライブ
装置であったが、本発明に係る誤り訂正装置はこのよう
なデータ記憶装置への適用に限定されるものではなく、
例えば、ネットワーク通信における中継器等のように、
中継すべきデータに対する誤り訂正を高速に行うことが
要求される機器に適用できることは言うまでもない。

【０１３９】

【発明の効果】上記目的を達成するために、本発明に係
る誤り訂正装置は、Ｒ行Ｌ列のブロック符号を構成する
行方向及び列方向の符号列に対する誤り訂正に伴う演算
を繰り返し実行する誤り訂正装置であって、前記ブロッ
ク符号を記憶する記憶手段と、前記ブロック符号の１行
又は１列の符号列を単位として誤り符号の訂正に必要な
演算を行う演算手段と、Ｒ1を２以上Ｒ未満の整数とし
たときに、前記記憶手段に記憶されたブロック符号のＲ
1行分の符号列を読み出して前記演算手段に転送するこ
とをＲ行について順に繰り返す行方向転送部を有する転
送手段とを備え、前記行方向転送部は、Ｌ1を２以上Ｌ
未満の整数としたときに、各行につき連続して並ぶＬ1
個の符号を読み出して前記演算手段に転送することを前
記Ｒ1行それぞれについて順に行うＲ1行Ｌ1列転送を、
行方向にＬ1個の符号だけずらしながら繰り返し、前記
演算手段は、前記行方向転送部から符号が送られてくる
場合には、送られてくるＬ1個の符号ごとに前記Ｒ1行の
異なる行の符号列を構成するものとして前記Ｒ1行の符
号列に対する前記演算を並列に行うことを特徴とする。

【０１４０】これによって、行方向の誤り訂正は、複数
の符号列に対して並列に行われ、かつ、複数行の符号列
を行方向に分割して得られる複数の小さなブロックそれ
ぞれをジグザグスキャンする順序で進められる。つま
り、各行の一部の符号だけに対するスキャンを行を換え
ながら繰り返していく順序で並列に誤り訂正が進められ
るので、各行の全ての符号に対するスキャンを行を換え
ながら繰り返す単純な並列処理に比べ、同一速度でスキ
ャンして誤り訂正を行うにも拘らず、各行の誤り訂正回
路に入力される符号の平均入力速度は低下され、各行ご
との誤り訂正回路に必要とされるキューバッファ等の回
路規模は小さくて済む。また、各行でのスキャンは、同
一行に連続して並ぶ符号が対象とされるので、ブロック
符号がＤＲＡＭ等の２次元アドレスを持つ記憶領域に格
納されている場合には、同一行アドレスにおける連続す
る列アドレスへのアクセスとなり、高速スキャンが可能
となる。

【０１４１】ここで、前記ブロック符号は積符号であ
り、前記ブロック符号を構成する行方向及び列方向の符
号列それぞれには情報符号と誤り訂正符号とが含まれ、
前記演算手段は、１行又は１列の符号列を単位として誤
り符号が存在するか否かを検出する誤り検出手段と、前
記誤り検出手段により誤り符号が存在すると検出された
場合に、その誤り符号に相当する前記記憶手段中の符号
を訂正後の値に書き換える誤り符号更新手段とを有し、
前記行方向転送部は、前記誤り検出手段に対して前記符
号列を繰り返し転送し、前記誤り検出手段は、前記行方
向転送部から符号が送られてくる場合には、送られてく
るＬ1個の符号ごとに前記Ｒ1行の異なる行の符号列を構
成するものとして前記Ｒ1行の符号列に対する誤り検出
を並列に行ってもよい。

【０１４２】これによって、本発明に係る誤り訂正装置
は、積符号に対する誤り訂正における行方向の誤り検出
に適用することができるので、光ディスク等の読み出し
装置やデータ通信における受信装置など、受信した積符
号に対する誤り訂正を実行する装置における誤りの検出
の速度が向上される。また、前記記憶手段においては、
前記ブロック符号の同一行に属する符号は連続するアド
レスの記録領域に記憶され、前記行方向転送部は、前記
記憶手段の連続するアドレスの記憶領域から前記Ｌ1個
の符号を連続して読み出してもよい。

【０１４３】これによって、同一行に属するひとまとま
りの符号を記憶手段から読み出すためには、記憶手段に
出力するアドレスをインクリメントしていくだけで済む
ので、記憶手段からの読み出し時間が短縮化される。ま
た、前記記憶手段は、ダイナミックランダムアクセスメ
モリであり、前記行方向転送部は、前記記憶手段から前
記Ｌ1個の符号をページモードで読み出してもよい。

【０１４４】これによって、同一行に属するひとまとま
りの符号を記憶手段から読み出すためには、記憶手段に
１つのＲＡＳアドレスを出力した後に連続してＣＡＳア
ドレスを出力するだけで済むので、ＤＲＡＭのページヒ
ットによる読み出し速度の高速化が図られる。また、前
記行方向転送部による転送は、前記記憶手段へのダイレ
クトメモリアクセスによる転送であってもよい。

【０１４５】これによって、誤り検出手段において並列
に処理することができる対象となる全ての符号は連続し
て記憶手段から読み出されて入力されるので、誤り検出
手段による１個の小さなブロックに対する誤り検出にお
いては符号列の入力が中断されることが回避され、効率
的なパイプライン処理に基づく誤り訂正が実現される。

【０１４６】また、前記誤り検出手段は、１つの符号列
に対する誤り検出を行うＲ1個の単位誤り検出部と、前
記行方向転送部から符号が送られてくる場合には、送ら
れてくるＬ1個の符号ごとに前記Ｒ1個の単位誤り検出部
それぞれに順に配送することを繰り返す分配部とを有
し、前記Ｒ1個の単位誤り検出部それぞれは、相互に独
立、かつ、前記行方向転送部による転送と並行して前記
誤り検出を行ってもよい。

【０１４７】これによって、行方向の誤り訂正において
は、個々の単位誤り検出部は、Ｒ1回に１回の頻度で分
配部からＬ1個の符号が入力され、かつ、分配部から他
の単位誤り検出部に符号が入力されている間に誤り検出
を実行するので、個々の単位誤り検出部に要求される処
理能力は軽減され、回路規模が削減される。また、前記
Ｒ1個の単位誤り検出部それぞれは、前記分配部からＬ1
個の符号が繰り返し配送されてくる場合には、その繰り
返し周期よりも短い周期で、Ｌ1個の符号に対する誤り
検出を終えてもよい。

【０１４８】これによって、列方向の誤り訂正におい
て、個々の単位誤り検出部にとっては、符号の入力レー
ト（単位時間当たりに入力される符号の個数）が処理能
力（単位時間当たりに誤り検出の処理を受ける符号の個
数）の範囲内となるので、個々の単位誤り検出部の入力
段に必要とされるキューバッファのサイズは小さくて済
む。

【０１４９】また、前記Ｒ1個の単位誤り検出部それぞ
れは、１つの符号列に対して複数のシンドロームを算出
する積和演算回路を有してもよい。これによって、本発
明に係る誤り訂正装置は、Reed-Solomon符号に適した装
置となる。また、前記行方向転送部は、前記Ｌを前記Ｌ
1で割ったときの商をＤ、余りをＥとするときに、前記
Ｒ1行Ｌ1列転送を行方向にＬ1個の符号だけずらしなが
らＤ回繰り返した後に、各行につき連続して並ぶＥ個の
符号を読み出して前記誤り検出手段に転送することを前
記Ｒ1行それぞれについて順に行い、前記誤り検出手段
は、所定回数だけ前記Ｌ1個の符号ごとに前記誤り検出
を行った後に、Ｅ個の符号ごとに前記誤り検出を行って
もよい。

【０１５０】これによって、積符号を構成する行方向の
符号長が、一度に連続して読み出される符号数Ｌ1の倍
数でなくても、各符号列の終端まで問題なく並列に誤り
訂正が行われるので、積符号の大きさに依存しない柔軟
な誤り訂正装置が実現される。また、前記転送手段はさ
らに、Ｌ2を２以上Ｌ未満の整数としたときに、前記記
憶手段に記憶されたブロック符号のＬ2列分の符号列を
読み出して前記誤り検出手段に転送することをＬ列につ
いて順に繰り返す列方向転送部を有し、前記列方向転送
部は、各行につき連続して並ぶＬ2個の符号を読み出し
て前記誤り検出手段に転送することを前記Ｒ行それぞれ
について順に行うＲ行Ｌ2列転送を、行方向にＬ2個の符
号だけずらしながら繰り返し、前記誤り検出手段は、前
記列方向転送部から符号が送られてくる場合には、送ら
れてくるＬ2個の符号それぞれが、対応する前記Ｌ2列の
符号列それぞれに属するものとして前記Ｌ2列の符号列
に対する誤り検出を並列に行ってもよい。

【０１５１】これによって、行方向の誤り訂正だけでな
く、列方向の誤り訂正についても、複数の符号列に対し
て並列に行われ、かつ、列方向に対する誤り訂正は、各
行の一部の符号だけに対するスキャンを行を換えながら
繰り返していく順序で進められる。従って、各行の全て
の符号に対するスキャンを行を換えながら繰り返す単純
な並列処理に比べ、同一速度でスキャンして誤り訂正を
行うにも拘らず、各行の誤り訂正回路に入力される符号
の平均入力速度は低下され、各行ごとの誤り訂正回路に
必要とされるキューバッファ等の回路規模は小さくて済
む。

【０１５２】また、前記Ｒ1と前記Ｌ2は、Ｒ1＝Ｌ2＝ｊ
であり、前記誤り検出手段は、１つの符号列に対する誤
り検出を行うｊ個の単位誤り検出部と、前記行方向転送
部から符号が送られてくる場合には、送られてくるＬ1
個の符号ごとに前記ｊ個の単位誤り検出部それぞれに順
に配送することを繰り返し、前記列方向転送部から符号
が送られてくる場合には、送られてくるＬ2個の符号そ
れぞれを対応する前記ｊ個の単位誤り検出部それぞれに
配送することを繰り返す分配部とを有し、前記ｊ個の単
位誤り検出部それぞれは、相互に独立、かつ、前記行方
向転送部及び前記列方向転送部による転送と並行して前
記誤り検出を行ってもよい。

【０１５３】これによって、行方向の誤り訂正において
並列処理の対象となる行数と、列方向の誤り訂正におい
て並列処理の対象となる列数とが同一であるので、それ
ぞれの誤り訂正において必要とされる単位誤り検出部の
数が等しくなり、いずれの方向の誤り訂正であっても、
誤り検出手段の能力がフルに活用される。また、前記ｊ
個の単位誤り検出部それぞれは、前記分配部からＬ1個
の符号が繰り返し配送されてくる場合には、その繰り返
し周期よりも短い周期で、Ｌ1個の符号に対する誤り検
出を終え、前記分配部からＬ2個の符号のひとつが繰り
返し配送されてくる場合には、その繰り返し周期よりも
短い周期で、配送されたひとつの符号に対する誤り検出
を終えてもよい。

【０１５４】これによって、列方向の誤り訂正におい
て、個々の単位誤り検出部にとっては、符号の入力レー
ト（単位時間当たりに入力される符号の個数）が処理能
力（単位時間当たりに誤り検出の処理を受ける符号の個
数）の範囲内となるので、個々の単位誤り検出部の入力
段に必要とされるキューバッファのサイズは小さくて済
む。

【０１５５】また、前記Ｒ1と前記Ｌ1と前記Ｌ2は、Ｒ1
＝Ｌ1＝Ｌ2＝ｊであってもよい。これによって、行方向
及び列方向のいずれの誤り訂正に対しても積符号の読み
出し順序が同一となるので、記憶手段へのアクセスにか
かる転送手段の制御回路が簡単化される。また、上記目
的を達成するために、本発明に係る誤り訂正装置は、Ｒ
行Ｌ列のブロック符号を構成する行方向及び列方向の符
号列に対する誤り訂正に伴う演算を繰り返し実行する誤
り訂正装置であって、前記ブロック符号を記憶する記憶
手段と、前記ブロック符号の１行又は１列の符号列を単
位として誤り符号の訂正に必要な演算を行う演算手段
と、Ｌ2を２以上Ｌ未満の整数としたときに、前記記憶
手段に記憶されたブロック符号のＬ2列分の符号列を読
み出して前記演算手段に転送することをＬ列について順
に繰り返す列方向転送部を有する転送手段とを備え、前
記列方向転送部は、各行につき連続して並ぶＬ2個の符
号を読み出して前記演算手段に転送することを前記Ｒ行
それぞれについて順に行うＲ行Ｌ2列転送を、行方向に
Ｌ2個の符号だけずらしながら繰り返し、前記演算手段
は、前記列方向転送部から符号が送られてくる場合に
は、送られてくるＬ2個の符号それぞれが、対応する前
記Ｌ2列の符号列それぞれに属するものとして前記Ｌ2列
の符号列に対する前記演算を並列に行うことを特徴とす
る。

【０１５６】これによって、列方向の誤り訂正は、複数
の符号列に対して並列に行われ、かつ、複数行の符号列
を行方向に分割して得られる複数の小さなブロックそれ
ぞれをジグザグスキャンする順序で進められる。つま
り、各行の一部の符号だけに対するスキャンを行を換え
ながら繰り返していく順序で並列に誤り訂正が進められ
るので、各列の全ての符号に対するスキャンを列を換え
ながら繰り返す単純な並列処理に比べ、同一速度でスキ
ャンして誤り訂正を行うにも拘らず、各列の誤り訂正回
路に入力される符号の平均入力速度は低下され、各行ご
との誤り訂正回路に必要とされるキューバッファ等の回
路規模は小さくて済む。また、各行でのスキャンは、同
一行に連続して並ぶ符号が対象とされるので、ブロック
符号がＤＲＡＭ等の２次元アドレスを持つ記憶領域に格
納されている場合には、同一行アドレスにおける連続す
る列アドレスへのアクセスとなり、高速スキャンが可能
となる。

【０１５７】また、行方向の誤り訂正を行う誤り訂正装
置が備える特徴的な上記構成要素を列方向の誤り訂正に
も適用することで、行方向の誤り訂正に係る誤り訂正装
置と同様の効果を得ることができる。また、上記目的を
達成するために、本発明に係る誤り訂正装置は、外部の
第１装置から受けとった符号について必要な誤り訂正を
した後に外部の第２装置に出力する誤り訂正装置であっ
て、前記符号を格納するための記憶領域を有する記憶手
段と、一定個数の符号を単位として誤り符号が存在する
か否かを検出する誤り検出手段と、一定個数の符号を単
位として前記記憶手段中の誤り符号を訂正する誤り訂正
手段と、前記第１装置から出力された符号を前記記憶手
段と前記誤り検出手段に並行して転送し、その符号を前
記記憶手段に格納させると共に前記誤り検出手段に前記
検出を行わせる第１転送手段と、前記誤り検出手段によ
って誤り符号が存在すると検出された前記一定個数の符
号を前記記憶手段から前記誤り訂正手段に転送し、その
符号について前記誤り訂正手段に前記訂正を行わせる第
２転送手段と、前記誤り検出手段又は前記誤り訂正手段
によって誤り符号が存在しないことが検出又は誤り符号
が訂正された一定個数の符号を前記記憶手段から前記第
２装置に転送する第３転送手段と、前記第１〜第３転送
手段それぞれが排他的に前記符号転送を実行するように
制御する転送制御手段とを備えることを特徴とする。

【０１５８】これによって、第１装置から出力された符
号は、記憶手段に格納されることと並列して誤り検出の
処理を受けるので、記憶手段に一旦格納されてから読み
出されて誤り検出の処理を受ける従来の処理順序に比
べ、誤り訂正に要する全体の処理時間が短縮化されると
共に記憶手段へのアクセス回数が減少され、高速で低消
費電力の誤り訂正装置が実現される。

【０１５９】ここで、前記誤り検出手段は、誤り符号が
存在するか否かの検出結果を記録しておく検出結果記録
部を有し、前記誤り訂正手段は、前記検出結果記録部に
記録された検出結果を参照することにより、誤り符号が
存在すると検出された前記一定個数の符号だけが前記記
憶手段から前記誤り訂正手段に転送されるように前記第
２転送手段を制御してもよい。

【０１６０】これによって、記憶手段への格納と同時に
行われた誤り検出において誤りが検出されなかった符号
に対しては、記憶手段から誤り訂正手段への転送及び誤
り訂正手段での誤り訂正という２つの処理がバイパスさ
れるので、誤り訂正は高速化されると共に、記憶手段へ
の無駄なアクセスの発生が回避される。また、前記第１
装置は、Ｒ行Ｌ列のブロック符号を構成する行方向の符
号列を順に繰り返し出力し、前記ブロック符号は積符号
であり、前記ブロック符号を構成する行方向及び列方向
の符号列それぞれには情報符号と誤り訂正符号とが含ま
れ、前記誤り訂正手段は、行方向及び列方向の符号列に
対して誤り訂正を行い、行方向の符号列に対する誤り訂
正を行う場合には、前記検出結果記録部に記録された検
出結果を参照することにより、誤り符号が存在すると検
出された行方向の符号列だけが前記記憶手段から前記誤
り訂正手段に転送されるように前記第２転送手段を制御
してもよい。

【０１６１】これによって、本発明に係る誤り訂正装置
は、積符号に対する誤り訂正を高速に行うことが要求さ
れる光ディスク等の読み出し装置やデータ通信における
受信装置などに適用することができる。また、前記誤り
検出手段は、１つのブロック符号を構成する全ての行方
向の符号列についての検出結果を前記検出結果記録部に
蓄積して記録し、前記誤り訂正手段は、列方向の符号列
に対する誤り訂正を行う場合には、前記検出結果記録部
に記録された検出結果を参照することにより、誤り符号
が存在すると検出されたブロック符号を構成する列方向
の符号列だけが前記記憶手段から前記誤り訂正手段に転
送されるように前記第２転送手段を制御してもよい。

【０１６２】これによって、１つのブロック符号を構成
する全ての行方向の符号列について誤りが検出されなか
った場合には、そのブロック符号の列方向の符号列に対
する誤り検出及び誤り訂正の処理はバイパスされるの
で、光ディスク等の記録媒体から連続して読み出される
ブロック符号における誤りの発生頻度が少ない場合に
は、その分だけ平均的な読み出し速度が大きくなる。

【０１６３】また、前記第２転送手段は、Ｒ1を２以上
Ｒ未満の整数としたときに、誤り符号が存在すると検出
されたＲ1行分の符号列を記記憶手段から読み出して前
記誤り訂正手段に転送することをＲ行について順に繰り
返す行方向転送部を有し、前記行方向転送部は、Ｌ1を
２以上Ｌ未満の整数としたときに、各行につき連続して
並ぶＬ1個の符号を読み出して前記誤り訂正手段に転送
することを前記Ｒ1行それぞれについて順に行うＲ1行Ｌ
1列転送を、行方向にＬ1個の符号だけずらしながら繰り
返し、前記誤り訂正手段は、前記行方向転送部から符号
が送られてくる場合には、送られてくるＬ1個の符号ご
とに前記Ｒ1行の異なる行の符号列を構成するものとし
て前記Ｒ1行の符号列に対する誤り訂正を並列に行って
もよい。

【０１６４】これによって、複数の行方向に対する誤り
訂正は、並列に実行されるだけでなく、小さなブロック
に対する誤り訂正を繰り返すことによって行われるの
で、単純な並列化による場合に比べ、同一速度でスキャ
ンして誤り訂正を行うにも拘らず、誤り訂正手段に要求
される処理能力や回路規模は小さくて済む。また、前記
第２転送手段はさらに、Ｌ2を２以上Ｌ未満の整数とし
たときに、誤り符号が存在すると検出されたブロック符
号のＬ2列分の符号列を前記記憶手段から読み出して前
記誤り訂正手段に転送することをＬ列について順に繰り
返す列方向転送部を有し、前記列方向転送部は、各行に
つき連続して並ぶＬ2個の符号を読み出して前記誤り訂
正手段に転送することを前記Ｒ行それぞれについて順に
行うＲ行Ｌ2列転送を、行方向にＬ2個の符号だけずらし
ながら繰り返し、前記誤り訂正手段は、前記列方向転送
部から符号が送られてくる場合には、送られてくるＬ2
個の符号それぞれが、対応する前記Ｌ2列の符号列それ
ぞれに属するものとして前記Ｌ2列の符号列に対する誤
り訂正を並列に行ってもよい。

【０１６５】これによって、行方向に対する誤り訂正だ
けでなく、列方向の誤り訂正も並列化されるので、比較
的小さな回路規模で高速な誤り訂正装置が実現される。
また、前記第１転送手段による前記第１装置から前記記
憶手段への符号転送、前記第２転送手段による前記記憶
手段から前記誤り訂正手段への符号転送及び前記第３転
送手段による前記記憶手段から前記第２装置への符号転
送は、前記記憶手段へのダイレクトメモリアクセスによ
る転送であり、前記転送制御手段は、前記第１〜第３転
送手段によるＤＭＡ転送の中で第１転送手段によるＤＭ
Ａ転送を最も高い優先度で実行させ、前記第１転送手段
によるＤＭＡ転送の必要が生じた場合において、前記第
１〜第３転送手段のいずれかがＤＭＡ転送を実行してい
るときには、その実行中のＤＭＡ転送の終了後に前記第
１転送手段によるＤＭＡ転送を実行させ、前記第１〜第
３転送手段のいずれもＤＭＡ転送を実行していないとき
には、即時に前記第１転送手段によるＤＭＡ転送を実行
させてもよい。

【０１６６】これによって、記憶手段へのバッファリン
グを最優先で行うので、本発明に係る誤り訂正装置を光
ディスクドライブ装置等の読み出し装置に適用した場合
には、光ピックアップは光ディスク上の符号を連続して
読み出すことが可能となる。また、前記転送制御手段
は、前記第１〜第３転送手段によるＤＭＡ転送の中で第
２転送手段によるＤＭＡ転送を最も低い優先度で実行さ
せ、前記第２転送手段によるＤＭＡ転送の必要が生じた
場合において、前記第１〜第３転送手段のいずれもＤＭ
Ａ転送を実行していないときに限り、前記第２転送手段
によるＤＭＡ転送を実行させてもよい。

【０１６７】これによって、記憶手段へのバッファリン
グと並列して誤り検出することによる誤り訂正の高速化
や、複数の符号列に対する処理を並列化したことによる
誤り訂正の高速化を考慮した効率的なスケジューリング
による記憶手段への排他的なアクセス制御が可能とな
る。また、前記誤り訂正手段は、前記第２転送手段によ
り転送されてきた符号列に基づいて誤り符号と訂正後の
値を特定した後に、前記転送制御手段による制御の下で
前記記憶手段中の対応する誤り符号を訂正後の値に書き
換え、前記転送制御手段は、前記第１〜第３転送手段の
いずれもＤＭＡ転送を実行していないときに限り、前記
誤り訂正手段による誤り符号の書き換えを実行させても
よい。

【０１６８】これによって、記憶手段という１つのリソ
ースに対する４種類のアクセスをバランスよく排他制御
することができ、コストパフォーマンスの高い誤り訂正
装置が実現される。また、上記目的を達成するために、
本発明に係る誤り訂正装置は、外部の第１装置から受け
とった符号について必要な誤り訂正をした後に外部の第
２装置に出力する誤り訂正装置であって、前記符号を格
納するための記憶領域を有する記憶手段と、一定個数の
符号を単位として誤り符号を検出し、対応する前記記憶
手段中の誤り符号を訂正する誤り訂正手段と、前記第１
装置から送られてくる符号と前記記憶手段から送られて
くる符号のいずれかを選択して前記誤り訂正手段に送
り、前記誤り訂正手段に前記検出と訂正を行わせる符号
選択手段と、前記第１装置から出力された符号を前記記
憶手段と前記符号選択手段に並行して転送し、その符号
を前記記憶手段に格納させると共に前記符号選択手段に
選択させて前記誤り訂正手段に送らせ、その符号につい
て前記誤り訂正手段に前記検出と訂正を行わせる第１転
送手段と、一定個数の符号を前記記憶手段から前記符号
選択手段に転送し、その符号を前記符号選択手段に選択
させて前記誤り訂正手段に送らせ、その符号について前
記誤り訂正手段に前記検出と訂正を行わせる第２転送手
段と、前記誤り訂正手段によって誤り符号が存在しない
ことが検出又は誤り符号が訂正された一定個数の符号を
前記記憶手段から前記第２装置に転送する第３転送手段
と、前記第１〜第３転送手段それぞれが排他的に前記符
号転送を実行するように制御する転送制御手段とを備え
ることを特徴とする。

【０１６９】これによって、第１装置から出力された符
号は、記憶手段に格納されることと並列して入力選択手
段を通過し誤り訂正手段に入力されるので、記憶手段に
一旦格納されてから読み出されて誤り訂正手段に入力さ
れる従来の処理順序に比べ、誤り訂正に要する全体の処
理時間が短縮化されると共に記憶手段へのアクセス回数
が減少され、高速で低消費電力の誤り訂正装置が実現さ
れる。

【０１７０】ここで、前記第１装置は、Ｒ行Ｌ列のブロ
ック符号を構成する行方向の符号列を順に繰り返し出力
し、前記ブロック符号は積符号であり、前記ブロック符
号を構成する行方向及び列方向の符号列それぞれには情
報符号と誤り訂正符号とが含まれ、前記第１転送手段
は、第１装置から繰り返し送られてくる行方向の符号列
を前記記憶手段と前記符号選択手段に並行して転送し、
その符号列を前記記憶手段に格納させると共に前記符号
選択手段に選択させて前記誤り訂正手段に送らせ、その
符号列について前記誤り訂正手段に前記検出と訂正を行
わせ、第２転送手段は、前記ブロック符号の列方向の符
号列を前記記憶手段から前記符号選択手段に転送し、そ
の符号列を前記符号選択手段に選択させて前記誤り訂正
手段に送らせ、その符号列について前記誤り訂正手段に
前記検出と訂正を行わせてもよい。

【０１７１】これによって、積符号に対する誤り訂正を
高速に行うことが要求される光ディスク等の読み出し装
置やデータ通信における受信装置などに好適な誤り訂正
装置が実現される。また、前記誤り訂正手段は、行方向
又は列方向の符号列を単位として誤り符号が存在するか
否かを検出する誤り検出部と、前記誤り検出部により誤
り符号が存在すると検出された場合に、その誤り符号に
相当する前記記憶手段中の符号を訂正後の値に書き換え
る符号更新部とを有し、前記誤り検出部は、前記第１装
置から前記第１転送手段により転送されてきた行方向の
符号列に対する誤り検出の結果を記録しておく行方向検
出結果記録部と、前記記憶手段から前記第２転送手段に
より転送されてきた列方向の符号列に対する誤り検出の
結果を記録しておく列方向検出結果記録部とを有し、前
記誤り符号更新部は、前記行方向検出結果記録部及び前
記列方向検出結果記録部に記録された検出結果を用いて
前記記憶手段中の符号を書き換えてもよい。

【０１７２】これによって、行方向に対する誤り検出の
結果と列方向に対する誤り検出の結果とは独立して保存
されるので、これらの結果を用いて後続処理を行う符号
更新部等は、より遅い速度で処理すれば済む。また、前
記誤り検出部は、行方向の誤り検出を行う場合には、１
つのブロック符号を構成する全ての行方向の符号列につ
いての検出結果を前記行方向検出結果記録部に蓄積して
記録し、列方向の誤り検出を行う場合には、前記行方向
検出結果記録部に記録された検出結果を参照することに
より、誤り符号が存在すると検出されたブロック符号を
構成する列方向の符号列だけが前記記憶手段から前記誤
り訂正手段に転送されるように前記第２転送手段を制御
してもよい。

【０１７３】これによって、１つのブロック符号を構成
する全ての行方向の符号列について誤りが検出されなか
った場合には、そのブロック符号の列方向の符号列に対
する誤り検出及び誤り訂正の処理はバイパスされ、その
分だけ平均的な読み出し速度が大きくなる。また、前記
転送制御手段は、前記第１転送手段による前記第１装置
から前記符号選択手段への１行分の符号列の転送と、前
記第２転送手段による前記記憶手段から前記符号選択手
段への１列分の符号列の転送とを、それら符号列を構成
する部分符号の単位で切り替えながら交互に実行させ、
前記誤り検出部は、前記第１装置から前記第１転送手段
により転送されてきた行方向の符号列に対する誤り検出
と、前記記憶手段から前記第２転送手段により転送され
てきた列方向の符号列に対する誤り検出とを、前記部分
符号の単位で交互に切り替えることにより、それぞれの
符号列に対する誤り検出を並列に行い、それぞれの結果
を行方向検出結果記録部及び列方向検出結果記録部に記
録し、前記誤り符号更新部は、前記行方向検出結果記録
部及び前記列方向検出結果記録部に記録された検出結果
を順次に参照することにより、行方向についての前記記
憶手段中の符号の書き換えと列方向についての前記記憶
手段中の符号の書き換えとを順次に行ってもよい。

【０１７４】これによって、符号更新部は、行方向に対
する誤り訂正と列方向に対する誤り訂正とを並列に進め
ることなく順次に進めればよいので、回路規模は削減さ
れる。また、前記第２転送手段は、Ｌ2を２以上Ｌ未満
の整数としたときに、前記ブロック符号のＬ2列分の符
号列を前記記憶手段から読み出して前記符号選択手段を
経て前記誤り訂正手段に転送することをＬ列について順
に繰り返す列方向転送部を有し、前記列方向転送部は、
各行につき連続して並ぶＬ2個の符号を読み出して前記
誤り訂正手段に転送することを前記Ｒ行それぞれについ
て順に行うＲ行Ｌ2列転送を、行方向にＬ2個の符号だけ
ずらしながら繰り返し、前記誤り訂正手段は、前記列方
向転送部から符号が送られてくる場合には、送られてく
るＬ2個の符号それぞれが、対応する前記Ｌ2列の符号列
それぞれに属するものとして前記Ｌ2列の符号列に対す
る誤り訂正を並列に行ってもよい。

【０１７５】これによって、複数の行方向に対する誤り
訂正は、並列に実行されるだけでなく、小さなブロック
に対する誤り訂正を繰り返すことによって行われるの
で、単純な並列化による場合に比べ、同一速度でスキャ
ンして誤り訂正を行うにも拘らず、誤り訂正手段に要求
される処理能力や回路規模は小さくて済む。また、記憶
手段へのアクセスをＤＭＡとし、これに一定の優先順位
を設けてスケジューリングすることで、記憶手段という
１つのリソースに対する４種類のアクセスをバランスよ
く排他制御することができ、コストパフォーマンスの高
い誤り訂正装置が実現される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における誤り訂正装
置１００の構成を示すブロック図である。

【図２】同装置１００のバスコントロール部２の詳細な
構成を示すブロック図である。

【図３】同装置１００のデータ分配部５１の詳細な構成
を示すブロック図である。

【図４】同装置１００の１個のシンドローム生成部５２
（５３、５４、５５）の詳細な構成を示す回路図であ
る。

【図５】同装置１００における主要な処理（データ入
力、誤り訂正、データ出力）のタイミングチャートであ
る。

【図６】Ｃ１系列の誤り訂正を行う場合におけるバッフ
ァメモリ１内の積符号の読み出し順序を示す。

【図７】図６に示された順序でバッファメモリ１からデ
ータが転送されてきた場合におけるデータ分配部５１の
動作を示す図である。

【図８】Ｃ１系列の誤り訂正におけるバッファメモリ１
から誤り訂正部５へのデータ転送と４つのシンドローム
生成部５２〜５５での積和演算のタイミングを示す。

【図９】Ｃ２系列の誤り訂正を行う場合におけるバッフ
ァメモリ１内の積符号の読み出し順序を示す図である。

【図１０】図９に示された順序でバッファメモリ１から
データが転送されてきた場合におけるデータ分配部５１
の動作を示す。

【図１１】Ｃ２系列の誤り訂正におけるバッファメモリ
１から誤り訂正部５へのデータ転送と４つのシンドロー
ム生成部５２〜５５での積和演算のタイミングを示す図
である。

【図１２】Ｃ１系列の端数部分に対する処理順序を示
す。

【図１３】Ｃ２系列の端数部分に対する処理順序を示
す。

【図１４】２並列でＣ１方向に誤り訂正を行う場合にお
けるバッファメモリからのデータの読み出し順序を示
す。

【図１５】２並列でＣ１方向に誤り訂正を行う場合にお
けるデータ分配部の動作を示す。

【図１６】２並列でＣ１方向に誤り訂正を行う場合にお
けるデータ転送とシンドローム計算のタイミングを示
す。

【図１７】２並列でＣ２方向に誤り訂正を行う場合にお
けるバッファメモリからのデータの読み出し順序を示
す。

【図１８】２並列でＣ２方向に誤り訂正を行う場合にお
けるデータ分配部の動作を示す。

【図１９】２並列でＣ２方向に誤り訂正を行う場合にお
けるデータ転送とシンドローム計算のタイミングを示
す。

【図２０】本発明の第２の実施の形態における光ディス
ク読み取り装置２０００の構成を示すブロック図であ
る。

【図２１】同装置２０００の光ディスク制御部２１００
の詳細な構成を示すブロック図である。

【図２２】同装置２０００のバス制御部２１８０の詳細
な構成を示すブロック部である。

【図２３】同装置２０００のバス調停制御部２１８２に
よる３つの排他的なＤＭＡ転送の制御例を示す。

【図２４】同装置２０００の誤り訂正部２１３０の詳細
な構成を示す回路図である。

【図２５】光ディスク制御部２１００内での処理工程を
示すタイミングチャートである。

【図２６】図２５に示されたタイミングチャートを詳細
にした図である。

【図２７】Ｃ１系列の誤り訂正を行う場合における誤り
訂正部２１３０内での行単位の処理工程を示すタイミン
グチャートである。

【図２８】図２７に示された符号列を訂正する場合にお
けるバッファメモリ２１１０に格納された積符号へのア
クセス順序を示す図である。

【図２９】図２７に示されたＣ１系列の誤り訂正を４符
号列並行して処理する場合のディスクインターフェース
部２１２０からのデータの読み出し順序を示す。

【図３０】図２７に示されたＣ１系列の端数部分に対す
る読み出し順序を示す。

【図３１】本発明の第３の実施の形態における光ディス
ク読み取り装置３０００の構成を示すブロック図であ
る。

【図３２】同装置３０００の光ディスク制御部３１００
の詳細な構成を示すブロック図である。

【図３３】同装置３０００の誤り訂正部３１３０の詳細
な構成を示すブロック図である。

【図３４】複数ブロックのデータを連続して処理する場
合における光ディスク制御部３１００内での処理工程を
示すタイミングチャートである。

【図３５】図３４に示されたタイミングチャートを詳細
にした図である。

【図３６】誤り訂正部３１３０内での行方向及び列方向
の符号列単位での処理工程を示すタイミングチャートで
ある。

【図３７】積符号のデータ構造を示す。

【図３８】Ｃ１系列の誤り訂正を行ごとに順次行う場合
の処理順序を示す。

【図３９】Ｃ２系列の誤り訂正を列ごとに順次行う場合
の処理順序を示す。

【図４０】従来の誤り訂正装置による誤り訂正の処理順
序を示す。

【符号の説明】

１バッファメモリ２バスコントロール部５誤り訂正部１２ディスクインターフェース部１３ホストインターフェース部２１アドレス生成部２２バス調停制御部２３ＤＭＡチャネル部２３ａ〜２３ｃＤＭＡチャネル５１データ分配部５１ａセレクタ５１ｂ切替え制御部５２〜５５シンドローム生成部５６誤り位置・誤り数値演算部５７データ更新部６２キューバッファ６３シンドローム演算部６３〜６５シンドローム演算部６６ガロア体乗算器６７ガロア体加算器６８レジスタ１００誤り訂正装置２０００光ディスク読み取り装置２０１０光ディスク２０２０ピックアップ２０３０増幅器２０４０フロントエンドプロセッサ２０５０回転モータ２０６０サーボコントローラ２０７０ホストコンピュータ２０８０システム制御部２１００光ディスク制御部２１１０バッファメモリ２１２０ディスクインターフェース部２１３０誤り訂正部２１３１シンドローム計算部２１３２ユークリッド計算部２１３３チェーン計算部２１３４エラーデータ更新部２１３５Ｃ１符号列転送要求部２１４０ホストインターフェース部２１５０第１転送部２１６０第２転送部２１７０第３転送部２１８０バス制御部２１８１アドレス生成部２１８２バス調停制御部２１８３バス切替部２１９０検出部２２００誤り符号列記憶部３０００光ディスク読み取り装置３１００光ディスク制御部３１１０バッファメモリ３１２０ディスクインターフェース部３１３０誤り訂正部３１３１シンドローム計算部３１３２ユークリッド計算部３１３３チェーン計算部３１３４エラーデータ更新部３１３５シンドローム記憶部３１３５入力データシンドローム記憶部３１３６バッファデータシンドローム記憶部３１４０ホストインターフェース部３１５０第１転送部３１６０第２転送部３１７０第３転送部３１８０バス制御部３１９０データ選択部

Claims

【特許請求の範囲】

【請求項１】Ｒ行Ｌ列のブロック符号を構成する行方
向及び列方向の符号列に対する誤り訂正に伴う演算を繰
り返し実行する誤り訂正装置であって、前記ブロック符号を記憶する記憶手段と、前記ブロック符号の１行又は１列の符号列を単位として
誤り符号の訂正に必要な演算を行う演算手段と、Ｒ1を２以上Ｒ未満の整数としたときに、前記記憶手段
に記憶されたブロック符号のＲ1行分の符号列を読み出
して前記演算手段に転送することをＲ行について順に繰
り返す行方向転送部を有する転送手段とを備え、前記行方向転送部は、Ｌ1を２以上Ｌ未満の整数とした
ときに、各行につき連続して並ぶＬ1個の符号を読み出
して前記演算手段に転送することを前記Ｒ1行それぞれ
について順に行うＲ1行Ｌ1列転送を、行方向にＬ1個の
符号だけずらしながら繰り返し、前記演算手段は、前記行方向転送部から符号が送られて
くる場合には、送られてくるＬ1個の符号ごとに前記Ｒ1
行の異なる行の符号列を構成するものとして前記Ｒ1行
の符号列に対する前記演算を並列に行うことを特徴とす
る誤り訂正装置。
【請求項２】前記ブロック符号は積符号であり、前記
ブロック符号を構成する行方向及び列方向の符号列それ
ぞれには情報符号と誤り訂正符号とが含まれ、前記演算手段は、１行又は１列の符号列を単位として誤り符号が存在する
か否かを検出する誤り検出手段と、前記誤り検出手段により誤り符号が存在すると検出され
た場合に、その誤り符号に相当する前記記憶手段中の符
号を訂正後の値に書き換える誤り符号更新手段とを有
し、前記行方向転送部は、前記誤り検出手段に対して前記符
号列を繰り返し転送し、前記誤り検出手段は、前記行方向転送部から符号が送ら
れてくる場合には、送られてくるＬ1個の符号ごとに前
記Ｒ1行の異なる行の符号列を構成するものとして前記
Ｒ1行の符号列に対する誤り検出を並列に行うことを特
徴とする請求項１に記載の誤り訂正装置。
【請求項３】前記記憶手段においては、前記ブロック
符号の同一行に属する符号は連続するアドレスの記録領
域に記憶され、前記行方向転送部は、前記記憶手段の連続するアドレス
の記憶領域から前記Ｌ1個の符号を連続して読み出すこ
とを特徴とする請求項２に記載の誤り訂正装置。
【請求項４】前記記憶手段は、ダイナミックランダム
アクセスメモリであり、前記行方向転送部は、前記記憶手段から前記Ｌ1個の符
号をページモードで読み出すことを特徴とする請求項３
に記載の誤り訂正装置。
【請求項５】前記行方向転送部による転送は、前記記
憶手段へのダイレクトメモリアクセスによる転送である
ことを特徴とする請求項４に記載の誤り訂正装置。
【請求項６】前記誤り検出手段は、１つの符号列に対する誤り検出を行うＲ1個の単位誤り
検出部と、前記行方向転送部から符号が送られてくる場合には、送
られてくるＬ1個の符号ごとに前記Ｒ1個の単位誤り検出
部それぞれに順に配送することを繰り返す分配部とを有
し、前記Ｒ1個の単位誤り検出部それぞれは、相互に独立、
かつ、前記行方向転送部による転送と並行して前記誤り
検出を行うことを特徴とする請求項２に記載の誤り訂正
装置。
【請求項７】前記Ｒ1個の単位誤り検出部それぞれ
は、前記分配部からＬ1個の符号が繰り返し配送されて
くる場合には、その繰り返し周期よりも短い周期で、Ｌ
1個の符号に対する誤り検出を終えることを特徴とする
請求項６に記載の誤り訂正装置。
【請求項８】前記Ｒ1個の単位誤り検出部それぞれ
は、１つの符号列に対して複数のシンドロームを算出す
る積和演算回路を有することを特徴とする請求項７に記
載の誤り訂正装置。
【請求項９】前記行方向転送部は、前記Ｌを前記Ｌ1
で割ったときの商をＤ、余りをＥとするときに、前記Ｒ
1行Ｌ1列転送を行方向にＬ1個の符号だけずらしながら
Ｄ回繰り返した後に、各行につき連続して並ぶＥ個の符
号を読み出して前記誤り検出手段に転送することを前記
Ｒ1行それぞれについて順に行い、前記誤り検出手段は、所定回数だけ前記Ｌ1個の符号ご
とに前記誤り検出を行った後に、Ｅ個の符号ごとに前記
誤り検出を行うことを特徴とする請求項２に記載の誤り
訂正装置。
【請求項１０】前記転送手段はさらに、Ｌ2を２以上
Ｌ未満の整数としたときに、前記記憶手段に記憶された
ブロック符号のＬ2列分の符号列を読み出して前記誤り
検出手段に転送することをＬ列について順に繰り返す列
方向転送部を有し、前記列方向転送部は、各行につき連続して並ぶＬ2個の
符号を読み出して前記誤り検出手段に転送することを前
記Ｒ行それぞれについて順に行うＲ行Ｌ2列転送を、行
方向にＬ2個の符号だけずらしながら繰り返し、前記誤り検出手段は、前記列方向転送部から符号が送ら
れてくる場合には、送られてくるＬ2個の符号それぞれ
が、対応する前記Ｌ2列の符号列それぞれに属するもの
として前記Ｌ2列の符号列に対する誤り検出を並列に行
うことを特徴とする請求項２に記載の誤り訂正装置。
【請求項１１】前記Ｒ1と前記Ｌ2は、Ｒ1＝Ｌ2＝ｊで
あり、前記誤り検出手段は、１つの符号列に対する誤り検出を行うｊ個の単位誤り検
出部と、前記行方向転送部から符号が送られてくる場合には、送
られてくるＬ1個の符号ごとに前記ｊ個の単位誤り検出
部それぞれに順に配送することを繰り返し、前記列方向
転送部から符号が送られてくる場合には、送られてくる
Ｌ2個の符号それぞれを対応する前記ｊ個の単位誤り検
出部それぞれに配送することを繰り返す分配部とを有
し、前記ｊ個の単位誤り検出部それぞれは、相互に独立、か
つ、前記行方向転送部及び前記列方向転送部による転送
と並行して前記誤り検出を行うことを特徴とする請求項
１０に記載の誤り訂正装置。
【請求項１２】前記ｊ個の単位誤り検出部それぞれ
は、前記分配部からＬ1個の符号が繰り返し配送されて
くる場合には、その繰り返し周期よりも短い周期で、Ｌ
1個の符号に対する誤り検出を終え、前記分配部からＬ2
個の符号のひとつが繰り返し配送されてくる場合には、
その繰り返し周期よりも短い周期で、配送されたひとつ
の符号に対する誤り検出を終えることを特徴とする請求
項１１に記載の誤り訂正装置。
【請求項１３】前記Ｒ1と前記Ｌ1と前記Ｌ2は、Ｒ1＝
Ｌ1＝Ｌ2＝ｊであることを特徴とする請求項１２に記載
の誤り訂正装置。
【請求項１４】Ｒ行Ｌ列のブロック符号を構成する行
方向及び列方向の符号列に対する誤り訂正に伴う演算を
繰り返し実行する誤り訂正装置であって、前記ブロック符号を記憶する記憶手段と、前記ブロック符号の１行又は１列の符号列を単位として
誤り符号の訂正に必要な演算を行う演算手段と、Ｌ2を２以上Ｌ未満の整数としたときに、前記記憶手段
に記憶されたブロック符号のＬ2列分の符号列を読み出
して前記演算手段に転送することをＬ列について順に繰
り返す列方向転送部を有する転送手段とを備え、前記列方向転送部は、各行につき連続して並ぶＬ2個の
符号を読み出して前記演算手段に転送することを前記Ｒ
行それぞれについて順に行うＲ行Ｌ2列転送を、行方向
にＬ2個の符号だけずらしながら繰り返し、前記演算手段は、前記列方向転送部から符号が送られて
くる場合には、送られてくるＬ2個の符号それぞれが、
対応する前記Ｌ2列の符号列それぞれに属するものとし
て前記Ｌ2列の符号列に対する前記演算を並列に行うこ
とを特徴とする誤り訂正装置。
【請求項１５】前記ブロック符号は積符号であり、前
記ブロック符号を構成する行方向及び列方向の符号列そ
れぞれには情報符号と誤り訂正符号とが含まれ、前記演算手段は、１行又は１列の符号列を単位として誤り符号が存在する
か否かを検出する誤り検出手段と、前記誤り検出手段により誤り符号が存在すると検出され
た場合に、その誤り符号に相当する前記記憶手段中の符
号を訂正後の値に書き換える誤り符号更新手段とを有
し、前記方向転送部は、前記誤り検出手段に対して前記符号
列を繰り返し転送し、前記誤り検出手段は、前記列方向転送部から符号が送ら
れてくる場合には、送られてくるＬ2個の符号それぞれ
が、対応する前記Ｌ2列の符号列それぞれに属するもの
として前記Ｌ2列の符号列に対する誤り検出を並列に行
うことを特徴とする請求項１４に記載の誤り訂正装置。
【請求項１６】前記記憶手段においては、前記ブロッ
ク符号の同一行に属する符号は連続するアドレスの記録
領域に記憶され、前記列方向転送部は、前記記憶手段の連続するアドレス
の記憶領域から前記Ｌ2個の符号を連続して読み出すこ
とを特徴とする請求項１５に記載の誤り訂正装置。
【請求項１７】前記記憶手段は、ダイナミックランダ
ムアクセスメモリであり、前記列方向転送部は、前記記憶手段から前記Ｌ2個の符
号をページモードで読み出すことを特徴とする請求項１
６に記載の誤り訂正装置。
【請求項１８】前記列方向転送部による転送は、前記
記憶手段へのダイレクトメモリアクセスによる転送であ
ることを特徴とする請求項１７に記載の誤り訂正装置。
【請求項１９】前記誤り検出手段は、１つの符号列に対する誤り検出を行うＬ2個の単位誤り
検出部と、前記列方向転送部から符号が送られてくる場合には、送
られてくるＬ2個の符号それぞれを対応する前記Ｌ2個の
単位誤り検出部それぞれに順に配送することを繰り返す
分配部とを有し、前記Ｌ2個の単位誤り検出部それぞれは、相互に独立、
かつ、前記列方向転送部による転送と並行して前記誤り
検出を行うことを特徴とする請求項１５に記載の誤り訂
正装置。
【請求項２０】前記Ｌ2個の単位誤り検出部それぞれ
は、前記分配部からＬ2個の符号のひとつが繰り返し配
送されてくる場合には、その繰り返し周期よりも短い周
期で、配送されたひとつの符号に対する誤り検出を終え
ることを特徴とする請求項１９に記載の誤り訂正装置。
【請求項２１】前記Ｌ2個の単位誤り検出部それぞれ
は、１つの符号列に対して複数のシンドロームを算出す
る積和演算回路を有することを特徴とする請求項２０に
記載の誤り訂正装置。
【請求項２２】前記列方向転送部は、前記Ｌを前記Ｌ
2で割ったときの商をＤ、余りをＥとするときに、前記
Ｒ行Ｌ2列転送を行方向にＬ2個の符号だけずらしながら
Ｄ回繰り返した後に、各行につき連続して並ぶＥ個の符
号を読み出して前記誤り検出手段に転送することを前記
Ｒ行それぞれについて順に行い、前記誤り検出手段は、所定回数だけ前記Ｌ2個の符号ご
とに前記誤り検出を行った後に、Ｅ個の符号ごとに前記
誤り検出を行うことを特徴とする請求項１５に記載の誤
り訂正装置。
【請求項２３】外部の第１装置から受けとった符号に
ついて必要な誤り訂正をした後に外部の第２装置に出力
する誤り訂正装置であって、前記符号を格納するための記憶領域を有する記憶手段
と、一定個数の符号を単位として誤り符号が存在するか否か
を検出する誤り検出手段と、一定個数の符号を単位として前記記憶手段中の誤り符号
を訂正する誤り訂正手段と、前記第１装置から出力された符号を前記記憶手段と前記
誤り検出手段に並行して転送し、その符号を前記記憶手
段に格納させると共に前記誤り検出手段に前記検出を行
わせる第１転送手段と、前記誤り検出手段によって誤り符号が存在すると検出さ
れた前記一定個数の符号を前記記憶手段から前記誤り訂
正手段に転送し、その符号について前記誤り訂正手段に
前記訂正を行わせる第２転送手段と、前記誤り検出手段又は前記誤り訂正手段によって誤り符
号が存在しないことが検出又は誤り符号が訂正された一
定個数の符号を前記記憶手段から前記第２装置に転送す
る第３転送手段と、前記第１〜第３転送手段それぞれが排他的に前記符号転
送を実行するように制御する転送制御手段とを備えるこ
とを特徴とする誤り訂正装置。
【請求項２４】前記誤り検出手段は、誤り符号が存在
するか否かの検出結果を記録しておく検出結果記録部を
有し、前記誤り訂正手段は、前記検出結果記録部に記録された
検出結果を参照することにより、誤り符号が存在すると
検出された前記一定個数の符号だけが前記記憶手段から
前記誤り訂正手段に転送されるように前記第２転送手段
を制御することを特徴とする請求項２３に記載の誤り訂
正装置。
【請求項２５】前記第１装置は、Ｒ行Ｌ列のブロック
符号を構成する行方向の符号列を順に繰り返し出力し、前記ブロック符号は積符号であり、前記ブロック符号を
構成する行方向及び列方向の符号列それぞれには情報符
号と誤り訂正符号とが含まれ、前記誤り訂正手段は、行方向及び列方向の符号列に対し
て誤り訂正を行い、行方向の符号列に対する誤り訂正を
行う場合には、前記検出結果記録部に記録された検出結
果を参照することにより、誤り符号が存在すると検出さ
れた行方向の符号列だけが前記記憶手段から前記誤り訂
正手段に転送されるように前記第２転送手段を制御する
ことを特徴とする請求項２４に記載の誤り訂正装置。
【請求項２６】前記誤り検出手段は、１つのブロック
符号を構成する全ての行方向の符号列についての検出結
果を前記検出結果記録部に蓄積して記録し、前記誤り訂正手段は、列方向の符号列に対する誤り訂正
を行う場合には、前記検出結果記録部に記録された検出
結果を参照することにより、誤り符号が存在すると検出
されたブロック符号を構成する列方向の符号列だけが前
記記憶手段から前記誤り訂正手段に転送されるように前
記第２転送手段を制御することを特徴とする請求項２５
に記載の誤り訂正装置。
【請求項２７】前記第２転送手段は、Ｒ1を２以上Ｒ
未満の整数としたときに、誤り符号が存在すると検出さ
れたＲ1行分の符号列を記記憶手段から読み出して前記
誤り訂正手段に転送することをＲ行について順に繰り返
す行方向転送部を有し、前記行方向転送部は、Ｌ1を２以上Ｌ未満の整数とした
ときに、各行につき連続して並ぶＬ1個の符号を読み出
して前記誤り訂正手段に転送することを前記Ｒ1行それ
ぞれについて順に行うＲ1行Ｌ1列転送を、行方向にＬ1
個の符号だけずらしながら繰り返し、前記誤り訂正手段は、前記行方向転送部から符号が送ら
れてくる場合には、送られてくるＬ1個の符号ごとに前
記Ｒ1行の異なる行の符号列を構成するものとして前記
Ｒ1行の符号列に対する誤り訂正を並列に行うことを特
徴とする請求項２３に記載の誤り訂正装置。
【請求項２８】前記第２転送手段はさらに、Ｌ2を２
以上Ｌ未満の整数としたときに、誤り符号が存在すると
検出されたブロック符号のＬ2列分の符号列を前記記憶
手段から読み出して前記誤り訂正手段に転送することを
Ｌ列について順に繰り返す列方向転送部を有し、前記列方向転送部は、各行につき連続して並ぶＬ2個の
符号を読み出して前記誤り訂正手段に転送することを前
記Ｒ行それぞれについて順に行うＲ行Ｌ2列転送を、行
方向にＬ2個の符号だけずらしながら繰り返し、前記誤り訂正手段は、前記列方向転送部から符号が送ら
れてくる場合には、送られてくるＬ2個の符号それぞれ
が、対応する前記Ｌ2列の符号列それぞれに属するもの
として前記Ｌ2列の符号列に対する誤り訂正を並列に行
うことを特徴とする請求項２７に記載の誤り訂正装置。
【請求項２９】前記第１転送手段による前記第１装置
から前記記憶手段への符号転送、前記第２転送手段によ
る前記記憶手段から前記誤り訂正手段への符号転送及び
前記第３転送手段による前記記憶手段から前記第２装置
への符号転送は、前記記憶手段へのダイレクトメモリア
クセスによる転送であり、前記転送制御手段は、前記第１〜第３転送手段によるＤ
ＭＡ転送の中で第１転送手段によるＤＭＡ転送を最も高
い優先度で実行させ、前記第１転送手段によるＤＭＡ転送の必要が生じた場合
において、前記第１〜第３転送手段のいずれかがＤＭＡ
転送を実行しているときには、その実行中のＤＭＡ転送
の終了後に前記第１転送手段によるＤＭＡ転送を実行さ
せ、前記第１〜第３転送手段のいずれもＤＭＡ転送を実
行していないときには、即時に前記第１転送手段による
ＤＭＡ転送を実行させることを特徴とする請求項２３に
記載の誤り訂正装置。
【請求項３０】前記転送制御手段は、前記第１〜第３
転送手段によるＤＭＡ転送の中で第２転送手段によるＤ
ＭＡ転送を最も低い優先度で実行させ、前記第２転送手段によるＤＭＡ転送の必要が生じた場合
において、前記第１〜第３転送手段のいずれもＤＭＡ転
送を実行していないときに限り、前記第２転送手段によ
るＤＭＡ転送を実行させることを特徴とする請求項２９
に記載の誤り訂正装置。
【請求項３１】前記誤り訂正手段は、前記第２転送手
段により転送されてきた符号列に基づいて誤り符号と訂
正後の値を特定した後に、前記転送制御手段による制御
の下で前記記憶手段中の対応する誤り符号を訂正後の値
に書き換え、前記転送制御手段は、前記第１〜第３転送手段のいずれ
もＤＭＡ転送を実行していないときに限り、前記誤り訂
正手段による誤り符号の書き換えを実行させることを特
徴とする請求項３０に記載の誤り訂正装置。
【請求項３２】外部の第１装置から受けとった符号に
ついて必要な誤り訂正をした後に外部の第２装置に出力
する誤り訂正装置であって、前記符号を格納するための記憶領域を有する記憶手段
と、一定個数の符号を単位として誤り符号を検出し、対応す
る前記記憶手段中の誤り符号を訂正する誤り訂正手段
と、前記第１装置から送られてくる符号と前記記憶手段から
送られてくる符号のいずれかを選択して前記誤り訂正手
段に送り、前記誤り訂正手段に前記検出と訂正を行わせ
る符号選択手段と、前記第１装置から出力された符号を前記記憶手段と前記
符号選択手段に並行して転送し、その符号を前記記憶手
段に格納させると共に前記符号選択手段に選択させて前
記誤り訂正手段に送らせ、その符号について前記誤り訂
正手段に前記検出と訂正を行わせる第１転送手段と、一定個数の符号を前記記憶手段から前記符号選択手段に
転送し、その符号を前記符号選択手段に選択させて前記
誤り訂正手段に送らせ、その符号について前記誤り訂正
手段に前記検出と訂正を行わせる第２転送手段と、前記誤り訂正手段によって誤り符号が存在しないことが
検出又は誤り符号が訂正された一定個数の符号を前記記
憶手段から前記第２装置に転送する第３転送手段と、前記第１〜第３転送手段それぞれが排他的に前記符号転
送を実行するように制御する転送制御手段とを備えるこ
とを特徴とする誤り訂正装置。
【請求項３３】前記第１装置は、Ｒ行Ｌ列のブロック
符号を構成する行方向の符号列を順に繰り返し出力し、前記ブロック符号は積符号であり、前記ブロック符号を
構成する行方向及び列方向の符号列それぞれには情報符
号と誤り訂正符号とが含まれ、前記第１転送手段は、第１装置から繰り返し送られてく
る行方向の符号列を前記記憶手段と前記符号選択手段に
並行して転送し、その符号列を前記記憶手段に格納させ
ると共に前記符号選択手段に選択させて前記誤り訂正手
段に送らせ、その符号列について前記誤り訂正手段に前
記検出と訂正を行わせ、第２転送手段は、前記ブロック符号の列方向の符号列を
前記記憶手段から前記符号選択手段に転送し、その符号
列を前記符号選択手段に選択させて前記誤り訂正手段に
送らせ、その符号列について前記誤り訂正手段に前記検
出と訂正を行わせることを特徴とする請求項３２に記載
の誤り訂正装置。
【請求項３４】前記誤り訂正手段は、行方向又は列方向の符号列を単位として誤り符号が存在
するか否かを検出する誤り検出部と、前記誤り検出部により誤り符号が存在すると検出された
場合に、その誤り符号に相当する前記記憶手段中の符号
を訂正後の値に書き換える符号更新部とを有し、前記誤り検出部は、前記第１装置から前記第１転送手段により転送されてき
た行方向の符号列に対する誤り検出の結果を記録してお
く行方向検出結果記録部と、前記記憶手段から前記第２転送手段により転送されてき
た列方向の符号列に対する誤り検出の結果を記録してお
く列方向検出結果記録部とを有し、前記誤り符号更新部は、前記行方向検出結果記録部及び
前記列方向検出結果記録部に記録された検出結果を用い
て前記記憶手段中の符号を書き換えることを特徴とする
請求項３３に記載の誤り訂正装置。
【請求項３５】前記誤り検出部は、行方向の誤り検出
を行う場合には、１つのブロック符号を構成する全ての
行方向の符号列についての検出結果を前記行方向検出結
果記録部に蓄積して記録し、列方向の誤り検出を行う場
合には、前記行方向検出結果記録部に記録された検出結
果を参照することにより、誤り符号が存在すると検出さ
れたブロック符号を構成する列方向の符号列だけが前記
記憶手段から前記誤り訂正手段に転送されるように前記
第２転送手段を制御することを特徴とする請求項３４に
記載の誤り訂正装置。
【請求項３６】前記転送制御手段は、前記第１転送手
段による前記第１装置から前記符号選択手段への１行分
の符号列の転送と、前記第２転送手段による前記記憶手
段から前記符号選択手段への１列分の符号列の転送と
を、それら符号列を構成する部分符号の単位で切り替え
ながら交互に実行させ、前記誤り検出部は、前記第１装置から前記第１転送手段
により転送されてきた行方向の符号列に対する誤り検出
と、前記記憶手段から前記第２転送手段により転送され
てきた列方向の符号列に対する誤り検出とを、前記部分
符号の単位で交互に切り替えることにより、それぞれの
符号列に対する誤り検出を並列に行い、それぞれの結果
を行方向検出結果記録部及び列方向検出結果記録部に記
録し、前記誤り符号更新部は、前記行方向検出結果記録部及び
前記列方向検出結果記録部に記録された検出結果を順次
に参照することにより、行方向についての前記記憶手段
中の符号の書き換えと列方向についての前記記憶手段中
の符号の書き換えとを順次に行うことを特徴とする請求
項３５に記載の誤り訂正装置。
【請求項３７】前記第２転送手段は、Ｌ2を２以上Ｌ
未満の整数としたときに、前記ブロック符号のＬ2列分
の符号列を前記記憶手段から読み出して前記符号選択手
段を経て前記誤り訂正手段に転送することをＬ列につい
て順に繰り返す列方向転送部を有し、前記列方向転送部は、各行につき連続して並ぶＬ2個の
符号を読み出して前記誤り訂正手段に転送することを前
記Ｒ行それぞれについて順に行うＲ行Ｌ2列転送を、行
方向にＬ2個の符号だけずらしながら繰り返し、前記誤り訂正手段は、前記列方向転送部から符号が送ら
れてくる場合には、送られてくるＬ2個の符号それぞれ
が、対応する前記Ｌ2列の符号列それぞれに属するもの
として前記Ｌ2列の符号列に対する誤り訂正を並列に行
うことを特徴とする請求項３２に記載の誤り訂正装置。
【請求項３８】前記第１転送手段による前記第１装置
から前記記憶手段への符号転送、前記第２転送手段によ
る前記記憶手段から前記符号選択手段を経た前記誤り訂
正手段への符号転送及び前記第３転送手段による前記記
憶手段から前記第２装置への符号転送は、前記記憶手段
へのダイレクトメモリアクセスによる転送であり、前記転送制御手段は、前記第１〜第３転送手段によるＤ
ＭＡ転送の中で第１転送手段によるＤＭＡ転送を最も高
い優先度で実行させ、前記第１転送手段によるＤＭＡ転送の必要が生じた場合
において、前記第１〜第３転送手段のいずれかがＤＭＡ
転送を実行しているときには、その実行中のＤＭＡ転送
の終了後に前記第１転送手段によるＤＭＡ転送を実行さ
せ、前記第１〜第３転送手段のいずれもＤＭＡ転送を実
行していないときには、即時に前記第１転送手段による
ＤＭＡ転送を実行させることを特徴とする請求項３２に
記載の誤り訂正装置。
【請求項３９】前記転送制御手段は、前記第１〜第３
転送手段によるＤＭＡ転送の中で第２転送手段によるＤ
ＭＡ転送を最も低い優先度で実行させ、前記第２転送手段によるＤＭＡ転送の必要が生じた場合
において、前記第１〜第３転送手段のいずれもＤＭＡ転
送を実行していないときに限り、前記第２転送手段によ
るＤＭＡ転送を実行させることを特徴とする請求項３８
に記載の誤り訂正装置。
【請求項４０】前記転送制御手段は、前記第１〜第３
転送手段のいずれもＤＭＡ転送を実行していないときに
限り、前記誤り符号更新部による前記記憶手段中の符号
の書き換えを実行させることを特徴とする請求項３９に
記載の誤り訂正装置。