CN101056157B - 一种传输控制装置及其控制方法 - Google Patents
一种传输控制装置及其控制方法 Download PDFInfo
- Publication number
- CN101056157B CN101056157B CN2007100406509A CN200710040650A CN101056157B CN 101056157 B CN101056157 B CN 101056157B CN 2007100406509 A CN2007100406509 A CN 2007100406509A CN 200710040650 A CN200710040650 A CN 200710040650A CN 101056157 B CN101056157 B CN 101056157B
- Authority
- CN
- China
- Prior art keywords
- transmission
- control
- transmit
- verification
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明公开了一种传输控制装置及其控制方法。该传输控制装置包括:双端口随机存储器、发送控制器、接收控制器、发送控制寄存器、接收控制寄存器、发送状态寄存器、接收状态寄存器、校验计算/纠错编码器、校验检验/纠错译码器、发送接口、接收接口及内部收发总线。信息收发主控装置在传输控制装置的基础上增加了微处理器、只读随机存储器、可读写随机存储器和主控总线。多链接传输控制系统可由传输介质和至少两个传输控制装置构成。此外,还公开了传输控制装置间的传输控制方法。本发明通过多种拓扑结构实现了多种链接方式,能满足光刻装置和其它装置的复杂控制要求,实现了数据信息传输的高速性、实时性、准确性、以及传输链接模式的多样化。
Description
技术领域
本发明涉及数据的传输控制,特别涉及一种传输控制装置及其控制方法。
背景技术
在工业装置中,由于高精度和高产能的需要,分布着大量高速实时信号采样、数据采集、数据交换和通信传输等的控制系统。这些系统需要我们采用多种方式实现传感器信号采样控制、数据采集控制、数据交换控制和数据传输通信等的控制。有该控制需求的装置包括:集成电路制造光刻装置、液晶面板光刻装置、MEMS/MOMS光刻装置、先进封装光刻装置、印刷电路板光刻装置、印刷电路板加工装置以及印刷电路板器件贴装装置等。
在光刻装置中,需要曝光照明系统、运动控制系统、调平调焦系统、曝光剂量控制系统、对准扫描控制系统等多系统间需要同步控制,其中的同步控制信号的发布和传输需要采用相应的高实时传输控制。当中的每个系统也需要实时采样控制,系统之间的数据需要采集共享,包括实时数据交换、控制指令的发布与控制。
现有的一些传输控制装置,不能兼顾光刻装置中的这些需求,因此有必要发明一种传输控制装置,以满足高速实时信号采样、数据采集、数据交换和通信传输等的需求。
发明内容
本发明的目的在于提供一种传输控制装置及其控制方法,以实现超高速完成对信号的采样控制、采集传输控制、数据交换控制和数据通信传输控制,并提供灵活的传输控制分布方式。
为了达到上述的目的,本发明提供了一种传输控制装置,它包括:双端口随机存储器、发送控制器、接收控制器、发送控制寄存器、接收控制寄存器、发送状态寄存器、接收状态寄存器、校验计算/纠错编码器、校验检验/纠错译码器、发送接口、接收接口及内部收发总线;其中,双端口随机存储器与内部收发总线相连,发送控制器分别连接至校验计算/纠错编码器、发送接口和内部收发总线,接收控制器分别连接到校验检验/纠错译码器、接收接口和内部收发总线,发送控制寄存器通过校验计算/纠错编码器连接至发送接口,接收控制寄存器通过校验检验/纠错译码器连接至接收接口,发送状态寄存器分别连接至校验计算/纠错编码器和发送接口,接收状态寄存器分别连接至校验检验/纠错译码器和接收接口;所述双端口随机存储器用于缓存需要发送或需要接收的数据;发送控制器用于控制数据的发送;接收控制器用于控制数据的接收;发送控制寄存器用于储存发送帧的起始地址、帧长度和纠错编码所需的参数;接收控制寄存器用于储存接收帧的起始地址、帧长度和纠错译码所需的参数;发送状态寄存器用于存储帧发送和校验计算的状态;接收状态寄存器用于存储帧接收和校验的状态;校验计算/纠错编码器用于计算校验值或进行纠错编码,所计算的校验值或进行纠错编码后的值传送至发送控制寄存器;校验检验/纠错译码器用于计算所发送数据的校验值,并与发送过来的校验值进行校验,若出错,则将出错状态写入接收状态寄存器中,或者对所发送过来的数据进行纠错译码;发送接口用于发送需要传送的帧;接收接口用于接收需要接收的帧;内部收发总线用于实现双端口随机存储器、发送控制器、接收控制器、校验计算/纠错编码器、校验检验/纠错译码器之间的实时数据交换。
本发明的另一方案是提供一种信息收发主控装置,它除了包括上述的传输控制装置外,还包括微处理器、只读随机存储器、可读写随机存储器和主控总线;主控总线分别以读写访问控制方式连接至微处理器、只读随机存储器和可读写随机存储器;主控总线还分别连接至传输控制装置中的双端口随机存储器、发送控制器、接收控制器、发送控制寄存器、接收控制寄存器、发送状态寄存器和接收状态寄存器。
本发明的又一方案是提供一种包括至少两个上述的传输控制装置的多链接传输控制系统,其中,至少有一个传输控制装置是发送方,至少有另一个传输控制装置是接收方,该发送方的发送接口和接收接口分别连接至该接收方的接收接口和发送接口,各传输控制装置之间通过传输介质连接。
本发明的又一方案是提供一种数据传输控制方法,用于在上述的信息收发主控装置中的传输控制装置间进行数据传输控制,该方法包括下列步骤:1)系统初始化,启动信息发送主控装置和信息接收主控装置;2)初始化信息发送主控装置和信息接收主控装置,启动信息发送主控装置和信息接收主控装置中的传输控制装置的所有收发功能和参数;3)信息发送主控装置将所要发送的帧信息写入传输控制装置的发送缓存中;4)信息发送主控装置中的传输控制装置处理帧信息,并将处理过的帧信息发送;5)信息接收主控装置的传输控制装置接收帧信息,写入帧信息到接收缓存中,并对该帧信息进行处理;6)信息接收主控装置的传输控制装置发送确认帧和状态信息,然后转至步骤5),继续接收帧信息;7)信息发送主控装置中的传输控制装置接收确认帧和状态信息;8)信息发送主控装置中的传输控制装置根据所接收的确认帧和状态信息,设置链接状态,若链接状态可用,则转至步骤3);反之,则转至步骤9);9)信息发送主控装置中的传输控制装置,读取重发控制参数,判断是否需要重发,若需要重发,则转至步骤4);反之,跳转至步骤3)。
本发明由于采用了上述的技术方案,使之与现有技术相比,具有以下的优点和积极效果:
1.由于本发明的装置逻辑简单、传输可靠和超高速,具有良好的可移植性、易用性和传输性能;
2.通过在装置中添加数据校验及纠错编码/译码模块,可有效提高数据传输控制的可靠性;
3.本发明的系统具有很高的拓扑组织灵活性,能够实现多链接传输控制系统一点对多点的传输控制,可兼容于多种应用环境。
附图说明
通过以下对本发明的具体实施例结合其附图的描述,可以进一步理解其发明的目的、具体结构特征和优点。其中,附图为:
图1a、图1b为本发明的传输控制装置的结构示意图;
图2a、图2b为本发明的信息收发主控装置的结构示意图;
图3为本发明一具体实施例的多链接传输控制系统拓扑结构示意图;
图4为两个信息收发主控装置之间进行数据传输的示意图。
具体实施方式
以下将对本发明的传输控制装置、信息收发主控装置及多链接传输控制系统作进一步的详细描述。
如图1a所示,本发明的传输控制装置100包含:双端口随机存储器(Dual PortRandom Access Memory,DPRAM)5、发送控制器6、接收控制器7、发送控制寄存器8、接收控制寄存器9、发送状态寄存器10、接收状态寄存器11、校验计算/纠错编码器12、校验检验/纠错译码器13、发送接口14、接收接口15及内部收发总线16。
该传输控制装置100内部的连接关系如下:发送控制器6只能对内部收发总线16进行读出访问控制,接收控制器7只能对内部收发总线16进行写入访问控制,发送控制器6能够对校验计算/纠错编码器12进行读写访问控制,接收控制器7能够对校验检验/纠错译码器13进行读写访问控制,发送控制器6只能对发送接口14进行写访问控制,接收控制器7只能对接收接口15进行写访问控制;内部收发总线16能够对DPRAM 5进行读写访问控制。此外,发送控制寄存器8通过校验计算/纠错编码器12连接至发送接口14,接收控制寄存器9通过校验检验/纠错译码器13连接至接收接口15,发送状态寄存器10分别连接至校验计算/纠错编码器12和发送接口14,接收状态寄存器11分别连接至校验检验/纠错译码器13和接收接口15。
该传输控制装置100内部的各分支结构的作用如下:
DPRAM 5用于缓存需要发送或需要接收的数据;
发送控制器6用于控制数据的发送,所要发送的数据从DPRAM 5中读取,另外,启动校验计算/纠错编码器12,对于纠错编码,部分参数需要发送控制器6从发送控制寄存器8中读取,发送完成后,将发送相关状态写入发送状态寄存器10中;
接收控制器7用于控制数据的接收,所接收的数据被存储到DPRAM 5中,另外,启动校验检验/纠错译码器13,对于纠错译码,部分参数需要接收控制器7从接收控制寄存器9中读取,若接收完成,则将相应状态写入接收状态寄存器11中;
发送控制寄存器8用于储存发送帧的起始地址、帧长度和纠错编码所需的参数;
接收控制寄存器9用于储存接收帧的起始地址、帧长度和纠错译码所需的参数;
发送状态寄存器10用于存储帧发送和校验计算的状态;
接收状态寄存器11用于存储帧接收和校验的状态;
校验计算/纠错编码器12用于计算校验值或进行纠错编码,所计算的校验值或进行纠错编码后的值传送至发送控制寄存器8;
校验检验/纠错译码器13用于计算所发送数据的校验值,并与发送过来的校验值进行校验,若出错,则将出错状态写入接收状态寄存器11中,或者对所发送过来的数据进行纠错译码;
发送接口14用于发送需要传送的帧,该接口由发送控制器6控制,若是校验方式,则该发送的数据是从DPRAM 5经过发送控制器6和校验计算器12传入发送接口14的;若是纠错编码方式,则该发送的数据是从DPRAM 5经过发送控制器6和纠错编码器12传入发送接口14的,该接口14具有将并行数据转换成串行数据的能力;
接收接口15用于接收需要接收的帧,该接口15由接收控制器7控制,若是校验方式,则该接收的数据经过校验检验器13和接收控制器7传至DPRAM
5;若是纠错译码方式,则接收的数据经过纠错译码器13和接收控制器7传至DPRAM 5,该接口15具有将串行数据转换成并行数据的功能;
内部收发总线16用于实现DPRAM 5、发送控制器6、接收控制器7、校验计算/纠错编码器12、校验检验/纠错译码器13之间的实时数据交换。
为了提高纠错编码方式的传输速度,可参照图1b所示,在内部收发总线16和校验计算/纠错编码器12之间添加一传输线,从而将数据传输过程简化为:发送的数据从DPRAM 5直接经过校验计算/纠错编码器12传入发送接口14。同理,如图1b所示,通过在内部收发总线16和校验检验/纠错译码器13之间添加一传输线,可使从接收接口15接收的数据经过校验检验/纠错译码器13直接传至DPRAM 5,从而提高校验及纠错译码方式的传输速度。
请参阅图2a,本发明的信息收发主控装置200除包含上述的传输控制装置100之外,还包含有微处理器(MCU)1、只读随机存储器2、可读写随机存储器3和主控总线17。微处理器1通过主控总线17与只读随机存储器2、可读写随机存储器3相连接,传输控制装置100中的发送控制器6、发送控制寄存器8、发送状态寄存器10、接收控制器7、接收控制寄存器9和接收状态寄存器11与主控总线17相连接,其中,主控总线17只能写入访问发送控制器6和接收控制器7,只能读出访问发送状态寄存器10和接收状态寄存器11,可以读写访问发送控制寄存器8和接收控制寄存器9。MCU 1通过访问发送控制寄存器8,可以实现观测检验以及测试的功能。可读写随机存储器3可以是静态随机存储器,也可以是动态随机存储器。
于本发明一实施例中,信息收发主控装置200还可包括一中断控制器4,如图2b所示,该中断控制器4一侧的中断信号与微处理器1相连接,另一侧的中断信号与传输控制装置100中的DPRAM 5相连接。
本发明的多链接传输控制系统由传输介质和至少两个传输控制装置组成,在这些传输控制装置中,至少有一个是发送方,至少有另一个是接收方,且发送方的发送接口和接收接口分别连接至接收方的接收接口和发送接口,各传输控制装置之间通过传输介质连接。图3是本发明一实施例的系统拓扑结构图。
参见图3,本实施例的多链接传输控制系统包括七个传输控制装置,分别标记为100a~100g,七个传输控制装置之间通过传输介质18连接,所述的传输介质18可以是电磁波传播介质或者导电介质。图中,100a与100b~100d采用一点对多点的链接方式,而100b与100e、100c与100f、100d与100g则采用点对点的链接方式。100b相对100e而言是发送方,100d相对100g而言是发送方,100c相对100b、100d、100f而言是发送方。对于具有多个发送方的多链接传输控制系统,可以共用一个接收方,例如此处的100c,它是100b、100c、100d共用的接收方,因此在100c和100b、100d之间省略了表示数据接收的虚线。当然,为了进一步简化系统结构,所有的传输控制装置也可共用同一个双端口随机存储器5和一组内部收发总线16。
需要说明的是,图3仅画出了一种典型的且非常简单的拓扑结构,于实际应用中,可以在该结构的基础上进行变化和扩展,以得到适用于各种不同需求的超高速多链接传输控制系统。
图4是两个信息收发主控装置200a、200b之间进行数据传输的示意图,下面结合图4详细描述本发明的装置和系统进行多链接传输控制的具体步骤:
1)进行系统初始化,启动分别作为发送方和接收方的信息收发主控装置200a、200b;
2)初始化信息收发主控装置200a和200b,检测200a中的传输控制装置100a和200b中的传输控制装置100b是否可用,将传输控制装置100a和100b中的DPRAM 5a、5b,接收控制寄存器9a、9b和发送控制寄存器8a、8b清零,将接收控制器7a、7b和发送控制器6a、6b初始化为无动作状态,初始化中断控制寄存器4a、4b,配置可中断相应状态;200a和200b分别设置其传输控制装置100a和100b的控制参数,这些参数包括校验参数和纠错参数,设置接收控制器7a、7b和发送控制器6a、6b的控制动作;200a和200b分别通过写传输控制装置100a、100b中的发送控制器6a、6b和接收控制器7a、7b,激活100a和100b发送侧和接收侧的校验计算或纠错功能,以及它们的收发功能;
3)信息收发主控装置200a将所要发送的帧信息写入传输控制装置100a的发送缓存5a中;
4)传输控制装置100a校验计算帧信息或对帧信息进行纠错编码,并控制发送接口14a发送帧信息;
5)信息收发主控装置200b的传输控制装置100b通过接收接口15b接收信息,校验计算帧信息并与接收到的校验码进行检验,或进行纠错译码;写入帧信息传输状态;检验帧信息传输是否正确;写入帧信息到接收缓存5b中,设置帧信息可用状态;接收帧信息,并对该帧信息进行处理;
6)传输控制装置100b发送确认帧和状态信息,然后转至步骤5),继续接收帧信息;
7)传输控制装置100a接收确认帧和状态信息;
8)传输控制装置100a判断是否是正确的确认帧;若是正确的则给信息收发主控装置200a设置链接状态可用,转至步骤3),否则,设置链接状态为不可用,转至步骤9);
9)传输控制装置100a从其发送控制寄存器8a读取重发控制参数,根据该参数确定是否重新发送上一帧发送,若该参数要求重新发送,则转至步骤4),否则,转至步骤3)。
本发明的传输控制装置可用于:传感器信号调理与采样器采样传输、数据采集传输、多用途链接传输控制装置、触发信号传输、数据通信传输控制、同步控制信号传输、控制指令传输链接广播控制、多系统广播传输控制等能够兼容实现多用途链接和多种拓扑链接的结构。
Claims (17)
1.一种传输控制装置(100),其特征在于,包括:双端口随机存储器(5)、发送控制器(6)、接收控制器(7)、发送控制寄存器(8)、接收控制寄存器(9)、发送状态寄存器(10)、接收状态寄存器(11)、校验计算/纠错编码器(12)、校验检验/纠错译码器(13)、发送接口(14)、接收接口(15)及内部收发总线(16);其中,双端口随机存储器(5)与内部收发总线(16)相连,发送控制器(6)分别连接至校验计算/纠错编码器(12)、发送接口(14)和内部收发总线(16),接收控制器(7)分别连接到校验检验/纠错译码器(13)、接收接口(15)和内部收发总线(16),发送控制寄存器(8)通过校验计算/纠错编码器(12)连接至发送接口(14),接收控制寄存器(9)通过校验检验/纠错译码器(13)连接至接收接口(15),发送状态寄存器(10)分别连接至校验计算/纠错编码器(12)和发送接口(14),接收状态寄存器(11)分别连接至校验检验/纠错译码器(13)和接收接口(15);
所述双端口随机存储器(5)用于缓存需要发送或需要接收的数据;发送控制器(6)用于控制数据的发送;接收控制器(7)用于控制数据的接收;发送控制寄存器(8)用于储存发送帧的起始地址、帧长度和纠错编码所需的参数;接收控制寄存器(9)用于储存接收帧的起始地址、帧长度和纠错译码所需的参数;发送状态寄存器(10)用于存储帧发送和校验计算的状态;接收状态寄存器(11)用于存储帧接收和校验的状态;校验计算/纠错编码器(12)用于计算校验值或进行纠错编码,所计算的校验值或进行纠错编码后的值传送至发送控制寄存器(8);校验检验/纠错译码器(13)用于计算所发送数据的校验值,并与发送过来的校验值进行校验,若出错,则将出错状态写入接收状态寄存器(11)中,或者对所发送过来的数据进行纠错译码;发送接口(14)用于发送需要传送的帧;接收接口(15)用于接收需要接收的帧;内部收发总线(16)用于实现双端口随机存储器(5)、发送控制器(6)、接收控制器(7)、校验计算/纠错编码器(12)、校验检验/纠错译码器(13)之间的实时数据交换。
2.如权利要求1所述的传输控制装置(100),其特征在于:发送控制器(6)对内部收发总线(16)进行读出访问控制,对校验计算/纠错编码器(12)进行读写访问控制,对发送接口(14)进行写入访问控制;接收控制器(7)对内部收发总线(16)进行写入访问控制,对校验检验/纠错译码器(13)进行读写访问控制,对接收接口(15)进行写入访问控制;内部收发总线(16)对双端口随机存储器(5)进行读写访问控制。
3.如权利要求2所述的传输控制装置(100),其特征在于:内部收发总线(16)还分别连接至校验计算/纠错编码器(12)和校验检验/纠错译码器(13),且内部收发总线(16)对校验计算/纠错编码器(12)进行写入访问控制,对校验检验/纠错译码器(13)进行读写访问控制。
4.一种包括如权利要求1或2或3所述的传输控制装置(100)的信息收发主控装置(200),其特征在于,还包括:微处理器(1)、只读随机存储器(2)、可读写随机存储器(3)和主控总线(17);主控总线(17)分别以读写访问控制方式连接至微处理器(1)、只读随机存储器(2)和可读写随机存储器(3);主控总线(17)还分别连接至传输控制装置(100)中的双端口随机存储器(5)、发送控制器(6)、接收控制器(7)、发送控制寄存器(8)、接收控制寄存器(9)、发送状态寄存器(10)和接收状态寄存器(11)。
5.如权利要求4所述的信息收发主控装置(200),其特征在于:可读写随机存储器(3)可选自静态随机存储器和动态随机存储器。
6.如权利要求4所述的信息收发主控装置(200),其特征在于:主控总线(17)对发送控制器(6)和接收控制器(7)进行写入访问,对发送状态寄存器(10)和接收状态寄存器(11)进行读出访问,对双端口随机存储器(5)、发送控制寄存器(8)和接收控制寄存器(9)进行读写访问。
7.如权利要求4所述的信息收发主控装置(200),其特征在于:该信息收发主控装置还包括一中断控制器(4),其一端与微处理器(1)相连接,另一端与传输控制装置中的双端口随机存储器(5)相连接,所述中断控制器(4)同时与主控总线(17)相连。
8.一种包括至少两个如权利要求1或2或3所述的传输控制装置(100)的多链接传输控制系统,其特征在于:至少有一个传输控制装置(100a)是发送方,至少有另一个传输控制装置(100b)是接收方,该发送方的发送接口(14a)和接收接口(15a)分别连接至该接收方的接收接口(15b)和发送接口(14b),各传输控制装置之间通过传输介质(18)连接。
9.如权利要求8所述的多链接传输控制系统,其特征在于:当多链接传输控制系统具有多个发送方时,系统可以共用一个接收方,所有发送方的发送接口(14)均连接至该接收方的接收接口(15)。
10.如权利要求8所述的多链接传输控制系统,其特征在于:所有的传输控制装置均可共用一个双端口随机存储器(5)和一组内部收发总线(16)。
11.如权利要求8所述的多链接传输控制系统,其特征在于:所述的传输介质(18)为电磁波传播介质或导电介质。
12.一种数据传输控制方法,用于在如权利要求7所述的信息收发主控装置中的传输控制装置间进行数据传输控制,其特征在于,包括下列步骤:
1)系统初始化,启动信息发送主控装置(200a)和信息接收主控装置(200b);
2)初始化信息发送主控装置(200a)和信息接收主控装置(200b),启动信息发送主控装置(200a)和信息接收主控装置(200b)中的传输控制装置(100a、100b)的所有收发功能和参数;
3)信息发送主控装置(200a)将所要发送的帧信息写入传输控制装置(100a)的发送缓存中;
4)信息发送主控装置(200a)中的传输控制装置(100a)处理帧信息,并将处理过的帧信息发送;
5)信息接收主控装置(200b)的传输控制装置(100b)接收帧信息,写入帧信息到接收缓存中,并对该帧信息进行处理;
6)信息接收主控装置(200b)的传输控制装置(100b)发送确认帧和状态信息,然后转至步骤5),继续接收帧信息;
7)信息发送主控装置(200a)中的传输控制装置(100a)接收确认帧和状态信息;
8)信息发送主控装置(200a)中的传输控制装置(100a)根据所接收的确认帧和状态信息,设置链接状态,若链接状态可用,则转至步骤3);反之,则转至步骤9);
9)信息发送主控装置(200a)中的传输控制装置(100a),读取重发控制参数,判断是否需要重发,若需要重发,则转至步骤4);反之,跳转至步骤3)。
13.如权利要求12所述的数据传输控制方法,其特征在于:所述的发送缓存和接收缓存是双端口随机存储器(5)。
14.如权利要求13所述的数据传输控制方法,其特征在于:在校验/纠错编码方式中,所发送的数据从双端口随机存储器(5)经过校验计算/纠错编码器(12)传入发送接口(14)。
15.如权利要求13所述的数据传输控制方法,其特征在于:在校验/纠错编码方式中,所发送的数据从双端口随机存储器(5)经过发送控制器(6)和校验计算/纠错编码器(12)传入发送接口(14)。
16.如权利要求13所述的数据传输控制方法,其特征在于:在校验/纠错译码方式中,所接收的数据从校验检验/纠错译码器(13)传至双端口随机存储器(5)。
17.如权利要求13所述的数据传输控制方法,其特征在于:在校验/纠错译码方式中,所接收的数据从校验检验/纠错译码器(13)经过接收控制器(7)传至双端口随机存储器(5)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100406509A CN101056157B (zh) | 2007-05-15 | 2007-05-15 | 一种传输控制装置及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100406509A CN101056157B (zh) | 2007-05-15 | 2007-05-15 | 一种传输控制装置及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101056157A CN101056157A (zh) | 2007-10-17 |
CN101056157B true CN101056157B (zh) | 2010-06-09 |
Family
ID=38795791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100406509A Active CN101056157B (zh) | 2007-05-15 | 2007-05-15 | 一种传输控制装置及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101056157B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI440039B (zh) * | 2010-09-07 | 2014-06-01 | Ind Tech Res Inst | 快閃記憶體控制器及其方法 |
CN110058706B (zh) * | 2019-04-19 | 2022-08-02 | 西安微电子技术研究所 | 一种适应于长距离传输的ps2控制器及实现方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1233053A (zh) * | 1998-02-25 | 1999-10-27 | 松下电器产业株式会社 | 纠错装置 |
CN1635477A (zh) * | 2003-12-30 | 2005-07-06 | 中国科学院空间科学与应用研究中心 | 实时差错检测与纠错芯片 |
CN2760757Y (zh) * | 2003-12-30 | 2006-02-22 | 中国科学院空间科学与应用研究中心 | 一种具有高集成度的实时差错检测与纠错芯片 |
-
2007
- 2007-05-15 CN CN2007100406509A patent/CN101056157B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1233053A (zh) * | 1998-02-25 | 1999-10-27 | 松下电器产业株式会社 | 纠错装置 |
CN1635477A (zh) * | 2003-12-30 | 2005-07-06 | 中国科学院空间科学与应用研究中心 | 实时差错检测与纠错芯片 |
CN2760757Y (zh) * | 2003-12-30 | 2006-02-22 | 中国科学院空间科学与应用研究中心 | 一种具有高集成度的实时差错检测与纠错芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN101056157A (zh) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100366029C (zh) | 通信控制器、主机端控制器、通信设备、通信系统和方法 | |
US7716536B2 (en) | Techniques for entering a low-power link state | |
CN102868604B (zh) | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 | |
CN100437456C (zh) | 电子装置及其控制方法、主机装置及其控制方法 | |
CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
CN108255776A (zh) | 一种兼容apb总线的i3c主设备、主从系统及通信方法 | |
CN103188059A (zh) | 快速通道互联系统中数据包重传方法、装置和系统 | |
CN102073611A (zh) | 一种i2c总线控制系统及方法 | |
KR100960542B1 (ko) | 메모리 에이전트, 메모리 시스템 및 방법 | |
CN101304362B (zh) | 重传缓冲装置及传输数据的方法 | |
CN101056157B (zh) | 一种传输控制装置及其控制方法 | |
CN111262765A (zh) | 一种基于冗余blvds总线的通信系统及方法 | |
CN1988537A (zh) | 一种数据传输协议 | |
CN103885910B (zh) | 多设备在主模式下进行iic通信的方法 | |
CN101369191B (zh) | 一种多计算机切换装置以及实现方法 | |
KR20220125649A (ko) | Can 버스를 이용한 다중 uart 통신 방법, 이를 수행하기 위한 기록 매체 및 장치 | |
CN105262659A (zh) | 基于fpga芯片的hdlc协议控制器 | |
CN101534259A (zh) | 异步通信控制器及其控制方法 | |
CN205092880U (zh) | 基于fpga芯片的hdlc协议控制器 | |
CN104484307B (zh) | 一种基于节点控制器fpga原型验证中的降频方法 | |
CN101446887B (zh) | 一种原语处理方法、装置和系统 | |
CN103744807B (zh) | 基于可编程逻辑器件的存储卡访问控制系统 | |
CN104375967A (zh) | 一种应用于pci-e的流量控制方法、设备及系统 | |
CN101770088B (zh) | 液晶显示模块测试装置及其数据传送方法 | |
CN105099505A (zh) | 一种适用于脉冲超宽带无线网络的通信系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201203 Zhangjiang High Tech Park, Shanghai, Zhang Dong Road, No. 1525 Patentee after: Shanghai microelectronics equipment (Group) Limited by Share Ltd Address before: 201203 Zhangjiang High Tech Park, Shanghai, Zhang Dong Road, No. 1525 Patentee before: Shanghai Micro Electronics Equipment Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder |