CN110058706B - 一种适应于长距离传输的ps2控制器及实现方法 - Google Patents
一种适应于长距离传输的ps2控制器及实现方法 Download PDFInfo
- Publication number
- CN110058706B CN110058706B CN201910318872.5A CN201910318872A CN110058706B CN 110058706 B CN110058706 B CN 110058706B CN 201910318872 A CN201910318872 A CN 201910318872A CN 110058706 B CN110058706 B CN 110058706B
- Authority
- CN
- China
- Prior art keywords
- module
- control unit
- signals
- core control
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种适应于长距离传输的PS2控制器及实现方法。该控制器将主设备接口模块封装形成从核控制单元,从设备接口模块封装形成主核控制单元;接口通信状态监测,错误校验,过滤从设备端异常信息;信息编解码及校验,将译码信息、接口状态信息、数据校验信息进行统一编码、传输、解码,保证在传输链路不稳定或较强干扰情况下正常通信。该控制器对上连接主设备,对下连接从设备,实现主从设备接口时序控制,支持标准PS2协议通信,为PS2设备长距离传输提供基础保障。主从控制单元设计模块化,通信数据并行化处理,在一定程度上增强设计可读性及二次开发价值。控制器对通信数据编解码传输,并进行数据校验,增强控制器的稳定性及抗干扰性。
Description
【技术领域】
本发明属于计算机领域,具体涉及一种适应于长距离传输的PS2控制器及实现方法。
【背景技术】
受制于传统PS2接口在通信过程中信号传输的局限性,其外部输入设备最长控制距离不足3米,无法适应满足计算机远程控制的发展需求。目前,市面上产品采用的解决方案大多依赖于单片机或PS2专用控制器,以此完成PS2接口信号接收、发送及长距离传输。其抗干扰性、可靠性、稳定性较差,在二次开发过程中,可移植难度高、接口适应性低,无法匹配满足多种需求。
【发明内容】
本发明的目的在于克服上述现有技术的缺点,提供一种适应于长距离传输的 PS2控制器及实现方法;该控制器通过将主设备接口模块封装形成从核控制单元,将从设备接口模块封装形成主核控制单元,保证在传输链路不稳定或较强干扰情况下正常通信。
为达到上述目的,本发明采用以下技术方案予以实现:
一种适应于长距离传输的PS2控制器,包括设置在主设备和从设备之间的主核控制单元、从核控制单元和传输单元;
主核控制单元和从设备的PS2接口连接,用于将从设备输出的信号进行解析、接收、编码和缓存;同时将通过传输单元接收到的从核控制单元传入的信号进行编码和缓存,将缓存后的信号发送至从设备;
从核控制单元和主设备的PS2接口连接,用于将主设备输出的信号进行解析、接收、编码和缓存;同时将通过传输单元接收到的主核控制单元传入的信号进行编码和缓存,将缓存后的信号发送至主设备;
传输单元,分别和主核控制单元及从核控制单元连接,用于读取并相互传输主核控制单元和从核控制单元发送的信号。
本发明的进一步改进在于:
优选的,主核控制单元包括第一端口信号处理模块、第一控制模块、第一接收模块、第一发送模块和第一缓存FIFO;
第一端口信号处理模块,用于对从设备的PS2接口获得的时钟信号和数据信号进行数字滤波,产生处理后的信号并传输至第一接收模块;
第一控制模块,用于监控第一端口信号处理模块传入的PS2信号状态,并结合第一接收模块及第一发送模块传入的各自运行状态,产生使能信号并将使能信号传输至第一接收模块和第一发送模块;将第一接收模块接收到的通信数据进行编码,写入第一缓存FIFO,或从第一缓存FIFO中读取数据,解码,并传递给第一发送模块;
第一接收模块,用于产生时钟脉冲,接收通过第一端口信号处理模块处理后的信号,并传入第一控制模块;同时用于将第一接收模块的运行状态传入第一控制模块;
第一发送模块,用于产生时钟脉冲,向从设备发送第一控制模块传入的主设备的信号;同时用于将第一发送模块的运行状态传入第一控制模块;
第一缓存FIFO,用于接收并缓存第一控制模块编码后的数据,或缓存从传输单元接收到的数据。
优选的,第一控制模块内设置有状态机;第一接收模块和第一发送模块内均设置有看门狗机制及状态机;第一缓存FIFO为异步FIFO。
优选的,从核控制单元包括第二缓存FIFO、第二接收模块、第二发送模块、第二控制模块和第二端口信号处理模块;
第二端口信号处理模块,用于对从主设备的PS2接口获得的时钟信号和数据信号进行数字滤波,产生处理后的信号并传输至第二接收模块;
第二控制模块,用于监控第二端口信号处理模块传入的PS2信号状态,结合第二接收模块及第二发送模块传入各自模块的运行状态,产生使能信号并将使能信号传输至第二接收模块和第二发送模块;将第二接收模块接收到的通信数据进行编码,写入第二缓存FIFO,或从第二缓存FIFO中读取数据,解码,并传递给第二发送模块;
第二接收模块,用于产生时钟脉冲,接收通过第二端口信号处理模块处理后的信号,并传入第二控制模块;同时用于将第二接收模块的运行状态传入第二控制模块;
第二发送模块,用于产生时钟脉冲,向主设备发送第二控制模块传入从设备的信号;同时用于将第二发送模块的运行状态传入第二控制模块;
第二缓存FIFO,用于接收并缓存第二控制模块编码后的数据,或缓存从传输单元接收到的数据。
优选的,第二控制模块内设置有状态机;第二接收模块和第二发送模块内均设置有看门狗机制及状态机;第二缓存FIFO为异步FIFO。
优选的,传输单元包括第一传输单元接口模块、第二传输单元接口模块、通信方式选择及控制模块和传输介质;
第一传输单元接口模块分别和主核控制单元及传输介质连接,用于将主核控制单元中的缓存数据读入并发送至传输介质,同时将从传输介质传入的从核控制单元的信号传入至主核控制单元;
第二传输单元接口模块分别和从核控制单元及传输介质连接,用于将从核控制单元的缓存数据读入并发送至传输介质,同时将从传输介质传入的主核控制单元的信号传入至从核控制单元;
通信方式选择及控制模块,用于将设定的通信方式传入第一传输单元接口模块和第二传输单元接口模块;
传输介质在第一传输单元接口模块和第二传输单元接口模块之间,用于相互传递第一传输单元接口模块和第二传输单元接口模块的信号。
优选的,传输介质为有线传输介质或无线传输介质。
优选的,第一传输单元接口模块和第二传输单元接口模块能够为CAN通信模块、串口通信模块、1553B通信模块或GTX高速收发通信模块。
优选的,主设备为上位机,从设备为键盘或鼠标。
一种上述的适用于长距离传输的PS2控制器的实现方法,包括:
从设备将信号传输给主核控制单元,主核控制单元将接收到的信号进行解析、接收、编码和缓存后输入至传输单元,传输单元输入至从核控制单元,从核控制单元将信号编码和缓存后传入至主设备;
主设备将信号传入给从核控制单元,从核控制单元将接收到的信号进行解析、接收、编码和缓存后输入至传输单元,传输单元输入至主核控制单元,主核控制单元将信号编码和缓存后传入至从设备。
与现有技术相比,本发明具有以下有益效果:
本发明公开了一种适应于长距离传输的PS2控制器。该控制器将主设备接口模块封装形成从核控制单元,从设备接口模块封装形成主核控制单元;接口通信状态监测,错误校验,过滤从设备端异常信息;信息编解码及校验,将译码信息、接口状态信息、数据校验信息进行统一编码、传输、解码,保证在传输链路不稳定或较强干扰情况下正常通信。该控制器对上连接主设备,对下连接从设备,实现主从设备接口时序控制,支持标准PS2协议通信,为PS2设备长距离传输提供基础保障。主从控制单元设计模块化,通信数据并行化处理,在一定程度上增强设计可读性及二次开发价值。控制器对通信数据编解码传输,并进行数据校验,增强控制器的可靠性、稳定性及抗干扰性。
进一步的,该控制器支持状态获取及异常隔离,控制器实时监测PS2接口通信状态,过滤从设备端异常响应,保证控制器主从接口收发通信状态一致。
进一步的,发送模块和接收模块中均设置有看门狗机制,保证当时钟脉冲无法正常产生时,数据流控状态机可跳回至空闲状态,设计不会出现死锁状态。
进一步的,控制器提供的对外传输接口支持CAN、串口、1553B、GTX高速收发器等多种方式,可根据需要进行外部选择,使控制器接口支持度更高,应用更具兼容性、广泛性。
本发明还公开了一种适应于长距离传输的PS2控制器的实现方法,该方法通过主核控制单元和从核控制单元将从设备和主设备的信号进行解析、接收、编码和缓存后,传输至对方,增强了信号传输的稳定性。
【附图说明】
图1为本发明的控制器结构框图;
图2为本发明的主核控制单元模块结构框图;
图3为本发明的从核控制单元模块结构框图;
其中:1为主核控制单元,2为从核控制单元,3为主设备,4为从设备,5 为传输介质,6为传输单元,7为第一端口信号处理模块,8为第一控制模块,9 为第一接收模块,10为第一发送模块,11为第一缓存FIFO,12为第一传输单元接口模块,13为第二传输单元接口模块,14为第二缓存FIFO,15为第二接收模块,16为第二发送模块,17为第二控制模块,18为第二端口信号处理模块,19 为通信方式选择及控制模块。
【具体实施方式】
下面结合附图对本发明做进一步详细描述,本发明公开了一种适应于长距离传输的PS2控制器及实现方法。
参见图1,控制器包括三个功能单元:主核控制单元1、从核控制单元2和传输单元6,主核控制单元1的第一端口和控制器外部的从设备4连接,主核控制单元1的第二端口与传输单元6的第一端口连接,从核控制单元2的第一端口与传输单元6的第二端口连接,从核控制单元2的第二端口和控制器外部的主设备3连接;
参见图2,主核控制单元1包括第一端口信号处理模块7,第一控制模块8,第一接收模块9,第一发送模块10,第一缓存FIFO11。
参见图2和图3,传输单元6包括第一传输单元接口模块12、第二传输单元接口模块13、通信方式选择及控制模块19和传输介质5。
参见图3,从核控制单元2包括第二缓存FIFO14、第二接收模块15、第二发送模块16、第二控制模块17和第二端口信号处理模块18。
主设备3为上位机,从设备4为键盘或鼠标。
主核控制单元1
参见图2,主核控制单元1与从设备4的PS2接口连接,用以解析、接收、编码、缓存从设备4发送的信息;另一方面,接收来自从核控制单元2信息,同时缓存、解码、并将通信数据发送给从设备4;第一端口信号处理模块7的主要功能为对PS2接口的时钟信号和数据信号进行数字滤波,避免链路信号干扰,提高控制器的稳定性和健壮性;第一控制模块8是本发明中整个控制单元模块设计的重点,是控制各个模块正常工作的关键所在。其功能主要包括:(1)以状态机监控从设备4的PS2信号,结合第一接收模块9及第一发送模块10反馈的模块运行状态,产生接收使能及发送使能;(2)对第一接收模块9接收的数据及接口通信状态等进行统一编码,并写入第一缓存FIFO11;(3)从第一缓存FIFO11中读取数据,解码,将需发送的信息传递给第一发送模块10;(4)通过读取、解析第一缓存FIFO11中的数据,获取主设备3的接口状态,判断是否过滤、抑制从设备4通信,同时清空缓存。第一接收模块9和第一发送模块10均为主核控制单元1的时序控制模块,主要功能是接收第一控制模块8给出的使能信号,产生 PS2接口时序,第一接收模块9接收数据,第一发送模块10发送数据。两个模块中都设计有看门狗机制,保证当时钟脉冲无法正常产生时,数据流控状态机可跳回至空闲状态,设计不会出现死锁状态。第一缓存FIFO11,实例化芯片内部异步FIFO,分别作为接收数据缓存及发送数据缓存,同时实现跨时钟域信号同步,第一缓存FIFO11将PS2接口与传输接口完全隔离分开,互不影响,增强了 PS2控制器对多种传输方式的适应性。
主核控制单元的工作过程为:
从从设备4发送的数据,经过第一端口信号处理模块7滤波处理后分别连接至第一控制模块8、第一接收模块9和第一发送模块10。第一控制模块8通过监测PS2接口信号,判断从设备4接口通信状态,同时向第一接收模块9、第一发送模块10发出使能信号,进行通信控制。第一控制模块8接收到使能信号后,将第一接收模块9接收的通信数据进行编码,写入第一缓存FIFO11;或从第一缓存FIFO11中读取数据,解码,并传递给第一发送模块10。另外,第一控制模块8从第一缓存FIFO11读取数据,解析获取主设备3接口状态,判断是否抑制从设备4通信及清空第一缓存FIFO11。
当第一接收模块9接收到第一控制模块8发出的使能信号,开始产生接口时序,接收从设备4发送的信息,进行串并转换后传递给第一控制模块8;
当第一发送模块10接收到第一控制模块8发出的使能信号,锁存第一控制模块8传递的待发送数据同时开始产生接口时序,通过第一端口信号处理模块7 向从设备4发送数据。
传输单元6
传输单元6分别与主核控制单元1、从核控制单元2连接,用以传输主、从核控制单元需发送的信息,或读取缓存区数据进行发送或向缓存区写入接收数据。其中,通信方式选择及控制模块19根据外部选择确定通信方式,并以参数方式传递至第一传输单元接口模块12和第二传输单元接口模块13。当检测到第一缓存FIFO11非空时,第一传输单元接口模块12从第一缓存FIFO11中读取数据以选定的传输方式通过传输介质5进行发送;或者,第一传输单元接口模块12 以选定的通信方式接收传输介质5上传输的数据写入第一缓存FIFO11中。传输介质5为有线传输介质或无线传输介质,根据需要进行配置,可支持CAN、串口、1553B及以GTX高速收发器为基础的各类通信方式等;第一传输单元接口模块12和第二传输单元接口模块13能够为CAN通信模块、串口通信模块、1553B 通信模块或GTX高速收发通信模块。
从核控制单元2
参见图3,从核控制单元2与主设备3连接,用以解析、接收、编码、缓存主设备3发送的信号,同时缓存、解码、向主设备3发送来自从设备4的通信信号。
第二端口信号处理模块18的主要功能为对主设备3的PS2接口的时钟信号和数据信号进行数字滤波,避免链路信号干扰;第二控制模块17能够以状态机监控主设备3的PS2信号,结合第二接收模块15及第二发送模块16反馈的模块运行状态,产生接收使能及发送使能;对第二接收模块15接收的数据及接口通信状态等进行统一编码,并写入第二缓存FIFO14;从发送缓存的第二缓存FIFO14 中读取数据,解码,将需发送的信息传递给第二发送模块16。另外,通过读取、解析第二缓存FIFO14中的数据,获取主设备3接口状态,判断是否过滤、抑制从设备4通信,同时清空缓存FIFO14。
第二接收模块15、第二发送模块16根据第二控制模块17发出的使能信号,产生接收或发送的接口时序,进行串并转换。两个模块中都设计有看门狗机制,保证当时钟脉冲无法正常产生时,数据流控状态机可跳回至空闲状态,设计不会出现死锁状态。另外,第二缓存FIFO14,实例化芯片内部异步FIFO,分别作为接收数据缓存及发送数据缓存,同时实现跨时钟域信号同步,第二缓存FIFO14 将PS2接口与传输接口完全隔离分开,互不影响,增强了PS2控制器对多种传输方式的适应性。
从核控制单元2的工作过程为:
从主设备3发送的数据经过第二端口信号处理模块18的滤波处理后分别连接至第二接收模块15、第二发送模块16和第二控制模块17。第二控制模块17 通过监测PS2接口信号,判断主设备3接口通信状态,向第二接收模块15、第二发送模块16发出使能信号。另外,第二控制模块17将第二接收模块15接收到的通信数据及通信状态进行统一编码,写入第二缓存FIFO14;或从第二缓存 FIFO14中读取数据,解码,并传递给第二发送模块16,同时,判断主设备3是否抑制通信或清空第二缓存FIFO14。
当第二接收模块15接收到第二控制模块17发出的使能信号,开始产生接口时序,接收从设备4发送的信息,进行串并转换后传递给第二控制模块17;
当第二发送模块16接收到第二控制模块17发出的使能信号,锁存第二控制模块17传递的待发送数据同时开始产生接口时序,通过第二端口信号处理模块 18向从设备4发送数据。
本发明在传输单元中对通信方式做参数管理,可使用跳线或管脚上拉、下拉等方式进行外部选择,匹配满足多种传输需求。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种适应于长距离传输的PS2控制器,其特征在于,包括设置在主设备(3)和从设备(4)之间的主核控制单元(1)、从核控制单元(2)和传输单元(6);
主核控制单元(1)和从设备(4)的PS2接口连接,用于将从设备(4)输出的信号进行解析、接收、编码和缓存;同时将通过传输单元(6)接收到的从核控制单元(2)传入的信号进行解码和缓存,将缓存后的信号发送至从设备(4);
主核控制单元(1)包括第一端口信号处理模块(7)、第一控制模块(8)、第一接收模块(9)、第一发送模块(10)和第一缓存FIFO(11);
第一端口信号处理模块(7),用于对从设备(4)的PS2接口获得的时钟信号和数据信号进行数字滤波,产生处理后的信号并传输至第一接收模块(9);
第一控制模块(8),用于监控第一端口信号处理模块(7)传入的PS2信号状态,并结合第一接收模块(9)及第一发送模块(10)传入的各自运行状态,产生使能信号并将使能信号传输至第一接收模块(9)和第一发送模块(10);将第一接收模块(9)接收到的通信数据进行编码,写入第一缓存FIFO(11),或从第一缓存FIFO(11)中读取数据,解码,并传递给第一发送模块(10);
第一接收模块(9),用于产生时钟脉冲,接收通过第一端口信号处理模块(7)处理后的信号,并传入第一控制模块(8);同时用于将第一接收模块(9)的运行状态传入第一控制模块(8);
第一发送模块(10),用于产生时钟脉冲,向从设备(4)发送第一控制模块(8)传入的主设备(3)的信号;同时用于将第一发送模块(10)的运行状态传入第一控制模块(8);
第一缓存FIFO(11),用于接收并缓存第一控制模块(8)编码后的数据,或缓存从传输单元(6)接收到的数据;
从核控制单元(2)和主设备(3)的PS2接口连接,用于将主设备(3)输出的信号进行解析、接收、编码和缓存;同时将通过传输单元(6)接收到的主核控制单元(1)传入的信号进行解码和缓存,将缓存后的信号发送至主设备(3);
从核控制单元(2)包括第二缓存FIFO(14)、第二接收模块(15)、第二发送模块(16)、第二控制模块(17)和第二端口信号处理模块(18);
第二端口信号处理模块(18),用于对从主设备(3)的PS2接口获得的时钟信号和数据信号进行数字滤波,产生处理后的信号并传输至第二接收模块(15);
第二控制模块(17),用于监控第二端口信号处理模块(18)传入的PS2信号状态,结合第二接收模块(15)及第二发送模块(16)传入各自模块的运行状态,产生使能信号并将使能信号传输至第二接收模块(15)和第二发送模块(16);将第二接收模块(15)接收到的通信数据进行编码,写入第二缓存FIFO(14),或从第二缓存FIFO(14)中读取数据,解码,并传递给第二发送模块(16);
第二接收模块(15),用于产生时钟脉冲,接收通过第二端口信号处理模块(18)处理后的信号,并传入第二控制模块(17);同时用于将第二接收模块(15)的运行状态传入第二控制模块(17);
第二发送模块(16),用于产生时钟脉冲,向主设备(3)发送第二控制模块(17)传入从设备(4)的信号;同时用于将第二发送模块(16)的运行状态传入第二控制模块(17);
第二缓存FIFO(14),用于接收并缓存第二控制模块(17)编码后的数据,或缓存从传输单元(6)接收到的数据;
传输单元(6),分别和主核控制单元(1)及从核控制单元(2)连接,用于读取并相互传输主核控制单元(1)和从核控制单元(2)发送的信号。
2.根据权利要求1所述的一种适应于长距离传输的PS2控制器,其特征在于,第一控制模块(8)内设置有状态机;第一接收模块(9)和第一发送模块(10)内均设置有看门狗机制及状态机;第一缓存FIFO(11)为异步FIFO。
3.根据权利要求1所述的一种适应于长距离传输的PS2控制器,其特征在于,第二控制模块(17)内设置有状态机;第二接收模块(15)和第二发送模块(16)内均设置有看门狗机制及状态机;第二缓存FIFO(14)为异步FIFO。
4.根据权利要求1-3任意一项所述的一种适应于长距离传输的PS2控制器,其特征在于,传输单元(6)包括第一传输单元接口模块(12)、第二传输单元接口模块(13)、通信方式选择及控制模块(19)和传输介质(5);
第一传输单元接口模块(12)分别和主核控制单元(1)及传输介质(5)连接,用于将主核控制单元(1)中的缓存数据读入并发送至传输介质(5),同时将从传输介质(5)传入的从核控制单元(2)的信号传入至主核控制单元(1);
第二传输单元接口模块(13)分别和从核控制单元(2)及传输介质(5)连接,用于将从核控制单元(2)的缓存数据读入并发送至传输介质(5),同时将从传输介质(5)传入的主核控制单元(1)的信号传入至从核控制单元(2);
通信方式选择及控制模块(19),用于将设定的通信方式传入第一传输单元接口模块(12)和第二传输单元接口模块(13);
传输介质(5)在第一传输单元接口模块(12)和第二传输单元接口模块(13)之间,用于相互传递第一传输单元接口模块(12)和第二传输单元接口模块(13)的信号。
5.根据权利要求4所述的一种适应于长距离传输的PS2控制器,其特征在于,传输介质(5)为有线传输介质或无线传输介质。
6.根据权利要求5所述的一种适应于长距离传输的PS2控制器,其特征在于,第一传输单元接口模块(12)和第二传输单元接口模块(13)能够为CAN通信模块、串口通信模块、1553B通信模块或GTX高速收发通信模块。
7.根据权利要求1所述的一种适应于长距离传输的PS2控制器,其特征在于,主设备(3)为上位机,从设备(4)为键盘或鼠标。
8.一种权利要求1所述的适应于长距离传输的PS2控制器的实现方法,其特征在于,包括:
从设备(4)将信号传输给主核控制单元(1),主核控制单元(1)将接收到的信号进行解析、接收、编码和缓存后输入至传输单元(6),传输单元(6)输入至从核控制单元(2),从核控制单元(2)将信号编码和缓存后传入至主设备(3);
主设备(3)将信号传入给从核控制单元(2),从核控制单元(2)将接收到的信号进行解析、接收、编码和缓存后输入至传输单元(6),传输单元(6)输入至主核控制单元(1),主核控制单元(1)将信号编码和缓存后传入至从设备(4)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910318872.5A CN110058706B (zh) | 2019-04-19 | 2019-04-19 | 一种适应于长距离传输的ps2控制器及实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910318872.5A CN110058706B (zh) | 2019-04-19 | 2019-04-19 | 一种适应于长距离传输的ps2控制器及实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110058706A CN110058706A (zh) | 2019-07-26 |
CN110058706B true CN110058706B (zh) | 2022-08-02 |
Family
ID=67319655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910318872.5A Active CN110058706B (zh) | 2019-04-19 | 2019-04-19 | 一种适应于长距离传输的ps2控制器及实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110058706B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111800556B (zh) * | 2020-09-01 | 2022-08-16 | 江西科技学院 | 一种图像通信装置以及图像通信装置的控制方法 |
CN115080315B (zh) * | 2022-08-22 | 2022-12-13 | 北京国科环宇科技股份有限公司 | 故障检测及处理方法、装置、处理器及电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040093854A (ko) * | 2003-04-30 | 2004-11-09 | 매그나칩 반도체 유한회사 | Ps2 전송장치 |
CN101038570A (zh) * | 2006-03-16 | 2007-09-19 | 廖贵宾 | 计算机远距离操控管理装置 |
CN101056157A (zh) * | 2007-05-15 | 2007-10-17 | 上海微电子装备有限公司 | 一种传输控制装置及其控制方法 |
CN102262572A (zh) * | 2011-07-19 | 2011-11-30 | 浙江大学 | 一种带crc校验功能的iic总线接口控制器 |
CN103631244A (zh) * | 2013-12-22 | 2014-03-12 | 贺义方 | 一种基于mcu和cpld的主从式键盘控制器 |
CN104360971A (zh) * | 2014-10-20 | 2015-02-18 | 南京航空航天大学 | 一种1553b通信单元的ip核 |
CN104793758A (zh) * | 2015-04-30 | 2015-07-22 | 山东超越数控电子有限公司 | 一种基于soc fpga的接口自适应键鼠设计方法 |
CN108874166A (zh) * | 2018-06-15 | 2018-11-23 | 西安微电子技术研究所 | 一种基于fpga和ps2协议的kvm控制器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9250908B2 (en) * | 2001-03-05 | 2016-02-02 | Pact Xpp Technologies Ag | Multi-processor bus and cache interconnection system |
US8352774B2 (en) * | 2010-06-23 | 2013-01-08 | King Fahd University Of Petroleum And Minerals | Inter-clock domain data transfer FIFO circuit |
-
2019
- 2019-04-19 CN CN201910318872.5A patent/CN110058706B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040093854A (ko) * | 2003-04-30 | 2004-11-09 | 매그나칩 반도체 유한회사 | Ps2 전송장치 |
CN101038570A (zh) * | 2006-03-16 | 2007-09-19 | 廖贵宾 | 计算机远距离操控管理装置 |
CN101056157A (zh) * | 2007-05-15 | 2007-10-17 | 上海微电子装备有限公司 | 一种传输控制装置及其控制方法 |
CN102262572A (zh) * | 2011-07-19 | 2011-11-30 | 浙江大学 | 一种带crc校验功能的iic总线接口控制器 |
CN103631244A (zh) * | 2013-12-22 | 2014-03-12 | 贺义方 | 一种基于mcu和cpld的主从式键盘控制器 |
CN104360971A (zh) * | 2014-10-20 | 2015-02-18 | 南京航空航天大学 | 一种1553b通信单元的ip核 |
CN104793758A (zh) * | 2015-04-30 | 2015-07-22 | 山东超越数控电子有限公司 | 一种基于soc fpga的接口自适应键鼠设计方法 |
CN108874166A (zh) * | 2018-06-15 | 2018-11-23 | 西安微电子技术研究所 | 一种基于fpga和ps2协议的kvm控制器 |
Also Published As
Publication number | Publication date |
---|---|
CN110058706A (zh) | 2019-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112799992B (zh) | 现场总线芯片架构 | |
CN100366029C (zh) | 通信控制器、主机端控制器、通信设备、通信系统和方法 | |
CN110058706B (zh) | 一种适应于长距离传输的ps2控制器及实现方法 | |
CN108092753B (zh) | 一种采用硬件内存搬移同步的热备冗余系统 | |
CN110851388B (zh) | 针对risc-v处理器的调试系统及调试信号传输方法 | |
CN110471880B (zh) | 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法 | |
CN112380157A (zh) | 一种带fifo缓存和校验功能的iic总线的通信装置 | |
CN104639410A (zh) | 一种现场总线光纤通信接口的设计方法 | |
CN109542818A (zh) | 一种通用的1553b接口装置 | |
CN102088444A (zh) | Profibus dp与profibus pa协议转换网关模块 | |
CN102075397B (zh) | Arinc429总线与高速智能统一总线的直接接口方法 | |
CN115065575A (zh) | 基于can总线控制器的数据传输系统及电子设备 | |
CN117544248B (zh) | 一种隔离式串行接口通信装置及方法 | |
CN111352887B (zh) | 一种pci总线到可配置帧长度串行总线适配和传输方法 | |
CN101304296B (zh) | 网络装置及其传输方法 | |
CN110780650B (zh) | 一种通信总线协议转换方法及系统 | |
CN115454881B (zh) | Risc-v架构的调试系统及调试方法 | |
CN218772141U (zh) | 双处理器电路及分布式控制系统的控制主板 | |
CN104156336A (zh) | 一种usb2.0接口芯片的控制方法 | |
CN114124609B (zh) | 一种基于1553b总线的通信装置及通信方法 | |
CN114338837A (zh) | 一种基于zynq的hdlc通讯转换控制器 | |
CN109144937B (zh) | 一种多路串口高可靠性传输方法 | |
CN114385544A (zh) | Uart芯片及fpga芯片 | |
CN111651399A (zh) | 一种ai板卡及主机 | |
CN102169471B (zh) | Arinc629总线与高速智能统一总线的直接接口方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |