CN110851388B - 针对risc-v处理器的调试系统及调试信号传输方法 - Google Patents

针对risc-v处理器的调试系统及调试信号传输方法 Download PDF

Info

Publication number
CN110851388B
CN110851388B CN201911092166.XA CN201911092166A CN110851388B CN 110851388 B CN110851388 B CN 110851388B CN 201911092166 A CN201911092166 A CN 201911092166A CN 110851388 B CN110851388 B CN 110851388B
Authority
CN
China
Prior art keywords
signal
data sequence
debugging
request data
debugging module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911092166.XA
Other languages
English (en)
Other versions
CN110851388A (zh
Inventor
韩春
阙庆河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Qinheng Microelectronics Co ltd
Original Assignee
Nanjing Qinheng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Qinheng Microelectronics Co ltd filed Critical Nanjing Qinheng Microelectronics Co ltd
Priority to CN201911092166.XA priority Critical patent/CN110851388B/zh
Publication of CN110851388A publication Critical patent/CN110851388A/zh
Application granted granted Critical
Publication of CN110851388B publication Critical patent/CN110851388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种针对RISC‑V处理器的调试系统及调试信号传输方法，该系统包括调试主机、接口转换器、调试模块接口及调试模块；接口转换器将调试主机发送的符合JTAG协议的请求数据转换成两线协议后传输至调试模块；并将调试模块响应的符合两线协议的反馈数据转换成JTAG协议后再发送给调试主机。本发明调试模块的引脚数量少，又可以兼容主流RISC‑V调试主机软件，设计复杂度低，满足对芯片封装尺寸要求严苛的场景的调试需求。

Description

针对RISC-V处理器的调试系统及调试信号传输方法
技术领域
本发明属于信号传输领域，尤其涉及一种针对RISC-V处理器的调试信号传输方法。
背景技术
在RISC-V基金会发布的调试架构文档(RISC-V Debug Specification)中，调试系统主要由调试模块(Debug Module,DM)、调试模块接口(Debug Module interface,DMI)、调试传输模块(Debug Transport Module,DTM)、调试传输硬件(Debug Transport Hardware,DTH)和调试主机(Debug Host)组成。其中，DTM主要负责接收调试主机通过DTH送入调试模块的数据，或者发送调试模块DM上报调试主机的数据，因此，DTM是调试主机和调试设备通信的必经之路。
RISC-V调试架构文档以IEEE 1149.1标准，即JTAG，作为调试传输模块，以实现调试主机和调试模块之间的通信。采用JTAG标准作为调试传输模块的优势在于:1)JTAG是被广泛认可的工业标准，几乎所有的处理器芯片都支持JTAG标准；2)JTAG标准经过近30年的发展，其可靠性和稳定性毋容置疑。然而，JTAG标准至少需要4个引脚(复位信号TRST可选)，引脚数量多导致芯片封装尺寸大，因而在某些对芯片封装尺寸要求严苛的场景，该标准不适合。
为了缩减调试模块接口所需的引脚数，Sifive公司在2019年5月将2引脚的cJTAG标准引入RISC-V调试系统中，如图1所示，该方案需要在2引脚的cJTAG接口和4引脚的JTAG接口之间增加一个cJTAG适配器，以实现协议翻译转换，进而达到兼容RISC-V调试架构手册的目的。采用cJTAG作为调试传输模块的主要优势在于缩减引脚，从而缩减芯片封装尺寸。然而，该方案采用的cJTAG协议较为复杂，并且需要在原有标准的基础上增加额外的芯片面积开销，以实现cJTAG适配的目的，因而，增加了芯片设计难度和成本。除此之外，由于cJTAG标准并非RISC-V基金会官方调试传输模块标准，因而与主流的RISC-V调试主机软件可能存在不兼容的情况。
除了cJTAG标准之外，ARM公司的SWD也是一种比较常见的2引脚调试标准。该标准受ARM公司专利保护，因而无法在未授权的情况下使用。
综上所述，为了满足对芯片封装尺寸要求严苛的场景的调试需求，我们需要一种全新、引脚数量少、兼容主流RISC-V调试主机软件、设计复杂度低的调试模块接口方案。
发明内容
发明目的：为了解决现有技术存在的问题，提供一种依赖引脚数量少、兼容主流RISC-V调试主机软件、设计复杂度低的调试信号传输方法，本发明提供一种针对RISC-V处理器的调试信号传输方法；
本发明还提供了一种调试模块接口、一种接口转换器及一种针对RISC-V处理器的调试系统。
技术方案：一种针对RISC-V处理器的调试信号传输方法，包括以下步骤：
(a1)接收请求数据并将请求数据转换成开始信号、访问使能信号及访问请求数据序列，所述请求数据符合JTAG协议，所述开始信号、访问使能信号及访问请求数据序列均为两线数据；
(a2)依次发送开始信号、访问使能信号及访问请求数据序列给调试模块接口；
(a3)接收所述调试模块接口反馈的应答信号；
(a4)接收调试模块接口传送的反馈数据序列，所述反馈数据序列为调试模块根据访问请求数据序列做出的响应，所述反馈数据序列为两线数据；
(a5)反馈数据序列接收完成后，向调试模块接口反馈应答信号并发送结束信号给调试模块接口；将反馈数据序列按照JTAG协议封装后发送给调试主机。
进一步地，所述步骤(a1)中的访问请求数据序列包括调试模块内部寄存器地址、请求数据及操作类型。
进一步地，所述步骤(a4)，若调试模块正在执行任务，响应的反馈数据序列包括调试模块内部寄存器地址、请求数据及忙碌状态标志；若调试模块空闲，响应的反馈数据序列包括调试模块内部寄存器地址、读取或写入内部寄存器的数据及成功状态标志。
进一步地，所述两线数据包括时钟信号和数据信号，数据信号为双向传输。
进一步地，步骤(a2)传输开始信号时，时钟信号保持高电平，数据信号出现下降沿；
步骤(a5)传输结束信号时，时钟信号保持高电平，数据信号出现上升沿；
步骤(a3)、(a5)传输应答信号时，时钟信号为高电平，数据信号为低电平；
步骤(a2)传输访问请求数据序列及步骤(a4)传输反馈数据序列时，若传输比特1，则时钟信号为上升沿，数据信号为高电平；若传输比特0，则时钟信号为上升沿，数据信号为低电平。
一种针对RISC-V处理器的调试信号传输方法，包括以下步骤：
(b1)依次接收开始信号、访问使能信号及访问请求数据序列，所述开始信号、访问使能信号及访问请求数据序列均为两线数据，由符合JTAG协议的请求数据转化而来；
(b2)完成访问请求数据序列的接收后，反馈应答信号；将访问请求数据序列输入调试模块；
(b3)将反馈数据序列输出，所述反馈数据序列由调试模块根据所述访问请求数据序列做出响应后产生，所述反馈数据序列为两线数据；
(b4)接收应答信号及结束信号；反馈数据序列按照JTAG协议封装后发送给调试主机。
进一步地，所述步骤(b3)，若调试模块正在执行任务，响应的反馈数据序列包括调试模块内部寄存器地址、请求数据及忙碌状态标志；若调试模块空闲，响应的反馈数据序列包括调试模块内部寄存器地址、读取或写入内部寄存器的数据及成功状态标志。
一种接口转换器，用于将调试主机发送的请求数据转换为开始信号、访问使能信号及访问请求数据序列，并依次将开始信号、访问使能信号及访问请求数据序列发送至调试模块接口；用于将调试模块响应的反馈数据序列按照JTAG协议封装并发送给调试主机；所述请求数据符合JTAG协议，所述开始信号、访问使能信号、访问请求数据序列和反馈数据序列均为两线数据。
一种调试模块接口，用于接收开始信号、访问使能信号及访问请求数据序列，并将访问请求数据序列输入调试模块；用于接收调试模块响应的反馈数据序列，并将反馈数据序列输出；所述开始信号、访问使能信号、访问请求数据序列与反馈数据序列均为两线数据；所述开始信号、访问使能信号、访问请求数据序列均由符合JTAG协议的请求数据转换而成。
一种针对RISC-V处理器的调试系统，包括调试主机、接口转换器、调试模块接口及调试模块，调试主机与接口转换器连接，接口转换器与调试模块接口之间通过两根信号线连接，调试模块接口与调试模块连接；调试主机用于向接口转换器发送请求数据，接收接口转换器发送的反馈数据；接口转换器用于将请求数据转换成开始信号、访问使能信号及访问请求数据序列并发送给调试模块接口，将调试模块接口传来的反馈数据序列转换成反馈数据并发送给调试主机；所述请求数据和反馈数据均符合JTAG协议，所述开始信号、访问使能信号、访问请求数据序列和反馈数据序列均为两线数据；调试模块接口用于接收接口转换器发送的访问请求数据序列并输入调试模块，接收调试模块响应的反馈数据序列并输出给接口转换器；调试模块用于接收调试模块接口输入的访问请求数据序列并做出响应，并将响应的反馈数据序列传输至调试模块接口。
有益效果：本发明提供一种针对RISC-V处理器的调试系统及调试信号传输方法，相比较现有技术，调试模块接口的引脚数量少，只需要两个引脚，又可以兼容主流RISC-V调试主机软件，设计复杂度低，满足对芯片封装尺寸要求严苛的场景的调试需求。
附图说明
图1为现有的cJTAG适配JTAG接口方案；
图2为针对RISC-V处理器的调试系统的结构框图；
图3为调试主机与调试模块的通信序列图；
图4为接口转换器与调试模块之间的数据传输序列格式；
图5为接口转换器与调试模块之间的读操作并成功反馈数据示意图；
图6为接口转换器与调试模块之间的读操作并未成功反馈数据示意图；
图7为接口转换器与调试模块之间的写操作并成功反馈数据示意图；
图8为接口转换器与调试模块之间的写操作并未成功反馈数据示意图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步解释说明。
如图2所示，一种针对RISC-V处理器的调试系统，包括调试主机101、接口转换器102、调试模块接口104、调试模块107及RISC-V处理器内核108，调试模块接口104、调试模块107及RISC-V处理器内核108共同组成RISC-V平台109。调试主机101与接口转换器102之间双向通信连接。接口转换器102与调试模块接口104之间通过两根信号线103连接，一根时钟信号线，一根数据信号线，数据信号线为双向信号线，调试模块接口104有两个引脚，两个引脚各连接两根信号线103，调试模块接口104可集成在调试模块107上。
调试主机101用于向接口转换器102发送符合JTAG协议的请求数据，接收接口转换器102发送的反馈数据。调试主机101可以通过USB转JTAG的转接口或者LAN转JTAG的转接口实现JTAG协议数据的发送和接收，该部分为现有技术，不详细说明。
接口转换器102用于将请求数据转换成开始信号、访问使能信号及访问请求数据序列并发送给调试模块接口104，将调试模块接口104传来的反馈数据序列转换成反馈数据并发送给调试主机101；所述请求数据和反馈数据均符合JTAG协议，所述开始信号、访问使能信号、访问请求数据序列和反馈数据序列均为两线数据。具体的，接口转换器102先通过JTAG接口接收符合JTAG协议的请求数据，包括DMI寄存器地址、DMI寄存器数据；将DMI寄存器地址、DMI寄存器数据进行缓冲，然后以符合两线协议的信号输出给调试模块接口104。信号反向传输时也是如此，现接收调试模块接口104传输过来的符合两线协议的信号，将信号中的寄存器地址、操作数据及状态标识进行缓冲，再将所有信息按照JTAG协议打包输出至调试主机101，接口转换器102使得调试主机101对两线调试接口协议无感知。
调试模块接口104用于接收接口转换器102发送的访问请求数据序列并输入调试模块107，接收调试模块107响应的反馈数据序列并输出给接口转换器102；调试模块107用于接收调试模块接口104输入的访问请求数据序列(即图2中输入数据105)并做出响应，并将响应的反馈数据序列(即图2中输出数据106)传输至调试模块接口104。
一种针对RISC-V处理器的调试信号传输方法，如图3所示，包括以下步骤：
(1)调试主机需要访问调试模块时，按照JTAG协议将请求数据发送给接口转换器；接口转换器接收调试主机发送的请求数据，将请求数据转换成开始信号、访问使能信号及访问请求数据序列，所述开始信号、访问使能信号及访问请求数据序列均为两线数据，两线数据包括时钟信号和数据信号，数据信号为双向传输；
(2)接口转换器依次向调试模块接口发送开始信号、访问使能信号及访问请求数据序列，调试模块接口为两引脚接口；访问请求数据序列按位发送，包括调试模块内部7位寄存器地址、32位请求数据及2位操作类型，操作类型包括读和写；
(3)调试模块接口接收完成后，向接口转换器反馈应答信号，接口转换器接收应答信号，应答信号代表成功接收；调试模块接口将访问请求数据序列输入调试模块；
(4)调试模块接收到访问请求数据序列后，做出响应，生成反馈数据序列并将反馈数据序列发送至调试模块接口；
(5)调试模块接口将反馈数据序列按位输出至接口转换器，接口转换器接收反馈数据序列；
(6)接口转换器接收反馈数据序列完成后反馈应答信号给调试模块接口，并向调试模块接口发送结束信号；接口转换器将反馈数据序列按照JTAG协议封装后发送给调试主机。
在整个操作过程中，接口转换器与调试模块之间的数据传输序列格式如图4所示。
如果访问请求为读操作，若调试模块空闲，发送的反馈数据序列包括调试模块内部7位寄存器地址、32位读取内部寄存器的数据及2位成功状态标志，如图5；若此时调试模块正在执行任务处于繁忙状态，读取不成功，那么发送的反馈数据序列包括调试模块内部7位寄存器地址、32位请求数据及2位忙碌状态标志，如图6所示，调试主机稍后再发送访问请求；
如果访问请求为写操作，若调试模块空闲，发送的反馈数据序列包括调试模块内部寄存器地址、写入内部寄存器的数据及成功状态标志，如图7；若此时调试模块正在执行任务处于繁忙状态，读取不成功，那么发送的反馈数据序列包括调试模块内部寄存器地址、请求数据及忙碌状态标志，如图8所示，调试主机稍后再发送访问请求。
在本实施例的两线协议中，开始信号、结束信号、数据和ACK应答信号通过时钟信号引脚和数据信号引脚的电平变化来确定信号类型，具体包括：
(a)发送开始信号时，时钟信号保持高电平，数据信号出现下降沿；
(b)发送结束信号时，时钟信号保持高电平，数据信号出现上升沿；
(c)发送应答信号时，时钟信号为高电平，数据信号为低电平；
(d)发送访问请求数据序列或反馈数据序列时，若传输比特1，则时钟信号为上升沿，数据信号为高电平；若传输比特0，则时钟信号为上升沿，数据信号为低电平。
因为调试模块接口为两引脚接口，所以只需两个引脚就可以实现接口转换器与调试模块之间的信号传输，减少了集成电路的引脚数量，缩小了集成电路的体积，降低了集成电路的成本，特别适合应用于对芯片封装要求严苛场景的调试，两线接口协议简单高效，同时该方案兼容主流RISC-V调试主机软件。

Claims (5)

1.一种针对RISC-V处理器的调试信号传输方法，其特征在于，包括以下步骤：
(a1)接收请求数据并将请求数据转换成开始信号、访问使能信号及访问请求数据序列，所述请求数据符合JTAG协议，所述开始信号、访问使能信号及访问请求数据序列均为两线数据，所述两线数据包括时钟信号和数据信号，数据信号为双向传输；访问请求数据序列包括调试模块内部寄存器地址、请求数据及操作类型；
(a2)依次发送开始信号、访问使能信号及访问请求数据序列给调试模块接口，传输开始信号时，时钟信号保持高电平，数据信号出现下降沿；传输访问请求数据序列时，若传输比特1，则时钟信号为上升沿，数据信号为高电平，若传输比特0，则时钟信号为上升沿，数据信号为低电平；
(a3)接收所述调试模块接口反馈的应答信号，传输应答信号时，时钟信号为高电平，数据信号为低电平；
(a4)接收调试模块接口传送的反馈数据序列，所述反馈数据序列为调试模块根据访问请求数据序列做出的响应，所述反馈数据序列为两线数据，若调试模块正在执行任务，响应的反馈数据序列包括调试模块内部寄存器地址、请求数据及忙碌状态标志；若调试模块空闲，响应的反馈数据序列包括调试模块内部寄存器地址、读取或写入内部寄存器的数据及成功状态标志；传输反馈数据序列时，若传输比特1，则时钟信号为上升沿，数据信号为高电平，若传输比特0，则时钟信号为上升沿，数据信号为低电平；
(a5)反馈数据序列接收完成后，向调试模块接口反馈应答信号并发送结束信号给调试模块接口；传输应答信号时，时钟信号为高电平，数据信号为低电平；传输结束信号时，时钟信号保持高电平，数据信号出现上升沿；将反馈数据序列按照JTAG协议封装后发送给调试主机。
2.一种针对RISC-V处理器的调试信号传输方法，其特征在于，包括以下步骤：
(b1)依次接收开始信号、访问使能信号及访问请求数据序列，所述开始信号、访问使能信号及访问请求数据序列均为两线数据，由符合JTAG协议的请求数据转化而来；所述两线数据包括时钟信号和数据信号，数据信号为双向传输；访问请求数据序列包括调试模块内部寄存器地址、请求数据及操作类型；传输开始信号时，时钟信号保持高电平，数据信号出现下降沿；传输访问请求数据序列时，若传输比特1，则时钟信号为上升沿，数据信号为高电平，若传输比特0，则时钟信号为上升沿，数据信号为低电平；
(b2)完成访问请求数据序列的接收后，反馈应答信号，传输应答信号时，时钟信号为高电平，数据信号为低电平；将访问请求数据序列输入调试模块；
(b3)将反馈数据序列输出，所述反馈数据序列由调试模块根据所述访问请求数据序列做出响应后产生，所述反馈数据序列为两线数据；若调试模块正在执行任务，响应的反馈数据序列包括调试模块内部寄存器地址、请求数据及忙碌状态标志；若调试模块空闲，响应的反馈数据序列包括调试模块内部寄存器地址、读取或写入内部寄存器的数据及成功状态标志；传输反馈数据序列时，若传输比特1，则时钟信号为上升沿，数据信号为高电平，若传输比特0，则时钟信号为上升沿，数据信号为低电平；
(b4)接收应答信号及结束信号，传输应答信号时，时钟信号为高电平，数据信号为低电平；传输结束信号时，时钟信号保持高电平，数据信号出现上升沿；反馈数据序列按照JTAG协议封装后发送给调试主机。
3.一种接口转换器，其特征在于，用于将调试主机发送的请求数据转换为开始信号、访问使能信号及访问请求数据序列，并依次将开始信号、访问使能信号及访问请求数据序列发送至调试模块接口；用于将调试模块响应的反馈数据序列按照JTAG协议封装并发送给调试主机；所述请求数据符合JTAG协议，所述开始信号、访问使能信号、访问请求数据序列和反馈数据序列均为两线数据，能够实现如权利要求1所述的针对RISC-V处理器的调试信号传输方法。
4.一种调试模块接口，其特征在于，用于接收开始信号、访问使能信号及访问请求数据序列，并将访问请求数据序列输入调试模块；用于接收调试模块响应的反馈数据序列，并将反馈数据序列输出；所述开始信号、访问使能信号、访问请求数据序列与反馈数据序列均为两线数据；所述开始信号、访问使能信号、访问请求数据序列均由符合JTAG协议的请求数据转换而成，能够实现如权利要求2所述的针对RISC-V处理器的调试信号传输方法。
5.一种针对RISC-V处理器的调试系统，其特征在于，包括调试主机、如权利要求3所述的接口转换器、如权利要求4所述的调试模块接口及调试模块，调试主机与接口转换器连接，接口转换器与调试模块接口之间通过两根信号线连接，调试模块接口与调试模块连接；调试主机用于向接口转换器发送请求数据，接收接口转换器发送的反馈数据；接口转换器用于将请求数据转换成开始信号、访问使能信号及访问请求数据序列并发送给调试模块接口，将调试模块接口传来的反馈数据序列转换成反馈数据并发送给调试主机；所述请求数据和反馈数据均符合JTAG协议，所述开始信号、访问使能信号、访问请求数据序列和反馈数据序列均为两线数据；调试模块接口用于接收接口转换器发送的访问请求数据序列并输入调试模块，接收调试模块响应的反馈数据序列并输出给接口转换器；调试模块用于接收调试模块接口输入的访问请求数据序列并做出响应，并将响应的反馈数据序列传输至调试模块接口。
CN201911092166.XA 2019-11-08 2019-11-08 针对risc-v处理器的调试系统及调试信号传输方法 Active CN110851388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911092166.XA CN110851388B (zh) 2019-11-08 2019-11-08 针对risc-v处理器的调试系统及调试信号传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911092166.XA CN110851388B (zh) 2019-11-08 2019-11-08 针对risc-v处理器的调试系统及调试信号传输方法

Publications (2)

Publication Number Publication Date
CN110851388A CN110851388A (zh) 2020-02-28
CN110851388B true CN110851388B (zh) 2024-05-10

Family

ID=69601071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911092166.XA Active CN110851388B (zh) 2019-11-08 2019-11-08 针对risc-v处理器的调试系统及调试信号传输方法

Country Status (1)

Country Link
CN (1) CN110851388B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111881636B (zh) * 2020-07-07 2021-05-04 广芯微电子（广州）股份有限公司 一种基于risc-v芯片的仿真调试方法及装置
WO2022206691A1 (zh) * 2021-03-30 2022-10-06 安克创新科技股份有限公司 一种信号传输装置
CN114257619A (zh) * 2021-12-20 2022-03-29 中科芯云微电子科技有限公司 一种物联网终端、物联网系统和物联网控制方法
CN114546751B (zh) * 2022-04-25 2022-07-26 南方科技大学 内核空间调试方法及其装置、计算机设备、存储介质
CN115454881B (zh) * 2022-11-10 2023-03-03 北京红山微电子技术有限公司 Risc-v架构的调试系统及调试方法
CN116701260A (zh) * 2023-03-01 2023-09-05 上海励驰半导体有限公司 一种访问方法、装置、电子设备及可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928845A (zh) * 2005-09-09 2007-03-14 上海采微电子科技有限公司 用于片上系统的单线调试接口协议
CN102708087A (zh) * 2011-03-28 2012-10-03 上海朝为电子科技有限公司 一种用于片上系统的单线调试接口协议
CN103714029A (zh) * 2013-05-07 2014-04-09 深圳市汇春科技有限公司 新型二线同步通信协议及应用
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN109388533A (zh) * 2018-09-29 2019-02-26 西安瑞思凯微电子科技有限公司 一种多功能在线调试系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928845A (zh) * 2005-09-09 2007-03-14 上海采微电子科技有限公司 用于片上系统的单线调试接口协议
CN102708087A (zh) * 2011-03-28 2012-10-03 上海朝为电子科技有限公司 一种用于片上系统的单线调试接口协议
CN103714029A (zh) * 2013-05-07 2014-04-09 深圳市汇春科技有限公司 新型二线同步通信协议及应用
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN109388533A (zh) * 2018-09-29 2019-02-26 西安瑞思凯微电子科技有限公司 一种多功能在线调试系统

Also Published As

Publication number Publication date
CN110851388A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
CN110851388B (zh) 针对risc-v处理器的调试系统及调试信号传输方法
CN106951388B (zh) 一种基于PCIe的DMA数据传输方法及系统
US20200265004A1 (en) Serial connection between management controller and microcontroller
CN100366029C (zh) 通信控制器、主机端控制器、通信设备、通信系统和方法
CN107832250B (zh) 一种基于spi的主从通讯时序方法
CN101005376A (zh) 一种实现业务板和主控板通信的装置和方法
CN104901859A (zh) 一种axi/pcie总线转换装置
CN114564427A (zh) 一种ahb总线到i2c总线的总线桥、系统及方法
CN112564882B (zh) 一种基于ahb总线的单线数字通讯接口
CN112565036B (zh) 数据传输方法、装置、存储介质及通信系统
CN109542818A (zh) 一种通用的1553b接口装置
CN108563595B (zh) 一种远距离传输usb数据的系统及方法
CN109634901A (zh) 一种基于uart的数据传输系统及其控制方法
CN111026691A (zh) 基于apb总线的owi通讯设备
CN108521416B (zh) 一种ecn板卡
KR20070070680A (ko) 슬레이브의 디버깅 방법 및 시스템
CN116126771A (zh) 一种两线spi的通信系统及方法
CN108595357B (zh) 基于fpga的dm365数据传输接口电路
CN114385544A (zh) Uart芯片及fpga芯片
CN110096002A (zh) 一种基于canfd总线的自动化测试系统及测试方法
CN108664428B (zh) 一种基于fpga的通信方法以及fpga控制器和usb适配器
CN112835834A (zh) 数据传输系统
CN221008254U (zh) 一种用于并行背板总线通信方式的lvds信号转换装置
CN115037809B (zh) 一种支持多协议的工业无线网关系统
CN116185936B (zh) 一种spi通信数据收发异常检测控制系统及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant