CN109388533A - 一种多功能在线调试系统 - Google Patents

一种多功能在线调试系统 Download PDF

Info

Publication number
CN109388533A
CN109388533A CN201811145485.8A CN201811145485A CN109388533A CN 109388533 A CN109388533 A CN 109388533A CN 201811145485 A CN201811145485 A CN 201811145485A CN 109388533 A CN109388533 A CN 109388533A
Authority
CN
China
Prior art keywords
data
tune
debugged
chip
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811145485.8A
Other languages
English (en)
Inventor
薛源
刘辉
陈博文
刘冬梅
翟恒
李宁
李旭坤
高荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Ruth Kay Microelectronic Technology Co Ltd
Original Assignee
Xi'an Ruth Kay Microelectronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Ruth Kay Microelectronic Technology Co Ltd filed Critical Xi'an Ruth Kay Microelectronic Technology Co Ltd
Priority to CN201811145485.8A priority Critical patent/CN109388533A/zh
Publication of CN109388533A publication Critical patent/CN109388533A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种多功能在线调试系统。该系统包括数据接口(110)，用于接收上位机发送的第一调试数据；接收缓存模块(120)，连接至所述数据接口(110)，用于接收所述第一调试数据，并存储所述第一调试数据；协议解析模块(130)，连接至所述接收缓存模块(120)和待调试设备之间，用于接收所述第一调试数据，将所述第一调试数据按照第一预设协议进行解析形成第二调试数据并发送至所述待调试设备。本发明提供的控制系统，无需上位机链路层的协议同芯片接口一一对应，因此本系统简单实用，可扩展性强，进一步降低了系统的实现成本。

Description

一种多功能在线调试系统
技术领域
本发明属于集成电路技术领域，具体涉及一种多功能在线调试系统。
背景技术
集成电路或称微电路(microcircuit)、微芯片(microchip)、芯片(chip)是一种把电路(主要包括半导体装置，也包括被动元件等)小型化的方式，通常制造在半导体晶圆表面上。
随着集成电路的发展，芯片的应用越来越广泛。不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，而且在军事、通讯、遥控等方面也得到广泛的应用。芯片具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。
在芯片的研发、测试以及生产中需要对芯片的性能进行调试。芯片的调试需要通过专业的软件、专业的工具以及特定的芯片管脚才能完成。不同的芯片接口不同，支持的协议也不同，因此现有的芯片调试系统需要特定的软件加载口，且加载协议固定，可扩展性较小。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种多功能在线调试系统。
本发明的一个实施例提供了一种多功能在线调试系统，包括：
数据接口110，用于接收上位机发送的第一调试数据；
接收缓存模块120，连接所述数据接口110，用于存储所述第一调试数据；
协议解析模块130，连接所述接收缓存模块120和待调试设备，用于将所述第一调试数据按照第一预设协议进行解析形成第二调试数据并发送至所述待调试设备。
在本发明的一个实施例中，所述数据接口110为串口。
在本发明的一个实施例中，所述第一调试数据包括命令信息、发送数据长度信息、接收数据长度信息以及发送数据信息。
在本发明的一个实施例中，所述待调试设备为多个待调试芯片，所述多个待调试芯片均连接至所述协议解析模块130。
在本发明的一个实施例中，所述协议解析模块130具体用于：
将所述第一调试数据按照第一预设协议解析为待调试芯片内部总线协议数据格式，形成所述第二调试数据；
根据所述第一调试数据中的所述命令信息确定当前待调试芯片；
将所述第二调试数据发送至所述当前待调试芯片。
在本发明的一个实施例中，所述协议解析模块130还用于接收所述待调试设备发送的第一响应数据，将所述第一响应数据按照第二预设协议进行解析形成第二响应数据。
在本发明的一个实施例中，所述调试系统还包括发送缓存模块140，连接所述数据接口110和所述协议解析模块130，用于存储所述第二响应数据。
在本发明的一个实施例中，所述数据接口110还用于将所述第二响应数据发送至上位机。
在本发明的一个实施例中，所述调试系统，还包括存储模块150，用于预先存储上位机发送的第一调试数据和/或第二调试数据。
与现有技术相比，本发明具有如下有益效果：
本发明提供的多功能在线调试系统将上位机发送的串口协议数据格式的调试数据解析为芯片内部总线支持的数据格式，并通过调试数据中的命令信息确定系统中数据流向以及待调试芯片，无需上位机链路层的协议同芯片接口一一对应，因此本系统简单实用，可扩展性强，进一步降低了系统的实现成本。
附图说明
图1为本发明实施例提供的一种多功能在线调试系统的示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种多功能在线调试系统的示意图。具体地，该系统可以包括：
数据接口110，用于接收上位机发送的第一调试数据；
接收缓存模块120，连接所述数据接口110，用于存储所述第一调试数据；
协议解析模块130，连接所述接收缓存模块120和待调试设备，用于将所述第一调试数据按照第一预设协议进行解析形成第二调试数据并发送至所述待调试设备。
其中，所述数据接口110为全双工串口。
其中，所述第一调试数据包括命令信息、发送数据长度信息、接收数据长度信息以及发送数据信息。
其中，所述待调试设备为多个待调试芯片，所述多个待调试芯片均连接至所述协议解析模块130。
其中，所述协议解析模块130具体用于：
将所述第一调试数据按照第一预设协议解析为待调试芯片内部总线协议数据格式，形成所述第二调试数据；
根据所述第一调试数据中的所述命令信息确定当前待调试芯片；
将所述第二调试数据发送至所述当前待调试芯片。
其中，所述协议解析模块130还用于接收所述待调试设备发送的第一响应数据，将所述第一响应数据按照第二预设协议进行解析形成第二响应数据。
其中，所述调试系统还包括发送缓存模块140，连接所述数据接口110和所述协议解析模块130，用于存储所述第二响应数据。
其中，所述数据接口110还用于将所述第二响应数据发送至上位机。
其中，所述调试系统，还包括存储模块150，用于预先存储上位机发送的第一调试数据和/或第二调试数据。
本实施例提供的调试系统，无需上位机链路层的协议同芯片接口一一对应，因此简化了芯片调试通信协议；
本实施例提供的调试系统既可以为芯片调试使用也可以为芯片加载使用。
实施例二
请继续参见图1。本实施例在上述实施例的基础上对本发明提出的多功能在线调试系统进行详细介绍。该系统包括：
数据接口110、接收缓存模块120、协议解析模块130以及发送缓存模块140。数据接口110用于接收上位机发送的第一调试数据。接收缓存模块120连接至数据接口110，用于接收数据接口110发送的第一调试数据，并存储第一调试数据。协议解析模块130连接至接收缓存模块120和待调试设备之间，用于接收缓存模块120发送的第一调试数据，并且将第一调试数据按照第一预设协议进行解析形成第二调试数据并发送至待调试设备；协议解析模块130还用于接收待调试设备对应发送的第一响应数据，将第一响应数据按照第二预设协议进行解析形成第二响应数据。发送缓存模块140连接至数据接口110和协议解析模块130之间，用于接收协议解析模块130发送的第二响应数据，并存储第二响应数据，数据接口110将发送缓存模块140发送的第二响应数据发送至上位机。
优选地，上位机可以为PC机或其他终端设备。
优选地，本实施例中数据接口110为全双工串口，例如RS232接口，RS422或RS485。就短距通信来说，串口的结构最为简单，成本也最为低廉。串口一端可以连接PC机或其他具备标准串口的设备上。串口的物理协议为标准串口协议，本实施例提供的串口支持该协议。此外，本实施例提供的串口支持串口自适应，即可以根据上位机的设置自动更新波特率，例如RS232规定的数据传输速率为每秒50、75、100、150、300、600、1200、2400、4800、9600、19200波特。串口发送接收的数据格式为串口协议数据格式，例如RS232标准串口协议中，数据格式为一个起始位；N位数据位，N的取值可以为5，7，8；一个奇偶校验位；两位停止位。
本实施例中的待调试设备为芯片，芯片的数量可以为多个，即协议解析模块130连接多个待调试芯片。进一步地，协议解析模块130与多个待调试芯片通过芯片内部的总线进行通信，即协议解析模块130将串口协议数据格式与芯片内部总线支持的数据格式相互转换。因此，本实施例中第一调试数据按照第一预设协议进行解析形成第二调试数据，具体为协议解析模块130将串口发送的支持串口协议数据格式的第一调试数据，解析转换为支持芯片内部总线协议数据格式的第二调试数据；将第一响应数据按照第二预设协议进行解析形成第二响应数据，具体为协议解析模块130将待调试设备对应发送的支持芯片内部总线协议数据格式的第一响应数据解析转化为支持串口协议数据格式的第二响应数据。
由上述内容可知，第一调试数据、第二响应数据的数据格式均为串口协议数据格式。第一调试数据以及第二响应数据中包括命令信息、发送数据长度信息、接收数据长度信息以及发送数据信息。命令信息中包括访问模块命令以及访问地址命令，通过访问模块命令可以确定系统中命令操作的方向，即是向待调试芯片发送数据还是从待测芯片中获取响应数据；通过访问地址命令可以确定系统当前待调试的芯片。发送数据长度信息可以确定出系统发送至当前待调试芯片的数据长度。接收数据长度信息可以确定出当前待调试芯片返回的数据长度。因此，不同于现有的调试系统，本实施例提供的调试系统无需上位机链路层的协议同芯片接口一一对应，直接从上位机发送串口协议数据，经解析模块解析后发送至当前待调试的芯片，系统简单实用，可扩展性强，进一步降低了系统的实现成本。
进一步地，本实施例提供的调试系统还可以包括存储模块150，存储模块150可以为ROM。存储模块预存上位机发送的第一调试数据，即所有上位机下发的数据可以通过外部的存储器进行存储，待再次上电后可以自动读取存储器中的数据，重新进行批量操作，而不需要上位机重新发送数据。
在本发明的一个实施例中需要指出的是，存储模块150中的第一调试数据的读取指令优先级小于上位机中的第一调试数据直接发送指令的优先级，即当通过上位机发送第一调试数据时，调试系统不再从存储模块150中读取第一调试数据。
进一步地，以待测设备为ADC芯片0、ADC芯片1、DAC芯片0、DAC芯片1、EEPROM芯片、时钟芯片、芯片内部寄存器为例，具体说明本实施例调试系统的工作流程。上位机发送第一调试数据至数据接口，数据接口110将接收的第一调试数据发送至接收缓存模块120，接收缓存模块120存储第一调试数据并将第一调试数据发送至协议解析模块130。协议解析模块130接收接收缓存模块120发送的第一调试数据，并进行解析。第一调试数据的数据格式为串口协议数据格式。本例以串口协议数据格式中的数据位为8举例说明。第一调试数据中数据位各字节信息如下表所示：
如表中所示，第一调试数据中数据位第一字节为命令信息。命令信息中包括访问模块命令以及访问地址命令，通过访问模块命令可以确定系统中命令操作的方向，即是向待测芯片发送数据还是从待测芯片中获取响应数据；若访问模块命令为向待测芯片发送数据，则通过访问地址命令可以确定系统当前待调试的芯片。访问地址命令为0010，则当前待调试的芯片为ADC芯片0；访问地址命令为0011，则当前待调试的芯片为ADC芯片1；访问地址命令为0100，则当前待调试的芯片为DAC芯片0；访问地址命令为0101，则当前待调试的芯片为DAC芯片1；访问地址命令为0110，则当前待调试的芯片为EEPROM芯片；访问地址命令为1000，则当前待调试的芯片为时钟芯片；访问地址命令为1100，则当前待调试的芯片为芯片内部寄存器。第一调试数据中数据位第2字节为发送数据长度信息，根据发送数据长度信息可以确定出系统上位机将要发送至当前待调试芯片的数据长度。第一调试数据中数据位第4～N字节为发送数据信息。协议解析模块130将第一调试数据进行解析形成第二调试数据，根据第一调试数据中的访问地址命令将第二调试数据发送至当前待调试芯片。当前待调试芯片根据第二调试数据中的发送数据长度信息，发送数据信息调试当前待调试芯片。当前待调试芯片调试完成后，发送第一响应数据至协议解析模块130。协议解析模块130接收当前待调试芯片对应发送的第一响应数据，将第一响应数据进行解析形成第二响应数据。第二响应数据的数据格式为串口协议数据格式，第二响应数据中数据位各字节信息可参照上表，第二响应数据中数据位第一字节为命令信息。命令信息中包括访问模块命令以及访问地址命令，通过访问模块命令可以确定系统中命令操作的方向，即是向待测芯片发送数据还是从待测芯片中获取响应数据；若访问模块命令为从待调试芯片中获取响应数据，则通过访问地址命令可以确定出发送当前响应数据的芯片。访问地址命令为0010，则发送当前响应数据的芯片为ADC芯片0；访问地址命令为0011，则发送当前响应数据的芯片为ADC芯片1；访问地址命令为0100，则发送当前响应数据的芯片为DAC芯片0；访问地址命令为0101，则发送当前响应数据的芯片为DAC芯片1；访问地址命令为0110，则发送当前响应数据的芯片为EEPROM芯片；访问地址命令为1000，则发送当前响应数据的芯片为时钟芯片；访问地址命令为1100，则发送当前响应数据的芯片为芯片内部寄存器。第二响应数据中数据位第3字节为接收数据长度信息，根据接收数据长度信息可以确定出当前待调试芯片返回至上位机的数据长度。第二响应数据中数据位第4～N字节为发送数据信息，即当前待调试芯片返回至上位机的数据信息。发送缓存模块140接收协议解析模块130发送的第二响应数据，并存储第二响应数据，数据接口110将发送缓存模块140发送的第二响应数据发送至上位机，上位机根据第二响应数据中的发送数据长度信息，发送数据信息获取当前待调试芯片的信息。
使用本实施例提出的调试系统，PC软件可以更方便、更简单地实现各不同接口芯片的配置，减少了大量资源，进一步降低应用成本。
以上内容是结合具体的优选实施方式对本发明提供的一种多功能在线调试系统所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种多功能在线调试系统，其特征在于，包括：
数据接口(110)，用于接收上位机发送的第一调试数据；
接收缓存模块(120)，连接所述数据接口(110)，用于存储所述第一调试数据；
协议解析模块(130)，连接所述接收缓存模块(120)和待调试设备，用于将所述第一调试数据按照第一预设协议进行解析形成第二调试数据并发送至所述待调试设备。
2.根据权利要求1所述的调试系统，其特征在于，所述数据接口(110)为全双工串口。
3.根据权利要求1或2所述的调试系统，其特征在于，所述第一调试数据包括命令信息、发送数据长度信息、接收数据长度信息以及发送数据信息。
4.根据权利要求3所述的调试系统，其特征在于，所述待调试设备为多个待调试芯片，所述多个待调试芯片均连接至所述协议解析模块(130)。
5.根据权利要求4所述的调试系统，其特征在于，所述协议解析模块(130)具体用于：
将所述第一调试数据按照第一预设协议解析为待调试芯片内部总线协议数据格式，形成所述第二调试数据；
根据所述第一调试数据中的所述命令信息确定当前待调试芯片；
将所述第二调试数据发送至所述当前待调试芯片。
6.根据权利要求1所述的调试系统，其特征在于，所述协议解析模块(130)还用于接收所述待调试设备发送的第一响应数据，将所述第一响应数据按照第二预设协议进行解析形成第二响应数据。
7.根据权利要求6所述的调试系统，其特征在于，还包括发送缓存模块(140)，连接所述数据接口(110)和所述协议解析模块(130)，用于存储所述第二响应数据。
8.根据权利要求7所述的调试系统，其特征在于，所述数据接口(110)还用于将所述第二响应数据发送至上位机。
9.根据权利要求5所述的调试系统，其特征在于，还包括存储模块(150)，用于预先存储上位机发送的第一调试数据和/或第二调试数据。
CN201811145485.8A 2018-09-29 2018-09-29 一种多功能在线调试系统 Pending CN109388533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811145485.8A CN109388533A (zh) 2018-09-29 2018-09-29 一种多功能在线调试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811145485.8A CN109388533A (zh) 2018-09-29 2018-09-29 一种多功能在线调试系统

Publications (1)

Publication Number Publication Date
CN109388533A true CN109388533A (zh) 2019-02-26

Family

ID=65419036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811145485.8A Pending CN109388533A (zh) 2018-09-29 2018-09-29 一种多功能在线调试系统

Country Status (1)

Country Link
CN (1) CN109388533A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110851388A (zh) * 2019-11-08 2020-02-28 南京沁恒微电子股份有限公司 针对risc-v处理器的调试系统及调试信号传输方法
CN113364747A (zh) * 2021-05-24 2021-09-07 深圳市航顺芯片技术研发有限公司 调试方法、装置、系统及数据集生成方法、装置
CN110851388B (zh) * 2019-11-08 2024-05-10 南京沁恒微电子股份有限公司 针对risc-v处理器的调试系统及调试信号传输方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140068342A1 (en) * 2012-09-03 2014-03-06 Chia Chien Chuang Wireless Debugging and Updating of Firmware
CN104407956A (zh) * 2014-12-03 2015-03-11 天津大学 通过串口调试的iic总线实验装置
CN107360477A (zh) * 2017-07-04 2017-11-17 北京理工大学 一种多功能远程调试装置
CN107704346A (zh) * 2017-08-08 2018-02-16 湖南国科微电子股份有限公司 Soc芯片调试方法及调试系统
CN108429738A (zh) * 2018-02-11 2018-08-21 中车青岛四方机车车辆股份有限公司 一种数据解析方法及解析平台

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140068342A1 (en) * 2012-09-03 2014-03-06 Chia Chien Chuang Wireless Debugging and Updating of Firmware
CN104407956A (zh) * 2014-12-03 2015-03-11 天津大学 通过串口调试的iic总线实验装置
CN107360477A (zh) * 2017-07-04 2017-11-17 北京理工大学 一种多功能远程调试装置
CN107704346A (zh) * 2017-08-08 2018-02-16 湖南国科微电子股份有限公司 Soc芯片调试方法及调试系统
CN108429738A (zh) * 2018-02-11 2018-08-21 中车青岛四方机车车辆股份有限公司 一种数据解析方法及解析平台

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110851388A (zh) * 2019-11-08 2020-02-28 南京沁恒微电子股份有限公司 针对risc-v处理器的调试系统及调试信号传输方法
CN110851388B (zh) * 2019-11-08 2024-05-10 南京沁恒微电子股份有限公司 针对risc-v处理器的调试系统及调试信号传输方法
CN113364747A (zh) * 2021-05-24 2021-09-07 深圳市航顺芯片技术研发有限公司 调试方法、装置、系统及数据集生成方法、装置

Similar Documents

Publication Publication Date Title
CN110419034B (zh) 一种数据访问方法及装置
CN106502932B (zh) 基于分层结构的片间互联接口及其写操作和读操作的方法
CN101005376A (zh) 一种实现业务板和主控板通信的装置和方法
CN102088444A (zh) Profibus dp与profibus pa协议转换网关模块
CN104320317B (zh) 一种以太网物理层芯片状态的传送方法和装置
CN103324583A (zh) 一种光纤陀螺离线高速数据采集方法
CN109992543A (zh) 一种基于zyzq-7000的pci-e数据高效传输方法
CN109411007A (zh) 一种基于fpga的通用闪存测试系统
CN201174708Y (zh) 一种以太网接入装置
CN111008171A (zh) 一种带串行flash接口控制的通信ip电路
CN109388533A (zh) 一种多功能在线调试系统
CN100498753C (zh) 通过i2c接口访问现场可编程门阵列内部存储器的方法
CN112118166B (zh) 一种多芯片的组网系统、方法及应用
CN103530263B (zh) 基于fpga/mcu结构的1553b远程终端装置
CN201757908U (zh) 具有路由功能的射频识别读写器以及含有该读写器的射频识别系统
US20090106472A1 (en) Virtual SATA port multiplier, virtual SATA device, SATA system and data transfer method in a SATA system
CN105262659A (zh) 基于fpga芯片的hdlc协议控制器
CN110196830A (zh) 一种基于嵌入式系统的信息实时交互终端
Wan et al. Application and implementation of CAN bus technology in industry real-time data communication
CN114124609B (zh) 一种基于1553b总线的通信装置及通信方法
CN210927649U (zh) 一种基于Compact PCI总线千兆双冗余网卡
JP2008152525A (ja) 監視している状態を出力する機能を備えたデバイス、及び、コンピュータ機器
CN203930814U (zh) 一种基于pcie接口且可配置交换机的cpu板卡
CN216700021U (zh) 芯片编程装置的供电结构
CN105740190A (zh) 一种通过spi接口扩展mdio接口的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190226