JP4039227B2 - 復号方法及びプログラム並びにこれを用いた復号回路 - Google Patents
復号方法及びプログラム並びにこれを用いた復号回路 Download PDFInfo
- Publication number
- JP4039227B2 JP4039227B2 JP2002361586A JP2002361586A JP4039227B2 JP 4039227 B2 JP4039227 B2 JP 4039227B2 JP 2002361586 A JP2002361586 A JP 2002361586A JP 2002361586 A JP2002361586 A JP 2002361586A JP 4039227 B2 JP4039227 B2 JP 4039227B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- decoding
- update flag
- stage
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
Description
【０００１】
【発明の属する技術分野】
本発明は、復号方法及びプログラム並びにこれを用いた復号回路に関し、特に連接符号の復号方法及びプログラム並びにこれを用いた復号回路に関する。
【０００２】
【従来の技術】
連接符号とは、外符号と内符号と呼ばれる２つの異なる符号を連接した符号のことをいう。連接符号は、内符号及び外符号の復号化処理を交互に複数回繰り返すことにより誤り訂正能力が向上することが知られている。図５は従来の繰り返し復号回路の一例の構成図である。
【０００３】
図５において、受信データＲは第１段内復号器１０１で復号化され、誤りが訂正される。誤り訂正データＤＩ１は第１段デインタリーバ１０２でデインタリーブされる。デインタリーブデータＤdeint1は第１段外復号器１０３で復号化され、第１段内復号器１０１で訂正できなかった誤りが訂正される。誤り訂正データＤＯ１は第１段インタリーバ１０４でインタリーブされる。インタリーブデータＤint1は第２段内復号器１０５で復号化され、誤りが訂正される。誤り訂正データＤＩ２は第２段デインタリーバ１０６でデインタリーブされる。デインタリーブデータＤdeint2は第２段外復号器１０７で復号化され、第２段内復号器１０５で訂正できなかった誤りが訂正される。そして、誤り訂正データＤＯ２として出力される。
【０００４】
このように内復号器で内復号を行い、その内復号を行った符号を外復号器で外復号化するという処理を繰り返して行うのが繰り返し復号回路である。上記復号回路は内復号処理と外復号処理を２回繰り返す例であるが、３回以上繰り返すように設定することも可能である。
【０００５】
次に、連接符号の一種である積符号について説明する。図６は積符号の一例の構成図である。図６を参照すると、情報データに対して積符号の検査データが付加されている。同図の場合、符号化データはＭ×Ｎ（Ｍ及びＮは正の整数）シンボルから構成される。このうち、ＭＯ×ＮＯシンボルが、情報データである。情報データを除いた部分が、検査データに相当する。
【０００６】
積符号は２つの異なる符号を縦横にインタ−リ−ブした符号である。縦横の異なる方向の誤り訂正符号から構成される。これに対し、前述した連接符号は任意のインタ−リ−ブ方法を取ることができる。
【０００７】
図６の例では、情報データの縦方向に符号化する外符号ＰＯ1~N0と、横方向に対して符号化する内符号ＰＩ1~M とから構成される。積符号の１列が外符号ＰＯの１符号語に対応し、積符号の１行が内符号ＰＩの１符号語に対応する。
【０００８】
それぞれの誤り訂正符号として、リード・ソロモン（ＲＳ）符号やＢＣＨ(Bose-Chaudhuri-Hocquenghem ）符号等のブロック符号が用いられる。２つの方向のブロック符号が付加されて積符号化されたデータを積符号復号器は、各方向の符号の誤り訂正を繰返すことにより復号処理（誤り訂正処理）を行なっている。
【０００９】
以降に、連接符号の一種である積符号の復号回路を例に、従来の連接符号復号方法を説明する。
【００１０】
図７は従来の繰り返し積符号復号処理の一例を示すフローチャートである。図７を参照すると、まずループ回数（ループカウント）が０にリセットされ（Ｓ１０１）、次に内符号ＰＩ系列の符号語に対して、誤り訂正が順次実行され（Ｓ１０２）、次に外符号ＰＯ系列の符号語に対して、誤り訂正が順次実行される（Ｓ１０３）。次にループカウントをインクレメント（＋１）し（Ｓ１０４）、次にループカウントの値が予め設定したループ回数になったか否かを判断する（Ｓ１０５）。そして、まだループ回数に達しない場合（ＮＯ）はステップＳ１０２〜Ｓ１０４を繰り返す。一方、ステップＳ１０５にてループ回数に達した場合（ＹＥＳ）、復号処理は終了する。
【００１１】
このように、内符号ＰＩ系列の符号語の誤り訂正と外符号ＰＯ系列の符号語の誤り訂正が複数回繰り返して行われる。このように誤り訂正を複数回繰り返すのは、１符号語の誤り訂正処理で訂正が可能なシンボル数には上限があるためである。なお、訂正可能なシンボル数を超えない範囲内で誤り訂正が実行される。このように誤り訂正処理を各系列に対して繰返すことにより、情報データ内の誤りシンボルが徐々に訂正されていくことになる。誤り訂正処理の繰返し回数が多いほど、訂正可能な誤り符号の数が多くなることが知られている。
【００１２】
一方、この種の積符号復号回路の一例が特許文献１に記載されている。図８は特許文献１記載の積符号復号回路２００の構成図である。同図を参照すると、積符号復号回路２００は、符号入出力回路２０１と、ラインバッファ２０２と、誤り訂正回路２０３と、コントローラ２０４と、訂正ステータス格納回路２０５とから構成される。
【００１３】
また、誤り訂正回路２０３はシンドローム演算回路２１１と、位置・数値多項式演算回路２１２と、誤り位置検出・訂正回路２１３と、位置多項式次数・検出誤り個数比較回路２１４とから構成される。なお、バッファメモリ３００は符号入出力回路２０１との間でデータの送受信を行う外部装置である。
【００１４】
積符号復号回路２００は、ＰＩ系列（内符号）、ＰＯ系列（外符号) の各々に対して、符号語ごとに誤り訂正を実行する。訂正ステータス格納回路２０５は、誤り訂正の結果を格納する。コントローラ２０４は、訂正ステータス格納回路２０５に格納した訂正フラグを参照することにより、誤りが残留する符号語のみを誤り訂正の対象とし、誤りのない符号語および誤り訂正が既に実行された符号語を誤り訂正の対象から外す。これにより、訂正処理対象の符号語数を削減し、訂正処理演算量を削減している。
【００１５】
次に、この積符号復号回路２００の誤り訂正処理の繰り返し回数が２回の場合を例に挙げ、図９及び図１０を参照してこの回路の動作の概要を説明する。図９は積符号復号回路２００の構成図、図１０は積符号復号回路２００の動作を示すフローチャートである。図９を参照すると、積符号復号回路２００は、第１段内符号復号器２２１と、第１段外符号復号器２２２と、第２段内符号復号器２２３と、第２段外符号復号器２２４とを含んで構成されている。
【００１６】
なお、図９の第１段内符号復号器２２１、第１段外符号復号器２２２、第２段内符号復号器２２３及び第２段外符号復号器２２４は図８の誤り訂正回路２０３内に設けられており、これらを図８のコントローラ２０４が制御する。又、後述する誤り残留フラグは図８の訂正ステータス格納回路２０５に格納される。
【００１７】
第１段内符号復号器２２１は、受信データＲを内符号語ＰＩ1 〜ＰＩM に分解し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ１を後段に出力する。また、第１段内符号復号器２２１は、内符号語ＰＩ1-M 毎に訂正可能範囲以上の誤りシンボルがあったため誤り訂正に失敗したか否かを判定し、誤り訂正に失敗したか否かを示す誤り残留フラグＲＥＦＩを第２段内符号復号器２２３へ出力する（Ｓ１１１）。
【００１８】
第１段外符号復号器２２２は、誤り訂正データＤＩ１を外符号語ＰＯ1-N0に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ１を後段に出力する。また、第１段外符号復号器２２２は、外符号語ＰＯ1-N0毎に訂正可能範囲以上の誤りシンボルがあったため誤り訂正に失敗したか否かを判定し、誤り訂正に失敗したか否かを示す誤り残留フラグＲＥＦＯを第２段外符号復号器２２４へ出力する（Ｓ１１２）。
【００１９】
第２段内符号復号器２２３は、誤り訂正データＤＯ１を内符号語ＰＩ1 〜ＰＩM に分解し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ２を後段に出力する。但し、残留フラグＲＥＦＩを基に、誤りが残留していない内符号語の誤り訂正処理をスキップする（Ｓ１１３
）。
【００２０】
第２段外符号復号器２２４は、誤り訂正データＤＩ２を外符号語ＰＯ1-N0に分解し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ２を出力する。但し、残留フラグＲＥＦＯを基に、誤りが残留していない外符号語の誤り訂正処理をスキップする（Ｓ１１４）。
【００２１】
本従来技術は、誤り残留フラグＲＥＦＩ及びＲＥＦＯを参照することにより、誤りが残留する符号語のみを誤り訂正の対象とし、誤りのない符号語及び誤り訂正が既に実行された符号語を誤り訂正の対象から外している。これにより、訂正処理対象の符号語数を削減し、訂正処理演算量を削減している。
【００２２】
【特許文献１】
特開２０００−１０１４４７号公報（段落００２６〜００３０、図１）
【００２３】
【発明が解決しようとする課題】
内符号語に着目した場合、誤り訂正処理をスキップできる内符号語は、下記の２種類がある。
（１）一つ以上前の内符号復号化処理で既に訂正済みの内符号語。
（２）一つ前の内符号復号化処理で誤り訂正可能数以上の誤りが含まれており、誤り訂正ができずに誤りが残留した内符号語の内、前段の外符号復号化処理で誤り数が削減しなかった内符号語。この内符号語は、誤り訂正可能数以上の誤りが含まれていることが明らかなので復号処理を行っても無意味である。
【００２４】
同様に、外符号語に着目した場合、誤り訂正処理をスキップできる外符号語は、下記の２種類がある。
（３）一つ以上前の外符号復号化処理で既に訂正済みの外符号語。
（４）一つ前の外符号復号化処理で誤り訂正可能数以上の誤りが含まれており、誤り訂正ができずに誤りが残留した外符号語の内、前段の内符号復号化処理で誤り数が削減しなかった外符号語。
【００２５】
しかし、従来技術では、上記（１）、（３）の場合しか誤り訂正処理をスキップしないため、演算量削減効果が少ないという欠点があった。
【００２６】
そこで本発明の目的は、上記（１）〜（４）の全ての誤り訂正処理をスキップすることができ、もって従来技術に比べ大幅に演算量を削減することが可能な符号復号方法及びプログラム並びにこれを用いた復号回路を提供することにある。
【００２７】
【課題を解決するための手段】
本発明による復号方法は、連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号方法であって、その方法は第１符号を訂正する第１ステップと、第２符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第３ステップとを含むことを特徴とする。
【００２８】
本発明によるプログラムは、連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号方法をコンピュータに実行させるためのプログラムであって、そのプログラムは第１符号を訂正する第１ステップと、第２符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第３ステップとを含むことを特徴とする。
【００２９】
本発明による復号回路は、連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号回路であって、その回路は第１符号を訂正する第１段内復号手段と、第２符号を訂正する第１段外復号手段と、前記第１段外復号手段における訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第２段内復号手段とを含むことを特徴とする。
【００３０】
従来技術の連接符号復号回路は、繰り返し復号処理において誤り訂正が既に実行された符号語のみ誤り訂正処理をスキップしていた。しかし、誤り訂正をまだ実行しておらず、前段の復号処理でも誤り数が削減しなかった符号語は、明らかに誤り訂正処理を行う必要がないにもかかわらず、誤り訂正処理を行っていた。内符号語を例に、より具体的に説明すると、一つ前の内符号復号化処理で誤り訂正可能数以上の誤りが含まれており、誤り訂正ができずに誤りが残留した内符号語の内、前段の外符号復号化処理で誤り数が削減しなかった内符号語は、誤り訂正可能数以上の誤りが含まれていることが明らかにもかかわらず、従来技術は誤り訂正処理を行っていた。
【００３１】
本発明の第一の特徴は、連接符号の繰り返し復号化処理において、誤り訂正をまだ実行しておらず、前段の復号処理でも誤り数が削減しなかった符号語と、誤り訂正が既に実行された符号語の両方に対し、誤り訂正処理をスキップすることである。
【００３２】
本発明の第二の特徴は、連接符号の繰り返し復号化処理において、前段の復号器から入力された更新フラグを基に、誤り訂正処理をスキップできるか否かの判定を行うことである。前段の復号器で更新されなかった符号語は、誤り訂正をまだ実行しておらず前段の復号処理でも誤り数が削減しなかった符号語と、誤り訂正が既に実行された符号語のどちらか一方に該当するため、誤り訂正処理はスキップされる。
【００３３】
このように、本発明の連接符号復号回路は、誤り訂正をまだ実行しておらず、前段の復号処理でも誤り数が削減しなかった符号語もスキップ処理を行うため、従来技術に比べ大幅に演算量を削減できる。この演算量削減効果は、受信データの誤り率が高ければ高いほど顕著になる。
【００３４】
例えば、全ての内符号語及び外符号語に誤り訂正範囲以上の誤りが印加されたデータに対し、Ｎ回繰り返し復号処理を行う場合を考える。この場合、従来技術の復号回路は、誤りが残留している間は誤り訂正処理を試みるため、Ｎ回全ての復号処理において誤り訂正処理を試み、誤り訂正処理のスキップは行わない。一方、本発明の復号回路は、第１段目の内符号語及び外符号語の誤り訂正を試みるが、２段目以降は、前段で更新された符号語が存在しないため、誤り訂正処理をスキップする。従って、この場合、本発明の復号回路は、従来の復号回路に比べて、演算量が１／Ｎになる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しながら説明する。まず、第１の実施の形態について説明する。第１の実施の形態は積符号復号回路に関するものである。図１は本発明に係る積符号復号回路の一例の全体構成図である。なお、図１において従来例の構成（図８参照）と同様の構成部分には同一番号を付し、その説明を省略する。
【００３６】
図１を参照すると、積符号復号回路１は符号入出力回路２０１と、ラインバッファ２０２と、誤り訂正回路１０と、コントローラ２０と、訂正ステータス格納回路３０と、記録媒体４０と、記憶回路５０とを含んで構成される。なお、バッファメモリ３００は符号入出力回路２０１との間でデータの送受信を行う外部装置である。
【００３７】
コントローラ２０は誤り訂正回路１０を制御する。訂正ステータス格納回路３０には後述する更新フラグが格納される。記録媒体４０には後述するプログラムが格納される。記憶回路５０には記録媒体４０から読み込んだプログラムが格納される。
【００３８】
誤り訂正回路１０はバッファメモリ３００、符号入出力回路２０１、ラインバッファ２０２を介して入力された入力データの誤りを訂正した後、ラインバッファ２０２、符号入出力回路２０１、バッファメモリ３００を介してその訂正済みデータを出力する。コントローラ２０は訂正ステータス格納回路３０に格納された更新フラグを参照して、誤り訂正回路１０に誤り訂正を行わせるかあるいはスキップさせるかを判断する。なお、コントローラ２０によるこの判断は、記録媒体４０に格納されたプログラムに従って行われる。
【００３９】
次に、積符号復号回路１の動作について、内符号復号処理と外符号復号処理とを２回繰り返す例で説明する。図２は本発明に係る積符号復号回路の部分構成図である。図２を参照すると、積符号復号回路１は、第１段内符号復号器１１と、第１外符号復号器１２と、第２段内符号復号器１３と、第２段外符号復号器１４とを含んで構成される。なお、これら復号器１１〜１４は図１の誤り訂正回路１０内に設けられている。
【００４０】
図３は本発明に係る積符号復号回路１の動作を示すフローチャートである。なお、繰り返し回数が２の場合を一例として説明しているが、３以上の場合も同様に説明できる。
【００４１】
第１段内符号復号器１１は、受信データＲを内符号語ＰＩ1~M に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ１を後段の第１段外符号復号器１２に出力する（Ｓ１）。
【００４２】
第１段外符号復号器１２は、第１段内符号復号器１１から受け取った誤り訂正データＤＩ１を外符号語ＰＯ1~N0に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ１を後段の第２段内符号復号器１３に出力する。また、第１段外符号復号器１２は、内符号語ＰＩ1~M 毎に外符号復号処理により更新されたか否かを判定し、更新フラグＵＤＩを後段の第２段内符号復号器１３へ出力する（Ｓ２）。
【００４３】
更新フラグＵＤＩはＭビット幅を持ち、各ビットは対応する内符号語の更新あるいは非更新を示している。この更新フラグＵＤＩを後段の第２段内符号復号器１３へ出力する。
【００４４】
第２段内符号復号器１３は、誤り訂正データＤＯ１を内符号語ＰＩ1~M に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ２を後段に出力する。但し、更新フラグＵＤＩを基に、第１段外符号復号器１２で更新されなかった内符号語の誤り訂正処理をスキップする。また、第２段内符号復号器１３は、外符号語ＰＯ1~N0毎に内符号復号処理により更新されたか否かを判定し、更新フラグＵＤＯを第２段外符号復号器１４へ出力する（Ｓ３）。更新フラグＵＤＯはＮＯビット幅を持ち、各ビットは対応する外符号語の更新／非更新を示している。
【００４５】
第２段外符号復号器１４は、誤り訂正データＤＩ２を外符号語ＰＯ1~N0に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ２を出力する。但し、更新フラグＵＤＯを基に、第２段内符号復号器１３で更新されなかった外符号語の誤り訂正処理をスキップする（Ｓ４）。
【００４６】
次に、以上説明した誤り訂正処理の具体例について述べておく。図４は誤り訂正処理の具体例を示す模式図である。一例として、内符号語の行をＰＩ１〜ＰＩ５の５行とし、外符号語の列をＰＯ１〜ＰＯ３の３列とする。このうち、３×３シンボルが情報データである。情報データを除いた部分が検査データに相当する。
【００４７】
一例として、１シンボルまでが誤り訂正可能な符号と仮定し、５行×５列の積符号語の次の位置に誤りが挿入された場合について説明する。いま、シンボルの位置を（列、行）で表す。図４に示すように、誤りシンボルが、（１、３）、（２、１）、（２、４）、（３、２）、（３、３）、（３、４）、（３、５）、（５、２）、（５、５）、（１、４）、（１、５）に挿入されたものとする。これらの誤りシンボルを同図に示すように順にＡ〜Ｋで表す。
【００４８】
ステップＳ１：第１段内符号復号器１１にてＰＩ１行が訂正される（図４のＢシンボルが訂正される）が、ＰＩ２〜ＰＩ５行は訂正可能範囲を超える誤り数（夫々２シンボル）があるため訂正されない。即ち、ＰＩ２行にはＤ、Ｈ、ＰＩ３行にはＡ、Ｅの２シンボル、ＰＩ４行にはＪ、Ｃ、Ｆ、ＰＩ５行にはＫ、Ｇ、Ｉの３シンボルの誤りが存在する。
【００４９】
ステップＳ２：ステップＳ１でシンボルＢが既に訂正済みなので、ＰＯ２列の未訂正シンボルはＣシンボルのみである。従って、第１段外符号復号器１２にてＰＯ２列が訂正される（図４のＣが訂正されるシンボルである）。一方、ＰＯ１列及びＰＯ３列は訂正可能範囲を超える誤り数があるため訂正されない。即ち、ＰＯ１列にはＡ、Ｊ、Ｋの３シンボル、ＰＯ３列にはＤ、Ｅ、Ｆ、Ｇの４シンボルが未訂正のまま残る。
【００５０】
従って、第１段外符号復号器１２から第２段内符号復号器１３へ送出される更新フラグＵＤＩの内容は、ＰＩ１行については既にステップＳ１で訂正済であるため「非更新」、ＰＩ２行、ＰＩ３行、ＰＩ５行については誤り数が削減していないので「非更新」、ＰＩ４行についてはＣシンボルが訂正されているので「更新」となる。
【００５１】
ステップＳ３：第２段内符号復号器１３は、第１段外符号復号器１２から送られてきた更新フラグＵＤＩを参照する。すると、ＰＩ１行、ＰＩ２行、ＰＩ３行、ＰＩ５行が「非更新」となっているので、第２段内符号復号器１３はこれらの行についての誤り訂正処理をスキップする。一方、従来技術ではＰＩ１行しかスキップしない。即ち、このステップでのスキップ数は従来技術では１、本発明では４である。そして、「更新」となっているＰＩ４行の訂正を試みるが、Ｊ、Ｆの２つの未訂正シンボルが存在するため訂正は行われない。
【００５２】
従って、第２段内符号復号器１３から第２段外符号復号器１４へ送出される更新フラグＵＤＯの内容は、ＰＯ１列及びＰＯ３列については誤り数が削減していないので「非更新」、ＰＯ２列についてはＢがステップ１で、Ｃがステップ２で訂正済みであるため「非更新」となる。
【００５３】
ステップＳ４：第２段外符号復号器１４は、第２段内符号復号器１３から送られてきた更新フラグＵＤＯを参照する。すると、ＰＯ１列、ＰＯ２列、ＰＯ３列の全てが「非更新」となっているので、第２段外符号復号器１４はこれらの列についての誤り訂正処理をスキップする。一方、従来技術ではＰＯ２列しかスキップしない。即ち、このステップでのスキップ数は従来技術では１、本発明では３である。これら訂正処理の結果が誤り訂正データＤＯ２として出力される。
【００５４】
即ち、全スキップ数は従来技術では２であるのに対し、本発明では７となり、大幅に演算量が削減される。なお、本実施例では、繰り返し回数が２の場合について説明したが、３以上の場合も同様に説明できる。
【００５５】
次に、本発明の第２の実施の形態について説明する。第１の実施の形態では積符号の復号回路について説明したが、これがその上位概念である連接符号にも適用可能であることは明らかである。即ち、連接符号も積符号と同様に２つの異なる符号の復号化処理を交互に繰り返す構成を有するため、図１及び図２の積符号復号回路をそのまま連接符号に適用することが可能である。
【００５６】
次に、本発明の第３の実施の形態について説明する。本発明は連接符号あるいは積符号で構成されたデジタルデータの復号回路に広く適用することが可能である。例えば、端末間を銅線あるいは光ファイバで接続した有線通信システムにおける受信データの復号回路に用いることができる。また、携帯端末間を無線で接続した無線通信システムにおける受信データの復号回路にも用いることができる。さらに、ハードディスクあるいは他のディスク、一例としてＣＤ(compact disc ）、ＤＶＤ(digital versatile disc)等の記録媒体に記録されたデータの復号回路にも用いることができる。
【００５７】
次に、本発明の第４の実施の形態について説明する。第４の実施の形態は本復号方法をコンピュータに実行させるためのプログラムに関するものである。図１に示す記録媒体４０には、少なくとも図３に示す復号方法（誤り訂正処理）、即ちステップＳ１〜Ｓ４をコンピュータに実行させるためのプログラムが格納されている。図１を参照すると、コントローラ２０は記録媒体４０よりそのプログラムを読み込み、読み込んだプログラムを記憶回路５０に格納する。そして、コントローラ２０は記憶回路５０に格納されたプログラムに従って誤り訂正回路１０及び訂正ステータス格納回路３０を制御する。その制御内容については既に述べたのでここでの説明は省略する。
【００５８】
なお、上述の第１〜第４の実施の形態ではまず内符号の訂正を行い、次に外符号の訂正を行う場合について説明したが、これに限定されるものではなく、まず外符号の訂正を行い、次に内符号の訂正を行うことも可能である。
【００５９】
【発明の効果】
以上説明したように本発明による復号方法は、内符号を訂正する第１ステップと、外符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記内符号の訂正処理をスキップする第３ステップとを含むため、従来技術に比べ大幅に演算量を削減することが可能となる。これにより、演算処理時間の短縮及び消費電力の削減が可能となる。
【００６０】
又、本発明によるプログラム及び復号回路も上記復号方法と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る積符号復号回路の一例の全体構成図である。
【図２】本発明に係る積符号復号回路の部分構成図である。
【図３】本発明に係る積符号復号回路１の動作を示すフローチャートである。
【図４】誤り訂正処理の具体例を示す模式図である。
【図５】従来の繰り返し復号回路の一例の構成図である。
【図６】積符号の一例の構成図である。
【図７】従来の積符号復号処理の一例を示すフローチャートである。
【図８】特許文献１記載の積符号復号回路２００の構成図である。
【図９】積符号復号回路２００の構成図である。
【図１０】積符号復号回路２００の動作を示すフローチャートである。
【符号の説明】
１ 積符号復号回路
１０ 誤り訂正回路
１１ 第１段内復号器
１２ 第１段外復号器
１３ 第２段内復号器
１４ 第２段外復号器
２０ コントローラ
３０ 訂正ステータス格納回路
４０ 記録媒体
５０ 記憶回路
２０１ 符号入出力回路
２０２ ラインバッファ
【発明の属する技術分野】
本発明は、復号方法及びプログラム並びにこれを用いた復号回路に関し、特に連接符号の復号方法及びプログラム並びにこれを用いた復号回路に関する。
【０００２】
【従来の技術】
連接符号とは、外符号と内符号と呼ばれる２つの異なる符号を連接した符号のことをいう。連接符号は、内符号及び外符号の復号化処理を交互に複数回繰り返すことにより誤り訂正能力が向上することが知られている。図５は従来の繰り返し復号回路の一例の構成図である。
【０００３】
図５において、受信データＲは第１段内復号器１０１で復号化され、誤りが訂正される。誤り訂正データＤＩ１は第１段デインタリーバ１０２でデインタリーブされる。デインタリーブデータＤdeint1は第１段外復号器１０３で復号化され、第１段内復号器１０１で訂正できなかった誤りが訂正される。誤り訂正データＤＯ１は第１段インタリーバ１０４でインタリーブされる。インタリーブデータＤint1は第２段内復号器１０５で復号化され、誤りが訂正される。誤り訂正データＤＩ２は第２段デインタリーバ１０６でデインタリーブされる。デインタリーブデータＤdeint2は第２段外復号器１０７で復号化され、第２段内復号器１０５で訂正できなかった誤りが訂正される。そして、誤り訂正データＤＯ２として出力される。
【０００４】
このように内復号器で内復号を行い、その内復号を行った符号を外復号器で外復号化するという処理を繰り返して行うのが繰り返し復号回路である。上記復号回路は内復号処理と外復号処理を２回繰り返す例であるが、３回以上繰り返すように設定することも可能である。
【０００５】
次に、連接符号の一種である積符号について説明する。図６は積符号の一例の構成図である。図６を参照すると、情報データに対して積符号の検査データが付加されている。同図の場合、符号化データはＭ×Ｎ（Ｍ及びＮは正の整数）シンボルから構成される。このうち、ＭＯ×ＮＯシンボルが、情報データである。情報データを除いた部分が、検査データに相当する。
【０００６】
積符号は２つの異なる符号を縦横にインタ−リ−ブした符号である。縦横の異なる方向の誤り訂正符号から構成される。これに対し、前述した連接符号は任意のインタ−リ−ブ方法を取ることができる。
【０００７】
図６の例では、情報データの縦方向に符号化する外符号ＰＯ1~N0と、横方向に対して符号化する内符号ＰＩ1~M とから構成される。積符号の１列が外符号ＰＯの１符号語に対応し、積符号の１行が内符号ＰＩの１符号語に対応する。
【０００８】
それぞれの誤り訂正符号として、リード・ソロモン（ＲＳ）符号やＢＣＨ(Bose-Chaudhuri-Hocquenghem ）符号等のブロック符号が用いられる。２つの方向のブロック符号が付加されて積符号化されたデータを積符号復号器は、各方向の符号の誤り訂正を繰返すことにより復号処理（誤り訂正処理）を行なっている。
【０００９】
以降に、連接符号の一種である積符号の復号回路を例に、従来の連接符号復号方法を説明する。
【００１０】
図７は従来の繰り返し積符号復号処理の一例を示すフローチャートである。図７を参照すると、まずループ回数（ループカウント）が０にリセットされ（Ｓ１０１）、次に内符号ＰＩ系列の符号語に対して、誤り訂正が順次実行され（Ｓ１０２）、次に外符号ＰＯ系列の符号語に対して、誤り訂正が順次実行される（Ｓ１０３）。次にループカウントをインクレメント（＋１）し（Ｓ１０４）、次にループカウントの値が予め設定したループ回数になったか否かを判断する（Ｓ１０５）。そして、まだループ回数に達しない場合（ＮＯ）はステップＳ１０２〜Ｓ１０４を繰り返す。一方、ステップＳ１０５にてループ回数に達した場合（ＹＥＳ）、復号処理は終了する。
【００１１】
このように、内符号ＰＩ系列の符号語の誤り訂正と外符号ＰＯ系列の符号語の誤り訂正が複数回繰り返して行われる。このように誤り訂正を複数回繰り返すのは、１符号語の誤り訂正処理で訂正が可能なシンボル数には上限があるためである。なお、訂正可能なシンボル数を超えない範囲内で誤り訂正が実行される。このように誤り訂正処理を各系列に対して繰返すことにより、情報データ内の誤りシンボルが徐々に訂正されていくことになる。誤り訂正処理の繰返し回数が多いほど、訂正可能な誤り符号の数が多くなることが知られている。
【００１２】
一方、この種の積符号復号回路の一例が特許文献１に記載されている。図８は特許文献１記載の積符号復号回路２００の構成図である。同図を参照すると、積符号復号回路２００は、符号入出力回路２０１と、ラインバッファ２０２と、誤り訂正回路２０３と、コントローラ２０４と、訂正ステータス格納回路２０５とから構成される。
【００１３】
また、誤り訂正回路２０３はシンドローム演算回路２１１と、位置・数値多項式演算回路２１２と、誤り位置検出・訂正回路２１３と、位置多項式次数・検出誤り個数比較回路２１４とから構成される。なお、バッファメモリ３００は符号入出力回路２０１との間でデータの送受信を行う外部装置である。
【００１４】
積符号復号回路２００は、ＰＩ系列（内符号）、ＰＯ系列（外符号) の各々に対して、符号語ごとに誤り訂正を実行する。訂正ステータス格納回路２０５は、誤り訂正の結果を格納する。コントローラ２０４は、訂正ステータス格納回路２０５に格納した訂正フラグを参照することにより、誤りが残留する符号語のみを誤り訂正の対象とし、誤りのない符号語および誤り訂正が既に実行された符号語を誤り訂正の対象から外す。これにより、訂正処理対象の符号語数を削減し、訂正処理演算量を削減している。
【００１５】
次に、この積符号復号回路２００の誤り訂正処理の繰り返し回数が２回の場合を例に挙げ、図９及び図１０を参照してこの回路の動作の概要を説明する。図９は積符号復号回路２００の構成図、図１０は積符号復号回路２００の動作を示すフローチャートである。図９を参照すると、積符号復号回路２００は、第１段内符号復号器２２１と、第１段外符号復号器２２２と、第２段内符号復号器２２３と、第２段外符号復号器２２４とを含んで構成されている。
【００１６】
なお、図９の第１段内符号復号器２２１、第１段外符号復号器２２２、第２段内符号復号器２２３及び第２段外符号復号器２２４は図８の誤り訂正回路２０３内に設けられており、これらを図８のコントローラ２０４が制御する。又、後述する誤り残留フラグは図８の訂正ステータス格納回路２０５に格納される。
【００１７】
第１段内符号復号器２２１は、受信データＲを内符号語ＰＩ1 〜ＰＩM に分解し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ１を後段に出力する。また、第１段内符号復号器２２１は、内符号語ＰＩ1-M 毎に訂正可能範囲以上の誤りシンボルがあったため誤り訂正に失敗したか否かを判定し、誤り訂正に失敗したか否かを示す誤り残留フラグＲＥＦＩを第２段内符号復号器２２３へ出力する（Ｓ１１１）。
【００１８】
第１段外符号復号器２２２は、誤り訂正データＤＩ１を外符号語ＰＯ1-N0に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ１を後段に出力する。また、第１段外符号復号器２２２は、外符号語ＰＯ1-N0毎に訂正可能範囲以上の誤りシンボルがあったため誤り訂正に失敗したか否かを判定し、誤り訂正に失敗したか否かを示す誤り残留フラグＲＥＦＯを第２段外符号復号器２２４へ出力する（Ｓ１１２）。
【００１９】
第２段内符号復号器２２３は、誤り訂正データＤＯ１を内符号語ＰＩ1 〜ＰＩM に分解し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ２を後段に出力する。但し、残留フラグＲＥＦＩを基に、誤りが残留していない内符号語の誤り訂正処理をスキップする（Ｓ１１３
）。
【００２０】
第２段外符号復号器２２４は、誤り訂正データＤＩ２を外符号語ＰＯ1-N0に分解し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ２を出力する。但し、残留フラグＲＥＦＯを基に、誤りが残留していない外符号語の誤り訂正処理をスキップする（Ｓ１１４）。
【００２１】
本従来技術は、誤り残留フラグＲＥＦＩ及びＲＥＦＯを参照することにより、誤りが残留する符号語のみを誤り訂正の対象とし、誤りのない符号語及び誤り訂正が既に実行された符号語を誤り訂正の対象から外している。これにより、訂正処理対象の符号語数を削減し、訂正処理演算量を削減している。
【００２２】
【特許文献１】
特開２０００−１０１４４７号公報（段落００２６〜００３０、図１）
【００２３】
【発明が解決しようとする課題】
内符号語に着目した場合、誤り訂正処理をスキップできる内符号語は、下記の２種類がある。
（１）一つ以上前の内符号復号化処理で既に訂正済みの内符号語。
（２）一つ前の内符号復号化処理で誤り訂正可能数以上の誤りが含まれており、誤り訂正ができずに誤りが残留した内符号語の内、前段の外符号復号化処理で誤り数が削減しなかった内符号語。この内符号語は、誤り訂正可能数以上の誤りが含まれていることが明らかなので復号処理を行っても無意味である。
【００２４】
同様に、外符号語に着目した場合、誤り訂正処理をスキップできる外符号語は、下記の２種類がある。
（３）一つ以上前の外符号復号化処理で既に訂正済みの外符号語。
（４）一つ前の外符号復号化処理で誤り訂正可能数以上の誤りが含まれており、誤り訂正ができずに誤りが残留した外符号語の内、前段の内符号復号化処理で誤り数が削減しなかった外符号語。
【００２５】
しかし、従来技術では、上記（１）、（３）の場合しか誤り訂正処理をスキップしないため、演算量削減効果が少ないという欠点があった。
【００２６】
そこで本発明の目的は、上記（１）〜（４）の全ての誤り訂正処理をスキップすることができ、もって従来技術に比べ大幅に演算量を削減することが可能な符号復号方法及びプログラム並びにこれを用いた復号回路を提供することにある。
【００２７】
【課題を解決するための手段】
本発明による復号方法は、連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号方法であって、その方法は第１符号を訂正する第１ステップと、第２符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第３ステップとを含むことを特徴とする。
【００２８】
本発明によるプログラムは、連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号方法をコンピュータに実行させるためのプログラムであって、そのプログラムは第１符号を訂正する第１ステップと、第２符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第３ステップとを含むことを特徴とする。
【００２９】
本発明による復号回路は、連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号回路であって、その回路は第１符号を訂正する第１段内復号手段と、第２符号を訂正する第１段外復号手段と、前記第１段外復号手段における訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第２段内復号手段とを含むことを特徴とする。
【００３０】
従来技術の連接符号復号回路は、繰り返し復号処理において誤り訂正が既に実行された符号語のみ誤り訂正処理をスキップしていた。しかし、誤り訂正をまだ実行しておらず、前段の復号処理でも誤り数が削減しなかった符号語は、明らかに誤り訂正処理を行う必要がないにもかかわらず、誤り訂正処理を行っていた。内符号語を例に、より具体的に説明すると、一つ前の内符号復号化処理で誤り訂正可能数以上の誤りが含まれており、誤り訂正ができずに誤りが残留した内符号語の内、前段の外符号復号化処理で誤り数が削減しなかった内符号語は、誤り訂正可能数以上の誤りが含まれていることが明らかにもかかわらず、従来技術は誤り訂正処理を行っていた。
【００３１】
本発明の第一の特徴は、連接符号の繰り返し復号化処理において、誤り訂正をまだ実行しておらず、前段の復号処理でも誤り数が削減しなかった符号語と、誤り訂正が既に実行された符号語の両方に対し、誤り訂正処理をスキップすることである。
【００３２】
本発明の第二の特徴は、連接符号の繰り返し復号化処理において、前段の復号器から入力された更新フラグを基に、誤り訂正処理をスキップできるか否かの判定を行うことである。前段の復号器で更新されなかった符号語は、誤り訂正をまだ実行しておらず前段の復号処理でも誤り数が削減しなかった符号語と、誤り訂正が既に実行された符号語のどちらか一方に該当するため、誤り訂正処理はスキップされる。
【００３３】
このように、本発明の連接符号復号回路は、誤り訂正をまだ実行しておらず、前段の復号処理でも誤り数が削減しなかった符号語もスキップ処理を行うため、従来技術に比べ大幅に演算量を削減できる。この演算量削減効果は、受信データの誤り率が高ければ高いほど顕著になる。
【００３４】
例えば、全ての内符号語及び外符号語に誤り訂正範囲以上の誤りが印加されたデータに対し、Ｎ回繰り返し復号処理を行う場合を考える。この場合、従来技術の復号回路は、誤りが残留している間は誤り訂正処理を試みるため、Ｎ回全ての復号処理において誤り訂正処理を試み、誤り訂正処理のスキップは行わない。一方、本発明の復号回路は、第１段目の内符号語及び外符号語の誤り訂正を試みるが、２段目以降は、前段で更新された符号語が存在しないため、誤り訂正処理をスキップする。従って、この場合、本発明の復号回路は、従来の復号回路に比べて、演算量が１／Ｎになる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しながら説明する。まず、第１の実施の形態について説明する。第１の実施の形態は積符号復号回路に関するものである。図１は本発明に係る積符号復号回路の一例の全体構成図である。なお、図１において従来例の構成（図８参照）と同様の構成部分には同一番号を付し、その説明を省略する。
【００３６】
図１を参照すると、積符号復号回路１は符号入出力回路２０１と、ラインバッファ２０２と、誤り訂正回路１０と、コントローラ２０と、訂正ステータス格納回路３０と、記録媒体４０と、記憶回路５０とを含んで構成される。なお、バッファメモリ３００は符号入出力回路２０１との間でデータの送受信を行う外部装置である。
【００３７】
コントローラ２０は誤り訂正回路１０を制御する。訂正ステータス格納回路３０には後述する更新フラグが格納される。記録媒体４０には後述するプログラムが格納される。記憶回路５０には記録媒体４０から読み込んだプログラムが格納される。
【００３８】
誤り訂正回路１０はバッファメモリ３００、符号入出力回路２０１、ラインバッファ２０２を介して入力された入力データの誤りを訂正した後、ラインバッファ２０２、符号入出力回路２０１、バッファメモリ３００を介してその訂正済みデータを出力する。コントローラ２０は訂正ステータス格納回路３０に格納された更新フラグを参照して、誤り訂正回路１０に誤り訂正を行わせるかあるいはスキップさせるかを判断する。なお、コントローラ２０によるこの判断は、記録媒体４０に格納されたプログラムに従って行われる。
【００３９】
次に、積符号復号回路１の動作について、内符号復号処理と外符号復号処理とを２回繰り返す例で説明する。図２は本発明に係る積符号復号回路の部分構成図である。図２を参照すると、積符号復号回路１は、第１段内符号復号器１１と、第１外符号復号器１２と、第２段内符号復号器１３と、第２段外符号復号器１４とを含んで構成される。なお、これら復号器１１〜１４は図１の誤り訂正回路１０内に設けられている。
【００４０】
図３は本発明に係る積符号復号回路１の動作を示すフローチャートである。なお、繰り返し回数が２の場合を一例として説明しているが、３以上の場合も同様に説明できる。
【００４１】
第１段内符号復号器１１は、受信データＲを内符号語ＰＩ1~M に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ１を後段の第１段外符号復号器１２に出力する（Ｓ１）。
【００４２】
第１段外符号復号器１２は、第１段内符号復号器１１から受け取った誤り訂正データＤＩ１を外符号語ＰＯ1~N0に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ１を後段の第２段内符号復号器１３に出力する。また、第１段外符号復号器１２は、内符号語ＰＩ1~M 毎に外符号復号処理により更新されたか否かを判定し、更新フラグＵＤＩを後段の第２段内符号復号器１３へ出力する（Ｓ２）。
【００４３】
更新フラグＵＤＩはＭビット幅を持ち、各ビットは対応する内符号語の更新あるいは非更新を示している。この更新フラグＵＤＩを後段の第２段内符号復号器１３へ出力する。
【００４４】
第２段内符号復号器１３は、誤り訂正データＤＯ１を内符号語ＰＩ1~M に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＩ２を後段に出力する。但し、更新フラグＵＤＩを基に、第１段外符号復号器１２で更新されなかった内符号語の誤り訂正処理をスキップする。また、第２段内符号復号器１３は、外符号語ＰＯ1~N0毎に内符号復号処理により更新されたか否かを判定し、更新フラグＵＤＯを第２段外符号復号器１４へ出力する（Ｓ３）。更新フラグＵＤＯはＮＯビット幅を持ち、各ビットは対応する外符号語の更新／非更新を示している。
【００４５】
第２段外符号復号器１４は、誤り訂正データＤＩ２を外符号語ＰＯ1~N0に分割し、符号語当たりの誤り数が訂正可能範囲内であれば誤り訂正処理を行い、誤り訂正データＤＯ２を出力する。但し、更新フラグＵＤＯを基に、第２段内符号復号器１３で更新されなかった外符号語の誤り訂正処理をスキップする（Ｓ４）。
【００４６】
次に、以上説明した誤り訂正処理の具体例について述べておく。図４は誤り訂正処理の具体例を示す模式図である。一例として、内符号語の行をＰＩ１〜ＰＩ５の５行とし、外符号語の列をＰＯ１〜ＰＯ３の３列とする。このうち、３×３シンボルが情報データである。情報データを除いた部分が検査データに相当する。
【００４７】
一例として、１シンボルまでが誤り訂正可能な符号と仮定し、５行×５列の積符号語の次の位置に誤りが挿入された場合について説明する。いま、シンボルの位置を（列、行）で表す。図４に示すように、誤りシンボルが、（１、３）、（２、１）、（２、４）、（３、２）、（３、３）、（３、４）、（３、５）、（５、２）、（５、５）、（１、４）、（１、５）に挿入されたものとする。これらの誤りシンボルを同図に示すように順にＡ〜Ｋで表す。
【００４８】
ステップＳ１：第１段内符号復号器１１にてＰＩ１行が訂正される（図４のＢシンボルが訂正される）が、ＰＩ２〜ＰＩ５行は訂正可能範囲を超える誤り数（夫々２シンボル）があるため訂正されない。即ち、ＰＩ２行にはＤ、Ｈ、ＰＩ３行にはＡ、Ｅの２シンボル、ＰＩ４行にはＪ、Ｃ、Ｆ、ＰＩ５行にはＫ、Ｇ、Ｉの３シンボルの誤りが存在する。
【００４９】
ステップＳ２：ステップＳ１でシンボルＢが既に訂正済みなので、ＰＯ２列の未訂正シンボルはＣシンボルのみである。従って、第１段外符号復号器１２にてＰＯ２列が訂正される（図４のＣが訂正されるシンボルである）。一方、ＰＯ１列及びＰＯ３列は訂正可能範囲を超える誤り数があるため訂正されない。即ち、ＰＯ１列にはＡ、Ｊ、Ｋの３シンボル、ＰＯ３列にはＤ、Ｅ、Ｆ、Ｇの４シンボルが未訂正のまま残る。
【００５０】
従って、第１段外符号復号器１２から第２段内符号復号器１３へ送出される更新フラグＵＤＩの内容は、ＰＩ１行については既にステップＳ１で訂正済であるため「非更新」、ＰＩ２行、ＰＩ３行、ＰＩ５行については誤り数が削減していないので「非更新」、ＰＩ４行についてはＣシンボルが訂正されているので「更新」となる。
【００５１】
ステップＳ３：第２段内符号復号器１３は、第１段外符号復号器１２から送られてきた更新フラグＵＤＩを参照する。すると、ＰＩ１行、ＰＩ２行、ＰＩ３行、ＰＩ５行が「非更新」となっているので、第２段内符号復号器１３はこれらの行についての誤り訂正処理をスキップする。一方、従来技術ではＰＩ１行しかスキップしない。即ち、このステップでのスキップ数は従来技術では１、本発明では４である。そして、「更新」となっているＰＩ４行の訂正を試みるが、Ｊ、Ｆの２つの未訂正シンボルが存在するため訂正は行われない。
【００５２】
従って、第２段内符号復号器１３から第２段外符号復号器１４へ送出される更新フラグＵＤＯの内容は、ＰＯ１列及びＰＯ３列については誤り数が削減していないので「非更新」、ＰＯ２列についてはＢがステップ１で、Ｃがステップ２で訂正済みであるため「非更新」となる。
【００５３】
ステップＳ４：第２段外符号復号器１４は、第２段内符号復号器１３から送られてきた更新フラグＵＤＯを参照する。すると、ＰＯ１列、ＰＯ２列、ＰＯ３列の全てが「非更新」となっているので、第２段外符号復号器１４はこれらの列についての誤り訂正処理をスキップする。一方、従来技術ではＰＯ２列しかスキップしない。即ち、このステップでのスキップ数は従来技術では１、本発明では３である。これら訂正処理の結果が誤り訂正データＤＯ２として出力される。
【００５４】
即ち、全スキップ数は従来技術では２であるのに対し、本発明では７となり、大幅に演算量が削減される。なお、本実施例では、繰り返し回数が２の場合について説明したが、３以上の場合も同様に説明できる。
【００５５】
次に、本発明の第２の実施の形態について説明する。第１の実施の形態では積符号の復号回路について説明したが、これがその上位概念である連接符号にも適用可能であることは明らかである。即ち、連接符号も積符号と同様に２つの異なる符号の復号化処理を交互に繰り返す構成を有するため、図１及び図２の積符号復号回路をそのまま連接符号に適用することが可能である。
【００５６】
次に、本発明の第３の実施の形態について説明する。本発明は連接符号あるいは積符号で構成されたデジタルデータの復号回路に広く適用することが可能である。例えば、端末間を銅線あるいは光ファイバで接続した有線通信システムにおける受信データの復号回路に用いることができる。また、携帯端末間を無線で接続した無線通信システムにおける受信データの復号回路にも用いることができる。さらに、ハードディスクあるいは他のディスク、一例としてＣＤ(compact disc ）、ＤＶＤ(digital versatile disc)等の記録媒体に記録されたデータの復号回路にも用いることができる。
【００５７】
次に、本発明の第４の実施の形態について説明する。第４の実施の形態は本復号方法をコンピュータに実行させるためのプログラムに関するものである。図１に示す記録媒体４０には、少なくとも図３に示す復号方法（誤り訂正処理）、即ちステップＳ１〜Ｓ４をコンピュータに実行させるためのプログラムが格納されている。図１を参照すると、コントローラ２０は記録媒体４０よりそのプログラムを読み込み、読み込んだプログラムを記憶回路５０に格納する。そして、コントローラ２０は記憶回路５０に格納されたプログラムに従って誤り訂正回路１０及び訂正ステータス格納回路３０を制御する。その制御内容については既に述べたのでここでの説明は省略する。
【００５８】
なお、上述の第１〜第４の実施の形態ではまず内符号の訂正を行い、次に外符号の訂正を行う場合について説明したが、これに限定されるものではなく、まず外符号の訂正を行い、次に内符号の訂正を行うことも可能である。
【００５９】
【発明の効果】
以上説明したように本発明による復号方法は、内符号を訂正する第１ステップと、外符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記内符号の訂正処理をスキップする第３ステップとを含むため、従来技術に比べ大幅に演算量を削減することが可能となる。これにより、演算処理時間の短縮及び消費電力の削減が可能となる。
【００６０】
又、本発明によるプログラム及び復号回路も上記復号方法と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る積符号復号回路の一例の全体構成図である。
【図２】本発明に係る積符号復号回路の部分構成図である。
【図３】本発明に係る積符号復号回路１の動作を示すフローチャートである。
【図４】誤り訂正処理の具体例を示す模式図である。
【図５】従来の繰り返し復号回路の一例の構成図である。
【図６】積符号の一例の構成図である。
【図７】従来の積符号復号処理の一例を示すフローチャートである。
【図８】特許文献１記載の積符号復号回路２００の構成図である。
【図９】積符号復号回路２００の構成図である。
【図１０】積符号復号回路２００の動作を示すフローチャートである。
【符号の説明】
１ 積符号復号回路
１０ 誤り訂正回路
１１ 第１段内復号器
１２ 第１段外復号器
１３ 第２段内復号器
１４ 第２段外復号器
２０ コントローラ
３０ 訂正ステータス格納回路
４０ 記録媒体
５０ 記憶回路
２０１ 符号入出力回路
２０２ ラインバッファ
Claims (27)
- 連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号方法であって、
第１符号を訂正する第１ステップと、第２符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第３ステップとを含むことを特徴とする復号方法。 - 前記第１符号は内符号であり、前記第２符号は外符号であることを特徴とする請求項１記載の復号方法。
- 前記第２ステップは、前記外符号の訂正により前記内符号が更新されたか否かを示す更新フラグが作成され、かつその更新フラグが出力される処理を含むことを特徴とする請求項２記載の復号方法。
- 前記第３ステップは、前記第２ステップにて出力された更新フラグを参照して前記内符号の訂正処理が可能か否かを判断することを特徴とする請求項３記載の復号方法。
- さらに、前記第３ステップにおける訂正にて誤り数が削減しなかった前記外符号の訂正処理をスキップする第４ステップを含むことを特徴とする請求項２記載の復号方法。
- 前記第３ステップは、前記内符号の訂正により前記外符号が更新されたか否かを示す更新フラグが作成され、かつその更新フラグが出力される処理を含むことを特徴とする請求項４記載の復号方法。
- 前記第４ステップは、前記第３ステップにて出力された更新フラグを参照して前記外符号の訂正処理が可能か否かを判断することを特徴とする請求項６記載の復号方法。
- 前記第３ステップ及び前記第４ステップは任意の回数繰り返して行われることを特徴とする請求項７記載の復号方法。
- 連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号方法をコンピュータに実行させるためのプログラムであって、
第１符号を訂正する第１ステップと、第２符号を訂正する第２ステップと、前記第２ステップにおける訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第３ステップとを含むことを特徴とするプログラム。 - 前記第１符号は内符号であり、前記第２符号は外符号であることを特徴とする請求項９記載のプログラム。
- 前記第２ステップは、前記外符号の訂正により前記内符号が更新されたか否かを示す更新フラグが作成され、かつその更新フラグが出力される処理を含むことを特徴とする請求項１０記載のプログラム。
- 前記第３ステップは、前記第２ステップにて出力された更新フラグを参照して前記内符号の訂正処理が可能か否かを判断することを特徴とする請求項１１記載のプログラム。
- さらに、前記第３ステップにおける訂正にて誤り数が削減しなかった前記外符号の訂正処理をスキップする第４ステップを含むことを特徴とする請求項１０記載のプログラム。
- 前記第３ステップは、前記内符号の訂正により前記外符号が更新されたか否かを示す更新フラグが作成され、かつその更新フラグが出力される処理を含むことを特徴とする請求項１２記載のプログラム。
- 前記第４ステップは、前記第３ステップにて出力された更新フラグを参照して前記外符号の訂正処理が可能か否かを判断することを特徴とする請求項１４記載のプログラム。
- 前記第３ステップ及び前記第４ステップは任意の回数繰り返して行われることを特徴とする請求項１５記載のプログラム。
- 連接符号の第１符号及び第２符号の復号化処理を交互に繰り返す復号回路であって、
第１符号を訂正する第１段内復号手段と、第２符号を訂正する第１段外復号手段と、前記第１段外復号手段における訂正にて誤り数が削減しなかった前記第１符号の訂正処理をスキップする第２段内復号手段とを含むことを特徴とする復号回路。 - 前記第１符号は内符号であり、前記第２符号は外符号であることを特徴とする請求項１７記載の復号回路。
- 前記第１段外復号手段は、前記外符号の訂正により前記内符号が更新されたか否かを示す更新フラグを作成し、かつその更新フラグを出力することを特徴とする請求項１８記載の復号回路。
- 前記第２段内復号手段は、前記第１段外復号手段にて出力された更新フラグを参照して前記内符号の訂正処理が可能か否かを判断することを特徴とする請求項１９記載の復号回路。
- さらに、前記第２段内復号手段における訂正にて誤り数が削減しなかった前記外符号の訂正処理をスキップする第２段外復号手段を含むことを特徴とする請求項１８記載の復号回路。
- 前記第２段内復号手段は、前記内符号の訂正により前記外符号が更新されたか否かを示す更新フラグを作成し、かつその更新フラグを出力することを特徴とする請求項２０記載の復号回路。
- 前記第２段外復号手段は、前記第２段内復号手段にて出力された更新フラグを参照して前記外符号の訂正処理が可能か否かを判断することを特徴とする請求項２２記載の復号回路。
- 前記第２段内復号手段及び前記第２段外復号手段は任意の段数設けられることを特徴とする請求項２３記載の復号回路。
- 端末間を銅線あるいは光ファイバで接続した有線通信システムにおける受信データの復号に用いられることを特徴とする請求項１７から２４いずれかに記載の復号回路。
- 携帯端末間を無線で接続した無線通信システムにおける受信データの復号に用いられることを特徴とする請求項１７から２４いずれかに記載の復号回路。
- 記録媒体に記録されたデータの復号に用いられることを特徴とする請求項１７から２４いずれかに記載の復号回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361586A JP4039227B2 (ja) | 2002-12-13 | 2002-12-13 | 復号方法及びプログラム並びにこれを用いた復号回路 |
| DE60323201T DE60323201D1 (de) | 2002-12-13 | 2003-12-08 | Iteratives Dekodierverfahren und iterative Dekodiervorrichtung |
| EP03028183A EP1439639B1 (en) | 2002-12-13 | 2003-12-08 | Iterative decoding method, and iterative decoding apparatus |
| AU2003268821A AU2003268821B2 (en) | 2002-12-13 | 2003-12-10 | Iterative Decoding Method, and Iterative Decoding Apparatus |
| US10/732,215 US6924754B2 (en) | 2002-12-13 | 2003-12-11 | Iterative decoding method and iterative decoding apparatus |
| CN200310120580.XA CN1288851C (zh) | 2002-12-13 | 2003-12-15 | 迭代解码方法及迭代解码设备 |
| HK04109421A HK1066646A1 (en) | 2002-12-13 | 2004-11-30 | Iterative decoding method, and iterative decoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361586A JP4039227B2 (ja) | 2002-12-13 | 2002-12-13 | 復号方法及びプログラム並びにこれを用いた復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004194128A JP2004194128A (ja) | 2004-07-08 |
| JP4039227B2 true JP4039227B2 (ja) | 2008-01-30 |
Family
ID=32588133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002361586A Expired - Fee Related JP4039227B2 (ja) | 2002-12-13 | 2002-12-13 | 復号方法及びプログラム並びにこれを用いた復号回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6924754B2 (ja) |
| EP (1) | EP1439639B1 (ja) |
| JP (1) | JP4039227B2 (ja) |
| CN (1) | CN1288851C (ja) |
| AU (1) | AU2003268821B2 (ja) |
| DE (1) | DE60323201D1 (ja) |
| HK (1) | HK1066646A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060168499A1 (en) * | 2005-01-27 | 2006-07-27 | Edwards Jathan D | Data archive verify software |
| US8209582B1 (en) * | 2006-11-07 | 2012-06-26 | Marvell International Ltd. | Systems and methods for optimizing a product code structure |
| US8255763B1 (en) | 2006-11-08 | 2012-08-28 | Marvell International Ltd. | Error correction system using an iterative product code |
| US8739009B1 (en) | 2007-12-27 | 2014-05-27 | Marvell International Ltd. | Methods and apparatus for defect detection and correction via iterative decoding algorithms |
| JP5502363B2 (ja) * | 2009-04-28 | 2014-05-28 | 三菱電機株式会社 | 光伝送装置および光伝送方法 |
| KR101201582B1 (ko) * | 2010-09-06 | 2012-11-14 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| US9619229B2 (en) | 2012-12-27 | 2017-04-11 | Intel Corporation | Collapsing of multiple nested loops, methods and instructions |
| US10177791B1 (en) * | 2016-11-08 | 2019-01-08 | Seagate Technology Llc | Syndrome update and maintenance |
| US11115058B2 (en) * | 2017-09-27 | 2021-09-07 | Mitsubishi Electric Corporation | Coding device, transmitter, decoding device, and receiver |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116230A (ja) | 1983-11-28 | 1985-06-22 | Matsushita Electric Ind Co Ltd | 積符号の復号方法 |
| JP2606647B2 (ja) | 1993-02-18 | 1997-05-07 | 日本電気株式会社 | 誤り訂正方法 |
| AU697039B2 (en) * | 1993-12-18 | 1998-09-24 | Sony Corporation | Data reproduction apparatus and data storage |
| JP2815343B2 (ja) | 1996-10-01 | 1998-10-27 | 株式会社次世代デジタルテレビジョン放送システム研究所 | 符号化伝送方式とその送受信装置 |
| JP3312363B2 (ja) | 1996-12-27 | 2002-08-05 | 株式会社エヌ・ティ・ティ・ドコモ | 符号化装置および復号化装置および符号化復号化システム並びに方法 |
| EP0939403A3 (en) * | 1998-02-25 | 1999-11-17 | Matsushita Electric Industrial Co., Ltd. | High-speed error correcting apparatus with efficient data transfer |
| US6272659B1 (en) * | 1998-05-18 | 2001-08-07 | Cirrus Logic, Inc. | Error correction code processor employing adjustable correction power for miscorrection minimization |
| JP2000101447A (ja) * | 1998-09-24 | 2000-04-07 | Sanyo Electric Co Ltd | 誤り訂正装置および誤り訂正方法 |
| US6751771B2 (en) * | 2000-02-11 | 2004-06-15 | Mediatek, Inc. | Method and apparatus for error processing in optical disk memories |
| JP2002009634A (ja) | 2000-06-23 | 2002-01-11 | Ricoh Co Ltd | 誤り訂正装置および誤り訂正方法 |
-
2002
- 2002-12-13 JP JP2002361586A patent/JP4039227B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-08 DE DE60323201T patent/DE60323201D1/de not_active Expired - Lifetime
- 2003-12-08 EP EP03028183A patent/EP1439639B1/en not_active Expired - Fee Related
- 2003-12-10 AU AU2003268821A patent/AU2003268821B2/en not_active Ceased
- 2003-12-11 US US10/732,215 patent/US6924754B2/en not_active Expired - Lifetime
- 2003-12-15 CN CN200310120580.XA patent/CN1288851C/zh not_active Expired - Fee Related
-
2004
- 2004-11-30 HK HK04109421A patent/HK1066646A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6924754B2 (en) | 2005-08-02 |
| AU2003268821B2 (en) | 2007-12-13 |
| DE60323201D1 (de) | 2008-10-09 |
| US20040123214A1 (en) | 2004-06-24 |
| CN1288851C (zh) | 2006-12-06 |
| EP1439639B1 (en) | 2008-08-27 |
| HK1066646A1 (en) | 2005-03-24 |
| EP1439639A1 (en) | 2004-07-21 |
| AU2003268821A1 (en) | 2004-07-01 |
| JP2004194128A (ja) | 2004-07-08 |
| CN1514549A (zh) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9106262B2 (en) | Memory efficient implementation of LDPC decoder | |
| US8321769B1 (en) | Multi-parity tensor-product code for data channel | |
| JP2520551B2 (ja) | インタ―リ―ブ式の誤り訂正符号を復号化するための復号器能力強化方法 | |
| US8959418B1 (en) | Forward error correction | |
| US20090235142A1 (en) | Systems Using Low Density Parity Check Codes For Correcting Errors | |
| KR20110031092A (ko) | 메모리 시스템 및 메모리 시스템의 제어 방법 | |
| EP1783916A2 (en) | Apparatus and method for stopping iterative decoding in a mobile communication system | |
| JP2006115145A (ja) | 復号装置及び復号方法 | |
| JP2008544686A (ja) | 低密度パリティ検査符号化の方法及び装置 | |
| US20140325320A1 (en) | Syndrome tables for decoding turbo-product codes | |
| US10090860B2 (en) | Memory system using integrated parallel interleaved concatenation | |
| US7096403B2 (en) | Iterative concatenated code decoding circuit and encoding/decoding system using the same | |
| JP3645809B2 (ja) | 光ディスク記憶装置の符号化／復号化システム | |
| JP4039227B2 (ja) | 復号方法及びプログラム並びにこれを用いた復号回路 | |
| JP4837645B2 (ja) | 誤り訂正符号復号回路 | |
| US9548761B2 (en) | Coding and decoding of error correcting codes | |
| JP2005522139A (ja) | 繰り返し硬判定順方向誤り訂正復号化用の装置 | |
| JP4321394B2 (ja) | 符号化装置、復号装置 | |
| JPH08293802A (ja) | インターリーブ式誤り訂正方法 | |
| JP2004282600A (ja) | 符号化装置および復号装置 | |
| JP2004193727A (ja) | 信号処理方法及び信号処理回路 | |
| JP3987839B2 (ja) | ターボ復号装置 | |
| KR100370780B1 (ko) | 해밍 부호를 연접한 터보 부호화/복호화 방법 그리고 그의 부호기/복호기 | |
| WO2009069087A1 (en) | Apparatus and method for decoding concatenated error correction codes | |
| JP4357539B2 (ja) | ターボ復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4039227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |