JP2008544686A - 低密度パリティ検査符号化の方法及び装置 - Google Patents
低密度パリティ検査符号化の方法及び装置 Download PDFInfo
- Publication number
- JP2008544686A JP2008544686A JP2008518039A JP2008518039A JP2008544686A JP 2008544686 A JP2008544686 A JP 2008544686A JP 2008518039 A JP2008518039 A JP 2008518039A JP 2008518039 A JP2008518039 A JP 2008518039A JP 2008544686 A JP2008544686 A JP 2008544686A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- parity check
- density parity
- sub
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/17—Burst error correction, e.g. error trapping, Fire codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
低密度パリティ検査符号化の方法及び装置を提供する。連続されたブロックワイズカラムで値のあるサブ行列をオーバーラップされないように配し、低密度パリティ検査行列を生成するステップと、低密度パリティ検査行列に基づいてパリティ情報を生成することによって、一つ以上の低密度パリティ検査コードワードブロックを生成するステップと、低密度パリティ検査コードワードブロックを累積してエラー訂正ブロックを生成するステップと、エラー訂正ブロックをインターリービングするステップと、を含む低密度パリティ検査符号化の方法である。これにより、通信システム及び高密度記録媒体システムでバーストエラーに対するエラー訂正能力を向上させうる。
Description
本発明は、低密度パリティ検査符号化の方法に係り、さらに詳細には、低密度パリティ検査符号化を利用してエラー訂正能力を向上させるための低密度パリティ検査符号化の方法に関する。
無線通信分野または光記録再生分野で使われるエラー訂正符号化及び復号化技術の一つとして、低密度パリティ検査(Low Density Parity Check:LDPC)符号化及び復号化方法がある。LDPC符号化は、パリティ検査行列を利用してパリティ情報を生成する過程を含む。このとき、パリティ検査行列の構成成分のほとんどは、0であり、極めて一部の構成成分のみが1である。このようなLDPC符号化は、和積アルゴリズムを使用して反復符号を行うことによって優秀なエラー訂正を有する。
LDPC符号化は、規則的なLDPC符号化と不規則的LDPC符号化とに分けられる。規則的LDPCは、符号化及び復号化に使われるパリティ検査行列が含む構成成分1の数が行及び列ごとに同じ数の場合であり、不規則的LDPCは、そうでない場合である。規則的LDPC符号化で、各行及び列に存在する“1”の数を行ウェート及び列ウェートという。
LDPC符号化は、以下数式1で表現される。
Hは、パリティ検査行列であり、0は、零行列、・は、XOR演算及びモジューラ2演算を意味する。Ceは、コードワードベクトルであって、符号化対象となるコードワードを表す列行列である。コードワードは、xビットのメッセージワードx1,x2,...,xxとpビットのパリティ情報p1,p2,...,ppとからなる。
パリティ情報p1,p2,...,ppは、各メッセージワードx1,x2,...,xxが数式1を満足するように生成される。すなわち、パリティ検査行列H及び行列Ceの構成成分のうち、符号化対象であるメッセージワードの二進値は決定されているので、前記数式1によってパリティ情報pi(i=1,2...p)を決定しうる。
LDPC符号化についてのさらに詳細な説明は、非特許文献1に記述されている。
一方、インターリービングは、バーストエラーに対処するための技術である。通信または記録媒体システムで、信号がチャンネルを通過する時には、伝送される信号の特定部分にのみ偏って発生するバーストエラーが発生しうる。このようなバーストエラーは、通信システムでは、伝達媒体の外部的な要因によって、記録媒体システムでは、記録媒体のスクラッチによって発生する。このようなバーストエラーは、伝送されるビット列の特定位置に発生するため、このような特定位置に存在する情報を他の位置に分散させ、受信端での復号化時に本来の位置に再位置させるならば、エラーが発生した位置のエラーサイズを縮小させうる。縮小したサイズのエラーは、エラーが発生しない領域の情報、例えば、パリティ情報を利用して復元可能である。
図1は、LDPC行列構造を示す図面である。図1には、各列のウェートは、3個と均一であり、各行のウェートは、6個と均一な規則的LDPC行列が示されている。
図2は、図1のLDPC行列のファクタグラフを示す図面である。
前記図1のファクタグラフは、12個の変数ノードと6個の検査ノードとで構成される。ビット1は、パリティ1、パリティ2、そしてパリティ4と連結されている。したがって、ビット1でエラーが発生したとき、まず、パリティ1、パリティ2、そしてパリティ4を通じてエラーを訂正しうる。LDPCを利用すれば、反復訂正を行うので、さらに複雑な連結構造を通じて続けてエラー訂正される。すなわち、ビット1に連結されたパリティ1、パリティ2、そしてパリティ4は、さらに他のビットに連結されており、このビットは、さらに他のパリティに連結されており、この過程が継続反復される。
バーストエラーの場合を参照すれば、例えば、ビット1とビット2とが連続してエラーが発生したとすれば、ビット1は、パリティ1、パリティ2、そしてパリティ4によってエラー訂正され、ビット2は、パリティ1、パリティ2、パリティ5によってエラー訂正される。それぞれのパリティは、さらに他のビットに連結されており、このビットは、さらに他のパリティに連結されており、この過程が継続反復される。したがって、LDPC行列を利用すれば、インターリービングをせずにも、ビットが遠く離れている他のビット値の影響でエラー訂正されるため、連続されたビットのエラー訂正を容易にしうる。それにより、一般的な通信システムで短いバーストエラーが発生した場合には、インターリーバを使用せず、LDPCコードのみを使用してバーストエラーを訂正することもある。
しかし、次世代光記録ディスクは、高密度記録を行うので、ホコリや指紋、スクラッチによる影響が大きくなって多くの誤りを発生させる。したがって、一つのLDPCコードワードとしては、長いバーストエラーを訂正し難いという問題点がある。
"Good error−correction codes based on very sparse matrices"(D.J.MacKay,IEEE Trans.on Information Theory,vol.45,no.2,pp.399−431,1999)
"Good error−correction codes based on very sparse matrices"(D.J.MacKay,IEEE Trans.on Information Theory,vol.45,no.2,pp.399−431,1999)
本発明が解決しようとする技術的課題は、前記問題点を解決するためのものであって、LDPC符号化において、エラー訂正能力を向上させるための方法に関する。
本発明は、前記目的を達成するために、本発明の一実施態様による低密度パリティ検査符号化方法において、連続されたブロックワイズカラムで、値のあるサブ行列をオーバーラップされないように配し、低密度パリティ検査行列を生成するステップと、低密度パリティ検査行列に基づいてパリティ情報を生成することによって、一つ以上の低密度パリティ検査コードワードブロックを生成するステップと、低密度パリティ検査コードワードブロックを累積してエラー訂正ブロックを生成するステップと、エラー訂正ブロックをインターリービングするステップと、を含む方法が提供される。
望ましくは、低密度パリティ検査行列を生成するステップは、サイクル4現象が防止されるように低密度パリティ検査行列のサブ行列を配して生成する。望ましくは、低密度パリティ検査行列のサブ行列は、単位行列及び単位行列を行方向または列方向にシフトした行列である。
望ましくは、インターリービングステップは、エラー訂正ブロックを低密度パリティ検査行列のサブ行列のサイズに基づいたインターリービングブロックに分割するステップと、インターリービングブロック単位でエラー訂正ブロックをインターリービングするステップと、を含む。
望ましくは、インターリービングブロックは、エラー訂正ブロックが低密度パリティ検査行列のサブ行列サイズの倍数単位に分割されて生成される。また、望ましくは、インターリービングブロックは、低密度パリティ検査行列で連続されるブロックワイズカラムで、値のあるサブ行列がオーバーラップされないように、配列されるカラムの数にサブ行列サイズを乗算した値で分割されて生成される。
望ましくは、インターリービングステップは、エラー訂正ブロックをバイト単位でインターリービングする。また、望ましくは、インターリービングステップは、エラー訂正ブロックをビット単位でインターリービングする。また、望ましくは、インターリービングステップは、インターリービングブロックを垂直方向に書き込み、水平方向に読み取ってなされる。
本発明の他の実施態様による低密度パリティ検査符号化装置において、連続されたブロックワイズカラムで、値のあるサブ行列をオーバーラップされないように配して低密度パリティ検査行列を生成し、低密度パリティ検査行列に基づいてパリティ情報を生成することによって、一つ以上の低密度パリティ検査コードワードブロックを生成する低密度パリティ検査エンコーダと、低密度パリティ検査コードワードブロックを累積してエラー訂正ブロックを生成し、エラー訂正ブロックをインターリービングするインターリーバと、を備える装置が提供される。
本発明による低密度パリティ検査符号化方法によれば、通信システム及び高密度記録媒体システムで、ブロックワイズカラムで値のあるサブ行列がオーバーラップされないように配して生成したLDPC行列を利用してインターリービングをすることによって、バーストエラーに対するエラー訂正能を向上させうる。
また、本発明による低密度パリティ検査符号化方法によれば、簡単な構造のインターリーバを使用するので、インターリービングに必要なメモリアドレスコントローラなどの構成を簡単にしうる。
以下、本発明の望ましい実施形態を添付された図面を参照して詳細に説明する。
図3は、通信及び記録媒体システムでの符号化及び復号化の概要図である。
通常的に、LDPCエンコーダ310は、伝送される本来のメッセージワード311を受信してLDPCエンコーディングすることによって数個のコードワードベクトル321を生成する。本発明の一実施形態によるLDPC行列は、単位行列及び単位行列をシフトさせた行列をサブ行列とする。
各コードワードベクトル321は、メッセージワード311と前述した数式1を満足するように生成されたパリティ情報とを含む。通常的なビット単位でインターリービングするインターリーバ320は、数個のコードワードベクトル321を受信してエラー訂正ブロックを形成し、これを適切なサイズに分割して適切な位置に分散させることによって、インターリービングされたビット列331を生成する。本発明の一実施形態によるインターリーバ320は、エラー訂正ブロックをLDPC行列のサブ行列の倍数単位、またはLDPC行列の値のあるサブ行列がオーバーラップされない連続されたブロックワイズカラムの数とサブ行列のサイズとの積単位でインターリービングする。
通信システムで、このようなインターリービングされたビット列331は、空気などの伝送媒体を通じて伝送され、記録媒体システムでこのようなインターリービングされたビット列331は、記録媒体に記録された形態で再生器に伝えられる。
受信端でまたは再生器で、デインターリーバ330は、インターリービングされたビット列331を受信してこれをデインターリービングすることによって、本来のコードワードベクトル341を生成する。LDPCデコーダ340は、コードワードベクトル341を受信して、LDPC復号化アルゴリズムを利用して本来のメッセージワード351を生成する。
図4は、本発明の一実施形態によるLDPC行列を示す図面である。
本発明の一実施形態によるLDPC行列は、規則的LDPC行列であって、サブ行列単位で構成される。LDPC行列のサブ行列は、LDPC行列に対する演算を行うハードウェアの性能に基づいて、そのサイズが決まる。サブ行列は、単位行列及び単位行列を列単位でまたは行単位でシフトすることによって、列単位または行単位で順序が変更された単位行列である。
図4に示したように、本発明の一実施形態によるLDPC行列410は、連続されるブロックワイズカラムで構成される。連続されるブロックワイズカラムは、例えば、ブロックワイズカラム405,406で値のある、すなわち、零行列でないサブ行列がオーバーラップされないように配されている。本明細書で、オーバーラップは、連続されるブロックワイズカラムで、値のあるサブ行列が同じ行に隣接して配されることを意味する。
また、本発明の一実施形態によるLDPC行列410は、LDPC行列410全体でサイクル4現象が防止されるように配列される。サイクル4現象とは、パリティチェック行列に含まれた構成要素1が特定位置の関係にある時に現れるデコーディング過程のBER(Bit Error Rate)性能の低下現象である。このとき、特定位置とは、構成要素1がパリティチェック行列内で長方形の四つの頂点に対応する位置を称す。例えば、(2,2)、(2,8)、(4,8)、(4,2)の位置に1が存在する場合である。したがって、LDPC行列410も値のあるサブ行列の位置を連結した時に、長方形のループを形成しないように配する。したがって、以前に生成された全ての値のあるサブ行列とサイクル4を形成しないように、値のあるサブ行列を配してLDPC行列410を生成する。
LDPC行列410は、サブ行列401,402,403,404で構成される。図面符号401は、3×3の単位行列を表し、図面符号402は、3×3の零行列を表す。図面符号403は、3×3の単位行列401の値を右側に1ほどシフトさせた行列を表す。図面符号404は、3×3の単位行列401の値を左側に1ほどシフトさせた行列を表す。
図4の右側にあるLDPC行列420は、左側にあるサブ行列を単位行列に対するシフト値で表現して左側のLDPC行列410を簡略に表示した。0は、単位行列401を表し、infは、零行列402を表し、1は、単位行列に対して1ほど右側にシフトさせた行列403を表し、−1は、単位行列に対して1ほど左側にシフトさせた行列404を表す。
図5は、本発明の他の実施形態によるLDPC行列を示す図面である。
LDPC行列500は、128×128のサブ行列で構成され、ブロックワイズカラム510は、8個のサブ行列で構成され、値のあるサブ行列は、3個である。図4のLDPC行列420のように、infは、128×128の零行列を表し、数字0は、128×128サイズの単位行列を表し、0以外の数字は、128×128サイズの単位行列を該当数字ほどシフトさせた行列を表す。本発明の一実施形態によるLDPC行列500は、隣接したブロックワイズカラムで、値を有するサブ行列の位置がオーバーラップされず、かつLDPC行列500全体でサイクル4現象が発生しないようにサブ行列を配して生成される。以下で説明するように、ブロックワイズカラムの値のあるサブ行列がオーバーラップされないように配される列のサイズは限定される。
連続するブロックワイズカラムで、値のあるサブ行列がオーバーラップされないように配すれば、まず、第一のブロックワイズカラム510に3個の値のあるサブ行列501,502,503を2ないし4行に配しうる。第二のブロックワイズカラム520で3個の値のあるサブ行列を第一のブロックワイズカラム510とオーバーラップされないように配するためには、1行、5行ないし8行中で配されねばならない。図5を参照すれば、第二のブロックワイズカラム520で、5行、6行及び8行に値のあるサブ行列が配されている。しかし、第三のブロックワイズカラム530でも値のあるサブ行列をオーバーラップされないように配するためには、1行と7行とに配し、残りの一つの値のあるサブ行列は、第一のブロックワイズカラム510と第二のブロックワイズカラム520との値のあるサブ行列とオーバーラップされるしかない。
したがって、サブ行列が重畳されないように配するブロックワイズカラムの数Lは、2となることを確認できる。このブロックワイズカラムの数Lは、後述するように、本発明の望ましい実施形態によるインターリービング単位と関連する。
このように連続するブロックワイズカラムで値のあるサブブロックがオーバーラップされないように配して生成されたLDPC行列は、連続されたエラーが発生した場合に、各エラーを他のパリティーチェックノードに分散させて計算する効果がある。したがって、各パリティーチェックノードで発生したエラーを容易に認識し、かつ訂正して、全体的なエラー訂正能の向上をもたらす。
生成されたブロック単位のLDPCコード行列とデータコードとを数式1に代入すれば、パリティコードを求められ、これにより、データコード及びパリティコードからなるLDPCコードワードが形成される。
図6は、本発明の一実施形態によるLDPCコードワードのブロックを示す図面である。
通常、長いバーストエラーを訂正するためには、大きいサイズのインターリーバが利用される。したがって、インターリービングするためには、数個のLDPCコードワードブロックを累積して利用する。図6では、全体ビットが17408ビットであるLDPCコードワードブロック600が示されている。LDPCコードワードブロック600は、128個の16384ビットで構成されたデータコードブロック610及び128個の1024ビットで構成されたパリティコードブロック620で構成される。データdとパリティコードpとで下添字の一番目の数字は、ビットを表し、二番目の数字は、コードワードを表す。
1行の1列にあるコードワードブロック630のように、データコードブロック610は、256ビットのデータのブロックに分けられている。これは、本発明の望ましい実施形態でインターリービングされる単位ブロックとなる。
図7は、本発明の一実施形態によるLDPCコードワードのインターリービングを示す図面である。
図7のインターリーバ700には、図6のLDPCコードワードを256ビット単位に分割されたブロックがbと簡略に表示されている。b0.0 710は、図6で説明したLPDCコードワードブロック630を簡略に表示したものである。LDPCコードワードを256ビット単位で分割したが、ここで、256ビットは、サブ行列のサイズ(128ビット)に、図5のLDPC行列400でサブ行列がオーバーラップされないように配されるブロックワイズカラムの数(L=2)を乗算した値(128×2)である。
このように、LDPC行列におけるサブ行列のサイズに、値のあるサブ行列がオーバーラップされないように隣接したブロックワイズカラムの数を乗算したサイズをインターリービング単位として利用すれば、LDPC行列でブロックワイズカラムの値のあるサブ行列をオーバーラップされないように配することによって得られるエラー訂正能が向上する効果は、インターリービングする時にも維持される。図7には、コードワードブロックを垂直方向にインターリーバに書き込み、インターリーバから出力する時には、水平方向に読み取る基本的なインターリービング方法が示されている。本発明によれば、図7にも示されたように、基本的なインターリービング方法を利用して長いバーストエラーを訂正しうる。
しかし、本発明で利用されるインターリービング方法は制限されず、多様な形態のインターリービング方法が利用される。例えば、インターリービングブロックをLDPCサブ行列の倍数単位にしうる。または、誤り訂正ブロックをビット単位のインターリービングを行うか、またはバイト単位のインターリービングを行ってインターリービングしうる。
図8は、本発明の一実施形態によるエラー訂正改善効果を示すグラフである。
図8は、コード率(r=m/n=データ長/コードワード長)が8/9(=8192/9216ビット)であり、列ウェートが3である規則的LDPCコードワードで256ビットのバーストエラーが発生した場合のBLER(Block Error Rate)の性能を表したものである。グラフの縦軸は、BLERを表し、横軸は、デジタル信号の品質を表す数値であるEb/No(bit Energy−to−Noise density)を表す。図8で、利用した従来のLDPCコードは、連続されるブロックワイズカラムで、値のあるサブブロックがオーバーラップされるように配されたLDPC行列を利用したという点を除いては、本発明の望ましい実施形態によるLDPCコードと同じである。したがって、図8のグラフでBLERグラフ線が下方に降りるほど誤り訂正能が優秀であると解釈される。
図8を参照すれば、256ビットのバーストエラーが発生した場合、従来のLDPCコードを適用(○で表示)することに比べて、本発明によるLDPCコード(LDPC−CCEで表示する)を適用(△で表示)したとき、誤り訂正能が改善したということが確認できる。
図9は、本発明の一実施形態によるLDPC符号化を示すフローチャートである。
連続されたブロックワイズカラムで、値のあるサブ行列をオーバーラップされないように配してLDPC行列を生成する(S910)。生成されたLDPC行列に基づいてパリティ情報を生成することによって、一つ以上のLDPCコードワードブロックを生成する(S920)。LDPCコードワードブロックを累積してエラー訂正ブロックを生成し(S930)、生成されたエラー訂正ブロックをインターリービングする(S940)。
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
310 LDPCエンコーダ
320 インターリーバ
330 デインターリーバ
340 LDPCデコーダ
320 インターリーバ
330 デインターリーバ
340 LDPCデコーダ
Claims (18)
- 低密度パリティ検査符号化方法において、
連続されたブロックワイズカラムで、値のあるサブ行列をオーバーラップされないように配してサブ行列を含む低密度パリティ検査行列を生成するステップと、
前記低密度パリティ検査行列に基づいて、パリティ情報を生成することによって一つ以上の低密度パリティ検査コードワードブロックを生成するステップと、
前記低密度パリティ検査コードワードブロックを累積してエラー訂正ブロックを生成するステップと、
前記エラー訂正ブロックをインターリービングするステップと、を含むことを特徴とする方法。 - 前記低密度パリティ検査行列は、
サイクル4現象が防止されるように、前記低密度パリティ検査行列の値のあるサブ行列が配されることを特徴とする請求項1に記載の方法。 - 前記低密度パリティ検査行列のサブ行列は、単位行列、零行列、及び単位行列を行方向または列方向にシフトしたシフト行列であることを特徴とする請求項1に記載の方法。
- 前記インターリービングステップは、
前記エラー訂正ブロックを前記低密度パリティ検査行列のサブ行列のサイズに基づいたインターリービングブロックに分割するステップと、
前記インターリービングブロック単位で前記エラー訂正ブロックをインターリービングするステップと、を含むことを特徴とする請求項1に記載の方法。 - 前記インターリービングブロックは、
前記エラー訂正ブロックが低密度パリティ検査行列のサブ行列サイズの倍数単位で分割されて生成されることを特徴とする請求項4に記載の方法。 - 前記インターリービングブロックは、
前記低密度パリティ検査行列で連続されるブロックワイズカラムで値のあるサブ行列がオーバーラップされないように、配列されうるカラムの数に前記サブ行列サイズを乗算した値で分割されて生成されることを特徴とする請求項4に記載の方法。 - 前記インターリービングステップは、
前記エラー訂正ブロックをバイト単位でインターリービングすることを特徴とする請求項1に記載の方法。 - 前記インターリービングステップは、
前記エラー訂正ブロックをビット単位でインターリービングすることを特徴とする請求項1に記載の方法。 - 前記インターリービングステップは、
前記インターリービングブロックを垂直方向に書き込み、水平方向に読み取ってなされることを特徴とする請求項4に記載の方法。 - 低密度パリティ検査符号化装置において、
連続されたブロックワイズカラムで、値のあるサブ行列をオーバーラップされないように配してサブ行列を有する低密度パリティ検査行列を生成し、前記低密度パリティ検査行列に基づいてパリティ情報を生成することによって、一つ以上の低密度パリティ検査コードワードブロックを生成する低密度パリティ検査エンコーダと、
前記低密度パリティ検査コードワードブロックを累積してエラー訂正ブロックを生成し、前記エラー訂正ブロックをインターリービングするインターリーバと、を備えることを特徴とする装置。 - 前記低密度パリティ検査行列は、
サイクル4現象が防止されるように、前記低密度パリティ検査行列の値のあるサブ行列が配されることを特徴とする請求項10に記載の装置。 - 前記低密度パリティ検査行列のサブ行列は、単位行列、零行列及び単位行列を行方向または列方向にシフトしたシフト行列であることを特徴とする請求項10に記載の装置。
- 前記インターリーバは、
前記エラー訂正ブロックを前記低密度パリティ検査行列のサブ行列のサイズに基づいたインターリービングブロックに分割し、前記インターリービングブロック単位で、前記エラー訂正ブロックをインターリービングすることを特徴とする請求項10に記載の装置。 - 前記インターリービングブロックは、
前記エラー訂正ブロックが低密度パリティ検査行列のサブ行列サイズの倍数単位で分割されて生成されることを特徴とする請求項13に記載の装置。 - 前記インターリービングブロックは、
前記低密度パリティ検査行列で連続されるブロックワイズカラムで値のあるサブ行列がオーバーラップされないように、配列されるカラムの数に前記サブ行列サイズを乗算した値で分割されて生成されることを特徴とする請求項13に記載の装置。 - 前記インターリーバは、
前記エラー訂正ブロックをバイト単位でインターリービングすることを特徴とする請求項10に記載の装置。 - 前記インターリーバは、
前記エラー訂正ブロックをビット単位でインターリービングすることを特徴とする請求項10に記載の装置。 - 前記インターリーバは、
前記インターリービングブロックを垂直方向に書き込み、水平方向に読み取ってインターリービングすることを特徴とする請求項13に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055418A KR20060135451A (ko) | 2005-06-25 | 2005-06-25 | 저밀도 패리티 검사 행렬 부호화 방법 및 장치 |
PCT/KR2006/002430 WO2007001135A1 (en) | 2005-06-25 | 2006-06-23 | Method and apparatus for low-density parity check encoding |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008544686A true JP2008544686A (ja) | 2008-12-04 |
Family
ID=37595351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008518039A Pending JP2008544686A (ja) | 2005-06-25 | 2006-06-23 | 低密度パリティ検査符号化の方法及び装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20070011565A1 (ja) |
EP (1) | EP1897222A4 (ja) |
JP (1) | JP2008544686A (ja) |
KR (1) | KR20060135451A (ja) |
CN (1) | CN101199123A (ja) |
TW (1) | TW200701658A (ja) |
WO (1) | WO2007001135A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013502094A (ja) * | 2009-08-07 | 2013-01-17 | トムソン ライセンシング | 低密度パリティ検査符号および配位図マッピングを使ったデータ受信 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080059869A1 (en) * | 2006-09-01 | 2008-03-06 | The Regents Of The University Of California | Low cost, high performance error detection and correction |
US8650450B2 (en) * | 2007-08-01 | 2014-02-11 | Sirius Xm Radio Inc. | Method and apparatus for interleaving low density parity check (LDPC) codes over mobile satellite channels |
KR20100061409A (ko) * | 2007-09-28 | 2010-06-07 | 에이저 시스템즈 인크 | 복잡성이 감소된 데이터 프로세싱을 위한 시스템들 및 방법들 |
TWI410055B (zh) * | 2007-11-26 | 2013-09-21 | Sony Corp | Data processing device, data processing method and program product for performing data processing method on computer |
EA021906B1 (ru) * | 2007-11-26 | 2015-09-30 | Сони Корпорейшн | Устройство и способ передачи данных |
US8099644B2 (en) * | 2008-06-13 | 2012-01-17 | Mediatek Inc. | Encoders and methods for encoding digital data with low-density parity check matrix |
CN101621299B (zh) * | 2008-07-04 | 2013-01-30 | 华为技术有限公司 | 一种突发纠错的方法、设备和装置 |
EP2178215A1 (en) * | 2008-10-16 | 2010-04-21 | Thomson Licensing | Method for error correction and error detection of modified array codes |
US8347167B2 (en) | 2008-12-19 | 2013-01-01 | Lsi Corporation | Circuits for implementing parity computation in a parallel architecture LDPC decoder |
CN103368717B (zh) * | 2009-03-09 | 2016-11-23 | 华为技术有限公司 | 多址接入通信系统的方法和装置 |
WO2010102435A1 (en) * | 2009-03-09 | 2010-09-16 | Huawei Technologies Co., Ltd. | Method and apparatus of a multiple-access communication system |
US8566666B2 (en) * | 2011-07-11 | 2013-10-22 | Lsi Corporation | Min-sum based non-binary LDPC decoder |
US9103510B2 (en) | 2013-05-23 | 2015-08-11 | Feit Electric Company, Inc. | Hard-pressed glass light emitting diode flood lamp |
KR102019893B1 (ko) | 2013-07-22 | 2019-09-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 지원하는 통신 시스템에서 신호 수신 장치 및 방법 |
WO2015020766A2 (en) * | 2013-08-06 | 2015-02-12 | Jim Burns | Face illumination means |
CN111245442B (zh) | 2014-03-19 | 2023-06-30 | 三星电子株式会社 | 发送设备及其交织方法 |
KR101776272B1 (ko) | 2014-03-19 | 2017-09-07 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
KR102466325B1 (ko) * | 2015-12-14 | 2022-11-15 | 삼성전자주식회사 | 저밀도 패리티 검사 코드 생성 방법 및 저밀도 패리티 검사 코드를 생성하는 코드 생성 회로 |
WO2018011455A1 (en) * | 2016-07-13 | 2018-01-18 | Nokia Technologies Oy | Retransmission scheme for low-density parity check coding |
US10318389B2 (en) * | 2016-07-15 | 2019-06-11 | Quantum Corporation | Joint de-duplication-erasure coded distributed storage |
US20190319638A1 (en) * | 2018-04-12 | 2019-10-17 | National Chiao Tung University | Method for generating encoded data that is encoded based on low-density parity-check codes, and method for decoding the encoded data |
KR102523059B1 (ko) * | 2018-04-18 | 2023-04-19 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 그것을 포함하는 메모리 시스템 |
US20210126659A1 (en) * | 2019-10-24 | 2021-04-29 | Cloud Network Technology Singapore Pte. Ltd. | Apparatus and method for processing multi-user transmissions to discard signals or data carrying interference |
CN114095125A (zh) * | 2021-11-09 | 2022-02-25 | 湖南省时空基准科技有限公司 | 一种窄带数据广播的信道编码方法及设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6567465B2 (en) * | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US7120856B2 (en) * | 2002-09-25 | 2006-10-10 | Leanics Corporation | LDPC code and encoder/decoder regarding same |
US6957375B2 (en) * | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR100975061B1 (ko) * | 2003-11-28 | 2010-08-11 | 삼성전자주식회사 | 저밀도 패리티 검사를 이용한 패리티 정보 생성 방법 |
KR20050052184A (ko) * | 2003-11-29 | 2005-06-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호화를 위한 인터리빙 방법 |
-
2005
- 2005-06-25 KR KR1020050055418A patent/KR20060135451A/ko not_active Application Discontinuation
-
2006
- 2006-03-10 US US11/371,932 patent/US20070011565A1/en not_active Abandoned
- 2006-06-22 TW TW095122426A patent/TW200701658A/zh unknown
- 2006-06-23 CN CNA2006800211557A patent/CN101199123A/zh active Pending
- 2006-06-23 WO PCT/KR2006/002430 patent/WO2007001135A1/en active Application Filing
- 2006-06-23 JP JP2008518039A patent/JP2008544686A/ja active Pending
- 2006-06-23 EP EP06769011A patent/EP1897222A4/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013502094A (ja) * | 2009-08-07 | 2013-01-17 | トムソン ライセンシング | 低密度パリティ検査符号および配位図マッピングを使ったデータ受信 |
Also Published As
Publication number | Publication date |
---|---|
EP1897222A1 (en) | 2008-03-12 |
US20070011565A1 (en) | 2007-01-11 |
KR20060135451A (ko) | 2006-12-29 |
EP1897222A4 (en) | 2009-01-21 |
CN101199123A (zh) | 2008-06-11 |
TW200701658A (en) | 2007-01-01 |
WO2007001135A1 (en) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008544686A (ja) | 低密度パリティ検査符号化の方法及び装置 | |
US8055977B2 (en) | Decoding device, encoding/decoding device and recording/reproducing device | |
US7882418B2 (en) | LDPC encoder and decoder and LDPC encoding and decoding methods | |
US7877662B2 (en) | Reverse concatenation for product codes | |
JP4432902B2 (ja) | 復号装置および方法、プログラム、記録再生装置および方法、並びに、再生装置および方法 | |
JP5309889B2 (ja) | データ処理装置および方法、並びにプログラム | |
JP2007087529A (ja) | 信号復号装置、信号復号方法、および記憶システム | |
JP2007087530A (ja) | 信号復号方法、信号復号装置および信号記憶システム | |
JP2005093038A (ja) | 記録再生装置および記録再生回路 | |
EP1798861A1 (en) | LDPC encoding through decoding algorithm | |
US9048873B2 (en) | Systems and methods for multi-stage encoding of concatenated low density parity check codes | |
US7934142B2 (en) | Encoding method to QC code | |
US8276038B2 (en) | Data storage systems | |
KR101120780B1 (ko) | 기록 쓰기 경로를 위한 리버스 연결 인코딩 시스템과 매체 상에 기록하기 위한 데이터를 인코딩하는 방법과 컴퓨터 판독가능한 기록 매체 | |
US6933865B1 (en) | Method and apparatus for coded symbol stuffing in recording systems | |
US7395482B2 (en) | Data storage systems | |
JP5009418B2 (ja) | 検査行列の生成方法及び検査行列、並びに復号装置及び復号方法 | |
WO2005053165A1 (en) | Interleaving method for low density parity check encoding | |
JP4294407B2 (ja) | 信号処理方法及び信号処理回路 | |
EP2178213A1 (en) | Methods and apparatuses for error correction coding | |
JP4666235B2 (ja) | 符号化装置及び方法、並びにプログラム | |
KR20040067103A (ko) | 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법 |