JP2013502094A - 低密度パリティ検査符号および配位図マッピングを使ったデータ受信 - Google Patents

低密度パリティ検査符号および配位図マッピングを使ったデータ受信 Download PDF

Info

Publication number
JP2013502094A
JP2013502094A JP2012523596A JP2012523596A JP2013502094A JP 2013502094 A JP2013502094 A JP 2013502094A JP 2012523596 A JP2012523596 A JP 2012523596A JP 2012523596 A JP2012523596 A JP 2012523596A JP 2013502094 A JP2013502094 A JP 2013502094A
Authority
JP
Japan
Prior art keywords
substream
bits
symbol
ldpc
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012523596A
Other languages
English (en)
Inventor
チョウ，ウェイ
ゾウ，リー
ザオ，ユピン
ザン，シャオシン
リュー，ペン
ワン，チャールズ，チュアンミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2013502094A publication Critical patent/JP2013502094A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/655—UWB OFDM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3488—Multiresolution systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

現代の符号化および変調技法は信号の送受信を大幅に改善した。信号を受信し、該信号を第一および第二のサブストリームにマッピング解除し、低密度パリティ検査デコード・プロセスを使って第一および第二のサブストリームをデコードし、第一および第二のデコードされたサブストリームを単一のデータ・ストリームに組み合わせる段階を含む方法が記載される。信号を受信して該信号中の変調シンボルを第一および第二のサブストリームにマッピング解除するシンボル・マッピング解除器（７１０）と、前記第一のサブストリームを第一のデコード・レートで低密度パリティ検査符号化プロセスを使ってデコードする第一のデコーダ（７３０）と、前記第二のサブストリームを第二の符号化率でデコードする第二のデコーダ（７３２）と、第一のサブストリームおよび第二のサブストリームを組み合わせて単一のデータ・ストリームにする組み合わせ器（７４０）とを含む装置（７００）が記載される。

Description

本願は概括的にはマルチキャリア伝送信号におけるデータの送受信に、より詳細には、パリティ検査符号（ｐａｒｉｔｙ ｃｈｅｃｋ ｃｏｄｉｎｇ）および配位図マッピング（ｃｏｎｓｔｅｌｌａｔｉｏｎ ｍａｐｐｉｎｇ）を使った、直交周波数分割多重化（ＯＦＤＭ： Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）デジタル・テレビジョン信号のような放送信号の復号に関する。
この節は、読者に技術の諸側面を紹介するために意図されている。それらの側面は、下記に記載および／または特許請求される本発明のさまざまな側面に関係することがありうる。この議論は、読者に、本開示のさまざまな側面のよりよい理解を容易にする背景情報を与える助けになると思われる。よって、これらの陳述はこの観点で読まれるべきであって、従来技術の自認として読まれるべきではないことを理解しておくべきである。
デジタル・テレビジョン信号システムは、信号生成、信号送信、信号受信および顧客ディスプレイにおいてデジタル信号処理を用いる、テレビジョン放送の新世代を表している。世界的に、デジタル・テレビジョン信号伝送のためのいくつかの規格が採用されており、主として米国における先進テレビジョン・システム委員会（ＡＴＳＣ： Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍｓ Ｃｏｍｍｉｔｔｅｅ）規格ならびに主として欧州および世界の他の部分におけるデジタル・ビデオ放送‐地上波（ＤＶＢ−Ｔ： Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔ−Ｔｅｒｒｅｓｔｒｉａｌ）規格が含まれる。ＤＶＢ−ハンドヘルド（ＤＶＢ−Ｈ）として知られるＤＶＢ−Ｔの変形は、ＤＶＢ−Ｔ規格に基づく、小さなハンドヘルドおよびモバイル装置用の規格である。ＤＶＢ−ＴおよびＤＶＢ−Ｈはいずれも、変調レイヤー・フォーマット技術としてＯＦＤＭを使っている。
ＯＦＤＭはチャネルを通じて効率的にデータを伝送するための堅牢な技法である。この技法は、データを伝送するために、チャネル帯域幅内の複数のサブキャリア周波数（サブキャリア）を使う。これらのサブキャリアは、従来の周波数分割多重（ＦＤＭ： ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）に比べて最適な帯域幅効率のために構成されている。ＦＤＭは、サブキャリア周波数スペクトルを分離および孤立化し、それによりキャリア間干渉（ＩＣＩ： ｉｎｔｅｒ−ｃａｒｒｉｅｒ ｉｎｔｅｒｆｅｒｅｎｃｅ）を回避するためにチャネル帯域幅の諸部分を無駄にすることがある。これに対し、ＯＦＤＭサブキャリアの周波数スペクトルは、ＯＦＤＭチャネル帯域幅内で有意に重なり合うものの、それでもＯＦＤＭは各サブキャリア上に変調された情報の分離（ｒｅｓｏｌｕｔｉｏｎ）および回復を許容する。
ＤＶＢ−ＴおよびＤＶＢ−Ｈで使われるようなＯＦＤＭ伝送システムは、高レートのデータ・ストリームを、いくつかのサブキャリアを通じて同時に伝送されるいくつかの並列ストリームに分割する。送信機では、データ・ビットは、位相偏移符号化（ＰＳＫ： ｐｈａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）または直交振幅変調（ＱＡＭ： ｑｕａｄｒａｔｕｒｅ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ）配位図マッピングのいずれかを使ってサブキャリア上に変調される。ＯＦＤＭシステムはまた、処理チェーンにおいてデータ源のほうの近くに存在する外側エンコード・プロセスおよび信号変調および送信のほうの近く存在する内側エンコード・プロセスを用いる、連結エンコード・プロセスを使ってもよい。
信号符号化プロセスの一部として使われる誤り訂正システムの進歩により、特にＯＦＤＭのような伝送システムと組み合わされるときに、信号伝送パフォーマンスのさらなる改善が可能になった。一つのそのような誤り訂正システムは低密度パリティ検査（ＬＤＰＣ： ｌｏｗ−ｄｅｎｓｉｔｙ ｐａｒｉｔｙ−ｃｈｅｃｋ）符号化として知られる。ＬＤＰＣ符号は一般に、特に長めの符号長とともに使われるとき、シャノン限界に近づく符号として認識されている。結果として、ＬＤＰＣエンコードは、ＤＶＢ−ＴおよびＤＶＢ−Ｈのような連結信号符号化システムを含む多くの信号伝送システムにおいて使用できる。
ＬＤＰＣ符号化は、ある種の信号伝送システムと一緒に使われるときには、最適な符号化パフォーマンスを提供しないことがある。特に、ＬＤＰＣ符号化は、１６レベル直交振幅変調（１６−ＱＡＭ）、６４−ＱＡＭおよび２５６−ＱＡＭのようなより高次の変調配位図マッピングとともに使われるときに最適な符号化パフォーマンスを生じないことがある。パフォーマンス劣化は、変調配位図内のシンボルの相対的な信頼度と、各シンボルにマッピングされるデータに与えられる誤り保護との間の関係のためでありうる。改善のための提案も存在しており、受信機における多段復号および配位図中のシンボルのビット・インターリーブされた符号化といったものがある。しかしながら、これらの解決策は機能において限られており、結果として、高次の変調とＬＤＰＣ符号化に関わる問題に十分に対処しない。したがって、ＬＤＰＣ符号化および高次変調フォーマットの機能を改善するようなＬＤＰＣ符号化およびシンボル・マッピング・プロセスのための装置および方法を創り出すことが望ましい。
本開示のさらにもう一つの側面によれば、信号を受信する方法であって、変調シンボルを含む信号を受信する段階と、前記変調シンボルをマッピング解除して、第一のサブストリームを生じるシンボル配位図マップの第一の領域からのビットの第一の集合および第二のサブストリームを生じる前記シンボル配位図マップの第二の領域からのビットの第二の集合にする段階と、低密度パリティ検査復号プロセスを使って前記第一のサブストリームおよび前記第二のサブストリームを復号する段階と、第一の復号されたサブストリームおよび第二の復号されたサブストリームを組み合わせて単一のデータ・ストリームにする段階とを含む方法が記述される。
本開示のもう一つの側面によれば、信号を受信する装置であって、変調シンボルを含む信号を受信し、前記変調シンボルをマッピング解除して、ビットの第一の集合を含む第一のサブストリームおよびビットの第二の集合を含む第二のサブストリームにするシンボル・マッピング解除器と、前記マッピング解除器に結合され、第一の復号レートで低密度パリティ検査符号化プロセスを使って前記第一のサブストリームを復号する第一の復号器と、前記マッピング解除器に結合され、第二のエンコード・レートで低密度パリティ検査符号化プロセスを使って前記第二のサブストリームを復号する第二の復号器と、第一の復号されたサブストリームおよび第二の復号されたサブストリームを組み合わせて単一のデータ・ストリームにする組み合わせ器とを含む装置が記述される。
本開示のもう一つの側面によれば、信号を受信する装置であって、変調シンボルを含む信号を受信する手段と、前記変調シンボルをマッピング解除して、第一のサブストリームを生じるシンボル配位図マップの第一の領域からのビットの第一の集合および第二のサブストリームを生じる前記シンボル配位図マップの第二の領域からのビットの第二の集合にする手段と、低密度パリティ検査復号プロセスを使って前記第一のサブストリームおよび前記第二のサブストリームを復号する手段と、第一の復号されたサブストリームおよび第二の復号されたサブストリームを組み合わせて単一のデータ・ストリームにする手段とを含む装置が記述される。
本開示の諸側面に基づく送信機の実施形態のブロック図である。 本開示の諸側面に基づくＬＤＰＣエンコーダおよびシンボル・マッピング器の実施形態のブロック図である。 本開示の諸側面に基づくシンボル配位図マップの実施形態の図である。 本開示の諸側面に基づくシンボル配位図マップのもう一つの実施形態の図である。 本開示の諸側面に基づくシンボル配位図マップのさらなる実施形態の図である。 本開示の諸側面に基づく受信機の実施形態のブロック図である。 本開示の諸側面に基づくシンボル・マッピング解除器およびＬＤＰＣ復号器の実施形態のブロック図である。 本開示の諸側面に基づくＬＤＰＣエンコードおよびシンボル・マッピングのプロセスの実施形態のフローチャートである。 本開示の諸側面に基づくシンボル・マッピング解除およびＬＤＰＣデコードのプロセスの実施形態のフローチャートである。 本開示の特徴および利点は、例として与えられる以下の記述から、より明白となるであろう。
本開示の一つまたは複数の個別的実施形態について以下で述べる。該実施形態の簡潔な記述を与えようとする努力において、実際の実装のすべての特徴が本明細書で記述されるわけではない。そのようないかなる実際の実装の開発においても、いかなる工学または設計プロジェクトにおけるのとも同様に、実装によって変わりうるシステム関係またはビジネス関係の制約への準拠といった開発者の固有の目標を達成するために、数多くの実装固有の決定がなされる必要があることは理解しておくべきである。さらに、そのような開発努力は複雑で時間がかかることがありうるが、それでも、本開示の恩恵を受けた当業者にとっては設計、製作および製造の日常的な業務であろう。
以下は、ＤＶＢ−ＴおよびＤＶＢ−Ｈのような放送信号環境において信号を送信および受信するために使われる、回路およびプロセスを含むシステムを記述する。他のネットワークにおいて他の型の信号を送信および受信するために利用される他のシステムも非常に似通った構造を含むことがありうる。当業者は、本稿に記載される回路の実施形態が単に一つの潜在的な実施形態であることを理解するであろう。よって、代替的な実施形態では、システムの個別的な属性に基づいて、本システムの構成要素が配置し直されたり、省略されたり、あるいは追加的な構成要素が追加されたりしてもよい。たとえば、軽微な修正により、記載される回路は、電気電子技術者協会（ＩＥＥＥ）８０２．１１無線ネットワークのような他の無線ネットワークにおける使用のために構成されてもよい。さらに、記載される実施形態は、チャネル要領を改善するために複数入力複数出力（ＭＩＭＯ： ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｍｕｌｔｉｐｌｅ ｏｕｔｐｕｔ）技術と容易に組み合わされうる。
以下で記載される実施形態は、主として、信号の送信および受信に関する。これらの実施形態の、これに限られないがある種の制御信号および電源接続を含むある種の側面は、説明したり図示したりしていないが、当業者は容易に見きわめることができるであろう。これらの実施形態は、マイクロプロセッサおよびプログラム・コードまたはカスタム集積回路の使用を含め、ハードウェア、ソフトウェアまたは両者の任意の組み合わせを使って実装されうることを注意しておくべきである。これらの実施形態の一部は逐次反復処理および該実施形態のさまざまな要素間の接続を含むことがあることも注意しておくべきである。本稿に記載される逐次反復的な実施形態の代わりに、あるいはこれに追加して、直列的に接続された、反復された同一の要素を用いるパイプライン・アーキテクチャを使う代替的な実施形態も可能でありうる。
以下に記載される実施形態は、ＯＦＤＭ変調との関連で、さらにリード・ソロモン符号化のようなブロック符号化プロセスとの関連で、ＬＤＰＣ符号化を使う符号化変調信号伝送方式を利用する。特に、諸実施形態は、ビットストリームの別個の諸部分のために非二元ＬＤＰＣ符号化のような並列ＬＤＰＣ符号化と、ビットストリームの前記諸部分のＬＤＰＣ符号化に合わせて調整されたシンボル・マッピング・プロセスを使うことを記述する。シンボル・マッピングは、第一部分サブストリーム（ｆｉｒｓｔ ｐｏｒｔｉｏｎ ｓｕｂｓｔｒｅａｍ）からのビットの集合をシンボル配位図マップの第一の領域にマッピングし、第二部分サブストリーム（ｓｅｃｏｎｄ ｐｏｒｔｉｏｎ ｓｕｂｓｔｒｅａｍ）からのビットの集合をシンボル配位図マップの第二の領域にマッピングしてシンボルの集合を生成し、典型的な高次多シンボル配位図マップの諸部分に現れるビット信頼性の本来的な不均等を克服する。記載されるシンボル・マッピング・プロセスは、これに限られないが、１６−ＱＡＭ、６４−ＱＡＭおよび２５６−ＱＡＭ変調配位図を含む。これらの実施形態の一つまたは複数の側面の実装は、高次変調フォーマットを使う信号について、改善された全体的な符号化パフォーマンスおよび改善された符号化効率の恩恵をもたらす。
ここで図面に目を転じる。まず図１を参照すると、本開示の諸側面を使う送信機１００のある実施形態のブロック図が示されている。送信機１００は一般に、ＯＦＤＭ変調を使う放送信号をエンコードおよび送信するために使われる動作上の諸側面を表す。ある好ましい実施形態では、送信機１００はＯＦＤＭ信号をエンコードし、ＤＶＢ−Ｔ伝送規格に基づいて送信されるＯＦＤＭ信号に送信する。
送信機１００では、トランスポート・ストリームを表す入力信号がパケット化器／ランダム化器１１０に与えられる。パケット化器／ランダム化器１１０の出力は外側エンコーダ１２０に接続される。外側エンコーダ１２０の出力は外側インターリーバ１３０に接続される。外側インターリーバの出力はＬＤＰＣエンコーダ１４０に接続される。ＬＤＰＣエンコーダ１４０の出力は内側インターリーバ１５０に接続される。内側インターリーバ１５０の出力はシンボル・マッピング器１６０に接続される。さらに、パイロットおよびＴＰＳ挿入器１６５の出力がシンボル・マッピング器１６０の入力に接続される。シンボル・マッピング器１６０の出力はフレーム化器１７０に接続される。フレーム化器１７０の出力はＯＦＤＭ変調器１８０に接続される。ＯＦＤＭ変調器１８０の出力は保護区間挿入器１９０に接続される。保護区間挿入器１９０の出力は上方変換器１９５に接続される。上方変換器１９５の出力は、当該信号の送信のための出力として与えられる。
入力信号は、トランスポート・ストリーム中に編成された一つまたは複数の源エンコードされたプログラムを表すデータ・ビットの連続的なシーケンスを表す。源エンコードは、源符号化ブロック（図示せず）において実行されてもよいし、オーディオ、ビデオまたはデータ・コンテンツについての符号化および圧縮アルゴリズムを含んでいてもよい。ある好ましい実施形態では、オーディオおよびビデオ圧縮および符号化は、ＭＰＥＧ−２圧縮を使って実行される。トランスポート・ストリームはパケット化器／ランダム化器１１０に与えられる。パケット化器／ランダム化器１１０ははいってくるトランスポートの諸部分をパケットに編成する。そうしたパケットは、可変長であってもよいし、あるいは１８８バイトのような固定長であってもよい。はいってくるストリームをパケットに編成することは、誤り訂正エンコード・バイトが生成されてパケットにアペンドされることを許容する。パケット化器／ランダム化器１１０はまた、非ランダムな信号伝送に関わる潜在的な問題を防止するために、はいってくるデータ・パケットをランダム化または脱相関化する。パケット化器／ランダム化器１１０は、データ・パケット中の各バイトに、既知の乱数列の乱数値を表す第二のバイトを乗算することによって、データ・パケット中のデータを脱相関化してもよい。
データ・パケットの脱相関化されたデータ・ストリームは、外側エンコーダ１２０に与えられる。外側エンコーダはデータ・パケットに対して第一の誤り訂正を与える。典型的には、第一の誤り訂正プロセスは、追加的な冗長性、あるいはパリティ・バイトもしくはパケットを生成して、そうしたバイトまたはパケットをもとのデータ・バイトまたはパケットにアペンドするブロック・エンコード・プロセスを使う。エンコード・プロセスの型およびもとのデータ・バイトまたはパケットに追加される冗長な情報の量は、訂正できる誤りの量を決定する。ある好ましい実施形態では、外側エンコーダ１２０は各データ・パケット中の１８８バイトを使って２６パリティ・バイトを生成して２０４バイトのデータを含むリード・ソロモン・パケットを形成する、リード・ソロモン・エンコード・プロセスを使う。リード・ソロモン（２０４，１８８）プロセスは、各パケットにおいて８バイトまでの誤りを訂正できる。さらに、外側エンコーダは、データ・パケットに含まれる情報の識別のために使われる追加的なバイトをもアペンドしてもよい。たとえば、プログラム・ストリーム・コンテンツおよび源エンコード・レートについての情報を含む３バイトのヘッダが、２０４バイトのリード・ソロモン・パケットに追加されてもよい。
外側エンコードされたパケットを含むストリームは、外側インターリーバ１３０に与えられる。外側インターリーバ１３０は、信号のランダム性を維持するために、外側エンコードされたパケット中のバイトを並べ替えるまたは再配列する。外側インターリーバ１３０は、これに限られないが、固定された畳み込みインターリーブ・プロセスまたは固定されたブロック・インターリーブ・プロセスを含むいくつもの既知のインターリーブ・プロセスの一つを使用しうる。インターリーブ・プロセスおよびパターンは、送信機および受信機の両者に知られている。外側インターリーバ１３０によって使用されうるような畳み込みインターリーブは、受信機が伝送プロセスにおけるある型の損傷から回復する能力を改善するために、バイトを再配列する。畳み込みインターリーブは、伝送中の信号への短いバースト的な干渉があるときに受信を改善するよう最適化されてもよいし、あるいは代替的に、信号への定常的な連続的な形の干渉があるときに受信を改善するように最適化されてもよい。外側インターリーバ１３０は、インターリーブ・プロセスを容易にするために、はいってくるストリームの一部または出力のインターリーブされたストリームの一部を記憶するためのメモリを含んでいてもよい。
外側インターリーブされたパケットはＬＤＰＣエンコーダ１４０に与えられる。ＬＤＰＣエンコーダ１４０は、ＬＤＰＣエンコード・プロセスを使って外側インターリーブされたパケットをエンコードする。ＬＤＰＣエンコーダ１４０は、いかなる既知のＬＤＰＣエンコード・プロセスを使ってもよい。それには、これに限られないが、フォーニー因子マップ（Ｆｏｒｎｅｙ ｆａｃｔｏｒ ｍａｐ）を使ったビットの再グループ化と、疎なパリティ検査行列（ｓｐａｒｓｅ ｐａｒｉｔｙ ｃｈｅｃｋ ｍａｔｒｉｘ）アルゴリズムに基づく生成行列（ｇｅｎｅｒａｔｏｒ ｍａｔｒｉｘ）の生成とに基づくＬＤＰＣアルゴリズムが含まれる。たとえば、入力メッセージ長および出力符号長に関連する一組の定義された希少性（ｓｃａｒｃｉｔｙ）制約条件のもとで、疎なパリティ検査行列がランダムに生成され、生成行列を生成するために使用されてもよい。さらに、疎なパリティ検査行列は、代数的な方法を使って構築されてもよい。たとえば、所与のパリティ検査行列Ｈについて、生成行列Ｇは式：
Ｇ・ＨＴ＝０ （１）
から導出されうる。
ＬＤＰＣエンコーダ１４０は、エンコードがはいってくるビットに対して、式：
Ｃ＝Ｉ・Ｇ （２）
に基づいて直接実行されるよう動作してもよい。
ここで、Ｉは、エンコードされるビットストリーム中のビットの集合であり、Ｃはエンコード・プロセスから帰結する符号語またはビットの集合である。受信機において実行されるデコード・プロセスでは、デコードは、次の式：
Ｃ・ＨＴ＝０ （３）
を使って適用される信頼伝搬（ｂｅｌｉｅｆ ｐｒｏｐａｇａｔｉｏｎ）アルゴリズムを使ってなされてもよいことを注意しておくことが重要である。
ＬＤＰＣエンコーダ１４０は、エンコードが、二元〔バイナリー〕ＬＤＰＣ符号化として知られるプロセスにおいて、外側インターリーブされたパケット中のビットに対して直接実行されるよう動作しうる。あるいはまた、ＬＤＰＣエンコーダ１４０は、非二元ＬＤＰＣ符号化と称されるプロセスにおいて、二つ以上のビットのグループから形成されるＬＰＤＣシンボルに対して動作してもよい。たとえば、２ビットの集合が、４元ＬＰＤＣ符号化プロセスを使ったエンコードのために、ＬＤＰＣシンボルにグループ化されてもよい。数学的な体ＧＦ（２）上で定義される二元ＬＤＰＣ符号化と異なり、非二元ＬＤＰＣ符号語はＧＦ（ｑ）上で定義される。ここで、ｑは２より大きい。上記の式（１）ないし（３）は、Ｉ、Ｃ、Ｇ、ＨがＧＦ（ｑ）上で定義されるというだけで、非二元ＬＤＰＣ符号化にも当てはまることを注意しておくことが重要である。
ＬＤＰＣエンコードされたデータ・ストリームは、内側インターリーバ１５０に与えられる。内側インターリーバ１５０は外側インターリーバ１３０について述べたのと同様のプロセスを実行する。内側インターリーバ１５０は、これに限られないが、固定された畳み込みインターリーブ・プロセスまたは固定されたブロック・インターリーブ・プロセスを含むいくつもの既知のインターリーブ・プロセスの一つを使用しうる。ここで、使用されるプロセスおよびパターンは、送信機および受信機の両者に知られている。ある好ましい実施形態では、外側インターリーバ１３０は伝送チャネルに起因する誤りの長いシーケンスの効果を最小限にするよう最適化される。内側インターリーバ１５０は、個々のビットおよびデータ・ストリーム中のビットのグループの両方のランダム化を含むブロック・インターリーブ・プロセスを使う。これは、伝送チャネルに起因する短いバースト誤りの効果を最小限にするよう最適化される。内側インターリーバ１５０は、インターリーブ・プロセスを容易にするために、はいってくるストリームの一部または出力のインターリーブされたストリームの一部を記憶するためのメモリを含んでいてもよい。
誤り訂正エンコードされたデータ・ストリームはシンボル・マッピング器１６０に与えられる。シンボル・マッピング器１６０は、誤り訂正エンコードされたデータ・ストリーム中のビットをグループ化し、配列して、一組のシンボルにする。シンボル・マッピングは、所望される変調方式のためのシンボル配位図に基づいて選ばれる。典型的には、変調方式はＰＳＫまたはＱＡＭ変調に基づく配位図マッピングを用いる。ある好ましい実施形態では、シンボル・マッピング器１６０はビットをグループ化し、配列して、ＱＰＳｋ、１６−ＱＡＭまたは６４−ＱＡＭを使う変調方式で使うためのシンボルにする。ビットのシンボルへのマッピングは、いくつものマッピング方式に基づいて実行されうる。それには、これに限られないが、グレイ符号マッピング、二重グレイ符号マッピングおよびパリティ・マッピングが含まれる。ＬＤＰＣエンコーダ１４０、外側インターリーバ１５０およびシンボル・マッピング器１６０の本発明の諸側面を含むさらなる処理は後述する。伝統的なシンボル・マッピングは、２ｎとしてのＱＰＳＫまたはＱＡＭシンボル配位図へのマッピングのためのｎビットの配位図マップに関わる。ある好ましい実施形態では、ｍはｎ未満であるとして、ｍビットのグループが２ｍとしてＱＰＳＫまたはＱＡＭシンボル配位図マップの一部にマッピングされる。ｍビットのマッピングはグループ・マッピングと称される。ｍビットの同じグループが、グループ・マッピングまたはグループ・インターリーブとして知られるプロセスにおいて、マッピングに先立ってインターリーブされてもよい。
誤り訂正エンコードされたデータ・ストリームを受け取ってマッピングすることに加えて、シンボル・マッピング器１６０は、トレーニング信号挿入器１６５からの信号も受け取る。トレーニング信号挿入器１６５は、送信された信号の受信を支援するために受信機によって使用される特別なトレーニング信号を生成する。受信機における信号同期を改善するために、パイロット信号が、典型的には配位図マップ中のシンボルを表すビットのグループとして、加えられる。パイロット信号は、受信機における伝送チャネル決定および等化の際のトレーニングのためにも使用されてもよい。パイロット信号の一つまたは複数に加えて、またはその代わりに、伝送パラメータ信号伝達（ＴＰＳ： ｔｒａｎｓｍｉｓｓｉｏｎ ｐａｒａｍｅｔｅｒｓ ｓｉｇｎａｌｉｎｇ）信号も生成され、挿入されてもよい。ＴＰＳ信号は、送信機位置および変調方式といった伝送属性を特定的に同定するための情報を含む。ＴＰＳ信号は、信号またはチャネルのスイッチオーバー、パラメータの変化または初期信号取得の際に受信機を支援しうる。シンボル・マッピング器１６０はパイロット信号およびＴＰＳ信号を受信し、それらをシンボル配位図マップ中の諸位置にマッピングする。パイロット信号およびＴＰＳ信号についての前記諸位置は典型的には受信機に既知であり、しばしば使用される伝送規格に基づいて決定されていることを注意しておくことが重要である。
シンボル・マッピング器１６０からのシンボルとして構成されるデータのストリームは、フレーム化器（ｆｒａｍｅｒ）１７０に与えられる。フレーム化器１７０は、前記シンボルを、ビット数において一定の長さをもつブロックにグループ化する。たとえば、ＱＰＳＫ、１６−ＱＡＭおよび６４−ＱＡＭ配位図を用いる変調方式については、ブロックは、上述した各配位図についてそれぞれブロック当たり６０４８、３０２４または１５１２シンボルを含んでいてもよい。フレーム化器１７０はさらに、シンボルのブロックをグループ化して、６８個のブロックを含むフレームを形成してもよい。フレーム化器１７０はまた、４個のフレームの集合をスーパーフレームにグループ化してもよい。フレーム化器１７０は、ＯＦＤＭ変調プロセスの一部として実行される、高速フーリエ変換処理のような変換処理を容易にするために、シンボルをブロック、フレームおよびスーパーフレームにグループ化する。
フレーム化器１７０はまた、ＯＦＤＭ変調のための準備において、データ・シンボルのストリームを、シリアル信号から一組の並列信号に変換してもよい。並列ストリームの数は、出力ＯＦＤＭ変調信号におけるサブキャリアの数などの、ＯＦＤＭ変調プロセスに関連するパラメータによって決定される。並列信号データ・ストリームのそれぞれのデータ・レートは、シリアル信号のもとのデータ・レートを生成される並列信号の数で割ったものに関係する。シリアルから並列への変換は、シンボル・マッピング器１６０またはＬＤＰＣエンコーダ１４０のような、フレーム化器１７０の前のブロックに含められてもよいことを注意しておくことが重要である。変換は、シリアル信号を維持し、個々の並列データ信号の多重（ｍｕｌｔｉｐｌｅｘｅｓ）としてタイミング・インジケータを含めることによって実行されてもよい。
データのフレーム化されたブロックは、ＯＦＤＭ変調器１８０に提供される。ＯＦＤＭ変調器１８０は信号変換を実行して、時間領域で並列に受信されるシンボルのブロックを、周波数領域における変調されたデータを含む、サブキャリアと呼ばれるキャリアの等価な群に変換する。ある好ましい実施形態では、変換は、逆高速フーリエ変換アルゴリズムを使って実行される。出力信号は、変調されたチャネルについての定義された周波数範囲にわたる、分離され、離間された２０４８または８０９６個のサブキャリアを含んでいてもよい。使用されるキャリアの数は、選択される変調フォーマットおよびはいってくる信号について使用されるフレームまたはブロックのサイズに依存してもよい。一部のサブキャリアはトレーニング信号またはＴＰＳ信号の提供の専用とされてもよいので、サブキャリアのすべてがデータを担持しなくてもよいことを注意しておくことが重要である。ＯＦＤＭ変調器１８０において実行される変換は、ＯＦＤＭシンボルを含む変調された信号を生成する。
変調されたデータを表すＯＦＤＭシンボルは、保護区間（ｇｕａｒｄ ｉｎｔｅｒｖａｌ）挿入器１９０に与えられる。保護区間挿入器１９０は各ＯＦＤＭシンボルの一部を複製し、それを同じＯＦＤＭシンボルにアペンドする。ＯＦＤＭシンボルのコピーされた部分は典型的には巡回プレフィックス（ｃｙｃｌｉｃ ｐｒｅｆｉｘ）と称される。巡回プレフィックスは、ＯＦＤＭシンボルの先頭にアペンドされる該ＯＦＤＭシンボルの終わりの部分のコピーである。巡回プレフィックスは、伝送チャネルからマルチパス歪みの効果を消去または低減することによって、伝送される信号の受信を改善する。マルチパス歪みが起こるのは、信号反射を作り出す建物や障害物の存在のため、あるいは信号伝送のための複数の信号周波数源の存在のためである。巡回プレフィックスとしてコピーされうるＯＦＤＭシンボルの部分はさまざまでありうる。ある好ましい実施形態では、保護区間をなす部分は、もとのＯＦＤＭシンボルの長さの１／４、１／８、１／１６および１／３２のうちの一つとして選択されてもよい。
変調されたデジタル信号は、上方変換器〔アップコンバーター〕１９５に与えられる。上方変換器１９５はデジタル信号をアナログ信号に変換し、アナログ信号を信号伝送に好適な電波周波数（ＲＦ： ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号に変換する。上方変換器１９５は典型的にはデジタル‐アナログ変換器、フィルタ、ミキサおよび発振器を含む。発振器は、地上波で空中を通じてまたは衛星リンクを通じて送信される、あるいは同軸ケーブルのようなハードウェア・インターフェースを使って送信されるＲＦ信号を生成するために使われる。上方変換された信号は、伝送チャネルを通じて受信機に伝送される。本開示の諸側面を使った受信機の動作はのちに詳述する。
動作モード切り換えのような、上記の各ブロックについて必要な制御機能は、各ブロックに含まれるコントローラまたはプロセッサによって管理されてもよい。あるいはまた、モード切り換えおよび他の制御動作を提供するために、中央コントローラまたはマイクロプロセッサのようなプロセッサ（図示せず）が含まれ、各ブロックに接続されていてもよい。同様に、いかなる信号またはデータ記憶も、前記の諸ブロックにバッファ・メモリを含めることで分散的に管理されてもよいし、あるいは中央コントローラによって制御され、図１の諸ブロックにインターフェースされるメモリ回路（図示せず）で中央集中的に管理されてもよい。
ここで図２に目を転じると、本開示の諸側面を使ったＬＤＰＣエンコーダおよびシンボル・マッピング器２００のある実施形態のブロック図が示されている。ＬＤＰＣエンコーダおよびシンボル・マッピング器２００は、図１に記載したＬＤＰＣエンコーダ１４０、外側インターリーバ１５０およびシンボル・マッピング器１６０の代わりに使用されうる。外側エンコードおよびインターリーブ・ブロックからのはいってくるデータ・ストリームは、デマルチプレクサ２１０に与えられる。デマルチプレクサ２１０は三つの出力を供給し、ＬＤＰＣエンコーダ２２０、ＬＤＰＣエンコーダ２２２およびＬＤＰＣエンコーダ２２４にそれぞれ一つの出力が接続される。ＬＤＰＣエンコーダ２２０、ＬＤＰＣエンコーダ２２２およびＬＤＰＣエンコーダ２２４のそれぞれの出力は、ＬＤＰＣインターリーバ２３０、ＬＤＰＣインターリーバ２３２およびＬＤＰＣインターリーバ２３４に接続される。ＬＤＰＣインターリーバ２３０、ＬＤＰＣインターリーバ２３２およびＬＤＰＣインターリーバ２３４のそれぞれの出力はシンボル・マッピング器２４０に接続される。シンボル・マッピング器２４０の出力は、ＬＤＰＣエンコーダおよびシンボル・マッピング器２００の出力を表し、図１に示されるフレーム化ブロック１７０のようなさらなる処理に与えられる。
はいってくるデータ・ストリームはデマルチプレクサ２１０に与えられる。デマルチプレクサ２１０ははいってくるストリームを該ストリームの並列な諸部分に分割し、一つまたは複数のサブストリームを生成する。分割または多重分離は、ビットごとにされてもよいし、あるいはまた、諸グループに形成された一連のビットに基づいてなされてもよい。ある好ましい実施形態では、デマルチプレクサ２１０ははいってくるストリームを三つのサブストリームに分離する。さらに、デマルチプレクサ２１０は、たとえば、ＬＤＰＣエンコーダ２２０〜２２４の一つまたは複数のエンコード・レートに基づいて、前記諸サブストリームを不均等に分離する。ある好ましい実施形態では、デマルチプレクサ２１０は、はいってくるストリームを、第一の並列サブストリームを表す第一の部分に２ビットを入れ、第二の並列サブストリームを表す第二の部分に次の３ビットを入れ、第三の並列サブストリームを表す第三の部分に次の４ビットを入れることに基づいて、配分してもよい。その後は、次の２ビットは第一の並列サブストリームに入れられる、などとなる。
並列ストリームのそれぞれは、ＬＤＰＣエンコーダ２２０、ＬＤＰＣエンコーダ２２２またはＬＤＰＣエンコーダ２２４のいずれかに与えられる。各エンコーダ２２０〜２２４は好ましくは、各ＬＤＰＣシンボルが並列ストリーム中の２ビットを表す４元ＬＤＰＣエンコーダのような、ＬＰＤＣシンボルに対して作用する非二元エンコーダであってもよい。各エンコーダ２２０〜２２４は、ＬＤＰＣシンボルの生成のためのＬＤＰＣシンボル・マッピング器にビットを含めもよい。各ＬＤＰＣエンコーダ２２０〜２２４は、入力におけるシンボルｎ個の集合毎について出力においてｋ個のシンボルの集合を生成することに基づく上記のＬＤＰＣエンコード・プロセスを使ってＬＤＰＣをエンコードする。エンコーダ２２０〜２２４のそれぞれは、異なる符号化率（ｋ／ｎ）を使って動作してもよい。ある好ましい実施形態では、ＬＤＰＣエンコーダ２２０についての符号化率は、ＬＤＰＣエンコーダ２２２についての符号化率より大きく、ＬＤＰＣエンコーダ２２２についての符号化率は今度はＬＤＰＣエンコーダ２２４についての符号化率より大きい。さらに、ＬＤＰＣエンコーダ２２０〜２２４は典型的には、ｎについての大きな値から帰結するデータの大きなブロックに基づいて動作する。たとえば、６４−ＱＡＭ配位図および変調では、全体的な符号化率１／２を達成するためには、エンコーダ２２０についての符号化率は１／４、エンコーダ２２２についての符号化率は１／２、エンコーダ２２４についての符号化率は３／４となる。同様に、全体的な符号化率４／５を達成するためには、エンコーダ２２０についての符号化率は２／３、エンコーダ２２２についての符号化率は４／５、エンコーダ２２４についての符号化率は８／９となる。
非二元ＬＤＰＣエンコードされたデータ・ストリームのそれぞれは、インターリーバ２３０〜２３４に与えられる。インターリーバ２３０〜２３４は別個に、図１における内側インターリーバ１５０について述べたのと同様の仕方で、データ・ストリームをインターリーブする。しかしながら、ＬＤＰＣエンコーダおよびシンボル・マッピング器２００内の他のブロックとの相互作用のため、インターリーバ２２０〜２２４は、伝統的なインターリーバとはいくつかの重要な相違を含んでいる。伝統的なインターリーバは典型的には、ビットストリーム中のデータのビット全部を受け取り、個々のビットに基づいて単一のインターリーブを実行する。伝統的なインターリーバはまた、しばしば、変調配位図の深さまたは大きさの関数であるブロック・サイズ上で動作する。インターリーバ２３０〜２３４中の諸要素の次数（ｏｒｄｅｒ）または次元（ｄｉｍｅｎｓｉｏｎ）は、ＬＤＰＣエンコーダ２２０〜２２４の次数または次元と等価である。ある好ましい実施形態では、インターリーバ２３０〜２３４内の各要素は一つのＬＤＰＣシンボルである。さらに、インターリーバ２３０〜２３４は、各ＬＤＰＣエンコーダ２２０〜２２４の出口で生成されるｋ個のシンボルの集合に等しいブロック・サイズによるブロック・インターリーブを使ってデータ・ストリームをインターリーブする。結果として、インターリーバ２３０〜２３４は、グループ・インターリーバと称されてもよい。インターリーバ２３０〜２３４のそれぞれは、大きなブロックのインターリーブ・プロセスを容易にするために、データ・ストリームの一部を記憶するメモリをも含んでいてもよい。
インターリーブされたエンコードされたデータ・ストリームのそれぞれは、シンボル・マッピング器２４０に別個の入力として与えられる。シンボル・マッピング器２４０は、インターリーブされたエンコードされた各データ・ストリーム中の受信されたＬＤＰＣシンボルからのビットを、その特定のインターリーブされたエンコードされたデータ・ストリームについて使用されるＬＤＰＣ符号化率と、その変調フォーマットについてのシンボル配位図マップに関連する固有の情報とに基づいて割り当てる。結果として、エンコードされたビットストリームからのある種のビットは、シンボル・マッピング器２４０におけるシンボル配位図マップにおけるある種のビット位置に割り当てられる。それらのビット位置は、シンボル配位図マップの固有の属性と、各ビットストリームについてのＬＤＰＣ符号化率に基づいて選択される。
ＬＤＰＣエンコーダおよびシンボル・マッピング器２００は好ましくは、非二元エンコード・プロセスを使って動作する。非二元ＬＤＰＣ符号は、ガロア体（ＧＦ（４））において定義されてもよい。しかしながら、ＬＤＰＣエンコーダおよびシンボル・マッピング器２００は二元ＬＤＰＣエンコード・プロセスまたは異なる体上で定義される非二元ＬＤＰＣエンコード・プロセスを使ってもよい。非二元ＬＤＰＣ符号が、特に符号についてのブロック長が１０，０００より小さい場合、シャノン容量限界に非常に近いパフォーマンスを達成できることを注意しておくことが重要である。典型的には、高次ガロア体ＧＦ（ｑ）において設計された非二元ＬＤＰＣ符号は、同じまたはより短いブロック・サイズについて使われる場合の二元ＬＤＰＣ符号よりもよいパフォーマンスを達成できる。非二元ＬＤＰＣ符号の使用により許容される、より短い符号長およびブロック・サイズは、伝送の柔軟性を改善する助けとなりうる。
上記のような、ＯＦＤＭ変調と関連してのＬＤＰＣ符号化、特に非二元ＬＤＰＣ符号化の使用は、信号パフォーマンスおよび符号化効率における改善をもたらす。ＬＤＰＣ符号化は、シャノン限界に近づく符号化パフォーマンスを提供する。図２に記載されるような並列非二元ＬＤＰＣ符号化の使用ならびにビットストリームの諸部分のＬＤＰＣ符号化に合わせて調整されたシンボル・マッピング・プロセスをさらに含めることは、シンボル配位図マップにおけるある種のビットの受信の確からしさの本来的な欠点を克服する。シンボル・マッピングは、第一部分サブストリーム（ｆｉｒｓｔ ｐｏｒｔｉｏｎ ｓｕｂｓｔｒｅａｍ）からのビットの集合をシンボル配位図マップの第一の領域にマッピングし、第二部分サブストリーム（ｓｅｃｏｎｄ ｐｏｒｔｉｏｎ ｓｕｂｓｔｒｅａｍ）からのビットの集合をシンボル配位図マップの第二の領域にマッピングして一組のシンボルを生成し、典型的な高次多シンボル配位図マップの諸部分に現れるビット信頼性の本来的な不均等を克服する。結果として、図２に記載されるＬＤＰＣ符号化器およびシンボル・マッピング器のような構造は、高次変調フォーマットを使う信号について、改善された全体的な符号化および改善された符号化効率の恩恵をもたらす。
ここで図３に目を転じると、本開示の諸側面を使う、シンボル配位図マップ３００のある実施形態を示す図が示されている。特に、シンボル配位図マップ３００は、６４−ＱＡＭ変調を使って変調される信号についての配位図マップを表す。シンボル配位図マップ３００は、横の同相軸３１０および縦の直交位相軸３２０の両方に沿って配向されるシンボル点の格子を示している。横の行および縦の列は、同相軸３１０に沿ったビットｉ０、ｉ１およびｉ２の集合および直交位相軸３２０に沿ったビットｑ０、ｑ１およびｑ２の集合に関連付けられた異なる値に対応する。６４−ＱＡＭ配位図は、６ビットｙ０、ｙ１、ｙ２、ｙ３、ｙ４およびｙ５の集合を、シンボル配位図マップ３００中の点にマッピングすることによって形成される。ビットｙ０、ｙ１およびｙ２はマッピング・ビット位置ｉ０、ｉ１およびｉ２に割り当てられる。ビットｙ３、ｙ４およびｙ５はマッピング・ビット位置ｑ０、ｑ１およびｑ２に割り当てられる。最終的なシンボル値は、もとのビットのそれぞれの値（０または１）に基づいて決定される。
図３に示すような６４−ＱＡＭシンボル配位図では、ｉ０およびｑ０は最も信頼性の低いビット位置であり、ビット位置ｉ１およびｑ１はビット位置ｉ０およびｑ０に比べ、受信機におけるデータ復元のより高い信頼性をもつ。さらに、ｉ２およびｑ２はビット位置ｉ１およびｑ１に比べ、より高い信頼性をもつ。ビット位置についての信頼性は、主として、配位図におけるビットの割り当ておよびシンボル間のユークリッド距離によって決定される。シンボル配位図マップ３００は、同相軸３１０に関連付けられたビットｉ０、ｉ１およびｉ２についての非グレイ符号化ならびに直交位相軸３２０に関連付けられたビットｑ０、ｑ１およびｑ２についての非グレイ符号化を用いる、ビットからシンボルへのパターンを利用する。図３に示される各軸上または各軸のまわりでの非グレイ符号マッピングの使用は、一次元マッピング解除プロセスだけを使ったマッピング解除を許容する。換言すれば、マッピング解除プロセスは、同相軸または直交位相軸のいずれかについてのそれぞれの線形距離情報だけを使ってビット位置ｉ０、ｑ０、ｉ１、ｑ１、ｉ２、ｑ２についての値を計算または決定する必要があるだけである。パフォーマンスにおける改善を提供するため、より低い信頼性をもつビット位置が、より高い符号化率をもつＬＤＰＣエンコードされたビットストリームからビットを提供されてもよい。たとえば、図３の配位図マップに基づいて、ビットｉ０およびビットｑ０は、典型的には最高の符号化率で動作するエンコーダ２２０から割り当てられてもよく、ビットｉ１およびビットｑ１は、典型的には次に高い符号化率で動作するエンコーダ２２２から割り当てられてもよく、ビットｉ２およびビットｑ２は、典型的には最低の符号化率で動作するエンコーダ２２４から割り当てられてもよい。
ここで図４に目を転じると、本開示の諸側面を使う、シンボル配位図マップ４００のある実施形態を示す図が示されている。特に、シンボル配位図マップ４００は、１６−ＱＡＭ変調を使って変調される信号についての配位図マップを表す。シンボル配位図マップ４００は、横の同相軸４１０および縦の直交位相軸４２０の両方に沿って配向されるシンボル点の格子を示している。横の行および縦の列は、同相軸４１０に沿ったビットｉ０およびｉ１の集合および直交位相軸４２０に沿ったビットｑ０およびｑ１の集合に関連付けられた異なる値に対応する。１６−ＱＡＭ配位図は、４ビットｙ０、ｙ１、ｙ２およびｙ３の集合を、シンボル配位図マップ４００中の点にマッピングすることによって形成される。ビットｙ０およびｙ１はマッピング・ビット位置ｉ０およびｉ１に割り当てられる。ビットｙ３およびｙ４はマッピング・ビット位置ｑ０およびｑ１に割り当てられる。
図４に示すような１６−ＱＡＭシンボル配位図では、ｉ０およびｑ０は最も信頼性の低いビット位置であり、ビット位置ｉ１およびｑ１はビット位置ｉ０およびｑ０に比べ、より高い信頼性をもつ。図４に示される１６−ＱＡＭシンボル配位図マップ４００も、図３で述べたのと同様の非グレイ符号マッピングを使う。１６−ＱＡＭ変調フォーマットがたった二つのＬＤＰＣエンコーダで実装されうることを注意しておくことが重要である。結果として、ＬＤＰＣエンコーダ２２４およびＬＤＰＣエンコーダ２３４は必要ではなく、１６−ＱＡＭ動作の間不使用のままであってもよい。たとえば、図４における配位図マップに基づいて、ビットｉ０およびビットｑ０は、典型的には最高の符号化率で動作するエンコーダ２２０から割り当てられてもよく、ビットｉ１およびビットｑ１は、典型的には最低の符号化率で動作するエンコーダ２２４から割り当てられてもよい。
ここで図５に目を転じると、本開示の諸側面を使う、シンボル配位図マップ５００のある実施形態を示す図が示されている。特に、シンボル配位図マップ５００は、２５６−ＱＡＭ変調を使って変調される信号についての配位図マップを表す。シンボル配位図マップ５００は、横の同相軸５１０および縦の直交位相軸５２０の両方に沿って配向されるシンボル点の格子を示している。横の行および縦の列は、同相軸５１０に沿ったビットｉ０、ｉ１、ｉ２およびｉ３の集合および直交位相軸５２０に沿ったビットｑ０、ｑ１、ｑ２およびｑ３の集合に関連付けられた異なる値に対応する。２５６−ＱＡＭ配位図は、８ビットｙ０、ｙ１、ｙ２、ｙ３、ｙ４、ｙ５、ｙ６およびｙ７の集合を、シンボル配位図マップ５００中の点にマッピングすることによって形成される。ビットｙ０、ｙ１、ｙ２およびｙ３はマッピング・ビット位置ｉ０、ｉ１、ｉ２およびｉ３に割り当てられる。ビットｙ４、ｙ５、ｙ６およびｙ７はマッピング・ビット位置ｑ０、ｑ１、ｑ２およびｑ３に割り当てられる。
図５に示すような２５６−ＱＡＭシンボル配位図では、ｉ０およびｑ０は最も信頼性の低いビット位置であり、ビット位置ｉ１およびｑ１はビット位置ｉ０およびｑ０に比べ、より高い信頼性をもつ。ビット位置ｉ２およびｑ２ならびにｉ３およびｑ３はビット位置ｉ１およびｑ１に比べ、より高い信頼性をもつ。図５に示される２５６−ＱＡＭシンボル配位図マップ５００も、図３で述べたのと同様の非グレイ符号マッピングを使う。２５６−ＱＡＭ変調フォーマットがインターリーバ２３４からの二つの相続くＬＤＰＣシンボルを使って実装されうることを注意しておくことが重要である。結果として、ＬＤＰＣエンコーダ２２４はＬＤＰＣエンコーダ２２０およびＬＤＰＣエンコーダ２２２から出力されるシンボル毎について、二つのシンボルを出力する。たとえば、図５の配位図マップに基づいて、ビットｉ０およびビットｑ０は、典型的には最高の符号化率で動作するエンコーダ２２０から割り当てられてもよく、ビットｉ１およびビットｑ１は、典型的には次に高い符号化率で動作するエンコーダ２２２から割り当てられてもよく、ビットｉ２、ｉ３およびビットｑ２、ｑ３は、典型的には最低の符号化率で動作するエンコーダ２２４から割り当てられてもよい。
図２において上記したように、ＬＤＰＣエンコードおよびシンボル・マッピングの一つの重要な特徴は、シンボル・マッピングにおいて使う適正なビットを提供することに関わる。ある実施形態では、デマルチプレクサ２１０は、はいってくるストリームを均等に配分することによって、三つの並列な出力ストリームを生成する。各ＬＤＰＣエンコーダ２２０〜２２４は、同じ長さの入力データ・セット長ｎに基づいてブロック長ｋの異なる長さのストリームを出力する。インターリーバ２３０〜２３４におけるインターリーブに続いて、一連のビットはシンボル・マッピング器２４０に与えられる。シンボル・マッピング器２４０は、図３、図４および図５において記述されるビット位置についての信頼性に基づいて、異なるビットストリームからのビットをシンボル配位図マップ中の諸位置にマッピングする。ある代替的な実施形態では、デマルチプレクサ２１０は、各ＬＤＰＣエンコーダ２２０〜２２４についての個々の符号化率に基づいて配分される三つの並列な出力ストリームを生成する。残りの処理は、本稿で述べたのと同様であってもよい。符号化率に基づいて出力ストリームを配分することは、潜在的には、不均等な符号化率のためにもとのメッセージの諸部分の伝送に付随する遅延に起因する受信機におけるレイテンシを低減する。
図６に目を転じると、本開示に基づく受信機６００のある実施形態のブロック図が示されている。一般に、受信機６００は、ＯＦＤＭ送信物を受信し、該送信物からベースバンド・データを復元するよう構成される。受信される送信物はＤＶＢ−ＴまたはＤＶＢ−Ｈデジタル・テレビジョン規格に準拠していてもよいし、あるいは他の任意の好適なプロトコルまたは標準フォーマットに準拠していてもよい。さらに、受信機６００は、たとえばリード・ソロモン・エンコードおよびＬＤＰＣエンコードの両方を含む、連結されたエンコード・プロセスを使って送信された信号を受信できる。受信機６００は、フロントエンド６１０、同期器６２０、ＯＦＤＭ復調器６３０、等化器６４０、シンボル・マッピング解除器６５０、第一のデインターリーバ６６０、ＬＤＰＣデコーダ６７０、第二のデインターリーバ６８０、リード・ソロモン・ブロック・デコーダ６９０およびデータ・デコーダ６９５を含む。これらはみな直列式に配列され、接続される。
受信機６００は、図示しないアンテナを使って空中放送送信を受信するよう適応されてもよい。受信機６００は、同軸ケーブルのような好適なインターフェースを通じて有線放送送信を受信するよう適応されていてもよい。受信機６００はハードウェア、ソフトウェアまたはその任意の好適な組み合わせにおいて具現されてもよい。さらに、受信機６００が他のハードウェアおよび／またはソフトウェアに統合されてもよい。たとえば、ＯＦＤＭ受信機６００は統合されたテレビジョン信号受信機および表示装置、テレビジョン受信機セットトップボックスまたは放送信号対応パーソナル・コンピュータの一部であってもよい。さらに、ＯＦＤＭ受信機６００のさまざまなブロックが、ブロック間のさまざまな制御設定の通信のために、図示しないさまざまな制御信号を通じて相互接続されてもよいことは容易に理解されるはずである。
好適な送信された信号がフロントエンド６１０において受信され、入力される。フロントエンド６１０は送信されたＯＦＤＭ信号を受信し、所望されるＯＦＤＭ信号を選択し、時間領域のサンプルまたはデータを生成するよう構成される。フロントエンド６１０は、同調回路、ミキサ、増幅器、発振器およびフィルタのような入力信号調整要素を含んでいてもよい。フロントエンド６１０はまた、アナログ‐デジタル変換器（ＡＤＣ： ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）をも含む。
フロントエンド６１０からの出力信号は同期器６２０に与えられる。同期器６２０は、フロントエンドからのサンプリングされた時間領域入力信号の相対的な信号位置を、ＯＦＤＭ復調器６３０による適正な処理のために、調整する回路を含む。同期器６２０はたとえば、サンプリングされた時間領域データにハミング窓、ハニング窓などの窓関数を乗算する窓掛け回路を含んでいてもよい。同期器６２０はまた、キャリア信号同期またはシンボル・タイミング同期を実行するための信号処理の一部または全部をも含んでいてもよい。
同期器６２０からの信号出力は、ＯＦＤＭ復調器６３０に与えられる。ＯＦＤＭ復調器６３０は、時間領域データのブロックに対してＦＦＴ演算を実行することによって、時間領域サンプルから周波数領域表現またはデータを生成するよう構成される。変換演算のサイズおよび複雑さならびにそれから帰結するＦＦＴプロセッサのサイズおよび複雑さは、主として、上記の送信の際に使用されるフーリエ変換行列のサイズに依存しうる。さらに、変換プロセスの代替的な形が存在してもよく、ＦＦＴの代わりに使われてもよい。また、ＯＦＤＭ復調器６３０は、ＯＦＤＭ信号に含められた可能性のある保護区間があればそれを除去する。保護区間は、上記変換を実行する前に除去される。復調された出力信号は典型的には、変調されたサブキャリアの形の並列信号の集合として表現される。ＯＦＤＭ復調器６３０は復調された信号を、並列な個々の信号の集合として与えても、あるいは個々のサブキャリア信号が一緒に多重化された単一の信号として与えてもよい。
ＯＦＤＭ復調器６３０からの復調された出力信号は、等化器６４０に与えられる。一般に、等化器６４０は、ＯＦＤＭ信号が送信された伝送チャネルのマルチパス歪み効果を低減するよう構成される。等化器６４０は、復調されたＯＦＤＭ信号中のサブキャリアのそれぞれまたは全部に関連付けられる振幅または位相情報を調整または変更しうる。等化器６４０は、該振幅または位相情報を、等化器内の復調されたＯＦＤＭに対して実行される、これに限られないがチャネル推定およびパイロット信号検出および処理を含む計算および演算からの情報に基づいて調整する。
等化器６４０からの等化された出力信号は、シンボル・マッピング解除器６５０に与えられる。シンボル・マッピング解除器６５０は、はいってくる等化されたＯＦＤＭ信号について、ある時間間隔でシンボル値を決定する。さらに、シンボル値が決定されたのち、シンボル値はビットの集合にマッピングし戻される。マッピング解除プロセスは、１６−ＱＡＭ、６４−ＱＡＭまたは２５６−ＱＡＭのような当該信号について選ばれている特定の変調フォーマットに依存し、また使用される特定の配位図マッピングにも依存する。シンボル・マッピング解除器６５０におけるマッピング解除は典型的には、信号送信の際に実行されるマッピング動作に対応する。ある好ましい実施形態では、シンボル・マッピング解除器６５０におけるマッピング解除は図３、図４または図５に示されるシンボル配位図マップに準拠する。等化器６４０およびシンボル・マッピング解除器６５０が等化器６４０とシンボル・マッピング解除器６５０の間の図示しないフィードバック接続を通じて逐次反復的に動作してもよいことを注意しておくことが重要である。逐次反復的なフィードバック処理は、検出されたシンボルおよび結果として得られるデータ・ビットの正確さを改善しうる。
シンボル・マッピング解除器６５０からの、データ・ビットのストリームを表す信号出力は、第一のデインターリーバ６６０に与えられる。第一のデインターリーバ６６０は、第一のデコード・プロセスに先立ってデータ・ビットのストリームをインターリーブ解除する。第一のデインターリーバは典型的には、図１の内側インターリーバ１５０のような送信システムにおける最後のインターリーブ段において実行されたインターリーブを元に戻す。ある好ましい実施形態では、第一のデインターリーバ６６０は、内側インターリーバ１５０によるブロック・インターリーブのために使われたインターリーブ・マップに一致するブロック・インターリーブ解除プロセスを使う。
第一のデインターリーバ６６０からの出力信号はＬＤＰＣデコーダ６７０に与えられる。ＬＤＰＣデコーダ６７０ははいってくるストリームの諸部分を符号化ブロックにグループ化する。符号化ブロックの大きさは典型的にはＬＤＰＣ符号化方式における値ｋに等しいか、これに関係している。ＬＤＰＣデコーダ６７０は、送信において使われたエンコード・プロセスに依存して、二元ＬＤＰＣデコード・プロセスにおいてビットを、あるいは非二元・デコード・プロセスにおいてシンボルをデコードできてもよい。ＬＤＰＣエンコーダ６７０は、逐次反復的な多段誤り訂正および伝搬プロセスを使ってデータのブロックをデコードする。本プロセスおよび構造は、一組のパリティ検査の式に基づいてデータのブロックの諸部分を収集し、逐次反復するための回路を含む。使用されるパリティ検査の式は、送信機におけるエンコード・プロセスに基づいて生成される式である。相続く各反復工程が、パリティ検査の式を使うことに基づいて訂正機能を改善する。ＬＤＰＣデコーダ６７０が、符号化されていない出力データ中にさらなる誤りが存在しないと判定したのち、あるいは反復数が閾値数を超えたのち、一組の最終的な出力値が与えられる。
ＬＤＰＣデコーダ６７０からの出力信号は第二のデインターリーバ６８０に与えられる。第二のデインターリーバ６８０は、第一のデコードの後かつ第二のデコード・プロセスの前に、データ・ビットのストリームをインターリーブ解除する。第二のデインターリーバは典型的には、図１の外側インターリーバ１３０のような送信システムにおける最初のインターリーブ段において実行されたインターリーブを元に戻す。ある好ましい実施形態では、第二のデインターリーバ６８０は、外側インターリーバ１３０による畳み込みインターリーブのために使われたインターリーブ・マップに一致する畳み込みインターリーブ解除プロセスを使う。
第二のデインターリーバ６８０からの出力信号はリード・ソロモン・ブロック・デコーダ６９０に与えられる。リード・ソロモン・ブロック・デコーダはビットストリームをリード・ソロモン・デコード・プロセスを使ってデコードする。リード・ソロモン・ブロック・デコーダ６８０は、はいってくるストリームを検出し、諸パケット中に配列する。各パケットは典型的には３個の識別バイトとともに２０４バイトを含む。リード・ソロモン・ブロック・デコーダ６８０は各パケットを、それらのパケットに含まれるパリティ・バイトを使ってデコードする。パリティ・パケットは、当該パケット中の残りのバイトにおけるある数の誤りの検出および訂正を許容するシンドロームを生成する。ある好ましい実施形態では、リード・ソロモン・ブロック・デコーダ６８０は、１６個のパリティ・バイトおよび１８８個のメッセージ・データ・バイトを含む２０４バイトを含むパケットをデコードして、誤り訂正されたビットストリームを生成する。リード・ソロモン（２０４，１８８）誤り訂正プロセスがこの１８８メッセージ・データ・バイトのうちの８個までのバイト誤りを訂正しうることを注意しておくことが重要である。
リード・ソロモン・ブロック・デコーダ６９０からの、パケットにグループ化された誤り訂正された出力信号は、データ・デコーダ６９０に与えられる。データ・デコーダ６９０はオーディオ、ビデオおよび／またはデータ・プログラム素材を含むさまざまなプログラム・ビットストリームを復元する。データ・デコーダ６９０は、それらのパケットを再グループ化してトランスポート・ストリームを形成し、該トランスポート・ストリームの諸部分をプログラム・ストリームに分離し、該プログラム・ストリームをデコードまたは圧縮解除して圧縮されていないオーディオおよびビデオ・プログラム・コンテンツを形成するための回路を含んでいてもよい。
データ・デコーダ６９５の出力は典型的には、該オーディオ、ビデオまたはデータ・コンテンツを表示または他の関係した使用に好適な信号に変換するための、図示しないさらに下流の信号処理に接続される。たとえば、該下流の信号処理は、テレビジョンでの表示のためのオーディオおよびビデオ信号を生成するために使われる回路を含んでいてもよい。
受信機６００の動作において、フロントエンド６１０はＯＦＤＭ信号を受信し、時間領域データを生成する。該時間領域データは同期器６２０によって処理または同期される。時間領域サンプルはＯＦＤＭ復調器６３０に与えられる。ＯＦＤＭ復調器６３０は、時間領域から周波数領域の代表的なデータを生成する。それは次いで、等化器６４０において、伝送チャネルでの損傷について等化または補正される。等化されたデータはシンボル・マッピング解除器６５０においてマッピング解除され、ビットストリーム中のビットに変換される。ビットストリームは次いで、第一のデインターリーバ６６０、ＬＤＰＣデコーダ６７０、第二のデインターリーバ６８０およびリード・ソロモン・ブロック・デコーダ６９０を含む連結されたデコード装置において誤り訂正デコードされて、完全に誤り訂正されたビットストリームを生成する。誤り訂正されたビットストリームは、オーディオ、ビデオまたはデータ・コンテンツを含む一つまたは複数のプログラム・ストリームにデコードされ、それがさらなる下流の信号処理のために与えられる。図示していないが、追加的なフィードバックおよび制御信号がさまざまなブロックの間に与えられ、接続されてもよい。さらに、動作モード切り換えのような、上記の各ブロックについて必要な制御機能は、各ブロックに含まれるコントローラまたはプロセッサによって管理されてもよい。あるいはまた、モード切り換えおよび他の制御動作を提供するために、中央コントローラまたはマイクロプロセッサのようなプロセッサ（図示せず）が含まれ、各ブロックに接続されていてもよい。同様に、いかなる信号またはデータ記憶も、前記の諸ブロックにバッファ・メモリを含めることで分散的に管理されてもよいし、あるいは中央コントローラによって制御され、諸ブロックにインターフェースされるメモリ回路（図示せず）で中央集中的に管理されてもよい。
ここで図７に目を転じると、本開示の諸側面を使ったシンボル・マッピング解除器およびＬＤＰＣデコーダ７００のある実施形態を示すブロック図が示されている。シンボル・マッピング解除器およびＬＤＰＣデコーダ７００は、図６に記載したシンボル・マッピング解除器６５０、第一のデインターリーバ６６０およびＬＤＰＣデコーダ６７０の代わりに使用されうる。ＯＦＤＭ復調器および等化器からのはいってくる信号はマッピング解除器７１０に与えられる。マッピング解除器７１０は三つの出力を供給し、ＬＤＰＣデインターリーバ７２０、ＬＤＰＣデインターリーバ７２２およびＬＤＰＣデインターリーバ７２４にそれぞれ一つの出力が接続される。ＬＤＰＣデインターリーバ７２０、ＬＤＰＣデインターリーバ７２２およびＬＤＰＣデインターリーバ７２４のそれぞれの出力は、ＬＤＰＣデコーダ７３０、ＬＤＰＣデコーダ７３２およびＬＤＰＣデコーダ７３４に接続される。ＬＤＰＣデコーダ７３０、ＬＤＰＣデコーダ７３２およびＬＤＰＣデコーダ７３４の出力はマルチプレクサ７４０に接続される。シンボル・マッピング解除器およびＬＤＰＣデコーダ７００の出力を表すマルチプレクサ７４０の出力は、図１に示される第二のデインターリーバ７７０になど、さらなる処理のために与えられる。
はいってくる信号はマッピング解除器７１０に与えられる。マッピング解除器７１０ははいってくる信号を、送信されたシンボル配位図に基づいてデコードする。マッピング解除器７１０は、シンボルを、三組のビットストリームにマッピング解除する。マッピング解除はビット位置に関連付けられた信頼性に基づいてなされてもよい。ある好ましい実施形態では、マッピング解除は、信号の送信において実行されたグループ・マッピングに基づいて、かつ図３、図４および図５に示されるシンボル配位図マップの一つに基づいて実行される。マッピング解除器７１０の出力は三つの並列ビットストリームを含み、各ストリームは適切なＬＤＰＣ符号化率をもつ。
並列ビットストリームのそれぞれは、ＬＤＰＣデインターリーバ７２０、ＬＤＰＣデインターリーバ７２２またはＬＤＰＣデインターリーバ７２４のいずれかに与えられる。各デインターリーバ７２０〜７２４はビットストリーム中の諸ビットを諸ＬＤＰＣシンボル中にグループ化する。ある好ましい実施形態では、各ＬＤＰＣシンボルはビットストリームからの２ビットを含む。各デインターリーバ７２０〜７２４はまた、図２のインターリーバ２３０〜２３４のために使われたグループ・インターリーブ・パターンのような、送信において使用されたインターリーブ・パターンに基づいてＬＤＰＣシンボルをインターリーブ解除する。ＬＤＰＣインターリーバ７２０〜７２４のそれぞれはまた、大きなブロックのインターリーブ解除プロセスを容易にするために、データ・ストリームの諸部分を記憶するためのメモリを含んでいてもよい。
インターリーブ解除された並列ビットストリームのそれぞれは、ＬＤＰＣデコーダ７３０、ＬＤＰＣデコーダ７３２またはＬＤＰＣデコーダ７３４のいずれかに与えられる。各デコーダ７３０〜７３４は好ましくは、ＬＰＤＣシンボルに対して作用する非二元デコーダである。非二元デコーダの場合、各ＬＰＤＣは並列ストリーム中の少なくとも２ビットを表す。たとえば、各ＬＤＰＣデコーダ７３０〜７３４は４元ＬＤＰＣデコーダであってもよい。各ＬＤＰＣデコーダ７３０〜７３４は典型的には、はいってくるデータのシンボルｋ個の大きなブロックに基づいて動作する。各ＬＤＰＣデコーダ７３０〜７３４は、入力におけるｋ個のシンボルの集合毎について出力においてデコードされたデータのｎ個のシンボルの集合を生成することに基づく、図６において上記したＬＤＰＣデコード・プロセスを使ってＬＤＰＣシンボルをデコードする。デコーダ７３０〜７３４のそれぞれは、異なる符号化率（ｎ，ｋ）を使って動作してもよい。ある好ましい実施形態では、ＬＤＰＣデコーダ７３０についての符号化率は、ＬＤＰＣデコーダ７３２の符号化率より大きいまたは高く、ＬＤＰＣデコーダ７３２の符号化率は今度はＬＤＰＣデコーダ７３４の符号化率より大きいまたは高い。各ＬＤＰＣデコーダ７３０〜７３４はまた、出力のＬＤＰＣデコードされたデータ・ストリームの生成のための、ＬＤＰＣシンボルからビットへのマッピング解除器を含む。
デコードされたデータ・ストリームのそれぞれは、別個の入力としてマルチプレクサ７４０に与えられる。マルチプレクサ７４０は、デコードされたデータ・ストリームのそれぞれからのビットを組み合わせて、単一の出力ＬＤＰＣデコード・データ・ストリームを生成する。マルチプレクサ７４０はそれらのビットを、図２におけるデマルチプレクサ２１０によって使われた多重分離プロセスのような、送信において適用された多重分離プロセスに基づいて組み合わせる。
シンボル・マッピング解除とＬＤＰＣデコードが逐次反復的に実行されてもよいことを注意しておくことが重要である。逐次反復的な構成では、シンボル・マッピング解除器およびＬＤＰＣデコーダの出力は、軟出力値を含んでいてもよい。軟出力値は、対数尤度比値のような、当該ビットについての値の信頼性を表す値である。マッピング解除器７１０からの軟出力値は、デインターリーバ７２０〜７２４を通じてＬＤＰＣデコーダ７３０〜７３４のそれぞれに与えられる。ＬＤＰＣデコーダ７３０〜７３４におけるデコードに続いて、軟出力値は、図示しない一組のインターリーバを通じて、マッピング解除器７１０にフィードバックされる。これらのインターリーバは本質的には、マッピング解除器７１０のために適正なフォーマットで値を呈示するために、軟出力値を再びインターリーブする。逐次反復プロセスは、信頼性値が信頼性閾値に達するまたはそれを超えるまで、あるいは逐次反復のために許される時間の長さを超えるまで続く。逐次反復プロセスに続いて、軟出力値の最後の集合が当該ビットについての硬値に変換され、マルチプレクサ７４０に供給される。
ここで図８に目を転じると、本開示のある種の側面に基づくＬＰＤＣエンコードおよびシンボル・マッピングについてのプロセス８００のある実施形態を示すフローチャートが示されている。例および説明の目的のため、プロセス８００のステップについて、主として図２のＬＤＰＣエンコーダおよびシンボル・マッピング器２００を参照しつつ述べる。プロセス８００のステップは、図１に示した送信機１００のような送信機回路に関連する全体的なプロセスの一部として実行されてもよい。さらに、プロセス８００のステップは、ＤＶＢ−ＴまたはＤＶＢ−Ｈ送信機装置のような放送送信システムの全体的な動作および制御の一部として含まれていてもよい。プロセス８００のステップは単に例示的であり、本開示をいかなる仕方でも限定することは意図していない。
ステップ８１０では、第一のエンコードおよびインターリーブ・プロセスを使って処理されたトランスポート・ストリームのような、はいってくるストリームが受信される。はいってくるストリームは、デマルチプレクサ２１０のようなデマルチプレクサに入力として与えられてもよい。ステップ８２０では、受信されたはいってくるストリームは、二つ以上のサブストリームに多重分離または分離される。各サブストリームははいってくるストリームの逐次的な部分を含む。サブストリームの配分は、サブストリームの同じまたは異なる相対的なサイズまたは長さに相当して、均等または不均等な諸部分であってもよい。
次に、ステップ８３０において、各サブストリームは、ＬＤＰＣエンコード・プロセスを使って個々にエンコードされる。ＬＤＰＣエンコード・プロセスは、二元エンコード・プロセスまたは非二元エンコード・プロセスでありうる。ある好ましい実施形態では、サブストリーム中のビットはＬＤＰＣシンボルにグループ化され、ＬＤＰＣエンコード・プロセスを使ってエンコードされる。さらに、各サブストリームは、異なる符号化率を使ってエンコードされる。ここで、相続く各サブストリームについての符号化率の連続は、単調減少するものである。
次に、ステップ８４０において、各サブストリームはグループ・インターリーブされる。ある好ましい実施形態では、各サブストリームは、ブロック・インターリーブ・プロセスを使ってグループ・インターリーブされる。ブロックの長さまたはサイズは、ステップ８３０におけるＬＤＰＣエンコード・プロセスについて使われたｎの値に等しくてもよい。さらに、要素の次数（ｅｌｅｍｅｎｔ ｏｒｄｅｒ）はステップ８３０で生成されたＬＤＰＣシンボルのサイズまたは次数に等しくてもよい。
次に、ステップ８５０において、ステップ８４０におけるインターリーブからのビットまたはシンボルが、シンボル配位図マップ中にグループ・マッピングされる。ステップ８５０ではまた、エンコード・ステップ８３０が非二元エンコードを含んでいた場合、シンボルはグループ・マッピングの準備において、ビットの集合に分解し戻される。ある好ましい実施形態では、シンボル・マッピング器２４０のようなシンボル・マッピング器が、各サブストリームからのビットの集合を、図３、図４または図５において記述した配位図マップのようなシンボル配位図マップの諸部分にマッピングする。ステップ８５０におけるグループ・マッピングは、同相軸に関連するビットｉ０、ｉ１およびｉ２についてのグレイ符号化および直交位相軸に関連するビットｑ０、ｑ１およびｑ２についてのグレイ符号化を用いる、ビットからシンボルへのパターンを利用してもよい。さらに、パフォーマンスにおける改善を提供するため、より低い信頼性をもつ配位図マップ中のビット位置は、ステップ８３０でより高い符号化率をもって符号化されたＬＤＰＣエンコードされたビットストリームからのビットを与えられてもよい。
ステップ８６０では、変調配位図マップに基づいてマッピングされたシンボルからなる変調された信号がさらなる処理のために与えられる。ある好ましい実施形態では、図１に記載したように、変調された信号はフレーム化のために、さらにＯＦＤＭ変調のために与えられる。
ここで図９に目を転じるに、本開示のある側面に基づくシンボル・マッピング解除およびＬＰＤＣデコードのためのプロセス９００を示すフローチャートが示されている。例および説明の目的のため、プロセス９００のステップについて、主として図７のシンボル・マッピング解除器およびＬＤＰＣデコーダ７００を参照しつつ述べる。プロセス９００のステップは、図６に示した受信機６００のような受信機回路に関連する全体的なプロセスの一部として実行されてもよい。さらに、プロセス９００のステップは、ＤＶＢ−ＴまたはＤＶＢ−Ｈのような放送送信を受信するための受信機の全体的な動作および制御の一部として含まれていてもよい。プロセス９００のステップは単に例示的であり、本開示をいかなる仕方でも限定することは意図していない。
ステップ９１０では、データのエンコードされたシンボルのビットストリームからなるはいってくる信号が受信される。はいってくる信号は、シンボル・マッピング解除器７１０のようなマッピング解除器への入力として与えられてもよい。ステップ９２０において、受信された信号におけるシンボルが検出され、それらのシンボルはマッピング解除されていくつかのビットストリーム中の一連のビットにされる。ステップ９２０におけるマッピング解除は、信号送信の際に使われた、確立されたシンボルからビットへのグループ・マッピングに基づいて実行される。ある好ましい実施形態では、マッピング解除は、図３、図４または図５に示したシンボル配位図マップに基づく。各ビットストリームは、ＬＤＰＣエンコード・プロセスについての指定された符号化率を使ってエンコードされたビットを含む。各符号化率が異なっていてもよいことを注意しておくことが重要である。
次に、ステップ９３０において、並列ビットストリームのそれぞれが個々にインターリーブ解除される。インターリーブ解除は、図８のステップ８３０におけるインターリーブのような信号送信の際に使われたグループ・インターリーブ・パターンに基づいて実行される。ステップ９３０におけるインターリーブ解除はまた、ＬＤＰＣシンボルを生成するためのビットからシンボルへのグルーピングをも含んでいてもよい。
次に、ステップ９４０において、ＬＤＰＣビットまたはシンボルのインターリーブ解除されたストリームのそれぞれが、ＬＤＰＣデコード・プロセスを使ってデコードされる。ＬＤＰＣデコード・プロセスは、二元エンコード・プロセスまたは非二元エンコード・プロセスであってもよい。ある好ましい実施形態では、各サブストリームは、ＬＤＰＣデコード・プロセスを使ってデコードされる。さらに、各サブストリームは、信号送信の際に確立された異なる符号化率を使ってデコードされる。ここで、相続く各サブストリームについての符号化率の連続は単調減少する。ＬＤＰＣデコード・ステップ９４０はまた、ＬＤＰＣシンボルのようなシンボルを、ビットにマッピングして、デコードされたビットを含む一組のビットストリームを生成することを含んでいてもよい。
次に、ステップ９５０において、デコードされたビットのストリームが組み合わされて、ＬＤＰＣデコードされたビットの単一のストリームを形成する。ストリームの組み合わせは、各ストリームからの各連続するビットを組み合わせるといった、均等な多重化プロセスを使って実行されてもよい。組み合わせはまた、重み付けされた多重化プロセスを使って実行されてもよい。重み付けされた多重化プロセスは、データの各サブストリームについて、デコード・ステップ９４０からの符号化率に基づいていてもよい。
ステップ９６０では、ＬＤＰＣデコードされた信号はさらなる処理のために提供される。ある好ましい実施形態では、ＬＤＰＣデコードされた信号は、図６で述べたようなさらなるインターリーブ解除、リード・ソロモン・デコードおよびデータ・デコードのために提供される。
上記の諸実施形態は、ＯＦＤＭ変調との関連で、さらにリード・ソロモン・符号化のようなブロック符号化プロセスとの関連で、ＬＤＰＣ符号化を使う符号化変調信号伝送方式を記述している。特に、諸実施形態は、ビットストリームの別個の諸部分のために４元ＬＤＰＣ符号化のような並列非二元ＬＤＰＣ符号化と、ビットストリームの前記諸部分のＬＤＰＣ符号化に合わせて調整されたシンボル・マッピング・プロセスを使うことを記述する。シンボル・マッピングは、第一部分サブストリーム（ｆｉｒｓｔ ｐｏｒｔｉｏｎ ｓｕｂｓｔｒｅａｍ）からのビットの集合をシンボル配位図マップの第一の領域にマッピングし、第二部分サブストリーム（ｓｅｃｏｎｄ ｐｏｒｔｉｏｎ ｓｕｂｓｔｒｅａｍ）からのビットの集合をシンボル配位図マップの第二の領域にマッピングしてシンボルの集合を生成し、典型的な高次多シンボル配位図マップの諸部分に現れるビット信頼性の本来的な不均等を克服する。記載されるシンボル・マッピング・プロセスは、これに限られないが、１６−ＱＡＭ、６４−ＱＡＭおよび２５６−ＱＡＭ変調配位図を含む。これらの実施形態の一つまたは複数の側面の実装は、高次変調フォーマットを使う信号について、改善された全体的な符号化パフォーマンスおよび改善された符号化効率の恩恵をもたらす。
上記の諸実施形態は、信号を受信するための装置および方法を記述している。装置は、マッピング解除およびデコード回路を含む。装置は、変調シンボルを含む信号を受信し、前記変調シンボルを第一の組のビットを含む第一のサブストリームおよび第二の組のビットを含む第二のサブストリームにマッピング解除するシンボル・マッピング解除器と、前記第一のサブストリームを第一のデコード・レートで低密度パリティ検査符号化プロセスを使ってデコードする、前記マッピング解除器に結合されたデコーダと、前記第二のサブストリームを第二の符号化率で低密度パリティ検査符号化プロセスを使ってデコードする、前記マッピング解除器に結合されたもう一つのデコーダと、前記第一のデコードされたサブストリームおよび前記第二のデコードされたサブストリームを組み合わせて単一のデータ・ストリームにする、前記両デコーダに結合された組み合わせ器とを含む。本装置はまた、ブロック・インターリーブ・プロセスを使って前記第一のサブストリームをインターリーブ解除する、前記シンボル・マッピング解除器およびデコーダに結合されたデインターリーバを、ブロック・インターリーブ・プロセスを使って前記第二のサブストリームをインターリーブ解除する、前記マッピング解除器およびもう一つのデコーダに結合されたもう一つのデインターリーバとともに、含んでいてもよい。これらのデインターリーバは、前記第一のサブストリーム中のビットをグループ化してコード・シンボルの第一の集合にし、前記第二のサブストリーム中のビットをグループ化してコード・シンボルの第二の集合にしてもよい。デコーダが、コード・シンボルの前記第一の集合を、第一の非二元低密度パリティ検査デコード・プロセスを使ってデコードしてもよく、同じまたは別のデコーダが、コード・シンボルの前記第二の集合を、第二の非二元低密度パリティ検査コード・プロセスを使ってデコードしてもよい。データ・ビットまたはシンボルの前記第一の集合のために使用される前記第一のデコーダのデコード・レートは、データ・ビットまたはシンボルの前記第二の集合のために使用される前記第二のデコーダのデコード・レートより大きくてもよい。シンボル・マッピング解除器は、ビットの前記第一の集合を、データ復元のより高い信頼性をもつ、シンボル配位図マップの領域からマッピング解除してもよく、ビットの前記第二の集合を、データ復元のより低い信頼性をもつ、シンボル配位図マップの領域からマッピング解除する。シンボル・マッピング解除器は、前記第一のサブストリームの符号化率および前記第二のサブストリームの符号化率に基づいて、変調シンボルを前記第一のサブストリーム中のビットおよび前記第二のサブストリーム中のビットに交互に（ａｌｔｅｒｎａｔｅｌｙ）マッピング解除してもよい。シンボル・マッピング解除器はまた、変調シンボルを、１６−ＱＡＭ、３２−ＱＡＭ、６４−ＱＡＭ、２５６−ＱＡＭ配位図マップのうちの少なくとも一つを使ってビットにマッピング解除してもよい。本装置は、ＯＦＤＭ信号受信システムにおいて、またはＯＦＤＭ信号受信システムの一部として使われてもよい。
マッピング解除およびデコード・プロセスを使って信号を受信する方法も記載される。本方法は、変調シンボルを含む信号を受信し、続いて該変調シンボルを、第一のサブストリームを生成するためのシンボル配位図マップの第一の領域からの第一の組のビットおよび第二のサブストリームを生成するためのシンボル配位図マップの第二の領域からの第二の組のビットにマッピング解除し、続いて低密度パリティ検査デコード・プロセスを使って前記第一のサブストリームおよび前記第二のサブストリームをデコードし、続いて前記第一のデコードされたサブストリームおよび前記第二のデコードされたサブストリームを単一のデータ・ストリームに組み合わせることを含む。前記プロセスはさらに、前記第一のサブストリームおよび前記第二のサブストリーム中のビットをコード・シンボルの諸集合にグループ化することを含んでいてもよい。前記デコードは代替的に、非二元の低密度パリティ検査符号化プロセスを使ってもよい。前記プロセスはまた、前記第一のサブストリームを、前記第二のサブストリームについてのデコード・レートより大きいデコード・レートでデコードすることを含んでいてもよい。前記マッピング解除は、前記第一のエンコードされたサブストリームからのビットの集合および前記第二のエンコードされたサブストリームからのビットの集合を、前記第一のサブストリームのエンコード・レートおよび前記第二のサブストリームのエンコード・レートに基づいてマッピング解除することを含んでいてもよい。前記第一の領域からマッピングされるビットはデータ復元の、より高い信頼性を有していてもよく、前記第二の領域からマッピングされるビットはデータ復元の、より低い信頼性を有していてもよい。前記マッピング解除はまた、１６−ＱＡＭ、３２−ＱＡＭ、６４−ＱＡＭ、２５６−ＱＡＭ配位図マップの少なくとも一つを使って変調シンボルをビットにマッピング解除することをも含んでいてもよい。前記プロセスはまた、前記第一のサブストリームおよび前記第二のサブストリームをブロック・インターリーブ解除することをも含んでいてもよい。
最後に、装置が記載されるが、該装置は、変調シンボルを含む信号を受信し、続いて該変調シンボルを、第一のサブストリームを生成するためのシンボル配位図マップの第一の領域からの第一の組のビットおよび第二のサブストリームを生成するためのシンボル配位図マップの第二の領域からの第二の組のビットにマッピング解除し、続いて低密度パリティ検査デコード・プロセスを使って前記第一のサブストリームおよび前記第二のサブストリームをデコードし、続いて前記第一のデコードされたサブストリームおよび前記第二のデコードされたサブストリームを単一のデータ・ストリームに組み合わせる機能を実装する。前記プロセスはさらに、前記第一のサブストリームおよび前記第二のサブストリーム中のビットをコード・シンボルの諸集合にグループ化することを含んでいてもよい。前記デコードは代替的に、非二元の低密度パリティ検査符号化プロセスを使ってもよい。前記プロセスはまた、前記第一のサブストリームを、前記第二のサブストリームについてのデコード・レートより大きいデコード・レートでデコードすることを含んでいてもよい。前記マッピング解除は、前記第一のエンコードされたサブストリームからのビットの集合および前記第二のエンコードされたサブストリームからのビットの集合を、前記第一のサブストリームのエンコード・レートおよび前記第二のサブストリームのエンコード・レートに基づいてマッピング解除することを含んでいてもよい。前記第一の領域からマッピングされるビットはデータ復元の、より高い信頼性を有していてもよく、前記第二の領域からマッピングされるビットはデータ復元の、より低い信頼性を有していてもよい。前記マッピング解除はまた、１６−ＱＡＭ、３２−ＱＡＭ、６４−ＱＡＭ、２５６−ＱＡＭ配位図マップの少なくとも一つを使って変調シンボルをビットにマッピング解除することをも含んでいてもよい。前記プロセスはまた、前記第一のサブストリームおよび前記第二のサブストリームをブロック・インターリーブ解除することをも含んでいてもよい。本装置は、ＯＦＤＭ信号送受信システムにおいて使用されてもよく、本稿に記載されるいかなる手段を使って実装されてもよい。本装置は、一つまたは複数の集積回路において実装されてもよい。上記の機能的な動作の一部または全部が、ソフトウェアまたはファームウェアを走らせるマイクロプロセッサ、マイクロコントローラまたはコンピュータ型デバイスを使って実現されてもよい。
上記の実施形態はさまざまな修正および代替形がありうるが、例として個別的な実施形態を図面において示し、本稿で詳細に説明してきた。しかしながら、開示される特定の形に本開示が限定されることは意図されていないことは理解しておくべきである。むしろ、開示は、付属の請求項によって定義される本開示の範囲内にはいるあらゆる修正、等価物および代替物をカバーするものである。

Claims (15)

  1. 信号を受信する方法であって：
    変調シンボルを含む信号を受信する段階と；
    前記変調シンボルを、第一のサブストリームを生成するためのシンボル配位図マップの第一の領域からの第一の組のビットおよび第二のサブストリームを生成するためのシンボル配位図マップの第二の領域からの第二の組のビットにマッピング解除する段階と；
    低密度パリティ検査デコード・プロセスを使って前記第一のサブストリームおよび前記第二のサブストリームをデコードする段階と；
    前記第一のデコードされたサブストリームおよび前記第二のデコードされたサブストリームを単一のデータ・ストリームに組み合わせる段階とを含む、
    方法。
  2. 前記第一のサブストリームおよび前記第二のサブストリーム中のビットをコード・シンボルの諸集合にグループ化する段階をさらに含む、請求項１記載の方法。
  3. 前記デコードする段階が、非二元低密度パリティ検査符号化プロセスを使ってデコードすることを含む、請求項２記載の方法。
  4. 前記デコードする段階が、前記第一のサブストリームを、前記第二のサブストリームについてのデコード・レートより大きいデコード・レートでデコードすることを含む、請求項１記載の方法。
  5. 前記第一のエンコードされたサブストリームからのビットの前記集合および前記第二のエンコードされたサブストリームからのビットの前記集合をマッピング解除する前記段階が、前記第一のサブストリームのエンコード・レートおよび前記第二のサブストリームのエンコード・レートに基づく、請求項１記載の方法。
  6. 前記第一の領域からマッピングされるビットはデータ復元の、より高い信頼性を有し、前記第二の領域からマッピングされるビットはデータ復元の、より低い信頼性を有する、請求項１記載の方法。
  7. 前記第一のサブストリームおよび前記第二のサブストリームをブロック・インターリーブ解除する段階をさらに含む、請求項１記載の方法。
  8. 前記マッピング解除する段階が、１６−ＱＡＭ、３２−ＱＡＭ、６４−ＱＡＭ、２５６−ＱＡＭ配位図マップのうちの少なくとも一つを使って前記変調シンボルをビットにマッピング解除することを含む、請求項１記載の方法。
  9. 請求項１ないし８のうちいずれか一項記載の方法を実装する信号をエンコードするための装置。
  10. 信号を受信する装置であって：
    変調シンボルを含む信号を受信し、前記変調シンボルを第一の組のビットを含む第一のサブストリームおよび第二の組のビットを含む第二のサブストリームにマッピング解除するシンボル・マッピング解除器と；
    前記第一のサブストリームを第一のデコード・レートで低密度パリティ検査符号化プロセスを使ってデコードする、前記マッピング解除器に結合された第一のデコーダと；
    前記第二のサブストリームを第二の符号化率で低密度パリティ検査符号化プロセスを使ってデコードする、前記マッピング解除器に結合された第二のデコーダと；
    前記第一のデコードされたサブストリームおよび前記第二のデコードされたサブストリームを組み合わせて単一のデータ・ストリームにする、前記第一のデコーダおよび前記第二のデコーダに結合された組み合わせ器とを有する、
    装置。
  11. ブロック・インターリーブ・プロセスを使って前記第一のサブストリームをインターリーブ解除する、前記シンボル・マッピング解除器および前記第一のデコーダに結合された第一のデインターリーバと、
    ブロック・インターリーブ・プロセスを使って前記第二のサブストリームをインターリーブ解除する、前記マッピング解除器および前記第二のデコーダに結合された第二のデインターリーバとをさらに有する、
    請求項１０記載の装置。
  12. 前記第一のデインターリーバは、前記第一のサブストリーム中のビットをグループ化してコード・シンボルの第一の集合にし、前記第二のデインターリーバは、前記第二のサブストリーム中のビットをグループ化してコード・シンボルの第二の集合にする、請求項１１記載の装置。
  13. 前記第一のデコーダが、コード・シンボルの前記第一の集合を、第一の非二元低密度パリティ検査デコード・プロセスを使ってデコードし、前記第二のデコーダが、コード・シンボルの前記第二の集合を、第二の非二元低密度パリティ検査コード・プロセスを使ってデコードする、請求項１０ないし１２のうちいずれか一項記載の装置。
  14. 前記シンボル・マッピング解除器は、データ復元のより高い信頼性をもつシンボル配位図マップの領域からビットの前記第一の集合をマッピング解除し、データ復元のより低い信頼性をもつシンボル配位図マップの領域からビットの前記第二の集合をマッピング解除する、請求項１０記載の装置。
  15. シンボル・マッピング解除器は、前記第一のサブストリームの符号化率および前記第二のサブストリームの符号化率に基づいて、前記変調シンボルを前記第一のサブストリーム中のビットおよび前記第二のサブストリーム中のビットにマッピング解除する、請求項１０記載の装置。
JP2012523596A 2009-08-07 2010-07-20 低密度パリティ検査符号および配位図マッピングを使ったデータ受信 Pending JP2013502094A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09305739.6 2009-08-07
EP09305739A EP2282470A1 (en) 2009-08-07 2009-08-07 Data reception using low density parity check coding and constellation mapping
PCT/US2010/002038 WO2011016834A1 (en) 2009-08-07 2010-07-20 Data reception using low density parity check coding and constellation mapping

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015059196A Division JP2015122812A (ja) 2009-08-07 2015-03-23 低密度パリティ検査符号および配位図マッピングを使ったデータ受信

Publications (1)

Publication Number Publication Date
JP2013502094A true JP2013502094A (ja) 2013-01-17

Family

ID=41581915

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012523596A Pending JP2013502094A (ja) 2009-08-07 2010-07-20 低密度パリティ検査符号および配位図マッピングを使ったデータ受信
JP2015059196A Pending JP2015122812A (ja) 2009-08-07 2015-03-23 低密度パリティ検査符号および配位図マッピングを使ったデータ受信

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015059196A Pending JP2015122812A (ja) 2009-08-07 2015-03-23 低密度パリティ検査符号および配位図マッピングを使ったデータ受信

Country Status (6)

Country Link
US (1) US8660203B2 (ja)
EP (2) EP2282470A1 (ja)
JP (2) JP2013502094A (ja)
KR (1) KR20120058537A (ja)
CN (1) CN102484631A (ja)
WO (1) WO2011016834A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122812A (ja) * 2009-08-07 2015-07-02 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ 低密度パリティ検査符号および配位図マッピングを使ったデータ受信

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144816B1 (ko) * 2009-11-13 2012-05-14 한국전자통신연구원 통신 시스템에서 데이터 수신 장치 및 방법
US8769365B2 (en) 2010-10-08 2014-07-01 Blackberry Limited Message rearrangement for improved wireless code performance
US20120216093A1 (en) * 2011-02-22 2012-08-23 Nec Laboratories America, Inc. Soft-decision non-binary ldpc coding for ultra-long-haul optical transoceanic transmissions
US10178651B2 (en) * 2012-05-11 2019-01-08 Blackberry Limited Method and system for uplink HARQ and CSI multiplexing for carrier aggregation
US9319250B2 (en) 2013-03-15 2016-04-19 Jonathan Kanter Turbo decoding techniques
US9608851B2 (en) 2013-03-15 2017-03-28 Jonathan Kanter Turbo decoding techniques
KR102080607B1 (ko) * 2013-07-08 2020-02-25 삼성전자주식회사 방송 및 통신 시스템에서 신호 송수신 장치 및 방법
US9479285B2 (en) * 2013-10-14 2016-10-25 Nec Corporation Non-binary LDPC coded mode-multiplexed four-dimensional signaling based on orthogonal frequency division multiplexing
US20150124893A1 (en) * 2013-11-04 2015-05-07 Uvic Industry Partnerships, Inc. Modulation-assisted preprocessing for non-binary ldpc decoding
US9602136B2 (en) 2014-03-06 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 4/15 and 256-symbol mapping, and bit interleaving method using same
KR102287624B1 (ko) 2014-03-20 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US10419023B2 (en) 2014-03-20 2019-09-17 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 3/15 and 1024-symbol mapping, and bit interleaving method using same
US10432228B2 (en) 2014-03-27 2019-10-01 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 4096-symbol mapping, and bit interleaving method using same
US9602141B2 (en) 2014-04-21 2017-03-21 Sandisk Technologies Llc High-speed multi-block-row layered decoder for low density parity check (LDPC) codes
US9748973B2 (en) * 2014-04-22 2017-08-29 Sandisk Technologies Llc Interleaved layered decoder for low-density parity check codes
US9503125B2 (en) 2014-05-08 2016-11-22 Sandisk Technologies Llc Modified trellis-based min-max decoder for non-binary low-density parity-check error-correcting codes
US9602245B2 (en) * 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR102159242B1 (ko) * 2014-05-21 2020-09-24 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US9600367B2 (en) 2014-05-22 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 4/15 and 16-symbol mapping, and bit interleaving method using same
KR102260767B1 (ko) 2014-05-22 2021-06-07 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102260775B1 (ko) 2014-05-22 2021-06-07 한국전자통신연구원 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US10361720B2 (en) 2014-05-22 2019-07-23 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same
US10360102B2 (en) 2014-05-22 2019-07-23 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 10/15 and 256-symbol mapping, and bit interleaving method using same
US10326471B2 (en) 2014-05-22 2019-06-18 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and quadrature phase shift keying, and bit interleaving method using same
GB2530311B (en) * 2014-09-19 2017-01-11 Imagination Tech Ltd Data compression
KR102240741B1 (ko) 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240744B1 (ko) 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240740B1 (ko) 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287620B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287621B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287629B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287616B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287625B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287623B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287627B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287635B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287639B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287630B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287637B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN111865499B (zh) * 2015-03-02 2023-07-21 三星电子株式会社 接收设备和接收方法
EP3866426A1 (en) 2016-11-17 2021-08-18 Telefonaktiebolaget LM Ericsson (publ) Numerology-dependent downlink control channel mapping
US10312953B2 (en) 2016-12-26 2019-06-04 Industrial Technology Research Institute Orthogonal frequency division multiplexing receiver with low-resolution analog to digital converter and electronic device thereof
CN107094026B (zh) * 2017-04-10 2020-11-03 东南大学 Nb-ldpc编码的图合并检测译码方法
US10326473B2 (en) 2017-04-13 2019-06-18 Sk Hynix Inc Symbol-based coding for NAND flash devices
US10355821B2 (en) 2017-06-14 2019-07-16 Nokia Solutions And Networks Oy Probabilistic signal shaping using a self-referencing sequence
US10116484B1 (en) * 2017-07-21 2018-10-30 Qualcomm Incorporated Techniques and apparatuses for odd-exponent quadrature amplitude modulation
US10547489B2 (en) * 2018-03-13 2020-01-28 University Of South Florida OFDM reception under high adjacent channel interference while preserving frame structure
WO2021035651A1 (en) * 2019-08-29 2021-03-04 Qualcomm Incorporated Unequal protection (uep) scheme using reed-solomon code
JP2022026454A (ja) * 2020-07-31 2022-02-10 富士通株式会社 通信装置および通信システム
CN112436843B (zh) * 2020-11-27 2024-03-15 西安空间无线电技术研究所 一种Turbo码信道外交织器的设计方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070217541A1 (en) * 2006-03-15 2007-09-20 Zhixin Liu Compress-forward Coding with N-PSK Modulation for the Half-duplex Gaussian Relay Channel
JP2008526163A (ja) * 2004-12-29 2008-07-17 インテル・コーポレーション マルチレベル低密度パリティ検査符号化変調
JP2008278189A (ja) * 2007-04-27 2008-11-13 Sony Corp 復号装置および方法、並びにプログラム
JP2008544686A (ja) * 2005-06-25 2008-12-04 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号化の方法及び装置
JP2009017160A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 誤り訂正符号化装置および方法ならびにデジタル伝送システム
JP2009055207A (ja) * 2007-08-24 2009-03-12 Yokohama National Univ マルチレベル符号化変調を用いた再送方法、送信機および受信機

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545726B2 (ja) 2001-02-27 2004-07-21 松下電器産業株式会社 受信側装置
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
CN100380856C (zh) * 2002-12-03 2008-04-09 皇家飞利浦电子股份有限公司 用于比特交织cofdm-mimo系统的简化解码器
JP2003309497A (ja) * 2003-03-24 2003-10-31 Matsushita Electric Ind Co Ltd 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置
US7796696B2 (en) * 2004-02-19 2010-09-14 Broadcom Corporation Asymmetrical multiple stream wireless communication using STBC
KR20050118056A (ko) 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
KR20070062534A (ko) * 2004-10-01 2007-06-15 톰슨 라이센싱 저밀도 패리티 체크(ｌｄｐｃ) 디코더
DE602006004427D1 (de) 2005-01-11 2009-02-05 Qualcomm Inc Modulation mit mehreren Auflösungen mit variablem Verhältnis der euklidischen Distanz und Blindempfänger
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
US7564917B2 (en) * 2005-11-01 2009-07-21 Intel Corporation Multicarrier receiver and method for generating common phase error estimates for use in systems that employ two or more transmit antennas with independent local oscillators
WO2007100317A1 (en) 2006-02-28 2007-09-07 Mitsubishi Electric Research Laboratories Mapping for mimo communication apparatus
JP4878958B2 (ja) * 2006-08-22 2012-02-15 株式会社エヌ・ティ・ティ・ドコモ 無線通信装置及び無線通信方法
US8412114B2 (en) 2006-09-13 2013-04-02 France Telecom Adaptive method of transmitting and receiving a signal in a multi-antenna system, corresponding transmission and reception devices, computer program products and signal
KR100878768B1 (ko) * 2006-09-15 2009-01-14 삼성전자주식회사 Ｍｉｍｏ ｏｆｄｍ 송수신 방법 및 장치
KR100810270B1 (ko) 2006-11-07 2008-03-07 삼성전자주식회사 다중 입출력 통신 시스템
FR2909499B1 (fr) * 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US7992070B2 (en) * 2006-12-27 2011-08-02 Nec Laboratories America, Inc. Bit-interleaved LDPC-coded modulation for high-speed optical transmission
US20080232489A1 (en) * 2007-03-23 2008-09-25 Jiannan Tsai Spatial interleaver for MIMO wireless communication systems
US8171383B2 (en) * 2007-04-13 2012-05-01 Broadcom Corporation Method and system for data-rate control by randomized bit-puncturing in communication systems
US7991070B2 (en) * 2007-08-20 2011-08-02 Nec Laboratories America, Inc. Wavelength transmission system and method using 3-dimensional LDPC-coded modulation
ES2562031T3 (es) * 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
KR101435681B1 (ko) * 2007-11-08 2014-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
TWI497920B (zh) 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI459724B (zh) 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
US8185796B2 (en) 2008-08-20 2012-05-22 Nec Laboratories America, Inc. Mitigation of fiber nonlinearities in multilevel coded-modulation schemes
US8392814B2 (en) * 2008-10-07 2013-03-05 Qualcomm Incorporated Method and apparatus for high speed structured multi rate low density parity check codes
TW201044833A (en) * 2009-06-01 2010-12-16 Ind Tech Res Inst Hierarchical modulation system and transmitter and method thereof
EP2282470A1 (en) * 2009-08-07 2011-02-09 Thomson Licensing Data reception using low density parity check coding and constellation mapping

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526163A (ja) * 2004-12-29 2008-07-17 インテル・コーポレーション マルチレベル低密度パリティ検査符号化変調
JP2008544686A (ja) * 2005-06-25 2008-12-04 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号化の方法及び装置
US20070217541A1 (en) * 2006-03-15 2007-09-20 Zhixin Liu Compress-forward Coding with N-PSK Modulation for the Half-duplex Gaussian Relay Channel
JP2008278189A (ja) * 2007-04-27 2008-11-13 Sony Corp 復号装置および方法、並びにプログラム
JP2009017160A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 誤り訂正符号化装置および方法ならびにデジタル伝送システム
JP2009055207A (ja) * 2007-08-24 2009-03-12 Yokohama National Univ マルチレベル符号化変調を用いた再送方法、送信機および受信機

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6014005652; 'Ｄｉｇｉｔａｌ　Ｖｉｄｅｏ　Ｂｒｏａｄｃａｓｔｉｎｇ（ＤＶＢ）　Ｕｓｅｒ　ｇｕｉｄｅｌｉｎｅｓ　ｆｏｒ　ｔｈｅ　ｓｅｃｏｎｄ　ｇｅｎｅｒａｔｉｏｎ　ｓｙｓｔｅｍ　ｆｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ，　Ｉ' ＥＴＳＩ　ＴＲ　１０２　３７６ Ｖ１．１．１, 200502, ｐｐ．２７-２８ *
JPN6014005653; Ｄａｖｉｄ　Ｄｅｃｌｅｒｃｑ: 'Ｄｅｃｏｄｉｎｇ　Ａｌｇｏｒｉｔｈｍｓ　ｆｏｒ　Ｎｏｎｂｉｎａｒｙ　ＬＤＰＣ　Ｃｏｄｅｓ　Ｏｖｅｒ　ＧＦ　（ｑ）' Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，　ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ （Ｖｏｌｕｍｅ：５５，Ｉｓｓｕｅ：４）, 200704, ｐｐ．６３３-６４３ *
JPN6014005655; Ｎｅｅｌｅ　ｖｏｎ　Ｄｅｅｔｚｅｎ　ａｎｄ　Ｗｅｒｎｅｒ　Ｈｅｎｋｅｌ: 'Ｕｎｅｑｕａｌ　ｅｒｒｏｒ　ｐｒｏｔｅｃｔｉｏｎ　ｍｕｌｔｉｌｅｖｅｌ　ｃｏｄｅｓ　ａｎｄ　ｈｉｅｒａｒｃｈｉｃａｌ　ｍｏｄｕｌａｔｉｏｎ　ｆｏｒ　ｍｕｌｔｉｍｅｄｉａ　ｔｒａｎｓｍｉｓｓｉｏｎ' Ｉｎｆｏｒｍａｔｉｏｎ　Ｔｈｅｏｒｙ，　２００８．　ＩＳＩＴ　２００８．　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ , 20080711, ｐｐ．２２３７-２２４１ *
JPN6014005657; Ｓｕｚｕｋｉ，　Ｉ　ｅｔ．ａｌ: 'Ｒｅｄｕｃｅｄ　Ｃｌｕｓｔｅｒ　Ｓｅａｒｃｈ　ＭＬ　Ｄｅｃｏｄｉｎｇ　ｆｏｒ　ＱＯ-ＳＴＢＣ　Ｓｙｓｔｅｍｓ' Ａｄｖａｎｃｅｓ　ｉｎ　Ｓａｔｅｌｌｉｔｅ　ａｎｄ　Ｓｐａｃｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，　２００９．　ＳＰＡＣＯＭＭ　２００９．　Ｆｉｒｓｔ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏ , 20090725, ｐｐ．４８-５３ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122812A (ja) * 2009-08-07 2015-07-02 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ 低密度パリティ検査符号および配位図マッピングを使ったデータ受信

Also Published As

Publication number Publication date
WO2011016834A1 (en) 2011-02-10
KR20120058537A (ko) 2012-06-07
EP2462729A1 (en) 2012-06-13
EP2462729B1 (en) 2019-07-03
US20120134446A1 (en) 2012-05-31
EP2282470A1 (en) 2011-02-09
JP2015122812A (ja) 2015-07-02
US8660203B2 (en) 2014-02-25
CN102484631A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
EP2462730B1 (en) Data transmission using low density parity check coding and constellation mapping
EP2462729B1 (en) Data reception using low density parity check coding and constellation mapping
CN110719113B (zh) 传输设备及其交织方法
CN110730004B (zh) 传输设备及其交织方法
JP6339214B2 (ja) 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
US10511332B2 (en) Transmitting method including bit group interleaving
CA2949341C (en) Transmitting apparatus and interleaving method thereof
US10367532B2 (en) Transmitting apparatus and interleaving method thereof
CN110719114B (zh) 传输设备及其交织方法
JP6437548B2 (ja) 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
Michael et al. Modulation and coding for ATSC 3.0
KR20040035297A (ko) 복합적 오류정정 부호화 기능을 갖는 디지털방송 시스템의전송장치 및 방법
JP7112200B2 (ja) 送信装置、受信装置、及びチップ
JP6296847B2 (ja) 送信装置、受信装置、チップ及びデジタル放送システム
Fan et al. MER Analysis for DTMB and DVB-T Systems under Different PN Sequence and Modulation Parameters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202