CN110719114B - 传输设备及其交织方法 - Google Patents

传输设备及其交织方法 Download PDF

Info

Publication number
CN110719114B
CN110719114B CN201910887123.4A CN201910887123A CN110719114B CN 110719114 B CN110719114 B CN 110719114B CN 201910887123 A CN201910887123 A CN 201910887123A CN 110719114 B CN110719114 B CN 110719114B
Authority
CN
China
Prior art keywords
bit
bits
group
column
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910887123.4A
Other languages
English (en)
Other versions
CN110719114A (zh
Inventor
金庆中
明世澔
郑鸿实
安索瑞归·丹尼尔·罗百帝
贝勒卡西姆·穆霍什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201910887123.4A priority Critical patent/CN110719114B/zh
Priority claimed from PCT/KR2015/005099 external-priority patent/WO2015178694A1/en
Publication of CN110719114A publication Critical patent/CN110719114A/zh
Application granted granted Critical
Publication of CN110719114B publication Critical patent/CN110719114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Abstract

提供了一种传输设备。所述传输设备包括：编码器，配置成通过基于包括信息字位和奇偶校验位的奇偶校验矩阵对输入位进行低密度奇偶校验(LDPC)编码来生成LDPC码字，所述LDPC码字包括多个位组，所述多个位组中的每个位组包括多个位；交织器，配置成对所述LDPC码字进行交织；以及调制器，配置成将所交织的LDPC码字映射到调制符号上，其中，所述交织器还配置成对所述LDPC码字进行交织以使得构成所述LDPC码字的所述多个位组之中的预定位组中包括的位位于所述调制符号的预定位上。

Description

传输设备及其交织方法
分案申请声明
本申请是申请日为2015年5月21日、发明名称为“传输设备及其交织方法”的第201580027011.1号专利申请的分案申请。
技术领域
根据示例性实施方式的设备和方法涉及处理和传输数据的传输设备及其交织方法。
背景技术
在21世纪的信息化社会，广播通信服务正进入数字化、多信道、宽频且高质量的时代。具体而言，由于近年来越来越多地使用高质量数字电视、便携式多媒体播放器和便携式广播设备，因此，对用于支持数字播放服务的各种接收方法的方法的需求逐渐增加。
为了满足这种需求，标准化组织正在建立各种标准并且提供多种服务以满足用户的需要。因此，需要用于以高解码和接收性能提供给用户改善的服务的方法。
发明内容
技术问题
本发明构思的示例性实施方式可以克服上述缺点和上文未描述的其它缺点。然而，应理解，示例性实施方式不需要克服上述缺点，并且可以不克服上述任一问题。
示例性实施方式提供传输设备以及所述传输设备的交织方法，所述传输设备可以将低密度奇偶校验(LDPC)码字的多个位组之中的预定位组中包括的位映射到调制符号的预定位并且传输该位。
技术方案
根据示例性实施方式的方面，提供了传输设备，传输设备可包括：编码器，配置成通过基于包括信息字位和奇偶校验位的奇偶校验矩阵对输入位进行LDPC编码来生成LDPC码字，LDPC码字包括多个位组，多个位组中的每个位组包括多个位；交织器，配置成对LDPC码字进行交织；以及调制器，配置成将所交织的LDPC码字映射到调制符号上，其中，交织器还配置成对LDPC码字进行交织以使得构成LDPC码字的多个位组之中的预定位组中包括的位位于调制符号的预定位上。
奇偶校验矩阵可由信息字子矩阵和奇偶校验子矩阵形成。构成LDPC码字的多个位组中的每个位组可由M个位形成。M可以是Nldpc和Kldpc的公约数，并且可被确定以满足Qldpc＝(Nldpc-Kldpc)/M。在这种情况下，Qldpc可以是与奇偶校验矩阵的信息字子矩阵的列组中的列相关的循环移位参数值，Nldpc可以是LDPC码字的长度，以及Kldpc可以是LDPC码字的信息字位的长度。
此外，交织器可包括：组交织器，配置成将LDPC码字分成多个位组，以及按位组重新排列多个位组的顺序；以及块交织器，配置成将顺序已被重新排列的多个位组交织。
交织器还可包括：奇偶校验位交织器，奇偶校验位交织器配置成将LDPC码字的奇偶校验位交织。然后，组交织器可配置成将奇偶校验位交织的LDPC码字分成多个位组并且按位组重新排列多个位组的顺序。
组交织器可配置成通过使用等式21按位组重新排列多个位组的顺序。
此处，在等式21中，可基于LDPC码字的长度、调制方法和码率中的至少一个来确定π(j)。
π(j)可使用多个位组的误码率(BER)和误帧率(FER)中的至少一个以及密度演化方法确定。在密度演化方法中，首先可从多个概率密度函数(PDF)中选择与多个位组之中具有最小噪音值的一个位组的对数似然比(LLR)有关的PDF，然后可选择与另一个位组的LLR有关的下一个PDF，直到针对多个位组的LLR值的全部PDF被选择。
在等式21中，当LDPC码字的长度是16200，调制方法是64-QAM，并且码率是5/15时，π(j)可以被限定成如表25。
块交织器可配置成通过在列方向上将多个位组中包括的位按位组写入多个列中并且在行方向上读取按位组写入有多个位组中包括的位的多个列来进行交织。
在这种情况下，块交织器可配置成将多个位组之中可按位组写入在多个列中的至少一些位组中包括的位连续写入在多个列中，以及在与至少一些位组按位组中包括的位写入在多个列中的区域不同的区域中，将除了至少一些位组之外的位组中包括的位分开。
块交织器可配置成将各自包括多个行的多个列分成第一部分和第二部分。此处，块交织器还可配置为将至少一些位组中包括的位写入第一部分从而使得同一位组中包括的位被写入第一部分的同一列中，以及将至少一些位组之外的至少一个位组中包括的位写入第二部分从而使得同一位组中包括的位被写入第二部分的不同列中。
根据另一示例性实施方式的方面，提供传输设备的交织方法。方法可包括：通过基于包括信息字位和奇偶校验位的奇偶校验矩阵对输入位进行LDPC编码来生成LDPC码字，LDPC码字包括多个位组，多个位组中的每个位组包括多个位；对LDPC码字进行交织；以及将所交织的LDPC码字映射到调制符号上，其中，交织执行为使得在构成LDPC码字的多个位组之中的预定位组中包括的位映射在调制符号的预定位上。
奇偶校验矩阵可由信息字子矩阵和奇偶校验子矩阵形成。构成LDPC码字的多个位组中的每个位组可由M个位形成，并且M可以是Nldpc和Kldpc的公约数而且可被确定以满足Qldpc＝(Nldpc-Kldpc)/M。在这种情况下，Qldpc可以是与奇偶校验矩阵的信息字子矩阵的列组中的列相关的循环移位参数值，Nldpc可以是LDPC码字的长度，以及Kldpc可以是LDPC码字的信息字位的长度。
交织可包括：将LDPC码字分成多个位组并且按位组重新排列多个位组的顺序；以及将顺序被重新排列的多个位组交织。
以上方法可包括对LDPC码字的奇偶校验位进行交织。在这种情况下，奇偶校验位被交织的LDPC码字被分成多个位组以用于按位组重新排列多个位组的顺序。
重新排列可包括通过使用等式21按位组重新排列多个位组的顺序：
在等式21中，可基于LDPC码字的长度、调制方法和码率中的至少一个来确定π(j)。
π(j)可使用多个位组的误码率(BER)和误帧率(FER)中的至少一个以及密度演化方法确定。在密度演化方法中，首先可从多个概率密度函数(PDF)中选择与多个位组之中具有最小噪音值的一个位组的对数似然比(LLR)有关的PDF，然后可选择与另一个位组的LLR有关的下一个PDF，直到针对多个位组的LLR值的全部PDF被选择。
在等式21中，当LDPC码字的长度是16200，调制方法是64-QAM，并且码率是5/15时，π(j)可以被限定成下文所示的表25。
将多个位组交织可包括通过在列方向上将多个位组中包括的位按位组写入多个列中以及在行方向上读取按位组写入有多个位组中包括的位的多个列来进行交织。
在这种情况下，将多个位组交织可包括将多个位组之中可按位组写入在多个列中的至少一些位组中包括的位连续写入在多个列中，以及在与至少一些位组中包括的位按位组写入在多个列中的区域不同的区域中，将除了至少一些位组之外的位组中包括的位分开。
将多个位组交织可包括：将各自包括多个行的多个列分成第一部分和第二部分；将至少一些位组中包括的位写入第一部分中从而使得同一位组中包括的位被写入第一部分的同一列中，以及将除了至少一些位组之外的至少一个位组中包括的位写入第二部分中从而使得同一位组中包括的位被写入第二部分的不同列中。。
有益效果
根据各种示例性实施方式，可以提供改善的解码和接收性能。
附图说明
参考附图，通过详细描述示例性实施方式，上述和/或其它方面将更显而易见，在附图中：
图1到图12是示出根据示例性实施方式的传输设备的视图；
图13到图18是示出根据示例性实施方式的接收设备的视图；
图19是示出根据示例性实施方式的传输设备的配置的框图；
图20到图22是示出根据示例性实施方式的奇偶校验矩阵的配置的视图；
图23是示出根据示例性实施方式的交织器的配置的框图；
图24到图26是示出根据示例性实施方式的交织方法的视图；
图27到图32是示出根据示例性实施方式的块交织器的交织方法的视图；
图33是示出根据示例性实施方式的多路分解器的操作的框图；
图34是示出根据示例性实施方式的接收设备的配置的框图；
图35是示出根据示例性实施方式的解交织器的配置的框图；
图36是示出根据示例性实施方式的块解交织器的解交织方法的视图；
图37是示出根据示例性实施方式的交织方法的流程图；
图38是示出根据示例性实施方式的接收设备的配置的框图；
图39是示出根据示例性实施方式的解调器的框图；以及
图40是用来示出根据实施方式的从用户选择服务的时刻到重现所选择的服务为止的接收设备的操作的流程图。
最佳方式
-
具体实施方式
下文将参考附图更详细地描述各种示例性实施方式。
在以下描述中，不同的附图中描绘的相同的附图标记表示相同元件。说明书中限定的事项(诸如，具体构造和元件)用来帮助全面理解示例性实施方式。因此，显然可以在没有那些具体限定的事项的情况下实施示例性实施方式。此外，没有详细描述相关领域中已知的功能或元件，因为它们将以不必要的细节模糊示例性实施方式。
图1A用来说明根据示例性实施方式的传输设备。
根据图1A，根据示例性实施方式的传输设备10000可包括输入格式化块(或部分)11000、11000-1，位交织与编码调制(BICM)块12000、12000-1，成帧/交织块13000、13000-1，以及波形生成块14000、14000-1。
图1A中示出的根据示例性实施方式的传输设备10000包括由实线示出的标准块和由虚线示出的信息块。此处，由实线示出的块是标准块并且由虚线示出的块是可在实施信息多输入多输出(MIMO)时使用的块。
输入格式化块11000、11000-1从待服务的输入数据流中生成基带帧(BBFRAME)。在本文中，输入流可以是传输流(TS)、互联网协议(IP)流、通用流(GS)、通用流封装(GSE)等。
BICM块12000、12000-1根据待服务的数据将被传输的区域(例如，固定PHY帧或移动PHY帧)来确定前向纠错(FEC)编码率和星座阶数，并且随后执行编码。具体取决于系统实施，待服务的数据上的信令信息可通过单独的BICM编码器(未示出)进行编码或者通过将BICM编码器12000、12000-1与待服务的数据共享进行编码。
成帧/交织块13000、13000-1将时间交织数据与信令信息组合以生成传输帧。
波形生成块14000、14000-1在所生成的传输帧上的时间域中生成OFDM信号、将生成的OFDM信号调制到射频(RF)信号，并且将调制的RF信号传输到接收器。
图1B和图1C用来说明根据示例性实施方式的多路复用的方法。
图1B示出根据示例性实施方式的实施时分多路复用(TDM)的框图。
在TDM系统架构中，有四个主要块(或部分)：输入格式化块11000、BICM块12000、成帧/交织块13000，以及波形生成块14000。
数据在输入格式化块中输入并格式化，并且在BICM块12000中应用前向纠错而且映射到星座。在成帧/交织块13000中完成时间和频率交织以及帧创建。随后，在波形生成块14000中创建输出波形。
图1C示出根据另一示例性实施方式的实施分层多路复用(LDM)的框图。
与TDM系统架构相比，LDM系统架构中存在若干不同的块。具体而言，有两个单独的输入格式化块11000、11000-1和BICM块12000、12000-1，LDM中的每一层均具有其中的一个。这些输入格式化块和BICM块在LDM注入块中的成帧/交织块13000之前进行组合。波形生成块14000类似于TDM。
图2是示出图1A所示的输入格式化块的详细配置的框图。
如图2所示，输入格式化块11000由控制分配到物理层通道(PLP)中的包的三个块构成。具体而言，输入格式化块11000包括包封装与压缩块11100、基带成帧块11300和调度器块11200。
输入到输入格式化块11000的输入数据包可以由各种类型构成，但在封装操作中，这些不同类型的包变成对基带帧进行配置的通用包。此处，通用包的格式是可变的。在没有附加信息的情况下，能够容易从包本身中提取通用包的长度。通用包的最大长度是64kB。包括报头在内的通用包的最大长度是四字节。通用包必须是整数字节长。
调度器11200接收封装通用包的输入流，并且以基带帧的形式将它们形成到物理层通道(PLP)中。在上述TDM系统中，可能只有一个PLP，称为单PLP或S-PLP，或者可能有多个PLP，称为M-PLP。一个服务无法使用多于四个的PLP。在LDM系统由两个层构成的情况下，使用两个PLP，每层使用一个PLP。
调度器11200接收封装输入包流，并且指导如何将这些包分派到物理层资源。具体而言，调度器11200指导基带成帧块将如何输出基带帧。
调度器11200的功能资产由数据尺寸和时间限定。物理层可在这些离散时间传送数据的部分。调度器11200使用包括封装数据包在内的数据和信息、用于封装数据包的服务元数据的质量、系统缓冲模型、来自系统管理的约束和配置，并且在物理层参数的配置方面创建符合的解决方案。对应的解决方案受制于配置和控制参数以及可用的总频谱。
另外，调度器11200的操作受到动态配置、准静态配置和静态配置的组合的约束。这些约束留待具体实施限定。
此外，针对每个服务，应使用最多四个PLP。可以构建由多个时间交织块构成的多个服务，针对带宽6、7或8MHz，最多高达总计64个PLP。如图3A所示，基带成帧块11300由三个块构成：基带帧结构3100、3100-1、…3100-n，基带帧报头结构块3200、3200-1、…3200-n，以及基带帧扰码块3300、3300-1、…3300-n。在M-PLP操作中，必要时，基带成帧块创建多个PLP。
如图3B所示，基带帧3500由基带帧报头3500-1和有效载荷3500-2构成，有效载荷3500-2由通用包构成。基带帧具有固定长度Kpayload。通用包3610-3650应按顺序映射到基带帧3500。如果通用包3610-3650没有完全适配在基带帧内，那么包在当前基带帧与下一基带帧之间分割。包分割应仅以字节为单元进行。
基带帧报头结构块3200、3200-1、…3200-n配置基带帧报头。如图3B所示，基带帧报头3500-1由三个部分组成，包括基本报头3710、可选报头(或可选字段)3720以及扩展字段3730。此处，基本报头3710出现在每一个基带帧中，而可选报头3720和扩展字段3730可以不是每次都出现。
基本报头3710的主要特征是提供指针以作为基带帧内的下一通用包的开始，所述指针包括以字节为单位的偏移值。当通用包开始基带帧时，指针值变成零。如果没有通用包在基带帧内开始，那么指针值是8191，并且可使用2字节的基本报头。
例如，针对基带帧包计数、基带帧时间戳以及附加信令等，可在之后使用扩展字段(或扩展报头)3730。
基带帧扰码块3300、3300-1、…3300-n将基带帧扰码。
为了确保有效载荷数据在映射到星座时不会始终映射到同一点(诸如，在映射到星座的有效载荷由重复序列构成时)，在前向纠错编码之前，有效载荷数据应始终被扰码。
扰码序列应由具有9个反馈抽头的16位移位寄存器生成。移位寄存器输出中的八个被选择作为固定随机字节，其中来自该字节的每个位用来单独与对应的输入数据进行异或(XOR)操作。将最高有效位(MSB)对MSB进行数据位异或操作，以此类推，直到最低有效位(LSB)对LSB为止。生成多项式是G(x)＝1+X+X3+X6+X7+X11+X12+X13+X16。
图4示出根据示例性实施方式的用于对基带扰码的伪随机二进制序列(PRBS)编码器的移位寄存器，其中，应在每个基带帧起始时开始将序列加载到PRBS寄存器中，如图4所示。
图5是用来说明图1A所示的BICM块的详细配置的框图。
如图5所示，BICM块包括FEC块12100、12100-1、…、12100-n，位交织器块12200、12200-1、…、12200-n以及映射器块12300、12300-1、…、12300-n。
对FEC块1200、12100-1、…、12100-n的输入是长度为Kpayload的基带帧，并且来自FEC块的输出是FEC帧。FEC块12100、12100-1、…、12100-n由外码和内码与信息部分的串接实施。FEC帧具有长度Ninner。LDPC码的两个不同长度限定为：Ninner＝64800位和Ninner＝16200位。
外码被实现为BCH(Bose,Ray-Chaudhuri and Hocquenghem)外码、循环冗余校验(CRC)或其它码中的一个。内码被实现为低密度奇偶校验(LDPC)码。BCH和LDPC FEC码都是系统码，其中信息部分I包含在码字内。因此，得到的码字是信息或有效载荷部分、BCH或CRC奇偶校验位和LDPC奇偶校验位的串接，如图6A所示。
LDPC码的使用是强制的，并且用来提供码检测所需的冗余。限定两个不同的LDPC结构，这些被称为类型A和类型B。类型A具有在低码率展现更好性能的码结构，而类型B码结构在高码率展现更好性能。一般而言，预期使用Ninner＝64800位的码。然而，对于对延迟很苛刻的应用，或者对于优选简单的编码器/解码器结构的应用，也可使用Ninner＝16200位的码。
外码和CRC包括将Mouter位添加到输入基带帧。外BCH码用来通过校正预定数量的位错误而降低固有LDPC错误平层。当使用BCH码时，Mouter的长度是192位(Ninner＝64800位的码)和168位(针对Ninner＝16200位的码)。当使用CRC时，Mouter的长度是32位。当既不使用BCH也不使用过CRC时，Mouter的长度是零。如果确定内码的纠错能力足够用于应用，那么可省略外码。当没有外码时，FEC帧的结构如图6B所示。
图7是用来说明图5所示的位交织器块的详细配置的框图。
LDPC编码器的LDPC码字(即，FEC帧)应由位交织器块12200进行位交织。位交织器块12200包括奇偶校验位交织器12210、分组交织器12220和块交织器12230。此处，奇偶校验位交织器并不用于类型A码，而只用于类型B码。
奇偶校验位交织器12210将LDPC奇偶校验矩阵的奇偶校验部分的阶梯结构转换成类似于矩阵的信息部分的准循环结构。
另外，奇偶校验位交织的LDPC码位被分成Ngroup＝Ninner/360位组，并且分组交织器12220重新排列位组。
块交织器12230块将分组交织的LDPC码字交织。
具体而言，基于块交织器12230中的列的数量和位组的位的数量，块交织器12230将多个列分成第1部分和第2部分。此外，块交织器12230将位按列写入配置第1部分的每列中，并且随后将位按列写入配置第2部分的每列中，而且然后按行读出写入每列中的位。
在这种情况下，构成第1部分中的位组的位可被写入同一列中，并且构成第2部分中的位组的位可被写入至少两列中。
回到图5，映射器块12300、12300-1、…、12300-n将FEC编码且位交织的位映射到复值正交调幅(QAM)星座点。针对最高鲁棒性级别，使用正交相移键控(QPSK)。针对更高阶星座(16-QAM直到4096-QAM)，限定非均匀星座并且针对每个码率定制星座。
通过首先将输入位多路分解成并行数据单元字随后将这些单元字映射到星座值中，每个FEC帧都应映射到FEC块。
图8是用来说明图1A所示的成帧/交织块的详细配置的框图。
如图8所示，成帧/交织块13000包括时间交织块14310、成帧块14320和频率交织块14330。
对时间交织块14310和成帧块14320的输入可由M-PLP构成，然而成帧块14320的输出是按帧排列的OFDM符号。频率交织块14330中包括的频率交织器操作OFDM符号。
时间交织块14310中包括的时间交织器(TI)配置取决于所使用的PLP的数量。当只有单个PLP时或者当使用LDM时，使用纯粹的卷积交织器，而针对多个PLP，使用由单元交织器、块交织器和卷积交织器构成的混合交织器。对时间交织块14310的输入是从映射器块(图5，12300、12300-1、…、12300-n)输出的单元流，并且时间交织块14310的输出也是时间交织的单元流。
图9A示出用于单PLP(S-PLP)的时间交织块，并且它仅由卷积交织器构成。
图9B示出用于多个PLP(M-PLP)的时间交织块，并且它可分成若干子块，如图所示。
成帧块14320将交织帧映射到至少一个发射器帧上。成帧块14320具体地接收来自至少一个物理层通道的输入(例如，数据单元)并且输出符号。
此外，成帧块14320创建至少一个特殊符号，被称为前同步码符号。这些符号在下文提及的波形块中经历相同的处理。
图10是示出根据示例性实施方式的传输帧的示例的视图。
如图10所示，传输帧由三个部分构成：引导(bootstrap)、前同步码和数据有效载荷。三个部分中的每一个由至少一个符号构成。
另外，频率交织块14330的目的是确保与其它PLP相比，频谱的一部分中的持续干扰不会不成比例地降低特定PLP的性能。在一个OFDM符号的所有数据单元上操作的频率交织器14330将数据单元从成帧块14320映射到N个数据载体上。
图11是用来说明图1A所示的波形生成块的详细配置的框图。
如图11所示，波形生成块14000包括导频插入块14100、多输入单输出(MISO)块14200、快速傅里叶逆变换(IFFT)块14300、峰均功率比(PAPR)块14400、保护间隔(GI)插入块14500和引导块14600。
导频插入块14100将导频插入到OFDM帧内的各种单元。
OFDM帧内的各种单元用参考信息进行调制，所述参考信息的传输值是接收器已知的。
含有参考信息的单元在升压功率水平传输。所述单元被称为分散导频、连续导频、边缘导频、前同步码导频或帧尾导频单元。导频信息的值得自参考序列，所述参考序列是一系列的值，任何给定符号上的每个传输载体具有其中一个值。
导频可用于帧同步、频率同步、时间同步、信道估计、传输模式识别，并且也可用来跟随相位噪声。
导频根据参考信息进行调制，并且参考序列应用到每一个符号中的所有导频(例如，分散导频、连续导频、边缘导频、前同步码导频或帧尾导频)，包括帧的前同步码和帧尾符号。
除了帧的前同步码和帧尾符号之外，采用参考序列形式的参考信息在每个符号中的分散导频单元中传输。
除了上述分散导频之外，许多连续导频被插入帧的除了前同步码和帧尾符号之外的每个符号中。连续导频的数量和位置取决于使用的FFT尺寸和分散导频图案。
MISO块14200应用MISO处理。
传输分集码滤波器组是MISO预失真技术，该技术在单频网络中人为地将信号与多个传输器去除相关，从而最小化潜在的相消干扰。使用线性频域滤波器以使得接收器中的补偿可作为均衡器过程的一部分实施。在传输器数量M∈{2,3,4}和滤波器的时域跨度N∈{64,256}的约束下，滤波器设计基于在所有滤波器对上创建具有最小化互相关的全通滤波器。较长的时域跨度滤波器将增加去相关水平，但有效的保护间隔长度将被滤波器时域跨度减小，并且在为特定网络拓扑选择滤波器组时应考虑这种情况。
IFFT块14300指定用于每个传输模式的OFDM结构。传输的信号按帧进行组织。每个帧具有TF的持续时间，并且由LF OFDM符号构成。N个帧构成一个超帧。每个符号由以持续时间TS传输的一组Ktotal个载体构成。每个符号由具有持续时间TU的可用部分和具有持续时间Δ的保护间隔组成。保护间隔由可用部分的周期延拓TU构成，并且在它之前插入。
PAPR块14400应用峰均功率降低技术。
GI插入块14500将保护间隔插入到每个帧中。
引导块14600将引导信号预置于每个帧的前部。
图12是用来说明根据示例性实施方式的信令信息的配置的框图。
输入处理块11000包括调度器11200。BICM块15000包括L1信令生成器15100、FEC编码器15200-1和15200-2、位交织器15300-2、多路分解器15400-2、星座映射器15500-1和15500-2。根据示例性实施方式，L1信令生成器15100可包括在输入处理块11000中。
n个服务数据分别映射到PLP0至PLPn。调度器11200确定每个PLP的位置、调制和编码率，从而将多个PLP映射到T2的物理层。换言之，调度器11200生成L1信令信息。调度器11200可使用可被称为帧生成器的成帧/交织块13000(图1)在当前帧的L1后信令信息之中输出动态字段信息。此外，调度器11200可将L1信令信息传输到BICM块15000。L1信令信息包括L1前信令信息和L1后信令信息。
L1信令生成器15100可将L1前信令信息与L1后信令信息区分开以便输出它们。FEC编码器15200-1和15200-2执行相应的编码操作，包括针对L1前信令信息与L1后信令信息进行缩短和打孔。针对编码的L1后信令信息，位交织器15300-2逐位执行交织。多路分解器15400-2通过更改构成单元的位的顺序来控制位的鲁棒性，并且输出包括位的单元。两个星座映射器15500-1和15500-2分别将L1前信令信息与L1后信令信息映射到星座。通过上述过程处理的L1前信令信息与L1后信令信息被成帧/交织块13000(图1)输出，以包括在每个帧中。
图13示出根据本发明的实施方式的接收设备的结构。
根据本发明的实施方式的用于接收广播信号的设备20000可对应于参考图1描述的用于传输广播信号的设备10000。根据本发明的实施方式的用于接收广播信号的设备20000可包括同步与解调模块21000、帧解析模块22000、解映射与解码模块23000、输出处理器24000，以及信令解码模块25000。将给出用于接收广播信号的设备20000的每个模块的操作的描述。
同步与解调模块21000可通过m个Rx天线接收输入信号、相对于对应于接收广播信号的设备20000的系统来执行信号检测和同步，以及实施解调，所述解调对应于由传输广播信号的设备10000执行的过程的逆向过程。
帧解析模块22000可以解析输入信号帧并提取数据，以用于传输用户选择的服务。如果用于传输广播信号的设备10000执行交织，那么帧解析模块22000可实施对应于交织的逆向过程的解交织。在这种情况下，通过对从信令解码模块25200输出的数据进行解码可获取需要提取的信号和数据的位置，以恢复由用于传输广播信号的设备10000生成的调度信息。
解映射与解码模块23000可以将输入信号转换成位域数据，并且随后在必要时对该数据进行解交织。解映射与解码模块23000可以针对应用于传输效率的映射来执行解映射，并且校正因解码而在传输信道上产生的错误。在这种情况下，通过对从信令解码模块25000输出的数据进行解码，解映射与解码模块23000可以获取解映射和解码所需的传输参数。
输出处理器24000可以执行由用于传输广播信号的设备10000应用的各种压缩/信号处理过程的逆向过程，以改善传输效率。在这种情况下，输出处理器24000可以从信令解码模块25000输出的数据中获取必要的控制信息。输出处理器24000的输出对应于输入到用于传输广播信号的设备10000的信号输入，并且可以是MPEG-TS、IP流(v4或v6)和通用流。
信令解码模块25000可以从由同步与解调模块21000解调的信号中获取PLS信息。如上所述，帧解析模块22000、解映射与解码模块23000和输出处理器24000可以使用从信令解码模块25000输出的数据执行它们的功能。
图14示出根据本发明的实施方式的同步与解调模块。
如图14所示，根据本发明的实施方式的同步与解调模块21000对应于用于使用m个Rx天线接收广播信号的设备20000的同步与解调模块，并且可以包括用于对分别通过m个路径输入的信号进行解调的m个处理块。m个处理块可以执行相同的处理过程。将给出m个处理块中的第一处理块21000的操作的描述。
第一处理块21000可以包括调谐器21100、模数转换器(ADC)块21200、前同步码检测器21300、保护序列检测器21400、波形变换块21500、时间/频率同步块21600、参考信号检测器21700、信道均衡器21800以及逆波形变换块21900。
调谐器21100可以选择所需的频带、补偿所接收的信号的幅度，以及将补偿的信号输出到ADC块21200。
ADC块21200可以将从调谐器21100输出的信号转换成数字信号。
前同步码检测器21300可以检测前同步码(或者前同步码信号或前同步码符号)，以便检查数字信号是不是对应于接收广播信号的设备20000的系统的信号。在这种情况下，前同步码检测器21300可以对通过前同步码接收的基本传输参数进行解码。
保护序列检测器21400可以检测数字信号中的保护序列。时间/频率同步块21600可以使用检测到的保护序列来执行时间/频率同步，并且信道均衡器21800可以使用检测到的保护序列通过接收/恢复的序列来估计信道。
当用于传输广播信号的设备10000已执行逆波形变换时，波形变换块21500可以执行逆波形变换的逆向操作。当根据本发明的一个实施方式的广播传输/接收系统是多载波系统时，波形变换块21500可以执行FFT。此外，当根据本发明的实施方式的广播传输/接收系统是单载波系统时，如果接收的时域信号在频域中处理或者在时域中处理，那么可不使用波形变换块21500。
时间/频率同步块21600可以接收前同步码检测器21300、保护序列检测器21400和参考信号检测器21700的输出数据，并且执行时间同步和载波频率同步，包括保护序列检测和检测到的信号上的块窗口定位。此处，时间/频率同步块21600可以反馈波形变换块21500的输出信号以用于频率同步。
参考信号检测器21700可以检测接收的参考信号。因此，根据本发明的实施方式的用于接收广播信号的设备20000可以执行同步或信道估计。
信道均衡器21800可以从保护序列或参考信号中估计从每个Tx天线到每个Rx天线的传输信道，并且使用估计的信道针对接收的数据执行信道均衡。
当波形变换块21500执行波形变换时，逆波形变换块21900可以恢复最初接收的数据域，从而高效地进行同步和信道估计/均衡。如果根据本发明的实施方式的广播传输/接收系统是单载波系统，那么波形变换块21500可以执行FFT，从而在频域中实施同步/信道估计/均衡，并且逆波形变换块21900可以在信道均衡信号上执行IFFT，从而恢复传输的数据符号。如果根据本发明的实施方式的广播传输/接收系统是多载波系统，那么可不使用逆波形变换块21900。
根据设计，上述块可被省略或由具有类似或相同功能的块替换。
图15示出根据本发明的实施方式的帧解析模块。
如图15所示，根据本发明的实施方式的帧解析模块22000可以包括至少一个块交织器22100和至少一个单元解映射器22200。
块交织器22100可基于信号块对通过m个Rx天线的数据路径接收并且由同步与解调模块21000处理的数据进行解交织。在这种情况下，如果用于传输广播信号的设备10000执行成对交织，那么块交织器22100可以针对每个输入路径将两个连续的数据段作为一对处理。因此，块交织器22100可以输出两个连续的数据段，即使在已经执行解交织时也是如此。此外，块交织器22100可以执行由用于传输广播信号的设备10000执行的交织操作的逆向操作，从而按初始顺序输出数据。
单元解映射器22200可以从接收的信号帧中提取对应于公共数据的单元、对应于数据管道的单元以及对应于PLS数据的单元。单元解映射器22200可以合并分散传输的数据，并且在必要时将该数据作为流输出。当两个连续的单元输入数据段被作为一对处理并且在用于传输广播信号的设备10000中映射时，单元解映射器22200可以执行成对单元解映射，以用于将两个连续输入单元作为一个单位处理，作为用于传输广播信号的设备10000的映射操作的逆向过程。
此外，单元解映射器22200可以提取通过当前帧接收的PLS信令数据，作为PLS前与PLS后数据，并且输出PLS前与PLS后数据。
根据设计，上述块可被省略或由具有类似或相同功能的块替换。
图16示出根据本发明的实施方式的解映射与解码模块。
图16中示出的解映射与解码模块23000可以执行图1中示出的位交织和编码与调制模块的操作的逆向操作。
根据本发明的实施方式的用于传输广播信号的设备10000的位交织和编码与调制模块可以针对相应路径通过独立应用单输入单输出(SISO)、MISO和MIMO来处理输入数据管道，如上所述。因此，图16中示出的解映射与解码模块23000可以包括用于响应于用于传输广播信号的设备10000、根据SISO、MISO和MIMO来处理从帧解析模块输出的数据。
如图16所述，根据本发明的实施方式的解映射与解码模块23000可以包括用于SISO的第一块23100、用于MISO的第二块23200、用于MIMO的第三块23300，以及用于处理PLS前/PLS后信息的第四块23400。图16中示出的解映射与解码模块23000是示例性的，并且根据设计，可只包括第一块23100和第四块23400、只包括第二块23200和第四块23400，或者只包括第三块23300和第四块23400。即，根据设计，解映射与解码模块23000可以包括用于同样或不同地处理数据管道的块。
将给出关于解映射与解码模块23000的每个块的描述。
第一块23100根据SISO来处理输入数据管道，并且可以包括时间解交织器块23110、单元解交织器块23120、星座解映射器块23130、单元到位多路复用器块23140、位解交织器块23150，以及FEC解码器块23160。
时间解交织器块23110可以执行由图8所示的时间交织块14310执行的过程的逆向过程。即，时间解交织器块23110可以将在时域中交织的输入符号解交织到它们的初始位置。
单元解交织器块23120可以执行由图9B所示的单元交织器块执行的过程的逆向过程。即，单元解交织器块23120可以将分散在FEC块中的单元的位置解交织到它们的初始位置。单元解交织器块23120可被省略。
星座解映射器块23130可以执行由图5所示的映射器12300执行的过程的逆向过程。即，星座解映射器块23130可以将符号域输入信号解映射到位域数据。此外，星座解映射器块23130可执行硬判决(harddecision)，并且输出所判决的位数据。此外，星座解映射器块23130可输出每个位的对数似然比(LLR)，所述对数似然比对应于软判决(softdecision)值或概率值。如果用于传输广播信号的设备10000应用旋转星座以获得额外分集增益，那么星座解映射器块23130可以执行对应于旋转星座的二维LLR解映射。此处，星座解映射器块23130可以计算LLR，从而使得可以补偿由用于传输广播信号的设备10000应用到I或Q分量的延迟。
单元到位多路复用器块23140可以执行由图5所示的映射器12300执行的过程的逆向过程。即，单元到位多路复用器块23140可以将所映射的位数据恢复到初始位流。
位解交织器块23150可以执行由图5所示的位交织器12200执行的过程的逆向过程。即，位解交织器块23150可以按照初始顺序将从单元到位多路复用器块23140输出的位流解交织。
FEC解码器块23160可以执行由图5所示的FEC编码器12100执行的过程的逆向过程。即，FEC解码器块23460可以通过执行LDPC解码和BCH解码来校正传输信道上生成的错误。
第二块23200根据MISO来处理输入数据管道，并且按照与第一块23100相同的方式，可以包括时间解交织器块、单元解交织器块、星座解映射器块、单元到位多路复用器块、位解交织器块以及FEC解码器块，如图16所示。然而，第二块23200与第一块23100的区别在于：第二块23200还包括MISO解码块23210。第二块23200执行与第一块23100相同的过程，包括时间解交织操作到输出操作，并且因此省略对应块的描述。
MISO解码块23210可以执行用于传输广播信号的设备10000中的MISO处理的操作的逆向操作。如果根据本发明的实施方式的广播传输/接收系统使用空时块编码(STBC)，那么MISO解码块23210可以执行Alamouti解码。
第三块23300根据MIMO来处理输入数据管道，并且按照与第二块23200相同的方式，可以包括时间解交织器块、单元解交织器块、星座解映射器块、单元到位多路复用器块、位解交织器块以及FEC解码器块，如图16所示。然而，第三块23300与第二块23200的区别在于：第三块23300还包括MIMO解码块23310。第三块23300中包括的时间解交织器块、单元解交织器块、星座解映射器块、单元到位多路复用器块和位解交织器块的基本作用与第一块23100和第二块23200中包括的对应块的基本作用相同，但它们的功能可不同于第一块23100和第二块23200的功能。
MIMO解码块23310可以针对m个Rx天线的输入信号而接收单元解交织器的输出数据，并且执行MIMO解码，MIMO解码作为用于传输广播信号的设备10000中的MIMO处理的操作的逆向操作。MIMO解码块23310可以执行最大似然解码以获取优化的解码性能或以降低的复杂性实施球形解码。另外，通过执行最小均方差(MMSE)检测或者用MMSE检测实施迭代解码，MIMO解码块23310可以达到改善的解码性能。
第四块23400处理PLS-前/PLS-后信息，并且可以执行SISO或MISO解码。
第四块23400中包括的时间解交织器块、单元解交织器块、星座解映射器块、单元到位多路复用器块和位解交织器块的基本作用与第一块23100、第二块23200和第三块23300中包括的对应块的基本作用相同，但它们的功能可不同于第一块23100、第二块23200和第三块23300的功能。
缩短/打孔FEC解码器23410可以根据PLS数据长度在缩短/打孔的数据上执行去缩短和去打孔，并且随后实施FEC解码。在这种情况下，用于数据管道的FEC解码器也可以用于PLS。因此，不需要只用于PLS的附加FEC解码器硬件，因此简化了系统设计并且实现了高效编码。
根据设计，上述块可被省略或由具有类似或相同功能的块替换。
根据本发明的实施方式的解映射与解码模块可以将针对相应路径处理的数据管道和PLS信息输出到输出处理器，如图16所示。
图17和图18示出根据本发明的实施方式的输出处理器。
图17示出根据本发明的实施方式的输出处理器24000。图17所示的输出处理器24000接收从解映射与解码模块输出的单个数据管道，并且输出单个输出流。
图17所示的输出处理器24000可以包括BB扰码器块24100、填充移除块24200、CRC-8解码器块24300和BB帧处理器块24400。
BB扰码器块24100可以通过生成与传输广播信号的设备用于输入位流相同的PRBS并且在PRBS和位流上实施异或操作来对输入位流解扰。
必要时，填充移除块24200可以移除由用于传输广播信号的设备插入的填充位。
CRC-8解码器块24300可以通过在从填充移除块24200接收的位流上执行CRC解码来检查块错误。
BB帧处理器块24400可以对通过BB帧报头传输的信息进行解码，并且使用解码的信息恢复MPEG-TS、IP流(v4或v6)或者通用流。
根据设计，上述块可被省略或由具有类似或相同功能的块替换。
图18示出根据本发明的另一实施方式的输出处理器。图18所示的输出处理器24000接收从解映射与解码模块输出的多个数据管道。对多个数据管道解码可以包括将通常可应用于多个数据管道和相关数据管道的公共数据合并以及对它们进行解码的过程，或者通过用于接收广播信号的设备同时对多个服务或服务部件(包括可扩展视频服务)进行解码的过程。
图18所示的输出处理器24000可以包括BB扰码器块、填充移除块、CRC-8解码器块和BB帧处理器块，如图17所示的输出处理器。这些块的基本作用对应于参考图17描述的块的基本作用，但它们的操作可不同于图17所示的块的那些操作。
图18所示的输出处理器中包括的去抖动缓冲器块24500可以补偿由传输广播信号的设备根据恢复的TTO(输出时间)参数插入的、用于同步多个数据管道的延迟。
参考恢复的DNP(删除空包)和输出公共数据，空包插入块24600可以恢复从流中移除的空包。
基于ISCR(输入流时间参考)信息，TS时钟再生块24700可以恢复输出包的时间同步。
TS重组块24800可以将从空包插入块24600输出的公共数据和相关的数据管道重组，以恢复初始MPEG-TS、IP流(v4或v6)或者通用流。TTO、DNT和ISCR信息可以通过BB帧报头获得。
带内信令解码块24900可以对通过数据管道的每个FEC帧中的填充位字段传输的带内物理层信令信息进行解码并且输出。
图18所示的输出处理器可以对分别通过PLS-前路径和PLS-后路径输入的PLS前信息和PLS后信息进行BB解扰，并且对解扰的数据进行解码，以恢复初始PLS数据。恢复的PLS数据传送到用于接收广播信号的设备中包括的系统控制器。系统控制器可以提供用于接收广播信号的设备的同步与解调模块、帧解析模块、解映射与解码模块和输出处理器模块所需的参数。
根据设计，上述块可被省略或由具有类似或相同功能的块替换。
图19是示出根据示例性实施方式的传输设备的配置的框图。参考图19，传输设备100包括编码器110、交织器120和调制器130(或星座映射器)。
编码器110通过基于奇偶校验矩阵执行LDPC编码来生成低密度奇偶校验(LDPC)码字。编码器110可包括LDPC编码器(未示出)，以执行LDPC编码。
编码器110对信息字(或信息)进行LDPC编码，以生成由信息字位和奇偶校验位(就是LDPC奇偶校验位)形成的LDPC码字。此处，输入到编码器110的位可用作信息字位。此外，由于LDPC码是系统码，因此，信息字位可实际上按照其自身的形式被包括在LDPC码字中。
LDPC码字由信息字位和奇偶校验位形成。例如，LDPC码字由Nldpc数量的位形成，并且包括Kldpc数量的信息字位和Nparity＝Nldpc-Kldpc数量的奇偶校验位。
在这种情况下，编码器110可通过基于奇偶校验矩阵执行LDPC编码来生成LDPC码字。即，由于LDPC编码是用于生成LDPC码字以满足H·CT＝0的过程，因此，当执行LDPC编码时，编码器110可以使用奇偶校验矩阵。此处，H是奇偶校验矩阵，而C是LDPC码字。
针对LDPC编码，传输设备100可包括存储器，并且可预先存储各种格式的奇偶校验矩阵。
例如，传输设备100可预先存储在数字有线视频广播第2版(DVB-C2)、第二代卫星数字视频广播(DVB-S2)、第二代地面数字视频广播(DVB-T2)等中限定的奇偶校验矩阵，或者可预先存储在当前正建立的北美数字广播标准系统高级电视系统委员会(ATSC)3.0标准中限定的奇偶校验矩阵。然而，这仅仅是示例，并且除了这些奇偶校验矩阵之外，传输设备100可预先存储其它格式的奇偶校验矩阵。
在下文中，将参考附图说明根据各种示例性实施方式的奇偶校验矩阵。在奇偶校验矩阵中，除了具有1的元素之外元素具有0。
例如，根据示例性实施方式的奇偶校验矩阵可具有图20的配置。
参考图20，奇偶校验矩阵200由对应于信息字位的信息字子矩阵(或信息子矩阵)210和对应于奇偶校验位的奇偶校验子矩阵220形成。
信息字子矩阵210包括Kldpc数量的列，并且奇偶校验子矩阵220包括Nparity＝Nldpc-Kldpc数量的列。奇偶校验矩阵200的行数与奇偶校验子矩阵220的列数相同，Nparity＝Nldpc-Kldpc。
此外，在奇偶校验矩阵200中，Nldpc是LDPC码字的长度，Kldpc是信息字位的长度，以及Nparity＝Nldpc-Kldpc是奇偶校验位的长度。LDPC码字、信息字位和奇偶校验位的长度是指LDPC码字、信息字位和奇偶校验位的每个中包括的位的数量。
在下文中，将说明信息字子矩阵210和奇偶校验子矩阵220的配置。
信息字子矩阵210包括Kldpc数量的列(即，第0列到第Kldpc-1列)，并且遵循下列规则：
第一，信息字子矩阵210的Kldpc数量的列之中的M数量的列属于同一组，并且Kldpc数量的列被分成Kldpc/M数量的列组。在每个列组中，列与相邻前一列循环移位Qldpc。即，Qldpc可以是有关奇偶校验矩阵200的信息字子矩阵210的列组中的列的循环移位参数值。
此处，M是包括多个列的列组的图案在信息字子矩阵210中重复的间隔(例如，M＝360)，并且Qldpc是一个列与信息字子矩阵210中的同一列组中的相邻前一列循环移位的大小。此外，M是Nldpc和Kldpc的公约数，并且被确定以满足Qldpc＝(Nldpc-Kldpc)/M。此处，M和Qldpc是整数，并且Kldpc/M也是整数。根据LDPC码字的长度和码率或编码率(CR)，M和Qldpc可具有各种值。
例如，当M＝360并且LDPC码字的长度Nldpc是64800时，Qldpc可被限定成如下列表1，而当M＝360并且LDPC码字的长度Nldpc是16200时，Qldpc可被限定成如下列表2。
码率 Nldpc M Qldpc
5/15 64800 360 120
6/15 64800 360 108
7/15 64800 360 96
8/15 64800 360 84
9/15 64800 360 72
10/15 64800 360 60
11/15 64800 360 48
12/15 64800 360 36
13/15 64800 360 24
表1
码率 Nldpc M Qldpc
5/15 16200 360 30
6/15 16200 360 27
7/15 16200 360 24
8/15 16200 360 21
9/15 16200 360 18
10/15 16200 360 15
11/15 16200 360 12
12/15 16200 360 9
13/15 16200 360 6
表2
第二，当第i个列组(i＝0，1，...，Kldpc/M-1)的第0个列的阶次(degree)是Di时(在本文中，阶次是每列中存在值1的数量，并且属于同一列组的所有列具有相同阶次)，并且1存在于第i列组的第0列中的每行的位置(或索引)是
Figure BDA0002207639590000241
第k个1位于第i列组的第j列中的行的索引/>
Figure BDA0002207639590000242
由下列等式1确定：
Figure BDA0002207639590000243
其中k＝0、1、2、...Di-1；i＝0、1、...、Kldpc/M-1；并且j＝1、2、...、M-1。
等式1可以被表示为下列等式2：
Figure BDA0002207639590000244
其中k＝0、1、2、...Di-1；i＝0、1、...、Kldpc/M-1；并且j＝1、2、...、M-1。由于j＝1、2、...、M-1，因此，等式2的(j mod M)可被视作j。
在上述等式中，
Figure BDA0002207639590000245
是第k个1位于第i列组的第j列中的行的索引，Nldpc是LDPC码字的长度，Kldpc是信息字位的长度，Di是属于第i列组的列的阶次，M是属于单个列组的列的数量，以及Qldpc是列组中的每列循环移位的大小。
因此，参考这些等式，只有在
Figure BDA0002207639590000246
已知时，才可能知道第k个1位于第i列组的第j列中的行的索引/>
Figure BDA0002207639590000247
因此，当第k个1位于每一列组的第0列中的行的索引值被存储时，可以知道1位于具有图20的配置的奇偶校验矩阵200中(即，在奇偶校验矩阵200的信息字子矩阵210中)的列和行的位置。
根据上述规则，属于第i列组的所有列具有相同阶次Di。因此，根据上述规则，存储奇偶校验矩阵上的信息的LDPC码字可简单表示如下。
例如，当Nldpc是30、Kldpc是15并且Qldpc是3时，1位于三个列组的第0列的行的位置信息可由等式3的序列表示，并且可被称为“权重-1位置序列”。
Figure BDA0002207639590000251
Figure BDA0002207639590000252
Figure BDA0002207639590000253
其中
Figure BDA0002207639590000254
是第k个1位于第i列组的第j列的行的索引。
类似于表示1位于每个列组的第0列的行的索引的等式3的权重-1位置序列可简单表示为下列表3：
Figure BDA0002207639590000255
表3
表3展示奇偶校验矩阵中具有值1的元素的位置，并且第i个权重-1位置序列由1位于属于第i列组的第0列中的行的索引表示。
基于以上描述，根据示例性实施方式的奇偶校验矩阵的信息字子矩阵210可如下列表4到表12中限定。
表4到表12展示1位于信息字子矩阵210的第i列组的第0列中的行的索引。即，信息字子矩阵210由多个列组形成，每个列组包括M个列，并且多个列组中的每个列组的第0列中1的位置可由表4到表12限定。
在本文中，1位于第i列组的第0列中的行的索引是指“奇偶校验位累加器的地址”。“奇偶校验位累加器的地址”具有与DVB-C2/S2/T2标准或当前正建立的ATSC 3.0标准中的限定的含义相同的含义，因此，省略它的详细说明。
例如，当LDPC码字的长度Nldpc是16200、码率是5/15并且M是360时，1位于信息字子矩阵210的第i列组的第0列中的行的索引如下列表4所示：
Figure BDA0002207639590000261
表4
在另一示例中，当LDPC码字的长度Nldpc是16200、码率是7/15并且M是360时，1位于信息字子矩阵210的第i列组的第0列中的行的索引如下列表5或表6所示：
i 1位于第i列组的第0列中的行的索引
0 553 742 901 1327 1544 2179 2519 3131 3280 3603 3789 3792 4253 5340 5934 5962 6004 6698 7793 8001 8058 8126 8276 8559
1 503 590 598 1185 1266 1336 1806 2473 3021 3356 3490 3680 3936 4501 4659 5891 6132 6340 6602 7447 8007 8045 8059 8249
2 795 831 947 1330 1502 2041 2328 2513 2814 2829 4048 4802 6044 6109 6461 6777 6800 7099 7126 8095 8428 8519 8556 8610
3 601 787 899 1757 2259 2518 2783 2816 2823 2949 3396 4330 4494 4684 4700 4837 4881 4975 5130 5464 6554 6912 7094 8297
4 4229 5628 7917 7992
5 1506 3374 4174 5547
6 4275 5650 8208 8533
7 1504 1747 3433 6345
8 3659 6955 7575 7852
9 607 3002 4913 6453
10 3533 6860 7895 8048
11 4094 6366 8324
12 2206 4513 5411
13 32 3882 5149
14 389 3121 4625
15 1308 4419 6520
16 2092 2373 6849
17 1815 3679 7152
18 3582 3979 6948
19 1049 2135 3754
20 2276 4442 6591
表5
i 1位于第i列组的第0列中的行的索引
0 432 655 893 942 1285 1427 1738 2199 2441 2565 2932 3201 4144 4419 4678 4963 5423 5922 6433 6564 6656 7478 7514 7892
1 220 453 690 826 1116 1425 1488 1901 3119 3182 3568 3800 3953 4071 4782 5038 5555 6836 6871 7131 7609 7850 8317 8443
2 300 454 497 930 1757 2145 2314 2372 2467 2819 3191 3256 3699 3984 4538 4965 5461 5742 5912 6135 6649 7636 8078 8455
3 24 65 565 609 990 131913941465 1918 1976 2463 2987 3330 3677 4195 4240 4947 5372 6453 6950 7066 8412 8500 8599
4 1373 4668 5324 7777
5 189 3930 5766 6877
6 3 2961 4207 5747
7 1108 4768 6743 7106
8 1282 2274 2750 6204
9 2279 2587 2737 6344
10 2889 3164 7275 8040
11 133 2734 5081 8386
12 437 3203 7121
13 4280 7128 8490
14 619 4563 6206
15 2799 6814 6991
16 244 4212 5925
17 1719 7657 8554
18 53 1895 6685
19 584 5420 6856
20 2958 5834 8103
表6
在另一示例中，当LDPC码字的长度Nldpc是16200、码率是9/15并且M是360时，1存在于信息字子矩阵210的第i列组的第0列中的行的索引被限定成如下列表7或表8。
i 1位于第i列组的第0列中的行的索引
0 212 255 540 967 1033 1517 1538 3124 3408 3800 4373 4864 4905 5163 5177 6186
1 275 660 1351 2211 2876 3063 3433 4088 4273 4544 4618 4632 5548 6101 6111 6136
2 279 335 494 865 1662 1681 3414 3775 4252 4595 5272 5471 5796 5907 5986 6008
3 345 352 3094 3188 4297 4338 4490 4865 5303 6477
4 222 681 1218 3169 3850 4878 4954 5666 6001 6237
5 172 512 1536 1559 2179 2227 3334 4049 6464
6 716 934 1694 2890 3276 3608 4332 4468 5945
7 1133 1593 1825 2571 3017 4251 5221 5639 5845
8 1076 1222 6465
9 159 5064 6078
10 374 4073 5357
11 2833 5526 5845
12 1594 3639 5419
13 1028 1392 4239
14 115 622 2175
15 300 1748 6245
16 2724 3276 5349
17 1433 6117 6448
18 485 663 4955
19 711 1132 4315
20 177 3266 4339
21 1171 4841 4982
22 33 1584 3692
23 2820 3485 4249
24 1716 2428 3125
25 250 2275 6338
26 108 1719 4961
表7
i 1位于第i列组的第0列中的行的索引
0 350 462 1291 1383 1821 2235 2493 3328 3353 3772 3872 3923 4259 4426 4542 4972 5347 6217 6246 6332 6386
1 177 869 1214 1253 1398 1482 1737 2014 2161 2331 3108 3297 3438 4388 4430 4456 4522 4783 5273 6037 6395
2 347 501 658 966 1622 1659 1934 2117 2527 3168 3231 3379 3427 3739 4218 4497 4894 5000 5167 5728 5975
3 319 398 599 1143 1796 3198 3521 3886 4139 4453 4556 4636 4688 4753 4986 5199 5224 5496 5698 5724 6123
4 162 257 304 524 945 1695 1855 2527 2780 2902 2958 3439 3484 4224 4769 4928 5156 5303 5971 6358 6477
5 807 1695 2941 4276
6 2652 2857 4660 6358
7 329 2100 2412 3632
8 1151 1231 3872 4869
9 1561 3565 5138 5303
10 407 794 1455
11 3438 5683 5749
12 1504 1985 3563
13 440 5021 6321
14 194 3645 5923
15 1217 1462 6422
16 1212 4715 5973
17 4098 5100 5642
18 5512 5857 6226
19 2583 5506 5933
20 784 1801 4890
21 4734 4779 4875
22 938 5081 5377
23 127 4125 4704
24 1244 2178 3352
25 3659 6350 6465
26 1686 3464 4336
表8
在另一示例中，当LDPC码字的长度Nldpc是16200、码率是11/15并且M是360时，1存在于信息字子矩阵210的第i列组的第0列中的行的索引被限定成如下列表9或表10。
i 1位于第i列组的第0列中的行的索引
0 49 719 784 794 968 2382 2685 2873 2974 2995 3540 4179
1 272 281 374 1279 2034 2067 2112 3429 3613 3815 3838 4216
2 206 714 820 1800 1925 2147 2168 2769 2806 3253 3415 4311
3 62 159 166 605 1496 1711 2652 3016 3347 3517 3654 4113
4 363 733 1118 2062 2613 2736 3143 3427 3664 4100 4157 4314
5 57 142 436 983 1364 2105 2113 3074 3639 3835 4164 4242
6 870 921 950 1212 1861 2128 2707 2993 3730 3968 3983 4227
7 185 2684 3263
8 2035 2123 2913
9 883 2221 3521
10 1344 1773 4132
11 438 3178 3650
12 543 756 1639
13 1057 2337 2898
14 171 3298 3929
15 1626 2960 3503
16 484 3050 3323
17 2283 2336 4189
18 2732 4132 4318
19 225 2335 3497
20 600 2246 2658
21 1240 2790 3020
22 301 1097 3539
23 1222 1267 2594
24 1364 2004 3603
25 1142 1185 2147
26 564 1505 2086
27 697 991 2908
28 1467 2073 3462
29 2574 2818 3637
30 748 2577 2772
31 1151 1419 4129
32 164 1238 3401
表9
i 1位于第i列组的第0列中的行的索引
0 108 297 703 742 1345 1443 1495 1628 1812 2341 2559 2669 2810 2877 3442 3690 3755 3904 4264
1 180 211 477 788 824 1090 1272 1578 1685 1948 2050 2195 2233 2546 2757 2946 3147 3299 3544
2 627 741 1135 1157 1226 1333 1378 1427 1454 1696 1757 1772 2099 2208 2592 3354 3580 4066 4242
3 9795 959 989 1006 1032 1135 1209 1382 1484 1703 1855 1985 2043 2629 2845 3136 3450 3742
4 230 413 801 829 1108 1170 1291 1759 1793 1827 1976 2000 2423 2466 2917 3010 3600 3782 4143
5 56 142 236 381 1050 1141 1372 1627 1985 2247 2340 3023 3434 3519 3957 4013 4142 4164 4279
6 298 1211 2548 3643
7 73 1070 1614 1748
8 1439 2141 3614
9 284 1564 2629
10 607 660 855
11 1195 2037 2753
12 49 1198 2562
13 296 1145 3540
14 1516 2315 2382
15 154 722 4016
16 759 2375 3825
17 162 194 1749
18 2335 2422 2632
19 6 1172 2583
20 726 1325 1428
21 985 2708 2769
22 255 2801 3181
23 2979 3720 4090
24 208 1428 4094
25 199 3743 3757
26 1229 2059 4282
27 458 1100 1387
28 1199 2481 3284
29 1161 1467 4060
30 959 3014 4144
31 2666 3960 4125
32 2809 3834 4318
表10
在另一示例中，当LDPC码字的长度Nldpc是16200、码率是13/15并且M是360时，1存在于信息字子矩阵210的第i列组的第0列中的行的索引被限定成如下列表11或表12。
i 1位于第i列组的第0列中的行的索引
0 71 334 645 779 786 1124 1131 1267 1379 1554 1766 1798 1939
1 6 183 364 506 512 922 972 981 1039 1121 1537 1840 2111
2 6 71 153 204 253 268 781 799 873 1118 1194 1661 2036
3 6 247 353 581 921 940 1108 1146 1208 1268 1511 1527 1671
4 6 37 466 548 747 1142 1203 1271 1512 1516 1837 1904 2125
5 6 171 863 953 1025 1244 1378 1396 1723 1783 1816 1914 2121
6 1268 1360 1647 1769
7 6 458 1231 1414
8 183 535 1244 1277
9 107 360 498 1456
10 6 2007 2059 2120
11 1480 1523 1670 1927
12 139 573 711 1790
13 6 1541 1889 2023
14 6 374 957 1174
15 287 423 872 1285
16 6 1809 1918
17 65 818 1396
18 590 766 2107
19 192 814 1843
20 775 1163 1256
21 42 735 1415
22 334 1008 2055
23 109 596 1785
24 406 534 1852
25 684 719 1543
26 401 465 1040
27 112 392 621
28 82 897 1950
29 887 1962 2125
30 793 1088 2159
31 723 919 1139
32 610 839 1302
33 218 1080 1816
34 627 1646 1749
35 496 1165 1741
36 916 1055 1662
37 182 722 945
38 5 595 1674
表11
i 1位于第i列组的第0列中的行的索引
0 37 144 161 199 220 496 510 589 731 808 834 965 1249 1264 1311 1377 1460 1520 1598 1707 1958 2055 2099 2154
1 20 27 165 462 546 583 742 796 1095 1110 1129 1145 1169 1190 1254 1363 1383 1463 1718 1835 1870 1879 2108 2128
2 288 362 463 505 638 691 745 861 1006 1083 1124 1175 1247 1275 1337 1353 1378 1506 1588 1632 1720 1868 1980 2135
3 405 464 478 511 566 574 641 766 785 802 836 996 1128 1239 1247 1449 1491 1537 1616 1643 1668 1950 1975 2149
4 86 192 245 357 363 374 700 713 852 903 992 1174 1245 1277 1342 1369 1381 1417 1463 1712 1900 1962 2053 2118
5 101 327 378 550
6 186 723 1318 1550
7 118 277 504 1835
8 199 407 1776 1965
9 387 1253 1328 1975
10 62 144 1163 2017
11 100 475 572 2136
12 431 865 1568 2055
13 283 640 981 1172
14 220 1038 1903 2147
15 483 1318 1358 2118
16 92 961 1709 1810
17 112 403 1485 2042
18 431 1110 1130 1365
19 587 1005 1206 1588
20 704 1113 1943
21 375 1487 2100
22 1507 1950 2110
23 962 1613 2038
24 554 1295 1501
25 488 784 1446
26 871 1935 1964
27 54 1475 1504
28 1579 1617 2074
29 1856 1967 2131
30 330 1582 2107
31 40 1056 1809
32 1310 1353 1410
33 232 554 1939
34 168 641 1099
35 333 437 1556
36 153 622 745
37 719 931 1188
38 237 638 1607
表12
在上述示例中，LDPC码字的长度是16200，并且码率是5/15、7/15、9/15、11/15和13/15。然而，这仅仅是示例，并且当LDPC码字的长度是64800或码率具有不同值时，信息字子矩阵210中的1的位置可以不同地限定。
根据示例性实施方式，即使在如上述表4到表12所示的奇偶校验矩阵200的每个列组的第0列中的序列的索引顺序改变时，改变的奇偶校验矩阵也是用于相同码的奇偶校验矩阵。因此，本发明的构思涵盖下列情况：表4到表12中每个列组的第0列中的序列的索引顺序改变。
根据示例性实施方式，即使在对应于i+1个列组的序列的排列顺序在表4到表12中改变时，码的曲线图上的循环特性和代数特性(诸如，阶次分布)不改变。因此，本发明的构思也涵盖表4到表12中示出的序列的排列顺序改变的情况。
此外，即使在多个Qldpc等同添加到表4到表12中的某一列组(即，序列)时，码的曲线图上的循环特性或代数特性(诸如，阶次分布)不改变。因此，本发明的构思也涵盖将多个Qldpc等同添加到表4到表12中示出的所有索引的结果。然而，应注意，当通过将多个Qldpc添加到给定序列中的所有索引而获得的结果值大于或等于(Nldpc-Kldpc)时，应替代地应用通过对(Nldpc-Kldpc)应用模运算而获得的值。
一旦1存在于信息字子矩阵210的第i列组的第0列中的行的位置被限定成如表4到表12，可以限定1存在于每个列组的其它列中的行的位置，因为1存在于第0列中的行的位置在下一列中循环移位Qldpc。
例如，在表4的情况下，在信息字子矩阵210的第0列组的第0列中，1存在于第245行、第449行、第491行…。
在这种情况下，由于Qldpc＝(Nldpc-Kldpc)/M＝(16200-5400)/360＝30，因此，1位于第0列组的第1列中的行的索引可以是275(＝245+30)、479(＝449+30)、521(＝491+30)、…，并且1位于第0列组的第2列中的行的索引可以是305(＝275+30)、509(＝479+30)、551(＝521+30)、…。
在上述方法中，可以限定1位于每个列组的所有行中的行的索引。
图20所示的奇偶校验矩阵200的奇偶校验子矩阵220可限定如下：
奇偶校验子矩阵220包括Nldpc-Kldpc个列(即，第Kldpc列到第Nlpdc-1列)，并且具有双对角线或阶梯配置。因此，奇偶校验子矩阵220中包括的列之中除了最后一列(即第Nlpdc-1列)之外的列的阶次是2，并且最后一列的阶次是1。
因此，奇偶校验矩阵200的信息字子矩阵210可由表4到表12限定，并且奇偶校验矩阵200的奇偶校验子矩阵220可具有双对角线配置。
当基于下列等式4和等式5置换图20所示的奇偶校验矩阵200的列和行时，图20所示的奇偶校验矩阵可变成图21所示的奇偶校验矩阵300。
Figure BDA0002207639590000341
Figure BDA0002207639590000342
/>
下文将描述基于等式4和等式5的用于置换的方法。由于行置换和列置换应用相同的原理，因此，将行置换作为示例说明。
在行置换的情况下，对于第X行，计算满足X＝Qldpc×i+j的i和j，并且通过将计算的i和j分配到M×j+i来置换第X行。例如，Qldpc和M分别是2和10，对于第7行，满足7＝2×i+j的i和j分别是3和1。因此，第7行被置换到第13行(10×1+3＝13)。
当按照上述方法执行行置换和列置换时，图20的奇偶校验矩阵可转换成图21的奇偶校验矩阵。
参考图21，奇偶校验矩阵300被分成多个局部块，并且M×M的准循环矩阵对应于每个局部块。
因此，具有图21的配置的奇偶校验矩阵300由M×M的矩阵单元形成。即，M×M的子矩阵被布置成构成奇偶校验矩阵300的多个局部块。
由于奇偶校验矩阵300由M×M的准循环矩阵形成，因此，M个列可被称为列块并且M个行可被称为行块。因此，具有图21的配置的奇偶校验矩阵300由Nqc_column＝Nldpc/M个列块和Nqc_row＝Nparity/M个行块形成。
下文中将描述M×M的子矩阵。
第一，第0行块的第Nqc_column-1列块具有下列等式6所示的形式。
Figure BDA0002207639590000343
如上所述，A 330是M×M矩阵，第0行和第M-1列的值都是“0”，并且对于0≤i≤(M-2)，第i列的第i+1行是“1”而其它值是“0”。
第二，对于奇偶校验子矩阵320中的0≤i≤(Nldpc-Kldpc)/M-1，第Kldpc/M+i列块的第i行块被单元矩阵IM×M 340配置。此外，对于0≤i≤(Nldpc-Kldpc)/M-2，第Kldpc/M+i列块的第i+1行块被单元矩阵IM×M340配置。
第三，构成信息字子矩阵310的块350可具有循环矩阵P的循环移位格式
Figure BDA0002207639590000351
或者循环矩阵P的循环移位格式/>
Figure BDA0002207639590000352
的附加格式(或重叠格式)。
例如，循环矩阵P向右循环移位1的格式可由下列等式7表示：
Figure BDA0002207639590000353
循环矩阵P是具有M×M尺寸的矩形矩阵，并且是M个行中每行的权重为1且M个列中每列的权重为1的矩阵。当aij是0时，循环矩阵P(即P0)表示单元矩阵IM×M，并且当aij是∞时，P∞是零矩阵。
在第i行块和第j列块在图21的奇偶校验矩阵300中相交的地方存在的子矩阵可以是
Figure BDA0002207639590000354
因此，i和j表明对应于信息字的局部块中的行块的数量和列块的数量。因此，在奇偶校验矩阵300中，列的总数是Nldpc＝M×Nqc_column，并且行的总数是Nparity＝M×Nqc_row。即，奇偶校验矩阵300由Nqc_column个列块和Nqc_row个行块形成。
下文将说明基于如图20所示的奇偶校验矩阵200执行LDPC编码的方法。为便于说明，将奇偶校验矩阵200限定成如表4时的LDPC编码过程作为示例说明。
第一，当具有长度Kldpc的信息字位是
Figure BDA0002207639590000355
并且具有长度Nldpc-Kldpc的奇偶校验位是/>
Figure BDA0002207639590000356
时，LDPC编码由下列过程执行。
步骤1)将奇偶校验位初始化为‘0’。即，
Figure BDA0002207639590000357
步骤2)将第0信息字位i0累积在这样的奇偶校验位中，该奇偶校验位具有表4的第一行(即，i＝0的行)中限定的索引以作为该奇偶校验位的地址。这可由下列等式8表示：
Figure BDA0002207639590000361
此处，i0是第0信息字位，pi是第i奇偶校验位，并且
Figure BDA0002207639590000362
是二进制运算。根据二进制运算，/>
Figure BDA0002207639590000363
等于0，/>
Figure BDA0002207639590000364
等于1，/>
Figure BDA0002207639590000365
等于1，/>
Figure BDA0002207639590000366
等于0。
步骤3)将其它359个信息字位im(m＝1,2,…,359)累积在具有基于下列等式9计算的地址的奇偶校验位中。这些信息字位可属于与i0相同的列组中。
(x+(mmod360)×Qldpc)mod(Nldpc-Kldpc)…(9)
此处，x是对应于信息字位i0的奇偶校验位累加器的地址，以及Qldpc是每个列在信息字子矩阵中循环移位的大小并且在表4的情况下可以是30。此外，由于m＝1、2、…、359，因此，等式9中的(m mod 360)可被视作m。
因此，将信息字位im(m＝1,2,…,359)累积在具有基于等式9计算的地址的奇偶校验位中。例如，针对信息字位i1，可以执行如下列等式10所示的操作：
Figure BDA0002207639590000371
此处，i1是第1信息字位，pi是第i奇偶校验位，并且
Figure BDA0002207639590000372
是二进制运算。根据二进制运算，/>
Figure BDA0002207639590000373
等于0，/>
Figure BDA0002207639590000374
等于1，/>
Figure BDA0002207639590000375
等于1，/>
Figure BDA0002207639590000376
等于0。
步骤4)将第360个信息字位i360累积在这样的奇偶校验位中，该奇偶校验位具有表4的第2行(即，i＝1的行)中限定的索引以作为该奇偶校验位的地址。
步骤5)将属于与信息字位i360相同的组的其它359个信息字位累积在奇偶校验位中。在这种情况下，奇偶校验位的地址可基于等式9确定。然而，在这种情况下，x是对应于信息字位i360的奇偶校验位累加器的地址。
步骤6)针对表4的所有列组，重复上述步骤4和5。
步骤7)因此，基于下列等式11来计算奇偶校验位pi。在这种情况下，将i初始化为1。
Figure BDA0002207639590000377
在等式11中，pi是第i奇偶校验位，Nldpc是LDPC码字的长度，Kldpc是LDPC码字的信息字的长度，并且
Figure BDA0002207639590000378
是二进制运算。
编码器110可根据上述方法计算奇偶校验位。
根据另一示例性实施方式，奇偶校验矩阵可具有如图22所示的配置。
参考图22，奇偶校验矩阵400可由五(5)个矩阵A、B、C、Z和D形成。下文将说明这五个矩阵中的每个矩阵的配置以说明奇偶校验矩阵400的配置。
第一，根据LDPC码字的长度和码率，与如图22所示的奇偶校验矩阵400相关的参数值M1、M2、Q1和Q2可被限定成如下列表13。
Figure BDA0002207639590000381
表13
矩阵A由K个列和g个行形成，并且矩阵C由K+g个列和N-K-g个行形成。此处，K是信息字位的长度，并且N是LDPC码字的长度。
根据LDPC码字的长度和码率，可基于表14来限定1位于矩阵A和矩阵C中的第i列组的第0列中的行的索引。在这种情况下，列的图案在矩阵A和矩阵C中的每个中重复的间隔(即属于同一组的列的数量)可以是360。
例如，当LDPC码字的长度N是16200并且码率是5/15时，1位于矩阵A和矩阵C中的第i列组的第0列中的行的索引被限定成如下列表14：
i 1位于第i列组的第0列中的行的索引
0 69 244 706 5145 5994 6066 6763 6815 8509
1 257 541 618 3933 6188 7048 7484 8424 9104
2 69 500 536 1494 1669 7075 7553 8202 10305
3 11 189 340 2103 3199 6775 7471 7918 10530
4 333 400 434 1806 3264 5693 8534 9274 10344
5 111 129 260 3562 3676 3680 3809 5169 7308 8280
6 100 303 342 3133 3952 4226 4713 5053 5717 9931
7 83 87 374 828 2460 4943 6311 8657 9272 9571
8 114 166 325 2680 4698 7703 7886 8791 9978 10684
9 281 542 549 1671 3178 3955 7153 7432 9052 10219
10 202 271 608 3860 4173 4203 5169 6871 8113 9757
11 16 359 419 3333 4198 4737 6170 7987 9573 10095
12 235 244 584 4640 5007 5563 6029 6816 7678 9968
13 123 449 646 2460 3845 4161 6610 7245 7686 8651
14 136 231 468 835 2622 3292 5158 5294 6584 9926
15 3085 4683 8191 9027 9922 9928 10550
16 2462 3185 3976 4091 8089 8772 9342
表14
在上述示例中，LDPC码字的长度是16200并且码率是5/15。然而，这仅仅是示例，并且当LDPC码字的长度是64800或码率具有不同值时，1位于矩阵A和矩阵C中的第i列组的第0列中的行的索引可以不同地限定。
下文将参考表14以示例方式说明1存在于矩阵A和矩阵C中的行的位置。
由于在表14中，LDPC码字的长度是16200并且码率是5/15，因此，参考表13，在由表14限定的奇偶校验矩阵400中，M1＝720、M2＝10080、Q1＝2且Q2＝28。
在本文中，Q1是相同列组的列在矩阵A中循环移位的大小，并且Q2是相同列组的列在矩阵C中循环移位的大小。
此外，Q1＝M1/L、Q2＝M2/L、M1＝g且M2＝N-K-g，并且L是列的图案在矩阵A和矩阵C中重复的间隔，例如，可以是360
1位于矩阵A和矩阵C中的行的索引可基于M1值确定。
例如，由于在表14的情况下，M1＝720，因此，1存在于矩阵A中的第i列组的第0列中的行的位置可基于表14的索引值中小于720的值进行确定，并且1存在于矩阵C中的第i列组的第0列中的行的位置可基于表14的索引值中大于或等于720的值进行确定。
在表14中，对应于第0列组的序列是“69、244、706、5145、5994、6066、6763、6815和8509”。因此，在矩阵A中的第0列组的第0列的情况下，1可以位于第69行、第244行和第706行，并且在矩阵C的第0列组的第0列的情况下，1可以位于第5145行、第5994行、第6066行、第6763行、第6815行和第8509行。
一旦1在矩阵A中的每个列组的第0列的位置被限定，通过从相邻前一列循环移位Q1，可以限定1存在于该列组的另一列中的行的位置。一旦1在矩阵C中的每个列组的第0列的位置被限定，通过从前一列循环移位Q2，可以限定1存在于该列组的另一列中的行的位置。
在上述示例中，在矩阵A的第0列组的第0列的情况下，1存在于第69行、第244行和第706行。在这种情况下，由于Q1＝2，因此，1存在于第0列组的第1列的行的索引是71(＝69+2)、246(＝244+2)和708(＝706+2)，并且1存在于第0列组的第2列的行的索引是73(＝71+2)、248(＝246+2)和710(＝708+2)。
在矩阵C的第0列组的第0列的情况下，1存在于第5145行、第5994行、第6066行、第6763行、第6815行和第8509行。在这种情况下，由于Q2＝28，因此，1存在于第0列组的第1列的行的索引是5173(＝5145+28)、6022(＝5994+28)、6094(6066+28)、6791(＝6763+28)、6843(＝6815+28)和8537(＝8509+28)，并且1存在于第0列组的第2列的行的索引是5201(＝5173+28)、6050(＝6022+28)、6122(＝6094+28)、6819(＝6791+28)、6871(＝6843+28)和8565(＝8537+28)。
在这种方法中，限定了1存在于矩阵A和矩阵C的所有列组中的行的位置。
矩阵B可具有双对角线配置，矩阵D可具有对角线配置(即，矩阵D是单位矩阵)，并且矩阵Z可以是零矩阵。
因此，图22所示的奇偶校验矩阵400可由具有上述配置的矩阵A、B、C、D和Z限定。
下文将说明基于如图22所示的奇偶校验矩阵400执行LDPC编码的方法。为便于说明，将奇偶校验矩阵400限定成如表14时的LDPC编码过程作为示例说明。
例如，当信息字块S＝(s0,s1,…,SK-1)被LDPC编码时，可以生成包括奇偶校验位
Figure BDA0002207639590000401
的LDPC码字/>
Figure BDA0002207639590000411
/>
M1和M2分别表示具有双对角线配置的矩阵B的尺寸和具有对角线配置的矩阵D的尺寸，并且M1＝g、M2＝N-K-g。
计算奇偶校验位的过程如下。在以下说明中，为便于说明，将奇偶校验矩阵400限定成如表14以作为示例。
步骤1)将λ和p初始化为λi＝si(i＝0,1,…,K-1)、pj＝0(j＝0,1,…,M1+M2-1)。
步骤2)将第0信息字位λ0累积在这样的奇偶校验位中，该奇偶校验位具有表14的第一行(即，i＝0的行)中限定的索引以作为该奇偶校验位的地址。这可由下列等式12表示：
Figure BDA0002207639590000412
步骤3)对于接下来的L-1数量额信息字位λm(m＝1,2,…,L-1)，将λm累积在基于下列等式13计算的奇偶校验位地址中：
(χ+m×Q1)mod M1(如果χ＜M1)
M1+{(χ-M1+m×Q2)mod M2}(如果χ≥M1)…(13)
此处，x是对应于第0信息字位λ0的奇偶校验位累加器的地址。
此外，Q1＝M1/L并且Q2＝M2/L。此外，由于在表14中，LDPC码字的长度N是16200并且码率是5/15，因此，参考表13，M1＝720，M2＝10080，Q1＝2，Q2＝28并且L＝360。
因此，针对第1信息字位λ1，可以执行如下列等式14所示的操作：
Figure BDA0002207639590000421
步骤4)由于关于第L信息字位λL以与上述方法类似的方法给出与表14的第二行(即i＝1的行)中相同的奇偶校验位的地址，因此，基于等式13计算关于接下来的L-1个信息字位λm(m＝L+1,L+2,…,2L-1)的奇偶校验位的地址。在这种情况下，x是对应于信息字位λL的奇偶校验位累加器的地址，并且可基于表14的第二行获得。
步骤5)针对每个位组的L个新信息字位，通过将表14的新行视作奇偶校验位累加器的地址而重复上述过程。
步骤6)在针对码字位λ0到λK-1重复上述过程之后，从i＝1按顺序计算关于下列等式15的值：
Figure BDA0002207639590000422
步骤7)基于下列等式16计算对应于具有双对角线配置的矩阵B的奇偶校验位λK到
Figure BDA0002207639590000423
/>
Figure BDA0002207639590000424
步骤8)基于表14和等式13，计算关于每组的L个新码字位λK到
Figure BDA0002207639590000425
的奇偶校验位累加器的地址。
步骤9)在计算码字位λK到
Figure BDA0002207639590000426
之后，基于下列等式17计算对应于具有对角线配置的矩阵C的奇偶校验位/>
Figure BDA0002207639590000427
到/>
Figure BDA0002207639590000428
Figure BDA0002207639590000429
编码器110可根据上述方法计算奇偶校验位。
返回参考图19，编码器110可通过使用各种码率(诸如，3/15、4/15、5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、13/15等)来执行LDPC编码。此外，编码器110可基于信息字位的长度和码率来生成具有各种长度(诸如，16200、64800等)的LDPC码字。
在这种情况下，编码器110可通过使用奇偶校验矩阵来执行LDPC编码，并且奇偶校验矩阵被配置成如图20到图22所示。
此外，编码器110可执行BCH(Bose,Chaudhuri,Hocquenghem)编码以及LDPC编码。为此，编码器110还可包括BCH编码器(未示出)以执行BCH编码。
在这种情况下，编码器110可按照BCH编码和LDPC编码的顺序执行编码。编码器110可通过执行BCH编码来将BCH奇偶校验位添加到输入位，并且对包括输入位和BCH奇偶校验位的信息字位进行LDPC编码，从而生成LDPC码字。
交织器120将LDPC码字交织。即，交织器120接收来自编码器110的LDPC码字，并且基于各种交织规则将LDPC码字交织。
具体而言，交织器120可将LDPC码字交织，从而使得构成LDPC码字的多个位组(即多个组或多个块)之中的预定位组中包括的位被映射到调制符号的预定位。因此，调制器130可将LDPC码字的多个组之中的预定组中包括的位映射到调制符号的预定位。
为此，如图23所示，交织器120可包括奇偶校验位交织器121、组交织器(或分组交织器122)、组扭转交织器123和块交织器124。
奇偶校验位交织器121将构成LDPC码字的奇偶校验位交织。
当基于具有图20的配置的奇偶校验矩阵200生成LDPC码字时，奇偶校验位交织器121可通过使用下列等式18只将LDPC码字的奇偶校验位交织：
ui＝ci for 0≤i<Kldpc，以及
Figure BDA0002207639590000431
其中M是列组的图案在信息字子矩阵210中重复的间隔，即，列组中包括的列的数量(例如，M＝360)，并且Qldpc是每个列在信息字子矩阵210中循环移位的大小。即，奇偶校验位交织器121相对于LDPC码字
Figure BDA0002207639590000432
执行奇偶校验位交织，并且输出/>
Figure BDA0002207639590000433
Figure BDA0002207639590000434
奇偶校验位在上述方法中交织的LDPC码字可被配置成使得LDPC码字的预定个连续位具有类似的解码特性(循环特性或循环分布、列的阶次等)。
例如，基于M个连续位，LDPC码字可具有相同特性。此处，M是列组的图案在信息字子矩阵210中重复的间隔，并且例如，可以是360。
LDPC码字位和奇偶校验矩阵的积应为“0”。这意味着，第i个LDPC码字位ci(i＝0,1,…,Nldpc-1)与奇偶校验矩阵的第i列的积之和应为“0”矢量。因此，第i个LDPC码字位可被视作对应于奇偶校验矩阵的第i列。
在图20的奇偶校验矩阵200的情况下，信息字子矩阵210中的M个列属于同一组，并且基于列组，信息字子矩阵210具有相同特性(例如，属于同一列组的列具有相同的列阶次分布和相同的循环特性或相同的循环分布)。
在这种情况下，由于信息字位中的M个连续位对应于信息字子矩阵210的相同列组，因此，信息字位可由具有相同码字特性的M个连续位形成。当LDPC码字的奇偶校验位被奇偶校验位交织器121交织时，LDPC码字的奇偶校验位可由具有相同码字特性的M个连续位形成。
然而，对于基于图21的奇偶校验矩阵300和图22的奇偶校验矩阵400编码的LDPC码字，可不执行奇偶校验位交织。在这种情况下，可省略奇偶校验位交织器121。
组交织器122可将奇偶校验位交织的LDPC码字分成多个位组(或块)，并且按位组(或以位组为单位)重新排列多个位组的顺序。即，组交织器122可按位组将多个位组交织。
当根据情况省略奇偶校验位交织器121时，组交织器122可将LDPC码字分成多个位组并且按位组重新排列位组的顺序。
组交织器122通过使用下列等式19或等式20将奇偶校验位交织的LDPC码字分成多个位组。
Figure BDA0002207639590000441
Xj＝{uk|360×j≤k＜360×(j+1),0≤k＜Nldpc}for0≤j＜Ngroup…(20)
其中Ngroup是位组的总数，Xj是第j位组，并且uk是输入到组交织器122的第k个LDPC码字位。此外，
Figure BDA0002207639590000451
是小于或等于k/360的最大整数。
由于这些等式中的360表示列组的图案在信息字子矩阵中重复的间隔M的示例，因此，这些等式中的360可以改成M。
被分成多个位组的LDPC码字可以如图24所示。
参考图24，LDPC码字被分成多个位组，并且每个位组由M个连续位形成。当M是360时，多个位组中的每个位组可由360个位形成。因此，位组可由对应于奇偶校验矩阵的列组的位形成。
由于LDPC码字被M个连续位分开，因此，Kldpc个信息字位被分成Kldpc/M个位组并且Nldpc-Kldpc个奇偶校验位被分成(Nldpc-Kldpc)/M个位组。因此，LDPC码字总共可分成Nldpc/M个位组。
例如，当M＝360并且LDPC码字的长度Nldpc是16200时，构成LDPC码字的组的数量Ngroups是45(＝16200/360)，而当M＝360并且LDPC码字的长度Nldpc是64800时，构成LDPC码字的组的数量Ngroups是180(＝64800/360)。
如上所述，组交织器122将LDPC码字分开，从而使得M个连续位被包括在同一组中，这是因为LDPC码字基于M个连续位具有相同码字特性。因此，当LDPC码字以M个连续位分组时，具有相同码字特性的位属于同一组。
在上述示例中，构成每个位组的位的数量是M。然而，这仅仅是示例，并且构成每个位组的位的数量可变。
例如，构成每个位组的位的数量可以是M的整除部分。即，构成每个位组的位的数量可以是构成奇偶校验矩阵的信息字子矩阵的列组的列的数量的整除部分。在这种情况下，每个位组可由M个位的整除部分形成。例如，当构成信息字子矩阵的列组的列的数量是360，即M＝360时，组交织器122可将LDPC码字分成多个位组，从而使得构成每个位组的位的数量是360的整除部分中的一个。
在以下说明中，为便于说明，作为示例，构成位组的位的数量是M。
此后，组交织器122按位组将LDPC码字交织。组交织器122可将LDPC码字分组成多个位组，并且按位组重新排列多个位组。即，组交织器122改变构成LDPC码字的多个位组的位置，并且按位组重新排列构成LDPC码字的多个位组的顺序。
此处，组交织器122可按位组重新排列多个位组的顺序，从而使得多个位组之中分别包括映射到相同调制符号的位的位组以预定的间隔彼此间隔开。
在这种情况下，组交织器122可通过考虑块交织器124的行和列的数量、LDPC码字的位组的数量以及每个位组中包括的位的数量中的至少一个按位组重新排列多个位组(或块)的顺序，以使得分别包括映射到相同调制符号的位的位组以预定间隔彼此间隔开。
为此，组交织器122可通过使用下列等式21按位组重新排列多个位组的顺序：
Yj＝Xπ(j)(0≤j＜Ngroup)…(21)，
其中Xj是组交织之前的第j位组，并且Yj是组交织之后的第j位组(或块)。此外，π(j)是表示交织顺序的参数，并且基于LDPC码字的长度、调制方法和码率中的至少一个确定。即，π(j)指示按组交织的置换顺序。
因此，Xπ(j)是组交织之前的第π(j)位组(或块)，并且等式21意味着组交织之前的第π(j)位组变成组交织之后的第j位组。
根据示例性实施方式，π(j)的示例可被限定成如下列表15到表31。
在这种情况下，根据LPDC码字的长度和码率来限定π(j)，并且也根据LPDC码字的长度和码率来限定奇偶校验矩阵。因此，当根据LPDC码字的长度和码率基于具体奇偶校验矩阵执行LDPC编码时，LDPC码字可基于满足LDPC码字的相同长度和码率的π(j)按位组交织。
例如，当编码器110以7/15的码率执行LDPC编码以生成长度为16200的LDPC码字时，组交织器122可通过使用根据下列表15到表31中的LDPC码字长度16200和码率5/15限定的π(j)来执行交织。
例如，当LDPC码字的长度是16200，码率是5/15并且调制方法(或调制格式)是64正交调幅(QAM)时，π(j)可被限定成如下列表15。具体而言，当基于表14限定的奇偶校验矩阵执行LDPC编码时，可应用表15。
Figure BDA0002207639590000471
表15
在表15的情况下，等式21可表示为Y0＝Xπ(0)＝X8、Y1＝Xπ(1)＝X39、Y2＝Xπ(2)＝X31、…、Y43＝Xπ(43)＝X23、Y44＝Xπ(44)＝X26。因此，组交织器122可通过将第8位组(或块)变成第0位组、第39位组变成第1位组、第31位组变成第2位组、…、第23位组变成第43位组以及第26位组变成第44位组来按位组重新排列多个位组的顺序。在本文中，将第A位组变成第B位组意味着重新排列位组的顺序，从而使得第A位组成为第B位组。
在另一示例中，当LDPC码字的长度是16200，码率是7/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表16。具体而言，当基于表5限定的奇偶校验矩阵执行LDPC编码时，可应用表16。
Figure BDA0002207639590000472
表16
在表16的情况下，等式21可表示为Y0＝Xπ(0)＝X6、Y1＝Xπ(1)＝X15、Y2＝Xπ(2)＝X11、…、Y43＝Xπ(43)＝X21、Y44＝Xπ(44)＝X22。因此，组交织器122可通过将第6位组变成第0位组、第15位组变成第1位组、第11位组变成第2位组、…、第21位组变成第43位组以及第22位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是9/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表17。具体而言，当基于表7限定的奇偶校验矩阵执行LDPC编码时，可应用表17。
Figure BDA0002207639590000481
表17
在表17的情况下，等式21可表示为Y0＝Xπ(0)＝X10、Y1＝Xπ(1)＝X13、Y2＝Xπ(2)＝X4、…、Y43＝Xπ(43)＝X16、Y44＝Xπ(44)＝X41。因此，组交织器122可通过将第10位组变成第0位组、第13位组变成第1位组、第4位组变成第2位组、…、第16位组变成第43位组以及第41位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是11/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表18。具体而言，当基于表9限定的奇偶校验矩阵执行LDPC编码时，可应用表18。
Figure BDA0002207639590000482
表18
在表18的情况下，等式21可表示为Y0＝Xπ(0)＝X31、Y1＝Xπ(1)＝X23、Y2＝Xπ(2)＝X21、…、Y43＝Xπ(43)＝X32、Y44＝Xπ(44)＝X43。因此，组交织器122可通过将第31位组变成第0位组、第23位组变成第1位组、第21位组变成第2位组、…、第32位组变成第43位组以及第43位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是13/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表19。具体而言，当基于表11限定的奇偶校验矩阵执行LDPC编码时，可应用表19。
Figure BDA0002207639590000491
表19
在表19的情况下，等式21可表示为Y0＝Xπ(0)＝X9、Y1＝Xπ(1)＝X7、Y2＝Xπ(2)＝X15、…、Y43＝Xπ(43)＝X35、Y44＝Xπ(44)＝X37。因此，组交织器122可通过将第9位组变成第0位组、第7位组变成第1位组、第15位组变成第2位组、…、第35位组变成第43位组以及第37位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是5/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表20。具体而言，当基于表4限定的奇偶校验矩阵执行LDPC编码时，可应用表20。
Figure BDA0002207639590000492
表20
在表20的情况下，等式21可表示为Y0＝Xπ(0)＝X8、Y1＝Xπ(1)＝X11、Y2＝Xπ(2)＝X9、…、Y43＝Xπ(43)＝X16、Y44＝Xπ(44)＝X36。因此，组交织器122可通过将第8位组变成第0位组、第11位组变成第1位组、第9位组变成第2位组、…、第16位组变成第43位组以及第36位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是7/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表21。具体而言，当基于表6限定的奇偶校验矩阵执行LDPC编码时，可应用表21。
Figure BDA0002207639590000501
表21
在表21的情况下，等式21可表示为Y0＝Xπ(0)＝X16、Y1＝Xπ(1)＝X0、Y2＝Xπ(2)＝X18、…、Y43＝Xπ(43)＝X44、Y44＝Xπ(44)＝X37。因此，组交织器122可通过将第16位组变成第0位组、第0位组变成第1位组、第18位组变成第2位组、…、第44位组变成第43位组以及第37位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是9/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表22。具体而言，当基于表8限定的奇偶校验矩阵执行LDPC编码时，可应用表22。
Figure BDA0002207639590000502
表22
在表22的情况下，等式21可表示为Y0＝Xπ(0)＝X12、Y1＝Xπ(1)＝X6、Y2＝Xπ(2)＝X15、…、Y43＝Xπ(43)＝X29、Y44＝Xπ(44)＝X43。因此，组交织器122可通过将第12位组变成第0位组、第6位组变成第1位组、第15位组变成第2位组、…、第29位组变成第43位组以及第43位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是11/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表23。具体而言，当基于表10限定的奇偶校验矩阵执行LDPC编码时，可应用表23。
Figure BDA0002207639590000511
表23
在表23的情况下，等式21可表示为Y0＝Xπ(0)＝X28、Y1＝Xπ(1)＝X16、Y2＝Xπ(2)＝X23、…、Y43＝Xπ(43)＝X13、Y44＝Xπ(44)＝X19。因此，组交织器122可通过将第28位组变成第0位组、第16位组变成第1位组、第23位组变成第2位组、…、第13位组变成第43位组以及第19位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是13/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表24。具体而言，当基于表12限定的奇偶校验矩阵执行LDPC编码时，可应用表24。
Figure BDA0002207639590000512
表24
在表24的情况下，等式21可表示为Y0＝Xπ(0)＝X5、Y1＝Xπ(1)＝X18、Y2＝Xπ(2)＝X6、…、Y43＝Xπ(43)＝X38、Y44＝Xπ(44)＝X31。因此，组交织器122可通过将第5位组变成第0位组、第18位组变成第1位组、第6位组变成第2位组、…、第38位组变成第43位组以及第31位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是5/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表25。具体而言，当基于表14限定的奇偶校验矩阵执行LDPC编码时，可应用表25。
Figure BDA0002207639590000521
表25
在表25的情况下，等式21可表示为Y0＝Xπ(0)＝X25、Y1＝Xπ(1)＝X44、Y2＝Xπ(2)＝X8、…、Y43＝Xπ(43)＝X23、Y44＝Xπ(44)＝X14。因此，组交织器122可通过将第25位组变成第0位组、第44位组变成第1位组、第8位组变成第2位组、…、第23位组变成第43位组以及第14位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是7/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表26。具体而言，当基于表5限定的奇偶校验矩阵执行LDPC编码时，可应用表26。
Figure BDA0002207639590000522
表26
在表26的情况下，等式21可表示为Y0＝Xπ(0)＝X6、Y1＝Xπ(1)＝X20、Y2＝Xπ(2)＝X0、…、Y43＝Xπ(43)＝X4、Y44＝Xπ(44)＝X3。因此，组交织器122可通过将第6位组变成第0位组、第20位组变成第1位组、第0位组变成第2位组、…、第4位组变成第43位组以及第3位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是9/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表27。具体而言，当基于表7限定的奇偶校验矩阵执行LDPC编码时，可应用表27。
Figure BDA0002207639590000531
表27
在表27的情况下，等式21可表示为Y0＝Xπ(0)＝X7、Y1＝Xπ(1)＝X3、Y2＝Xπ(2)＝X14、…、Y43＝Xπ(43)＝X36、Y44＝Xπ(44)＝X41。因此，组交织器122可通过将第7位组变成第0位组、第3位组变成第1位组、第14位组变成第2位组、…、第36位组变成第43位组以及第41位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是11/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表28。具体而言，当基于表9限定的奇偶校验矩阵执行LDPC编码时，可应用表28。
Figure BDA0002207639590000532
表28
在表28的情况下，等式21可表示为Y0＝Xπ(0)＝X31、Y1＝Xπ(1)＝X20、Y2＝Xπ(2)＝X21、…、Y43＝Xπ(43)＝X32、Y44＝Xπ(44)＝X43。因此，组交织器122可通过将第31位组变成第0位组、第20位组变成第1位组、第21位组变成第2位组、…、第32位组变成第43位组以及第43位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是7/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表29。具体而言，当基于表6限定的奇偶校验矩阵执行LDPC编码时，可应用表29。
Figure BDA0002207639590000541
表29
在表29的情况下，等式21可表示为Y0＝Xπ(0)＝X11、Y1＝Xπ(1)＝X8、Y2＝Xπ(2)＝X18、…、Y43＝Xπ(43)＝X6、Y44＝Xπ(44)＝X37。因此，组交织器122可通过将第11位组变成第0位组、第8位组变成第1位组、第18位组变成第2位组、…、第6位组变成第43位组以及第37位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是9/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表30。具体而言，当基于表8限定的奇偶校验矩阵执行LDPC编码时，可应用表30。
Figure BDA0002207639590000542
表30
在表30的情况下，等式21可表示为Y0＝Xπ(0)＝X12、Y1＝Xπ(1)＝X6、Y2＝Xπ(2)＝X26、…、Y43＝Xπ(43)＝X30、Y44＝Xπ(44)＝X43。因此，组交织器122可通过将第12位组变成第0位组、第6位组变成第1位组、第26位组变成第2位组、…、第30位组变成第43位组以及第43位组变成第44位组来按位组重新排列多个位组的顺序。
在另一示例中，当LDPC码字的长度是16200，码率是11/15，并且调制方法是64-QAM时，π(j)可以被限定成如下列表31。具体而言，当基于表10限定的奇偶校验矩阵执行LDPC编码时，可应用表31。
Figure BDA0002207639590000551
表31
在表31的情况下，等式21可表示为Y0＝Xπ(0)＝X28、Y1＝Xπ(1)＝X16、Y2＝Xπ(2)＝X5、…、Y43＝Xπ(43)＝X13、Y44＝Xπ(44)＝X12。因此，组交织器122可通过将第28位组变成第0位组、第16位组变成第1位组、第5位组变成第2位组、…、第13位组变成第43位组以及第12位组变成第44位组来按位组重新排列多个位组的顺序。
在上述示例中，LDPC码字的长度是16200，并且码率是5/15、7/15、9/15、11/15和13/15。然而，它们仅仅是示例，并且当LDPC码字的长度是64800或码率具有不同值时，可以不同地限定交织图案。
如上所述，组交织器122可通过使用等式21和表15到表31按位组重新排列多个位组的顺序。
表15到表31中的“分组交织器输出的第j块”表示交织(即，组交织)之后从组交织器122输出的第j位组，而“分组交织器输入的第π(j)块”表示输入到组交织器122的第π(j)位组。
此外，由于构成LDPC码字的位组的顺序由组交织器122按位组重新排列，并且随后位组被块交织器124进行块交织(这将在下文描述)，因此，表15到表31中列出有关π(j)的“待进行块交织的位组的顺序”。
在上述方法中进行组交织的LDPC码字在图25中示出。将图25的LDPC码字与组交织之前的图24的LDPC码字相比，可以看出，构成LDPC码字的多个位组的顺序被重新排列。
即，如图24和图25所示，LDPC码字的组在组交织之前按照位组X0、位组X1、…、位组XNgroup-1的顺序排列，并且在组交织之后按照位组Y0、位组Y1、…、位组YNgroup-1的顺序排列。在这种情况下，可基于表15到表31来确定由组交织排列位组的顺序。
组扭转交织器123将同一组中的位交织。即，组扭转交织器123可通过改变同一位组中的位的顺序来重新排列同一位组中的位的顺序。
在这种情况下，组扭转交织器123可通过将同一位组的位之中的预定个位循环移位来重新排列同一位组中的位的顺序。
例如，如图26所示，组扭转交织器123可将位组Y1中包括的位向右循环移位1位。在这种情况下，如图26所示位于位组Y1中的第0位置、第1位置、第2位置、…、第358位置和第359位置的位向右循环移位1位。因此，在循环移位之前位于第359位置的位定位在位组Y1的前部，并且在循环移位之前位于第0位置、第1位置、第2位置、…、第358位置的位顺继向右移位1位并且定位。
此外，组扭转交织器123可通过循环移位每个位组中的不同个位来重新排列每个位组中的位的顺序。
例如，组扭转交织器123可将位组Y1中包括的位向右循环移位1位，并且可将位组Y2中包括的位向右循环移位3位。
然而，可根据情况省略上述组扭转交织器123。
此外，在上述示例中，组扭转交织器123放在组交织器122之后。然而，这仅仅是示例。即，组扭转交织器123只改变至少一个位组中的位的顺序，而不改变位组的顺序。因此，组扭转交织器123可放在组交织器122之前。
块交织器124将顺序已被重新排列的多个位组交织。块交织器124可将顺序已被组交织器122按位组(或以位组为单位)重新排列的多个位组交织。块交织器124由多个列形成，每个列包括多个行，并且可通过基于根据调制方法确定的调制顺序分开多个重新排列的位组从而进行交织。
在这种情况下，块交织器124可将顺序已被组交织器122按位组重新排列的多个位组交织。块交织器124可通过使用第一部分和第二部分根据调制顺序分开多个重新排列的位组从而进行交织。
通过将多个列中的每个列分成第一部分和第二部分、按位组连续写入第一部分的多个列中的多个位组、基于多个列的数量将剩余位组的位分成各自包括预定个位的组(或子位组)，以及连续写入第二部分的多个列中的子位组，块交织器124进行交织。
此处，由块交织器124按位组交织的位组的数量可由构成块交织器124的行和列的数量、位组的数量以及每个位组中包括的位的数量中的至少一个确定。换言之，块交织器124可通过考虑构成块交织器124的行和列的数量、位组的数量以及每个位组中包括的位的数量中的至少一个来确定将按位组交织的位组，使用列的第一部分按位组将位组交织，以及将没有使用列的第一部分交织的位组的位分成子位组并且将子位组交织。例如，块交织器124可使用列的第一部分按位组将多个位组的至少一部分交织，以及将剩余的位组的位分成子位组并且使用列的第二部分将子位组交织。
另外，按位组将位组交织意味着同一位组中包括的位被写入当前块交织中的同一列。换言之，如果位组按位组交织，那么块交织器124可不将同一位组中包括的位分开，并且将这些位写入同一列。然而，如果位组不按位组交织，那么块交织器124可将同一位组中的位分开，并且将这些位写入不同列。
因此，构成列的第一部分的行的数量是一个位组中包括的位的数量的整数倍(例如，360)，并且构成列的第二部分的行的数量可小于一个位组中包括的位的数量。
此外，在使用列的第一部分交织的所有位组中，同一位组中包括的位被写入第一部分的同一列中以用于交织，并且在使用第二部分交织的至少一组中，位被分开并且写入第二部分的至少两个列中以用于交织。
下文将描述具体的交织方法。
另外，通过交织，组扭转交织器123只改变位组中的位的顺序，而不改变位组的顺序。因此，待由块交织器124交织的位组的顺序(即，输入到块交织器124的位组的顺序)可由组交织器122确定。待由块交织器124交织的位组的顺序可由表15到表31中限定的π(j)确定。
如上所述，块交织器124可通过使用各自包括多个行的多个列来将顺序已按位组重新排列的多个位组交织。
在这种情况下，块交织器124可通过将多个列分成至少两部分来将LDPC码字交织，如上所述。例如，块交织器124可将多个列中的每个列分成第一部分和第二部分，并且可将构成LDPC码字的多个位组交织。
在这种情况下，块交织器124可根据构成LDPC码字的位组的数量是不是构成块交织器124的列的数量的整数倍而将多个列中的每个列分成N个部分(N是大于或等于2的整数)，并且可执行交织。
如果构成LDPC码字的位组的数量是构成块交织器124的列的数量的整数倍，那么块交织器124可按位组将构成LDPC码字的多个位组交织，而不必将多个列中的每个列分成部分。
块交织器124可通过在列方向上按位组将LDPC码字的多个位组写在每个列上以及在行方向上读取按位组写入了多个位组的多个列的每个行来进行交织。
在这种情况下，块交织器124可通过在列方向上将预定个位组中包括的位连续写入在多个列中的每个列上以及在行方向上读取被写入位的多个列的每个行进行交织，所述预定数量对应于通过将LDPC码字的位组的数量除以块交织器124的列的数量而得到的商。
下文中，在由组交织器122交织之后位于第j位置的位组将被称为位组Yj。
例如，假定块交织器124由各自包括R1个行的C个列形成。此外，假定LDPC码字由Ngroup个位组形成，并且位组的数量Ngroup是C的倍数。
在这种情况下，当通过将构成LDPC码字的Ngroup个位组除以构成块交织器124的C个列得到的商是A(＝Ngroup/C)(A是大于0的整数)时，块交织器124可通过在列方向上将A(＝Ngroup/C)个位组连续写入C个列和在行方向上读取被写入在C个列中的位来进行交织。
例如，如图27所示，块交织器124将第1列中的位组Y0、位组Y1、…、位组YA-1中包括的位写入第1行到第R1行，将第2列中的位组YA、位组YA+1、…、位组Y2A-1中包括的位写入第1行到第R1行，…，以及将最后一列中的位组YCA-A、位组YCA-A+1、…、位组YCA-1中包括的位写入第1行到第R1行。块交织器124可在行方向上读取写入在多个列中的位。
因此，块交织器124按位组将构成LDPC码字的所有位组交织。
然而，当LDPC码字的位组的数量不是块交织器124的列的数量的整数倍时，块交织器124可将每个列分成两(2)部分，并且按位组将LDPC码字的多个位组的一部分交织，而将其它或剩余位组的位分成子位组并将子位组交织。在这种情况下，其它位组中包括的位(即对应于构成LDPC码字的位组的数量除以列的数量得到的余数的个组中包括的位)不按位组交织，而是通过根据列的数量分开而进行交织。
块交织器124可通过将多个列中的每个列分成两部分来将LDPC码字交织。
在这种情况下，块交织器124可基于块交织器124的列的数量、构成LDPC码字的位组的数量以及构成每个位组的位的数量中的至少一个，将多个列分成第一部分和第二部分。
此处，多个位组中的每个位组可由360个位形成。此外，基于LDPC码字的长度和位组中包括的位的数量，确定LDPC码字的位组的数量。例如，当长度为16200的LDPC码字被分开从而使得每个位组具有360个位时，LDPC码字被分成45个位组。或者，当长度为64800的LDPC码字被分开从而使得每个位组具有360个位时，LDPC码字可被分成180个位组。另外，构成块交织器124的列的数量可根据调制方法确定。这将在下文说明。
因此，基于构成块交织器124的列的数量、构成LDPC码字的位组的数量以及构成多个位组中每个位组的位的数量，可确定构成第一部分和第二部分中的每个的行的数量。
在多个列的每个列中，根据构成块交织器124的列的数量、构成LDPC码字的位组的数量以及构成每个位组的位的数量，第一部分可由与LDPC码字的多个位组之中可以按位组被写入列中的至少一个位组中包括的位的数量一样多的行形成。
在多个列的每个列中，第二部分可由除了与构成LDPC码字的多个位组之中可以按位组被写入多个列的每个列中的至少一些位组中的每个包括的位的数量一样多的行之外的行形成。第二部分的行的数量可以是与当除了对应于第一部分的位组之外的所有位组中包括的位的数量除以构成块交织器124的列的数量时得到的商相同的值。换言之，第二部分的行的数量可以是与当构成LDPC码字的位组之中没有写入第一部分的剩余位组中包括的位的数量除以列的数量时得到的商相同的值。
即，块交织器124可将多个列中的每个分成：第一部分，所述第一部分包括与可以按位组被写入每个列中的位组中包括的位的数量一样多的行；以及第二部分，所述第二部分包括其它行。
因此，第一部分可由与每个位组中包括的位的数量一样多的行(即，与M的整数倍一样多的行)形成。然而，如上所述，由于构成每个位组的码字位的数量可以是M的整除部分，因此，第一部分可由与构成每个位组的位的数量的整数倍一样多的行形成。
在这种情况下，块交织器124可通过用相同的方法在第一部分和第二部分中写入和读取LDPC码字进行交织。
块交织器124可通过在列方向上将LDPC码字写入构成第一部分和第二部分的每个部分的多个列中以及在行方向上读取被写入LDPC码字的、构成第一部分和第二部分的多个列来进行交织。
即，通过将构成LDPC码字的多个位组之中的、可以按位组被写入多个列的每个列的至少一些位组中包括的所有位连续写入第一部分的多个列的每个列，将其它位组中包括的所有位分开并在列方向上将分开的位写入第二部分的多个列，以及在行方向上读取写入在构成第一部分和第二部分中的每个部分的多个列的每个列中的位，块交织器124可进行交织。
在这种情况下，块交织器124可通过基于构成块交织器124的列的数量将构成LDPC码字的多个位组之中的其它位组分开而进行交织。
通过按多个列的数量将其它位组中包括的位分开，在列方向上将分开的位写入构成第二部分的多个列，以及在行方向上读取被写入分开的位的、构成第二部分的多个列，块交织器124可进行交织。
即，块交织器124可通过列的数量将LDPC码字的多个位组之中的其它位组中包括的位分开，并且可在列方向上将分开的位连续写入多个列的第二部分。此处，其它位组中包括的位与对应于当构成LDPC码字的位组的数量除以列的数量时产生的余数的位组的数量中的位相同。
例如，假定块交织器124由各自包括R1个行的C个列形成。此外，假定LDPC码字由Ngroup个位组形成，位组的数量Ngroup不是C的倍数，并且A×C+1＝Ngroup(A是大于0的整数)。换言之，假定当构成LDPC码字的位组的数量除以列的数量时，商是A并且余数是1。
在这种情况下，如图28和29所示，块交织器124可将每个列分成包括R1个行的第一部分和包括R2个行的第二部分。在这种情况下，R1可对应于可以按位组被写入每个列的位组中包括的位的数量，并且R2可以是从R1中减去每个列的行数。
即，在上述示例中，可以按位组被写入每个列中的位组的数量是A，并且每个列的第一部分可由与A个位组中包括的位的数量一样多的行形成，即，可由与A×M数量一样多的行形成。
在这种情况下，块交织器124在列方向上将可以按位组被写入每个列中的位组(即A个位组)中包括的位写入每个列的第一部分。
即，如图28和29所示，块交织器124将位组Y0、位组Y1、…、位组YA-1中的每个位组中包括的位写入第1列的第一部分的第1到第R1行，将位组YA、位组YA+1、…、位组Y2A-1中的每个位组中包括的位写入第2列的第一部分的第1到第R1行，…，将位组YCA-A、位组YCA-A+1、…、位组YCA-1中的每个位组中包括的位写入最后一列C的第一部分的第1到第R1行。
如上所述，块交织器124按位组写入可以被写入多个列的第一部分中的位组中包括的位。
换言之，在上述示例性实施方式中，位组(Y0)、位组(Y1)、…、位组(YA-1)中的每个位组中包括的位可不分开并且所有的位都可写入第一列，位组(YA)、位组(YA+1)、…、位组(Y2A-1)中的每个位组中包括的位可不分开并且所有的位都可写入第二列，…，以及位组(YCA-A)、位组(YCA-A+1)、…、位组(YCA-1)中的每个位组中包括的位可不分开并且所有的位都可写入最后一列。因此，使用第一部分交织的所有位组被写入，从而使得同一位组中包括的所有位都被写入第一部分的同一列中。
之后，块交织器124将多个位组之中除了写入多个列的第一部分中的位组之外的位组包括的位分开，并且可在列方向上将分开的位写入每个列的第二部分。在这种情况下，块交织器124将其它位组中包括的位分开，从而使得在列方向上将相同数量的位写入每个列的第二部分。此处，将位写入第一部分和第二部分的顺序可颠倒。即，根据示例性实施方式，位可在第一部分之前被写入第二部分。
在上述示例中，由于A×C+1＝Ngroup，因此，当构成LDPC码字的位组连续写入第一部分时，LDPC码字的最后位组YNgroup-1不被写入第一部分并且剩余。因此，块交织器124将位组YNgroup-1中包括的位分成C个子位组，如图28所示，并且连续将分开的位(即，对应于当最后一组(YNgroup-1)中包括的位除以C时得到的商的位)写入每个列的第二部分。
基于列的数量分开的位可被称为子位组。在这种情况下，子位组中的每个可被写入第二部分的每个列。即，其它位组中包括的位可被分开，并且可形成子位组。
即，块交织器124将位写入第1列的第二部分的第1到第R2行，将位写入第2列的第二部分的第1到第R2行，…，以及将位写入列C的第二部分的第1到第R2行。在这种情况下，块交织器124可在列方向上将位写入每个列的第二部分，如图28所示。
即，在第二部分中，构成位组的位可不被写入同一列中，而是可被写入多个列中。换言之，在上述示例中，最后的位组(YNgroup-1)由M个位形成，并且因此，最后位组(YNgroup-1)中包括的位可除以M/C并且被写入每个列。即，最后位组(YNgroup-1)中包括的位除以M/C，从而形成M/C个子位组，并且子位组中的每个可被写入第二部分的每个列中。
因此，在由第二部分交织的至少一个位组中，至少一个位组中包括的位被分开并且写入构成第二部分的至少两个列中。
在上述示例中，块交织器124在列方向上将位写入第二部分。然而，这仅仅是示例。即，块交织器124可在行方向上将位写入第二部分的多个列。然而，在这种情况下，块交织器124可仍使用如上文所述的相同方法，即在列方向上将位写入第一部分。
参考图29，块交织器124将位写入第1列中的第二部分的第1行到列C中的第二部分的第1行，将位写入第1列的第二部分的第2行到列C中的第二部分的第2行，…，等，以及将位写入第1列中的第二部分的第R2行到列C中的第二部分的第R2行。
另一方面，块交织器124在行方向上连续读取写入在每个部分的每个行中的位。例如，如图28和图29所示，块交织器124在行方向上连续读取写入在多个列的第一部分中的位，并且在行方向上连续读取写入在多个列的第二部分中的位。
因此，块交织器124可按位组将构成LDPC码字的多个位组的一部分交织，并且将剩余位组中包括的位分开而且将分开的位交织。即，通过将构成多个位组之中的预定个位组的LDPC码字按位组写入第一部分的多个列，将多个位组之中的其它位组中包括的位分开并将分开的位写入第二部分的每个列，以及在行方向上读取第一部分和第二部分的多个列，块交织器124可进行交织。
如上所述，块交织器124可使用上文参考图27到图29描述的方法将多个位组交织。
具体而言，在图28的情况下，在列方向上将不属于第一部分的位组中包括的位写入第二部分并且在行方向上读取这些位。鉴于此，将不属于第一部分的位组中包括的位的顺序重新排列。由于不属于第一部分的位组中包括的位进行如上所述的交织，因此，与此类位没有交织的情况相比，可以改善误码率(BER)/误帧率(FER)性能。
然而，不属于第一部分的位组可不进行交织，如图29所示。即，由于块交织器124将不属于第一部分的组中包括的位写入第二部分并且在同一行方向上从第二部分中读取这些位，所以不属于第一部分的组中包括的位的顺序并不改变并且连续输出到调制器130。在这种情况下，不属于第一部分的组中包括的位可连续输出并映射到调制符号。
在图28和图29中，多个位组中的最后单个位组被写入第二部分。然而，这仅仅是示例。写入在第二部分中的位组的数量可根据LDPC码字的位组的总数、列和行的数量、传输天线的数量等而改变。
块交织器124可具有如下列表32和表33所示的配置：
Figure BDA0002207639590000641
表32
Figure BDA0002207639590000642
表33
在上述表中，C(或NC)是块交织器124的列的数量，R1是构成每个列中的第一部分的行的数量，并且R2是构成每个列中的第二部分的行的数量。
参考表32和表33，根据调制方法，列的数量C具有与调制阶数相同的值，并且多个列中的每个列由与构成LDPC码字的位的数量除以多个列的数量得到的数量一样多的数量的行形成。
例如，当LDPC码字的长度Nldpc是16200并且调制方法是64-QAM时，块交织器124由六(6)个列形成，因为在64-QAM的情况下调制阶数是六(6)，并且每个列由与R1+R2＝2700(＝16200/6)一样多的行形成。
另外，参考表32和表33，当构成LDPC码字的位组的数量是列的数量的整数倍时，块交织器124进行交织而无需分开每个列。因此，R1对应于构成每个列的行的数量，并且R2是0。相比之下，当构成LDPC码字的位组的数量不是列的数量的整数倍时，块交织器124通过将每个列分成由R1个行形成的第一部分和由R2个行形成的第二部分来对组进行交织。
当块交织器124的列的数量等于构成调制符号的位的数量时，同一位组中包括的位映射到每个调制符号的单个位，如表32和表33所示。
例如，当Nldpc＝16200并且调制方法是64-QAM时，块交织器124可由各自包括2700个行的六(6)个列形成。在这种情况下，多个位组中的每个位组中包括的位被写入这六(6)个列中，并且写入每个列中的同一行中的位连续输出。在这种情况下，由于在64-QAM的调制方法中六(6)个位构成单个调制符号，因此，同一位组中包括的位(即从单个列输出的位)可映射到每个调制符号的单个位。例如，写入在第1列中的位组中包括的位可映射到每个调制符号的第一位上。
参考表32和表33，块交织器124的行的总数(即R1+R2)是Nldpc/C。
此外，第一部分的行的数量R1是每个组中包括的位的数量的整数倍M(例如，M＝360)，并且可被表示为
Figure BDA0002207639590000651
而且第二部分的行的数量R2可以是Nldpc/C-R1。在本文中，/>
Figure BDA0002207639590000652
是小于或等于Ngroup/C的最大整数。由于R1是每个组中包括的位的数量的整数倍M，因此，位可按位组写入R1次。
此外，表32和表33表明，当构成LDPC码字的位组的数量不是列的数量的整数倍时，块交织器124通过将每个列分成两部分进行交织。
LDPC码字的长度除以列的数量是每个列中包括的行的总数。在这种情况下，当构成LDPC码字的位组的数量是列的数量的整数倍时，每个列不被分成两部分以便由块交织器124进行交织。然而，当构成LDPC码字的位组的数量不是列的数量的整数倍时，每个列被分成两部分以便由块交织器124进行交织。
例如，假定块交织器124的列的数量与构成调制符号的位的数量相同，并且LDPC码字由64800个位形成，如表32所示。在这种情况下，LDPC码字的每个位组由360个位形成，并且LDPC码字由64800/360(＝180)个位组形成。
当调制方法是16-QAM时，块交织器124可由四(4)个列形成，并且每个列可具有64800/4(＝16200)个行。
在这种情况下，由于构成LDPC码字的位组的数量除以列的数量是180/4(＝45)，因此，位可以按位组被写入每个列中，而无需将每个列分成两部分。即，45个位组(就是构成LDPC码字的位组的数量除以列的数量)包括中的位(即45×360(＝16200)个位)可以被写入每个列中。
然而，当调制方法是256-QAM时，块交织器124可由八(8)个列形成，并且每个列可具有64800/8(＝8100)个行。
在这种情况下，由于LDPC码字的位组的数量除以列的数量是180/8＝22.5，因此，构成LDPC码字的位组的数量不是列的数量的整数倍。因此，块交织器124将八(8)个列中的每个列分成两部分以按位组执行交织。
在这种情况下，由于位应按位组写入每个列的第一部分中，因此，可以按位组被写入每个列的第一部分中的位组的数量是22，即当构成LDPC码字的位组的数量除以列的数量时得到的商，并且因此，每个列的第一部分具有22×360(＝7920)个行。因此，22个位组中包括的7920个位可被写入每个列的第一部分中。
每个列的第二部分具有与通过从每个列的行的总数中减去第一部分的行的数量而获得的值一样多的行。因此，每个列的第二部分由8100-7920(＝180)个行形成。
在这种情况下，将没有被写入第一部分中的位组中包括的位分开并且写入八(8)个列的第二部分中。
由于将22×8(＝176)个位组写入第一部分中，因此，将被写入第二部分中的位组的数量是180-176(＝4)(例如，构成LDPC码字的位组Y0、位组Y1、位组Y2、…、位组Y178和位组Y179之中的位组Y176、位组Y177、位组Y178和位组Y179)。
因此，块交织器124可将没有被写入第一部分中并且从构成LDPC码字的多个组之中剩余下来的四(4)个位组连续写入八(8)个列的第二部分中。
即，块交织器124可在列方向上将位组Y176中包括的360个位之中的180个位写入第1列的第二部分的第1行到第180行，并且在列方向上将另外180个位写入第2列的第二部分的第1行到第180行。此外，块交织器124可在列方向上将位组Y177中包括的360个位之中的180个位写入第3列的第二部分的第1行到第180行，并且在列方向上将另外180个位写入第4列的第二部分的第1行到第180行。此外，块交织器124可在列方向上将位组Y178中包括的360个位之中的180个位写入第5列的第二部分的第1行到第180行，并且在列方向上将另外180个位写入第6列的第二部分的第1行到第180行。此外，块交织器124可在列方向上将位组Y179中包括的360个位之中的180个位写入第7列的第二部分的第1行到第180行，并且在列方向上将另外180个位写入第8列的第二部分的第1行到第180行。
因此，没有被写入第一部分中并且剩余下来的位组中包括的位没有被写入第二部分的同一列中，而是可被分开并写入多个列中。
下文中，将参考图30来说明根据示例性实施方式的图23的块交织器124。
在组交织的LDPC码字
Figure BDA0002207639590000671
中，Yj连续地排列，类似于
Figure BDA0002207639590000672
组交织之后的LDPC码字可被块交织器124交织，如图30所示。在这种情况下，基于块交织器124的列的数量和位组中包括的位的数量，块交织器124将多个列分成第一部分(第1部分)和第二部分(第2部分)。在这种情况下，在第一部分中，构成位组的位可被写入同一列中，而在第二部分，构成位组的位可被写入多个列中(即，构成位组的位可被写入至少两列中)。
输入位vi在列向上连续从第一部分写到第二部分，并且随后在行向上连续从第一部分到第二部分中读出。即，数据位vi在列方向上从第一部分开始到第二部分被连续写入到块交织器中，并且随后在行方向上连续从第一部分到第二部分中读出。因此，第一部分的同一位组中包括的多个位可映射到每个调制符号的单个位。换言之，第一部分的同一位组中包括的位可分别映射到多个调制符号中分别包括的多个位中。
在这种情况下，块交织器124的第一部分和第二部分的列的数量和行的数量根据调制格式和LDPC码字的长度而改变，如在下列表34中所示。即，针对每个调制格式和码长度的第一部分交织配置和第二部分块交织配置在下列表34中说明。此处，块交织器124的列的数量可等于构成调制符号的位的数量。此外，第一部分的行的数量Nr1与第二部分的行的数量Nr2之和等于Nldpc/NC(在本文中，NC是列的数量)。此外，由于
Figure BDA0002207639590000681
是360的倍数，因此，多个的位组可被写入在第一部分中。
Figure BDA0002207639590000682
表34
下文中将说明块交织器124的操作。
如图30所示，输入位vi(0≤i＜NC×Nr1)被写入块交织器124的第一部分的ci列的ri行中。在本文中，ci和ri分别是
Figure BDA0002207639590000683
和ri＝(i mod Nr1)。
此外，输入位vi(NC×Nr1≤i＜Nldpc)被写入块交织器124的第二部分的ci列的ri行中。在本文中，ci和ri分别满足
Figure BDA0002207639590000684
和ri＝Nr1+{(i-NC×Nr1)mod Nr2}。
输出位qj(0≤j<Nldpc)从rj行的cj列中读出。在本文中，rj和cj分别满足
Figure BDA0002207639590000691
和cj＝(j mod NC)。
例如，当LDPC码字的长度Nldpc是64800并且调制方法是256-QAM时，从块交织器124中输出的位的顺序可以是(q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799)＝(v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)。此处，上述等式的右侧的索引可以针对八(8)个列具体表示为0,7920,15840,23760,31680,39600,47520,55440,1,7921,15841,23761,31681,39601,47521,55441,…,7919,15839,23759,31679,39599,47519,55439,63359,63360,63540,63720,63900,64080,64260,64440,64620,…,63539,63719,63899,64079,64259,64439,64619,64799。
下文中将说明块交织器124的交织操作。
块交织器124可通过在列方向上按位组将多个位组写入多个列中并且在行方向上读取按位组写入多个位组的多个列的每个行来进行交织。
在这种情况下，构成块交织器124的列的数量可根据调制方法而改变，并且行的数量可以是LDPC码字的长度除以列的数量。例如，当调制方法是64-QAM时，块交织器124可由六(6)个列形成。在这种情况下，当LDPC码字的长度Nldpc是16200时，行的数量是2700(＝16200/6)。
下文中将说明用于由块交织器124按位组将多个位组交织的方法。
当构成LDPC码字的位组的数量是列的数量的整数倍时，块交织器124可通过将与构成LDPC码字的位组的数量除以列的数量一样多数量的位组按位组连续写入每个列中进行交织。
例如，当调制方法是64-QAM并且LDPC码字的长度Nldpc是16200时，块交织器124可由各自包括2700个行的六(6)个列形成。在这种情况下，由于当LDPC码字的长度Nldpc是16200时，LDPC码字被分成(16200/360＝45)个位组，因此，当调制方法是64-QAM时，LDPC码字的位组的数量(＝45)可以不是列的数量(＝6)的整数倍。即，当LDPC码字的位组的数量除以列的数量时，产生余数。
如上所述，当构成LDPC码字的位组的数量不是构成块交织器124的列的数量的整数倍时，块交织器124可将每个列分成N个部分(N是大于或等于2的整数)并且执行交织。
块交织器124可将每个列分成包括与可以按位组被写入在每个列中的位组中包括的位的数量一样多的行的部分(即第一部分)以及包括剩余行的部分(即第二部分)，并且使用分开的部分中的每个执行交织。
此处，包括与可以按位组被写入的位组中包括的位的数量一样多的行的部分(即第一部分)可由与M的整数倍一样多的行组成。即，当调制方法是64-QAM时，块交织器124的每个列由2700个行组成，并且因此块交织器124的每个列可由包括2520(＝360×7)个行的第一部分和包括180(＝2700-2520)个行的第二部分组成。
在这种情况下，在按顺序将构成LDPC码字的多个位组之中可以按位组被写入的位组的至少一部分写入多个列中之后，块交织器124可在多个列中的、除了写入有位组的至少一部分的区域之外的区域将剩余位组分开并写入。即，块交织器124可写入可以按位组被写入在多个列的第一部分中的位组的至少一部分中包括的位，并且将剩余位组中包括的位分开并写入多个列的第二部分中。
例如，当调制方法是64-QAM时，如图31和图32所示，块交织器124可包括六(6)个列，并且每个列可以被分成包括2520个行的第一部分和包括180个行的第二部分。
在这种情况下，块交织器124在列方向上将可以按位组被写入的位组中包括的位写入在每个列的第一部分中。
即，如图31和图32所示，块交织器124可将位组(Y0)、(Y1)、…、(Y6)中包括的位写入构成第一列的第一部分的第1行到第2520行中，将位组(Y7)、(Y8)、…、(Y13)中包括的位写入构成第二列的第一部分的第1行到第2520行，将位组(Y14)、(Y15)、…、(Y20)中包括的位写入构成第三列的第一部分的第1行到第2520行，将位组(Y21)、(Y22)、…、(Y27)中包括的位写入构成第四列的第一部分的第1行到第2520行，将位组(Y28)、(Y29)、…、(Y34)中包括的位写入构成第五列的第一部分的第1行到第2520行，以及将位组(Y35)、(Y36)、…、(Y41)中包括的位写入构成第六列的第一部分的第1行到第2520行。
如上所述，块交织器124将可以按位组被写入的位组中包括的位按位组写入六(6)个列的第一部分中。
之后，块交织器124可将构成LDPC码字的多个位组之中除了被写入六(6)个列的第一部分中的位组之外的剩余位组包括的位分开，并且在列方向上将分开的位写入六(6)个列的第二部分中。在这种情况下，为了让相同个位可以被写入每个列的第二部分中，块交织器124可通过列的数量将剩余位组中包括的位分开，并且在列方向上将分开的位写入在六(6)个列的第二部分中。
例如，如图31所示，在构成LDPC码字的多个位组之中，块交织器124可按顺序将位组(Y42)、位组(Y43)和位组(Y44)写入六(6)个列的第二部分，这些位组是被写入六(6)个列的第一部分中的位组之外所剩余的位组。即，块交织器124可在列方向上将在位组(Y42)包括的360个位之中的180个位写入第一列的第二部分中，并且在列方向上将剩余的180位写入第二列的第二部分中，可在列方向上将在位组(Y43)包括的360个位之中的180个位写入第三列的第二部分中，在列方向上将剩余180个位写入第四列的第二部分中，可在列方向上将在位组(Y44)包括的360个位之中的180个位写入第五列的第二部分中，以及在列方向上将剩余180个位写入第六列的第二部分中。
因此，在位被写入第一部分中之后剩余的位组中包括的位可不被写入第二部分的同一列中，而是写在多个列上。
另外，上述示例中描述了块交织器124在列方向上写入位，这仅仅是示例性的。即，块交织器124可在行方向上将位写入第二部分的多个列中。然而，在这种情况下，块交织器124可仍使用如上文所述的相同方式，即在列方向上将位写入第一部分。
参考图32，块交织器124可将位写入第一列的第二部分的第1行到第六列的第二部分的第1行，将位写入第一列的第二部分的第2行到第六列的第二部分的第2行，…，以及将位写入第一列的第二部分的第180行到第六列的第二部分的第180行。
因此，位组(Y42)中包括的位可以按顺序写入第一列的第二部分的第1行到第六列的第二部分的第60行，位组(Y43)中包括的位可以按顺序写入第一列的第二部分的第61行到第六列的第二部分的第120行，以及位组(Y44)中包括的位可以按顺序写入第一列的第二部分的第121行到第六列的第二部分的第180行。
另外，块交织器124在行方向上按顺序读取被写入在每个部分中的位。即，如图31和图32所示，块交织器124可在行方向上按顺序读取被写入在六(6)个列的第一部分中的位，并且在行方向上按顺序读取被写入在六(6)个列的第二部分中的位。
如上所述，块交织器124可使用上文参考图27到图32描述的方法将LDPC码字的多个位组交织。
调制器130将交织的LDPC码字映射到调制符号上。调制器130可将交织的LDPC码字多路分解、对多路分解的LDPC码字进行调制，以及将调制的LDPC码字映射到星座上。
在这种情况下，调制器130可使用多个位组中的每个位组包括的位生成调制符号。
换言之，如上所述，不同位组中包括的位可分别被写入块交织器124的不同列中，并且块交织器124在行方向上读取被写入在不同列中的位。在这种情况下，调制器130通过将从不同列中读取的位映射到调制符号的相应的位上来生成调制符号。因此，构成调制符号的位属于不同位组。
例如，假定调制符号由C个位组成。在这种情况下，从块交织器124的C个列的每个行中读取的位可被映射到调制符号的相应位上，并且因此，调制符号的这些位(即，C个位)属于C个不同组。
下文将描述上述特征。
首先，调制器130将交织的LDPC码字多路分解。为此，调制器130可包括多路分解器(未示出)，以将交织的LDPC码字多路分解。
多路分解器(未示出)将交织的LDPC码字多路分解。多路分解器(未示出)对交织的LDPC码字执行串并转换，并且将交织的LDPC码字多路分解成具有预定个位的单元(或数据单元)。
例如，如图33所示，多路分解器(未示出)接收从交织器120输出的LDPC码字Q＝(q0,q1,q2,…)，将接收的LDPC码字位连续输出到多个子流，将输入的LDPC码字位转换成单元，以及输出这些单元。
在这种情况下，在多个子流的每个子流中具有相同索引的位可构成相同单元。因此，单元可被配置成类似于(y0,0,y1,0,…,yηMOD-1,0)＝(q0,q1,qηMOD-1)、(y0,1,y1,1,…,yηMOD-1,1)＝(qηMOD,qηMOD+1,…,q2xηMOD-1)、…。
此处，子流的数量Nsubstreams可等于构成调制符号的位的数量ηMOD。因此，构成每个单元的位的数量可等于构成调制符号的位的数量(即调制阶数)。
例如，当调制方法是64-QAM时，构成调制符号的位的数量ηMOD是六(6)，并且因此，子流的数量Nsubstreams是六(6)并且单元可被配置成类似于(y0,0,y1,0,y2,0,y3,0,y4,0,y5,0)＝(q0,q1,q2,q3,q4,q5)、(y0,1,y1,1,y2,1,y3,1,y4,1,y5,1)＝(q6,q7,q8,q9,q10,q11)、(y0,2,y1,2,y2,2,y3,2,y4,2,y5,2,y6,2,y7,2)＝(q12,q13,q14,q15,q16,q17)...
调制器130可将多路分解的LDPC码字映射到调制符号上。
调制器130可按照多种调制方法(诸如64-QAM等)对从多路分解器(未示出)输出的位(即单元)进行调制。例如，当调制方法是QPSK、16-QAM、64-QAM、256-QAM、1024-QAM和4096-QAM时，构成调制符号的位的数量ηMOD(即调制阶数)可分别是2、4、6、8、10和12。
在这种情况下，由于从多路分解器(未示出)输出的每个单元由与构成调制符号的位的数量一样多的位形成，因此，调制器130可通过将从多路分解器(未示出)输出的每个单元连续映射到星座点上来生成调制符号。在本文中，调制符号对应于星座上的星座点。
然而，根据情况，可省略上述多路分解器(未示出)。在这种情况下，调制器130可通过将交织的位中的预定个位连续分组并且将预定个位映射到星座点上来生成调制符号。在这种情况下，根据调制方法，调制器130可通过将ηMOD个位连续映射到星座点上来生成调制符号。
调制器130可通过以非均匀星座(NUC)方法将从多路分解器(未示出)输出的单元映射到星座点上进行调制。
在非均匀星座方法中，一旦第一象限中的星座点被限定，则其它三个象限中的星座点可被确定如下。例如，当针对第一象限限定的星座点的集合是X时，该集合在第二象限的情况下变成–conj(X)，在第三象限的情况下变成conj(X)，并且在第四象限的情况下变成–(X)。
即，一旦第一象限被限定，其它象限可表示如下：
第1个四分之一(第一象限)＝X
第2个四分之一(第二象限)＝-conj(X)
第3个四分之一(第三象限)＝conj(X)
第4个四分之一(第四象限)＝-X
当使用非均匀M-QAM时，M个星座点可被限定为z＝{z0,z1,…,zM-1}。在这种情况下，当存在于第一象限中的星座点被限定为{x0,x1,x2,…,xM/4-1}时，z可被限定如下：
从z0到zM/4-1＝从x0到xM/4
从zM/4到z2xM/4-1＝-conj(从x0到xM/4)
从z2xM/4到z3xM/4-1＝conj(从x0到xM/4)
从z3xM/4到z4xM/4-1＝-(从x0到xM/4)
因此，在非均匀星座方法中通过将输出位映射到具有索引
Figure BDA0002207639590000741
的zL上，调制器130可将从多路分解器(未示出)输出的位[y0,…,ym-1]映射到星座点上。
当码率是5/15、7/15、9/15、11/15和13/15时，由上述非均匀星座方法限定的星座的示例可表示为下列表35。
x/shape 5/15 7/15 9/15 11/15 13/15
x0 1.4327+0.3305i 0.1567+0.3112i 0.1305+0.3311i 1.4443+0.2683i 1.4319+0.2300i
x1 1.0909+0.2971i 0.1709+0.3037i 0.1633+0.3162i 0.7471+1.2243i 1.0762+0.9250i
x2 1.2484+0.7803i 0.2093+0.6562i 0.1622+0.7113i 1.1749+0.7734i 0.6290+1.1820i
x3 0.9762+0.5715i 0.3315+0.6038i 0.3905+0.6163i 0.7138+0.8201i 0.6851+0.8072i
x4 0.3309+1.4326i 0.3112+0.1567i 0.3311+0.1305i 0.1638+1.0769i 1.0443+0.1688i
x5 0.2979+1.0923i 0.3037+0.1709i 0.3162+0.1633i 0.2927+1.4217i 1.0635+0.5305i
x6 0.7829+1.2477i 0.6562+0.2093i 0.7113+0.1622i 0.1462+0.7457i 0.7220+0.1540i
x7 0.5739+0.9763i 0.6038+0.3315i 0.6163+0.3905i 0.4134+0.7408i 0.7151+0.4711i
x8 0.3901+0.2112i 0.2959+1.4877i 0.2909+1.4626i 1.0203+0.1517i 0.2099+1.4205i
x9 0.5317+0.2475i 0.8427+1.2612i 0.8285+1.2399i 0.6653+0.1357i 0.1190+0.6677i
x10 0.3945+0.2289i 0.2389+1.0228i 0.2062+1.0367i 0.9639+0.4465i 0.2031+1.0551i
x11 0.5236+0.2894i 0 5559+0.8912i 0.5872+0.8789i 0.6746+0.4339i 0.3722+0.7548i
x12 0.2108+0.3911i 1.4877+0.2959i 1.4626+0.2909i 0.1271+0.1428i 0.1438+0.1287i
x13 0.2475+0.5327i 1.2612+0.8427i 1.2399+0.8285i 0.3782+0.1406i 0.1432+0.3903i
x14 0.2287+0.3955i 1.0228+0.2389i 1.0367+0.2062i 0.1311+0.4288i 0.4298+0.1384i
x15 0.2898+0.5246i 0.8912+0.5559i 0.8789+0.5872i 0.3919+0.4276i 0.4215+0.4279i
x16 -1.4327+0.3305i -0.1567+0.3112i -0.1305+0.3311i -1.4443+0.2683i -1.4319+0.2300i
x17 -1.0909+0.2971i -0.1709+0.3037i -0.1633+0.3162i -0.7471+1.2243i -1.0762+0.9250i
x18 -1.2484+0.7803i -0.2093+0.6562i -0.1622+0.7113i -1.1749+0.7734i -0.6290+1.1820i
x19 -0.9762+0.5715i -0.3315+0.6038i -0.3905+0.6163i -0.7138+0.8201i -0.6851+0.8072i
x20 -0.3309+1.4326i -0.3112+0.1567i -0.3311+0.1305i -0.1638+1.0769i -1.0443+0.1688i
x21 -0.2979+1.0923i -0.3037+0.1709i -0.3162+0.1633i -0.2927+1.4217i -1.0635+0.5305i
x22 -0.7829+1.2477i -0.6562+0.2093i -0.7113+0.1622i -0.1462+0.7457i -0.7220+0.1540i
x23 -0.5739+0.9763i -0.6038+0.3315i -0.6163+0.3905i -0.4134+0.7408i -0.7151+0.4711i
x24 -0.3901+0.2112i -0.2959+1.4877i -0.2909+1.4626i -1.0203+0.1517i -0.2099+1.4205i
x25 -0.5317+0.2475i -0.8427+1.2612i -0.8285+1.2399i -0.6653+0.1357i -0.1190+0.6677i
x26 -0.3945+0.2289i -0.2389+1.0228i -0.2062+1.0367i -0.9639+0.4465i -0.2031+1.0551i
x27 -0.5236+0.2894i -0.5559+0.8912i -0.5872+0.8789i -0.6746+0.4339i -0.3722+0.7548i
x28 -0.2108+0.3911i -1.4877+0.2959i -1.4626+0.2909i -0.1271+0.1428i -0.1438+0.1287i
x29 -0.2475+0.5327i -1.2612+0.8427i -1.2399+0.8285i -0.3782+0.1406i -0.1432+0.3903i
X30 -0.2287+0.3955i -1.0228+0.2389i -1.0367+0.2062i -0.1311+0.4288i -0.4298+0.1384i
X31 -0.2898+0.5246i -0.8912+0.5559i -0.8789+0.5872i -0.3919+0.4276i -0.4215+0.4279i
X32 1.4327-0.3305i 0.1567-0.3112i 0.1305-0.3311i 1.4443-0.2683i 1.4319-0.2300i
X33 1.0909-0.2971i 0.1709-0.3037i 0.1633-0.3162i 0.7471-1.2243i 1.0762-0.9250i
X34 1.2484-0.7803i 0.2093-0.6562i 0.1622-0.7113i 1.1749-0.7734i 0.6290-1.1820i
X35 0.9762-0.5715i 0.3315-0.6038i 0.3905-0.6163i 0.7138-0.8201i 0.6851-0.8072i
X36 0.3309-1.4326i 0.3112-0.1567i 0.3311-0.1305i 0.1638-1.0769i 1.0443-0.1688i
X37 0.2979-1.0923i 0.3037-0.1709i 0.3162-0.1633i 0.2927-1.4217i 1.0635-0.5305i
X38 0.7829-1.2477i 0.6562-0.2093i 0.7113-0.1622i 0.1462-0.7457i 0.7220-0.1540i
X39 0.5739-0.9763i 0.6038-0.3315i 0.6163-0.3905i 0.4134-0.7408i 0.7151-0.4711i
X40 0.3901-0.2112i 0.2959-1.4877i 0.2909-1.4626i 1.0203-0.1517i 0.2099-1.4205i
X41 0.5317-0.2475i 0.8427-1.2612i 0.8285-1.2399i 0.6653-0.1357i 0.1190-0.6677i
X42 0.3945-0.2289i 0.2389-1.0228i 0.2062-1.0367i 0.9639-0.4465i 0.2031-1.0551i
X43 0.5236-0.2894i 0.5559-0.8912i 0.5872-0.8789i 0.6746-0.4339i 0.3722-0.7548i
X44 0.2108-0.3911i 1.4877-0.2959i 1.4626-0.2909i 0.1271-0.1428i 0.1438-0.1287i
X45 0.2475-0.5327i 1.2612-0.8427i 1.2399-0.8285i 0.3782-0.1406i 0.1432-0.3903i
X46 0.2287-0.3955i 1.0228-0.2389i 1.0367-0.2062i 0.1311-0.4288i 0.4298-0.1384i
X47 0.2898-0.5246i 0.8912-0.5559i 0.8789-0.5872i 0.3919-0.4276i 0.4215-0.4279i
X48 -1.4327-0.3305i -0.1567-0.3112i -0.1305-0.3311i -1.4443-0.2683i -1.4319-0.2300i
X49 -1.0909-0.2971i -0.1709-0.3037i -0.1633-0.3162i -0.7471-1.2243i -1.0762-0.9250i
X50 -1.2484-0.7803i -0.2093-0.6562i -0.1622-0.7113i -1.1749-0.7734i -0.6290-1.1820i
X51 -0.9762-0.5715i -0.3315-0.6038i -0.3905-0.6163i -0.7138-0.8201i -0.6851-0.8072i
X52 -0.3309-1.4326i -0.3112-0.1567i -0.3311-0.1305i -0.1638-1.0769i -1.0443-0.1688i
X53 -0.2979-1.0923i -0.3037-0.1709i -0.3162-0.1633i -0.2927-1.4217i -1.0635-0.5305i
X54 -0.7829-1.2477i -0.6562-0.2093i -0.7113-0.1622i -0.1462-0.7457i -0.7220-0.1540i
X55 -0.5739-0.9763i -0.6038-0.3315i -0.6163-0.3905i -0.4134-0.7408i -0.7151-0.4711i
X56 -0.3901-0.2112i -0.2959-1.4877i -0.2909-1.4626i -1.0203-0.1517i -0.2099-1.4205i
X57 -0.5317-0.2475i -0.8427-1.2612i -0.8285-1.2399i -0.6653-0.1357i -0.1190-0.6677i
X58 -0.3945-0.2289i -0.2389-1.0228i -0.2062-1.0367i -0.9639-0.4465i -0.2031-1.0551i
X59 -0.5236-0.2894i -0.5559-0.8912i -0.5872-0.8789i -0.6746-0.4339i -0.3722-0.7548i
X60 -0.2108-0.3911i -1.4877-0.2959i -1.4626-0.2909i -0.1271-0.1428i -0.1438-0.1287i
X61 -0.2475-0.5327i -1.2612-0.8427i -1.2399-0.8285i -0.3782-0.1406i -0.1432-0.3903i
X62 -0.2287-0.3955i -1.0228-0.2389i -1.0367-0.2062i -0.1311-0.4288i -0.4298-0.1384i
X63 -0.2898-0.5246i -0.8912-0.5559i -0.8789-0.5872i -0.3919-0.4276i -0.4215-0.4279i
表35
出于以下原因，在上述方法中执行交织。
当LDPC码字位被映射到调制符号上时，根据位被映射在调制符号中的位置，位可具有不同的可靠度(即，接收性能或接收概率)。根据奇偶校验矩阵的配置，LDPC码字位可具有不同的码字特性。即，根据存在于奇偶校验矩阵的列中的1的数量(即，列阶次)，LDPC码字位可具有不同的码字特性。
因此，通过考虑LDPC码字位的码字特性和构成调制符号的位的可靠度，交织器120可进行交织以将具有特定码字特性的LDPC码字位映射到调制符号中的特定位。
例如，当由位组X0到X44形成的LDPC码字基于等式21和表19进行组交织时，组交织器122可按照X9、X7、X15、...、X35、X37的顺序输出位组。
在这种情况下，块交织器124的列的数量是六(6)，并且第一部分中的行的数量是2520，以及第二部分中的行的数量是180。
因此，在构成LDPC码字的45个组之中，七(7)个位组(X9、X7、X15、X10、X11、X12、X13)可被输入到块交织器124的第一列的第一部分，七(7)个位组(X6、X21、X17、X14、X20、X26、X8)可被输入到块交织器124的第二列的第一部分，七(7)个位组(X25、X32、X34、X23、X2、X4、X31)可被输入到块交织器124的第三列的第一部分，七(7)个位组(X18、X5、X27、X29、X3、X38、X36)可被输入到块交织器124的第四列的第一部分，七(7)个位组(X39、X43、X41、X42、X40、X44、X1)可被输入到块交织器124的第五列的第一部分，七(7)个位组(X28、X33、X22、X16、X19、X24、X0)可被输入到块交织器124的第六列的第一部分。
此外，位组X30、X35和X37被输入至块交织器124的第二部分。具体地，在被输入至第一列的第二部分之后，构成位组X30的位被输入至第二列的第二部分；在被输入至第三列的第二部分之后，构成位组X35的位被输入至第四列的第二部分；以及在被输入至第五列的第二部分之后，构成位组X37的位被输入至第六列的第二部分。
块交织器124可从第一行至最后一行按顺序输出位，以及由块交织器124输出的位可按顺序输入至调制器130。在这种情况下，可省略多路分解器(未示出)，或者在输入位的顺序不变的前提下多路分解器(未示出)可按顺序输出。因此，包括在位组X9、X6、X25、X18、X39和X28中的每个位组中的位可构成调制符号。
作为另一个示例，当构成位组X0至X44的LDPC码字基于等式21和表25被组交织时，组交织器122可按顺序输出位组X25、X44、X8、...、X23、X14。
在这种情况下，构成块交织器124的列的数量是六(6)，第一部分的行的数量是2520，以及第二部分的行的数量是180。
因此，在构成LDPC码字的45个位组之中，七(7)个位组(X25、X44、X8、X39、X37、X2、X11)被输入至块交织器124的第一列的第一部分，七(7)个位组(X7、X0、X12、X4、X31、X33、X38)被输入至块交织器124的第二列的第一部分，七(7)个位组(X43、X21、X26、X13、X28、X29、X1)被输入至块交织器124的第三列的第一部分，七(7)个位组(X27、X18、X17、X34、X3、X42、X10)被输入至块交织器124的第四列的第一部分，七(7)个位组(X19、X20、X32、X36、X40、X9、X41)被输入至块交织器124的第五列的第一部分，七(7)个位组(X5、X35、X30、X22、X15、X16、X6)被输入至块交织器124的第六列的第一部分。
此外，位组X24、X23和X14被输入至块交织器124的第二部分。在被输入至第一列的第二部分之后，构成位组X24的位被输入至第二列的第二部分；在被输入至第三列的第二部分之后，构成位组X23的位被输入至第四列的第二部分；以及在被输入至第五列的第二部分之后，构成位组X14的位被输入至第六列的第二部分。
此外，块交织器124可将输入到第1行的位连续输出到每个列的最后一行，并且从块交织器124输出的位可连续输入到调制器130。在这种情况下，可省略多路分解器(未示出)，或者可在没有改变输入到多路分解器(未示出)的位的顺序的情况下连续输出位。因此，位组X25、X7、X43、X27、X19和X5中的每个位组包括的位可构成调制符号。
作为又一个示例，当基于等式21和表28对构成位组X0至X44的LDPC码字进行组交织时，组交织器122可按照X31、X20、X21、...、X32和X43的顺序输出位组。
在这种情况下，构成块交织器124的列的数量是六(6)，第一部分的行的数量是2520，以及在第二部分中的行的数量是180。
因此，在构成LDPC码字的45个位组之中，七(7)个位组(X31、X20、X21、X25、X4、X16、X9)可被输入至块交织器124的第一列的第一部分，七(7)个位组(X3、X17、X24、X5、X10、X12、X28)可被输入至块交织器124的第二列的第一部分，七(7)个位组(X6、X19、X8、X15、X13、X11、X29)可被输入至块交织器124的第三列的第一部分，七(7)个位组(X22、X27、X14、X23、X34、X26、X18)可被输入至块交织器124的第四列的第一部分，七(7)个位组(X42、X2、X37、X44、X39、X33、X35)可被输入至块交织器124的第五列的第一部分，七(7)个位组(X41、X0、X36、X7、X40、X38、X1)可被输入至块交织器124的第六列的第一部分。
此外，位组X30、X32和X43被输入至块交织器124的第二部分。在被输入至第一列的第二部分之后，构成位组X30的位被输入至第二列的第二部分；在被输入至第三列的第二部分之后，构成位组X32的位被输入至第四列的第二部分；以及在被输入至第五列的第二部分之后，构成位组X43的位被输入至第六列的第二部分。
此外，块交织器124可从第一行至最后一行按顺序输出位，以及由块交织器124输出的位可按顺序输入至调制器130。在这种情况下，可省略多路分解器(未示出)，或者在输入位的顺序不变的前提下多路分解器(未示出)可按顺序输出。因此，包括在位组X31、X3、X6、X22、X42和X41中的每个位组中的位可构成调制符号。
如上所述，由于特定位通过交织而被映射到调制符号中的特定位，因此，接收器侧可以实现高接收性能和高解码性能。
在下文中，将说明根据各种实施方式的用于确定π(j)的方法，其中，π(j)是用于组交织的参数。需要考虑的准则如下所示：
准则1)基于调制方法和码率来确定不同的交织顺序。
准则2)同时考虑LDPC码字的每个位组的功能特征和构成调制符号的位的功能特征。
例如，在LDPC码字中，性能特性按照组的不同而随着与构成每个组的位对应的可变节点的阶次(即，连接至可变节点的边缘的数量、以及连接至可变节点的图形的特性)而变化。通常，可变节点的阶次越大，性能越好。
另外，构成调制符号的位可具有不同的性能特性。例如，当使用表35中所示的非均匀的64-QAM(在下文中称作64-NUQ)星座时，对于构成64-NUQ符号的六个(6)位y0、y1、y2、y3、y4、y5，每个位(P(yi))的信号接收性能由P(y0)≥P(y1)≥P(y2)≥P(y3)≥P(y4)≥P(y5)表示。
因此，当使用长度为16200的LDPC码和64-NUQ时，需要考虑LDPC码的特性和调制方法，以及需要选择45个位组中的每个位组被映射至构成64-NUQ符号的六(6)个位之中的哪个位。
在这种情况下，块交织器124的第一列与构成64-NUQ符号的六(6)个位之中具有最高性能的y0对应，第二列与y1对应，第三列与y2对应，第4列与y3对应、第5列与y4对应、第6列与具有最差性能的y5对应。
此处，45不是六(6)的倍数，因此，与块交织器124的第二部分对应的三(3)个位组(45-42)可映射至构成64-NUQ符号的六(6)个位之中的两个或者更多位上。例如，当LDPC码字的一个位组被写入第二部分的第一列和第二列时，该位组可被映射至y0和y1上。
相应地，当使用长度是16200的LDPC码字和64-NUQ时，在构成64-NUQ符号的六(6)个位之中，需要选择映射至y0的七(7)位组、需要选择映射至y1的七(7)位组、需要选择映射至y2的七(7)位组、需要选择映射至y3的七(7)位组、需要选择映射至y4的七(7)位组、需要选择映射至y5的七(7)位组、需要选择映射至y0和y1的一(1)个位组，需要选择映射至y2和y3的一(1)个位组，以及需要选择映射至y4和y5的一(1)个位组。
另外，为了预测LDPC码和调制方法的解码性能，可以使用密度演化方法。密度演化方法通过接收LDPC码字的每个位组的对数似然比(LLR)的概率密度函数(PDF)以及计算满足准无误码(QEF)的最小信噪比(SNR)来进行。此处，SNR被称作噪声阈。
64-NUQ是由六(6)个位级形成。此处，与每个位级对应的LLR值的PDF是g0(x)、g1(x)、g2(x)、g3(x)、g4(x)、g5(x)。即，当i是0与5之间的整数时，在构成64-NUQ符号的六(6)个位之中，与yi对应的信道输出值的LLR值的PDF是gi(x)。
另外，在构成长度是16200的LDPC码字的45个位组之中，与第一部分对应的七(7)个位组的信道LLR的PDF是f1(x)，与第二部分对应的七(7)个位组的信道LLR的PDF是f2(x)，与第三部分对应的七(7)个位组的信道LLR的PDF是f3(x)，与第四部分对应的七(7)个位组的信道LLR的PDF是f4(7)，与第五部分对应的七(7)个位组的信道LLR的PDF是f5(x)，与第六部分对应的七(7)个位组的信道LLR的PDF是f6(x)。此外，与第一部分的第一列和第二列对应的一(1)个位组的信道LLR的PDF是f1(x)，与第二部分的第一列和第二列对应的一(1)个位组的信道LLR的PDF是f7(x)，与第二部分的第三列和第四列对应的一(1)个位组的信道LLR的PDF是f8(x)，第二部分的第五列和第六列对应的一(1)个位组的信道LLR的PDF是f9(x)。在这种情况下，可考虑下列等式22所显示的关系公式。
[等式22]
f1(x)＝g0(x)，f2(x)＝g1(x)，f3(x)＝g2(x)，f4(x)＝g3(x)，f5(x)＝g4(x)，f6(x)＝g5(x)f7(x)＝(g0(x)+g1(x))/2，f8(x)＝(g2(x)+g3(x))/2，f9(x)＝(g4(x)+g5(x))/2
在多种示例性实施方式中，在通过确定用于组交织的参数π(j)来设计组交织器的过程中，第一步是从f1(x)至f9(x)之中选择一个作为构成长度是16200的LDPC码字的45个位组的LLR值的PDF中的每个。
在设计组交织器的第一步的步骤1-1，全部位组的LLR值的PDF不被选择。因此，当使用密度演化方法时，根据等式23，全部位组的LLR数值的PDF使用fremain(x)值。这是尚未被选择的PDF的加权平均。
[等式23]
fremain(x)＝(7×f1(x)+7×f2(x)+7×f3(x)+7×f4(x)+7×f5(x)+7×f6(x)+f7(x)+f8(x)+f9(x))/45
在设计组交织器的第一步的步骤1-2，从f1(x)至f9(x)之中选择每个位组的LLR值的PDF。总共有45个位组，以及总共九(9)个PDF可以被选择用于相应的位组。例如，可以假定f1(x)被选择为第一位组的PDF，以及剩余位组的PDF不被选择。在这种情况下，对于剩余位组的PDF，fremain(x)被用作如下等式24。这是尚未被选择的PDF的加权平均值。
[等式24]
fremain(x)＝(6×f1(x)+7×f2(x)+7×f3(x)+7×f4(x)+7×f5(x)+7×f6(x)+f7(x)+f8(x)+f9(x))/44
根据示例性实施方式，在以上步骤，为了f1(x)被选择为第一位组的PDF，可任意地选择在其中关于加性高斯白噪声(AWGN)信道的噪声阈和关于Rayleigh信道的噪声阈的平均值是最小的的情况中的一个。
在设计组交织器的第一步的步骤1-3，下一个位组(针对该位组选择PDF)及其PDF基于步骤1-2而选择。例如，如果假定，在步骤1-2，f1(x)被选择作为第一位组的PDF(因为在这种情况下噪声阈平均值最小)，则f6(x)被选择为第二位组的PDF。在这种情况下，剩余位组的PDF使用如下列等式25所示的fremain(x)。这是尚未被选择的PDF的加权平均。
[等式25]
fremain(x)＝(6×f1(x)+7×f2(x)+7×f3(x)+7×f4(x)+7×f5(x)+6×f6(x)+f7(x)+f8(x)+f9(x))/43
在以与上述相同的方式进行组交织器设计的第一步的步骤1-46之后，f1(x)至f9(x)之中的一个PDF被选择或者被分配至45个位组中的每个位组。即，当组交织器设计的第一步完成时，45个位组中的相应位组的LLR值的PDF从f1(x)至f9(x)之中选出。
组交织器设计的第二步是生成满足在第一步确定的条件的多个π(j)，观察对于预定的SNR值的实际误码率(BER)和误帧率(FER)性能，以及选择具有最好性能的π(j)。因而，测量实际性能的步骤被添加到密度演化的原因是：因为密度演化在LDPC码字的长度是无限的假定下计算理论的噪声阈，所以密度演化可能未估计具有有限长度LDPC码的正确性能。
根据以上描述的方法，可以确定用于组交织的表15-表31的π(j)。
在下文中，将更详细地描述组交织器设计的步骤2。
另外，如上所述，由于构成LDPC码字的位组中的每个位组对应于奇偶校验矩阵的每个列组，因此，每个列组的阶次对LDPC码字的解码性能有影响。
例如，列组的阶次相对高表明与对应于列组的位组相关的奇偶校验等式的数量相对大，与由多个列组形成的奇偶校验矩阵内具有相对高阶次的列组对应的位组可比与具有相对低阶次的列组对应的位组对LDPC码字的解码性能影响更大。换言之，如果具有相对高阶次的列组没有适当映射，那么LDPC码字的性能将大幅降低。
因此，组交织器可被设计成使得构成LDPC码字的位组之中具有最高阶次的位组根据π(j)进行交织并映射到调制符号(或传输符号)的特定位，而不具有最高阶次的其它位组随机映射到调制符号。在这种情况下，通过观察实际BER/FER性能，可避免LDPC码字的性能大幅降低的情况。
在下文中，将更详细地描述下列情况：编码器110通过使用5/15的码率执行LDPC编码以生成具有16200长度的LDPC码字，并且通过使用64-NUQ来构成调制符号。
在这种情况下，编码器110可基于奇偶校验矩阵来执行LDPC编码，所述奇偶校验矩阵包括如表14限定的信息字子矩阵和具有对角线配置的奇偶校验子矩阵。
因此，奇偶校验矩阵由45个列组形成，并且在45个列组之中，10个列组具有10的阶次，7个列组具有9的阶次，28个列组具有1的阶次。
因此，对于在45个列组之中的仅10个阶次为10的列组，可生成用于10个列组的若干π(j)，以满足组交织器设计的第一步中的预定条件，并且用于其它列组的π(j)可保留空白。对应于其它列组的位组可被设置成随机映射到构成调制符号的位上。随后，通过观察有关特定SNR值的实际BER/FER性能，选择用于具有最优性能的10个列组的π(j)。通过固定π(j)的一部分(即，如上所述选择的用于10个列组的π(j))可避免LDPC码字的性能的大幅降低。
Figure BDA0002207639590000831
表36
另外，表36可表示为下列表36-1。
Figure BDA0002207639590000832
表36-1
在表36的情况下，等式21可表示为Y2＝Xπ(2)＝X8、Y6＝Xπ(6)＝X11、Y7＝Xπ(7)＝X7、Y9＝Xπ(9)＝X12、Y17＝Xπ(17)＝X13、Y27＝Xπ(27)＝X10、Y33＝Xπ(33)＝X9、Y35＝Xπ(35)＝X5、Y41＝Xπ(41)＝X6、Y44＝Xπ(44)＝X14。
即，通过将第8位组变成第2位组、将第11位组变成第6位组、将第7位组变成第7位组、将第12位组变成第9位组、第13位组变成第17位组、将第10位组变成第27位组、将第9位组变成第33位组、将第5位组变成第35位组、将第6位组变成第41位组以及将第14位组变成第44位组，并且通过随机重新排列其它位组的顺序，组交织器122可重新排列多个位组的顺序。
在一些位组已经固定的情况下，以相同方式应用上述特征。换言之，未被固定的其它位组之中对应于具有相对高阶次的列组的位组可比对应于具有相对低阶次的列组的位组对LDPC码字的解码性能产生更大影响。即，即使在通过固定具有最高阶次的位组来防止LDPC码字的性能降低的情况下，LDPC码字的性能可根据映射其它位组的方法而改变。因此，需要适当选择映射具有第二高阶次的位组的方法，以避免性能相对差的情况。
因此，在已经固定具有最高阶次的位组的情况下，构成LDPC码字的位组之中具有第二高阶次的位组可根据π(j)进行交织并映射到调制符号的特定位，而其它位组可随机映射。在这种情况下，通过观察实际BER/FER性能，可避免LDPC码字的性能大幅降低的情况。
在下文中，将更详细地描述下列情况：编码器110通过使用5/15的码率执行LDPC编码以生成具有16200长度的LDPC码字，并且通过使用64-NUQ来构成调制符号。
在这种情况下，编码器110可基于奇偶校验矩阵来执行LDPC编码，所述奇偶校验矩阵包括如表14限定的信息字子矩阵和具有对角线配置的奇偶校验子矩阵。
因此，奇偶校验矩阵由45个列组形成，并且在45个列组之中，10个列组具有10的阶次，7个列组具有9的阶次，以及28个列组具有1的阶次。
因此，在如表36中的阶次为10的10个列组已经固定的情况下，因此，对于在其它35个列组之中的仅7个阶次为9的列组，可生成用于7个列组的若干π(j)，以满足组交织器设计的第一步中的预定条件，并且用于其它列组的π(j)可保留空白。对应于其它列组的位组可被设置成随机映射到构成调制符号的位上。随后，通过观察有关特定SNR值的实际BER/FER性能，选择用于具有最优性能的7个列组的π(j)。通过固定π(j)的一部分(即，如上所述选择的用于7个列组的π(j))可避免LDPC码字的性能的大幅降低。
Figure BDA0002207639590000841
表37
Figure BDA0002207639590000851
表38
另外，表38可表示为下列表38-1。
Figure BDA0002207639590000852
表38-1
在表38的情况下，等式21可表示为Y2＝Xπ(2)＝X8、Y5＝Xπ(5)＝X2、Y6＝Xπ(6)＝X11、…、Y40＝Xπ(40)＝X16、Y41＝Xπ(41)＝X6、Y44＝Xπ(44)＝X14.
即，通过将第8位组变成第2位组、将第2位组变成第5位组、将第11位组变成第6位组、…、第16位组变成第40位组、将第6位组变成第41位组以及将第14位组变成第44位组，并且通过随机重新排列其它位组，组交织器122可重新排列多个位组的顺序。
在上述示例性实施方式中，描述下列情况：基于5/15的码率和奇偶校验矩阵执行LDPC编码，所述奇偶校验矩阵由如表14限定的信息字子矩阵和具有对角线配置的奇偶校验子矩阵形成，但这仅仅是示例性的，并且即使在基于不同码率和不同奇偶校验矩阵执行LDPC码字的情况下，也可以基于上述方法确定π(j)。
图19中所示的传输设备100可将映射到星座上的信号传输到接收设备(例如，图34的1200)。例如，传输设备100可将映射到星座上的信号映射到正交频分复用(OFDM)帧，并且通过分配的信道将信号传输到接收设备1200。
图34是示出根据示例性实施方式的接收设备的配置的框图。参考图34，接收设备1200包括解调器1210、多路复用器1220、解交织器1230和解码器1240。
解调器1210接收从传输设备100传输的信号并且进行解调。解调器1210通过使接收的信号解调而生成对应于LDPC码字的值，并且将值输出到多路复用器1220。在这种情况下，解调器1210可使用与传输设备100中使用的调制方法对应的解调方法。为此，传输设备100可将有关调制方法的信息传输到接收设备1200，或者传输设备100可使用传输设备100与接收设备1200之间的预定调制方法执行调制。
对应于LDPC码字的值可表示为用于接收的信号的信道值。有多种用于确定信道值的方法，例如，用于确定对数似然比(LLR)值的方法可以是用于确定信道值的方法。
LLR值是从传输设备100传输的位是0的概率与位是1的概率之比的对数值。此外，LLR值可以是由硬判决确定的位值，或者可以是根据从传输设备100传输的位是0或1的概率所属的一部分确定的代表值。
多路复用器1220将解调器1210的输出值进行多路复用，并且将值输出到解交织器1230。
多路复用器1220是对应于设在传输设备100中的图33的多路分解器的元件，并且执行对应于多路分解器的操作。即，多路复用器1220执行多路分解器的操作的逆向操作，并且相对于解调器1210的输出值执行单元到位转换并以位为单位输出LLR值。然而，当多路分解器从传输设备100中省略时，多路复用器1220可从接收设备1200中省略。
有关是否执行多路分解操作的信息可由传输设备100提供，或者可在传输设备100与接收设备1200之间预先限定。
解交织器1230将多路复用器1220的输出值解交织，并且将值输出到解码器1240。
解交织器1230是对应于传输设备100的交织器120的元件，并且执行对应于交织器120的操作。即，解交织器1230通过逆向执行交织器120的交织操作来将LLR值解交织。
为此，解交织器1230可包括块解交织器1231、组扭转解交织器1232、组解交织器1233，以及奇偶校验位解交织器1234，如图35所示。
块解交织器1231将多路复用器1220的输出值解交织，并且将值输出到组扭转解交织器1232。
块解交织器1231是对应于设在传输设备100中的块交织器124的元件，并且逆向执行块交织器124的交织操作。
即，通过在行方向上将从多路复用器1220输出的LLR值写入每个行中，以及通过使用由多个列形成的至少一行在列方向上读取写入LLR值的多个行的每个列，块解交织器1231进行解交织。
在这种情况下，当块交织器124通过将每个列分成两部分进行交织时，块解交织器1231可通过将每个行分成两部分进行解交织。
此外，当块交织器124在行方向上写入和读取不属于第一部分的位组时，块解交织器1231可通过在行方向上写入和读取与不属于第一部分的位组对应的值进行解交织。
在下文中，将参考图36说明块解交织器1231。然而，这仅仅是示例，并且可用其它方法实施块解交织器1231。
输入LLR vi(0≤i<Nldpc)被写入块解交织器1231的ri行和ci列。在本文中，ci＝(i mod Nc)并且
Figure BDA0002207639590000871
另一方面，从块解交织器1231的第一部分的ci列和ri行读取输出LLR qi(0≤i<Nc×Nr1)。在本文中，
Figure BDA0002207639590000872
ri＝(i mod Nr1)。
此外，从第二部分的ci列和ri行读取输出LLR qi(Nc×Nr1≤i<Nldpc)。在本文中，
Figure BDA0002207639590000873
ri＝Nr1+{(i-Nc×Nr1)mode Nr2}。
组扭转解交织器1232将块解交织器1231的输出值解交织，并且将值输出到组解交织器1233。
组扭转解交织器1232是与设在传输设备100中的组扭转交织器123对应的元件，并且逆向执行组扭转交织器123的交织操作。
即，组扭转解交织器1232可通过改变存在于同一位组中的LLR值的顺序来重新排列同一位组中的LLR值。当不在传输设备100中执行组扭转操作时，可省略组扭转解交织器1232。
组解交织器1233(或分组解交织器)将组扭转解交织器1232的输出值解交织，并且将值输出到奇偶校验位解交织器1234。
组解交织器1233是与设在传输设备100中的组交织器122对应的元件，并且逆向执行组交织器122的交织操作。
即，组解交织器1233可按位组重新排列多个位组的顺序。在这种情况下，组解交织器1233可根据LDPC码字的长度、调制方法和码率，通过逆向应用表15到表31的交织方法按位组重新排列多个位组的顺序。
奇偶校验位解交织器1234对组解交织器1233的输出值执行奇偶校验位解交织，并且将值输出到解码器1240。
奇偶校验位解交织器1234是与设在传输设备100中的奇偶校验位交织器121对应的元件，并且逆向执行奇偶校验位交织器121的交织操作。即，奇偶校验位解交织器1234可将从组解交织器1233输出的LLR值之中对应于奇偶校验位的LLR值解交织。在这种情况下，奇偶校验位解交织器1234可按逆向于等式18的奇偶校验位交织方法将对应于奇偶校验位的LLR值解交织。
然而，根据解码器1240的解码方法和实施方式，可省略奇偶校验位解交织器1234。
尽管图34的解交织器1230包括如图35所示的三(3)个或四(4)个元件，但这些元件的操作可由单个元件执行。例如，当各自属于位组Xa、Xb、Xc、Xd、Xe、Xf中的每个位组的位构成单个调制符号时，解交织器1230可基于接收到的单个调制符号将这些位解交织到对应于它们位组的位置。
例如，当码率是13/15并且调制方法是64-QAM时，组解交织器1233可基于表19执行解交织。
在这种情况下，各自属于位组X9、X6、X25、X18、X39、X28中的每个位组的位可构成单个调制符号。由于位组X9、X6、X25、X18、X39、X28中的每个位组中的一个位构成单个调制符号，因此，解交织器1230可基于接收到的单个调制符号将位映射到对应于位组X9、X6、X25、X18、X39、X2的解码初始值上。
解码器1240可通过使用解交织器1230的输出值来执行LDPC解码。为此，解码器1240可包括LDPC解码器(未示出)以执行LDPC解码。
解码器1240是与传输设备100的编码器110对应的元件，并且可通过使用从解交织器1230输出的LLR值执行LDPC解码来校正错误。
例如，解码器1240可基于和积算法用迭代解码算法执行LDPC解码。和积算法是消息传递算法的一个示例，并且消息传递算法是指通过二分图上的边缘交换消息(例如，LLR值)、根据输入到变量节点或检查节点的消息来计算输出消息并且进行更新的算法。
当执行LDPC解码时，解码器1240可使用奇偶校验矩阵。在这种情况下，用于解码的奇偶校验矩阵可具有与用于编码器110处的编码的奇偶校验矩阵相同的配置，并且这已在上文参考图20到图22描述。
此外，用于LDPC编码的有关奇偶校验矩阵的信息和有关码率的信息等可预先存储在接收设备1200中，或者可由传输设备100提供。
图37是示出根据示例性实施方式的传输设备的交织方法的流程图。
首先，基于奇偶校验矩阵，由LDPC编码生成LDPC码字(S1410)，并且将LDPC码字交织(S1420)。
随后，将交织的LDPC码字映射到调制符号上(S1430)。在这种情况下，构成LDPC码字的多个位组之中的预定位组中包括的位可映射到调制符号中的预定位上。
在这种情况下，多个位组中的每个位组可由M数量的位形成，并且M可以是Nldpc和Kldpc的公约数而且可被确定以满足Qldpc＝(Nldpc-Kldpc)/M。此处，Qldpc是有关奇偶校验矩阵的信息字子矩阵的列组中的列的循环移位参数值，Nldpc是LDPC码字的长度，并且Kldpc是LDPC码字的信息字位的长度。
此外，操作S1420可包括将LDPC码字的奇偶校验位进行交织；将奇偶校验位交织的LDPC码字分成多个位组并且按位组重新排列多个位组的顺序；以及将顺序被重新排列的多个位组进行交织。
基于上述等式21，可按位组重新排列多个位组的顺序。
此外，等式21中的π(j)可基于LDPC码字的长度、调制方法和码率中的至少一个确定。
例如，当LDPC码字具有16200的长度，调制方法是64-QAM，并且码率是11/15时，π(j)可被限定成如表28。
作为另一示例，当LDPC码字的长度是16200，调制方法是64-QAM，并且码率是13/15时，π(j)可被限定成如表19。
另外，在S1420处，包括将LDPC码字分成多个位组、按位组重新排列多个位组的顺序，以及将重新排列的多个位组交织。
在这种情况下，基于等式21，可以按位组重新排列多个位组的顺序。
另外，在等式21中，π(j)可基于LDPC码字的长度、调制方法和码率中的至少一个确定。
作为示例，当LDPC码字的长度是16200，调制方法是64-QAM，并且码率是5/15时，π(j)可被确定成如表25所示。
然而，这仅仅是示例性的，并且π(j)可被限定成如上述表15到表31。
将多个位组进行交织可包括：在列方向上按位组将多个位组写入多个列的每个列中，以及在行方向上读取被按位组写入有多个位组的多个列的每个行。
此外，将多个位组进行交织可包括：将多个位组之中可按位组写入多个列中的至少一些位组连续写入多个列中，以及随后将其它位组分开并写入在所述至少一些位组按位组被写入多个列中之后剩余的区域中。
图38是示出根据示例性实施方式的接收设备的配置的框图。
参考图38，接收设备3800可包括控制器3810、RF接收器3820、解调器3830和服务重现器3840。
控制器3810确定用于传输选择的服务的RF信道和PLP。RF信道可由中心频率和带宽识别，并且PLP可由它的PLP ID识别。针对构成特定服务的每个分量，特定服务可通过至少一个RF信道所包括的至少一个PLP传输。在下文中，为便于说明，假定播放一个服务所需的所有数据都作为一个PLP传输，所述PLP通过一个RF信道传输。换言之，服务只具有一个数据获取路径以重现服务，并且数据获取路径由RF信道和PLP识别。
RF接收器3820检测来自由控制器3810选择的RF信道的RF信号，并且将通过在RF信号上执行信号处理而提取的OFDM符号传送到解调器3830。在本文中，信号处理可包括同步、信道估计、均衡等。信号处理所需的信息可以是由接收设备3810和传输器根据使用和其实现方式而预先确定的值，并且包括在OFDM符号之中的预定OFDM符号中，以及随后传输到接收设备。
解调器3830在OFDM符号上执行信号处理、提取用户包并且将用户包传送到服务重现器3840，并且服务重现器3840使用用户包来重现并且随后输出由用户选择的服务。此处，用户包的格式可根据服务实施方法而不同，并且例如，可以是TS包或IPv4包。
图39是示出根据示例性实施方式的解调器的框图。
参考图39，解调器3830可包括帧解映射器3831、用于L1信令的BICM解码器3832、控制器3833、BICM解码器3834和输出处理器3835。
帧解映射器3831基于来自控制器3833的控制信息选择构成FEC块的多个OFDM单元，并且将选择的OFDM单元提供到BICM解码器3834，其中，这些FEC块属于包括OFDM符号的帧中的所选PLP。帧解映射器3831也选择与包括L1信令的至少一个FEC块对应的多个OFDM单元，并且将选择的OFDM单元传送到用于L1信令的BICM解码器3832。
用于L1信令的BICM解码器3832在与包括L1信令的FEC块对应的OFDM单元上执行信号处理、提取L1信令位，并且将L1信令位传输到控制器3833。在这种情况下，信号处理可包括提取LLR值以用于对LDPC码字进行解码的操作，以及使用提取的LLR值对LDPC码字进行解码的过程。
控制器3833从L1信令位中提取L1信令表，并且使用L1信令表值来控制帧解码器3831、BICM解码器3834和输出处理器3835的操作。图39示出用于L1信令的BICM解码器3832没有使用来自控制器3833的控制信息。然而，当L1信令具有与上述L1前信令和L1后信令的层结构类似的层结构时，用于L1信令的BICM解码器3832显然可由至少一个BICM解码块构成，并且这种BICM解码块和帧解映射器3831的操作可由上层的L1信令信息控制。
BICM解码器3834在构成属于所选PLP的FEC块的OFDM单元上执行信号处理以提取BBF(基带帧)，并且将BBF传送到输出处理器3835。在这种情况下，信号处理可包括提取LLR值以用于对LDPC码字进行解码的操作，以及使用提取的LLR值对LDPC码字进行解码的操作，这可基于从控制器3833输出的控制信息执行。
输出处理器3835在BBF上执行信号处理、提取用户包并且将提取的用户包传送到服务重现器3840。在这种情况下，可基于从控制器3833输出的控制信息来执行信号处理。
根据示例性实施方式，输出处理器3835包括从BBF提取BBP(基带包)的BBF处理器(未示出)。
图40是用来示出根据示例性实施方式的从用户选择服务的时刻到重现所选择的服务为止的接收设备的操作的流程图。
假定在用户的服务选择(S4020)之前的初始扫描(S4010)处获取了有关可供用户选择的所有服务的服务信息。服务信息可包括有关传输在当前接收设备中重现特定服务所需的数据的RF信道和PLP的信息。作为服务信息的示例，MPEG2-TS中的程序特定信息/服务信息(PSI/SI)可用，并且一般可以通过L2信令和上层信令实现。
在初始扫描(S4010)中，存在有关传输到特定频带的PLP的有效载荷类型的综合信息。作为示例，可存在有关是否传输到该频带的每个PLP都包括特定类型的数据的信息。
当用户选择服务时(S4020)，接收设备将所选的服务变换到传输频率(S4030)并且执行RF信号检测(S4040)。在频率变换操作(S4030)中，可使用服务信息。
当检测到RF信号时，接收设备从检测的RF信号中执行L1信令提取操作(S4050)。随后，接收设备基于提取的L1信令选择传输所选服务的PLP(S4060)，并且从所选的PLP中提取BBF(S4070)。在S4060中，可使用服务信息。
提取BBF的操作(S4070)可包括将传输的帧解映射和选择PLP中包括的OFDM单元的操作、从OFDM单元中提取用于LDPC编码/解码的LLR值的操作，以及使用提取的LLR值对LDPC码字进行解码的操作。
接收设备使用所提取的BBF的报头信息从BBF中提取BBP(S4080)。接收设备也使用所提取的BBP的报头信息从所提取的BBP中提取用户包(S4090)。所提取的用户包用来重现所选择的服务(S4100)。在BBP提取操作(S4080)和用户包提取操作(S4090)中，可使用在L1信令提取操作中提取的L1信令信息。
根据示例性实施方式，L1信令信息包括有关通过对应PLP传输的用户包的类型的信息，以及有关用来将用户包封装在BBF中的操作的信息。上述信息可用在用户包提取操作(S4090)中。具体而言，这个信息可用在提取用户包的操作中，该操作是将用户包封装在BBF中的逆向操作。在这种情况下，用于从BBP中提取用户包(恢复空TS包和插入TS同步字节)的过程与以上描述相同。
可提供非瞬时计算机可读介质，其存储用于按顺序执行根据各种示例性实施方式的上述编码和/或交织方法的程序。
非瞬时计算机可读介质是指半永久性地存储数据而非在很短时间内存储数据的介质(诸如，寄存器、缓存器和存储器)，并且可由设备读取。上述各种应用或程序可存储在非瞬时计算机可读介质中，诸如，光盘(CD)、数字多功能盘(DVD)、硬盘、蓝光光盘、通用串行总线(USB)闪存、存储卡和只读存储器(ROM)，并且可被提供。尽管传输器设备和接收器设备的框图中没有示出总线，但可在每个设备的每个元件之间经由总线执行通信。此外，每个设备还可包括处理器(诸如中央处理单元(CPU)或微处理器)以执行上述各种操作。
根据示例性实施方式，在示出上述传输设备和接收设备时由框表示的部件、元件或单元中的至少一个可体现为执行上述相应功能的各种数量的硬件、软件和/或固件结构。例如，这些部件、元件或单元中的至少一个可使用可通过一个或多个微处理器或者其它控制设备的控制执行相应功能的直通电路结构，诸如，存储器、处理、逻辑、查找表等。此外，这些部件、元件或单元中的至少一个可由含有用于执行特定逻辑功能的一个或多个可执行指令的模块、程序或代码的一部分来具体体现，并且可由一个或多个微处理器或其它控制设备执行。此外，这些部件、元件或单元中的至少一个还可包括处理器，诸如，执行相应功能的CPU、微处理器等。这些部件、元件或单元中的两个或更多可组合成执行组合的两个或更多部件、元件或单元的所有操作或功能的一个单一部件、单一元件或单一单元。此外，这些部件、元件或单元中的至少一个的至少部分功能可由这些部件、元件或单元中的另一个执行。另外，尽管上述框图中没有示出总线，但部件、元件或单元之间的通信可通过总线执行。上述示例性实施方式的功能方面可在运行在一个或多个处理器上的算法中实施。另外，由框或处理步骤表示的部件、元件或单元可使用针对电子设备配置、信号处理和/或控制、数据处理等的任何数量的相关领域技术。
上述示例性实施方式和有益效果仅仅是示例性的，并且不应被解释为限制本发明构思。示例性实施方式可以容易应用于其它类型的设备。此外，示例性实施方式的描述意图在于说明而非限制本发明构思的范围，并且诸多替代、更改和变化对于本领域技术人员将显而易见。

Claims (4)

1.接收设备，包括：
接收器，配置成从传输设备接收信号；
解调器，配置成基于64-QAM对所述信号进行解调以生成数值；
解交织器，配置成将所述数值分割到多个位组中并且对所述多个位组进行解交织以提供解交织后的数值；以及
解码器，配置成基于具有5/15的码率和16200位的码字长度的低密度奇偶校验编码对解交织后的数值进行解码；
其中，所述多个位组基于下列等式进行解交织:
Yπ(j)＝Xj(0≤j＜Ngroup)，
其中，Xj是所述多个位组中的第j个位组，Yj是解交织后的多个位组中的第j个位组，Ngroup是所述多个位组的总数，以及π(j)表示进行解交织的解交织顺序，并且其中π(j)表示如下：
Figure FDA0002207639580000011
。
2.根据权利要求1所述的接收设备，其中，π(j)基于所述码字长度、调制方法和所述码率中的至少一个来确定。
3.接收方法，包括：
从传输设备接收信号；
基于64-QAM对所述信号进行解调以生成数值；
将所述数值分割到多个位组中；
对所述多个位组进行解交织以提供解交织后的数值；以及
基于具有5/15的码率和16200位的码字长度的低密度奇偶校验编码对解交织后的数值进行解码；
其中，所述多个位组基于下列等式进行解交织:
Yπ(j)＝Xj(0≤j＜Ngroup)，
其中，Xj是所述多个位组中的第j个位组，Yj是解交织后的多个位组中的第j个位组，Ngroup是所述多个位组的总数，以及π(j)表示进行解交织的解交织顺序，并且其中π(j)表示如下：
Figure FDA0002207639580000021
。
4.根据权利要求3所述的接收方法，其中，π(j)基于所述码字长度、调制方法和所述码率中的至少一个来确定。
CN201910887123.4A 2014-05-21 2015-05-21 传输设备及其交织方法 Active CN110719114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910887123.4A CN110719114B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462001155P 2014-05-21 2014-05-21
US62/001,155 2014-05-21
KR10-2015-0000697 2015-01-05
KR1020150000697A KR101775704B1 (ko) 2014-05-21 2015-01-05 송신 장치 및 그의 인터리빙 방법
CN201910887123.4A CN110719114B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法
CN201580027011.1A CN106464270B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法
PCT/KR2015/005099 WO2015178694A1 (en) 2014-05-21 2015-05-21 Transmitting apparatus and interleaving method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580027011.1A Division CN106464270B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法

Publications (2)

Publication Number Publication Date
CN110719114A CN110719114A (zh) 2020-01-21
CN110719114B true CN110719114B (zh) 2023-06-16

Family

ID=54882733

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910887123.4A Active CN110719114B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法
CN201580027011.1A Active CN106464270B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法
CN201910887121.5A Active CN110730010B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201580027011.1A Active CN106464270B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法
CN201910887121.5A Active CN110730010B (zh) 2014-05-21 2015-05-21 传输设备及其交织方法

Country Status (6)

Country Link
US (2) US11218173B2 (zh)
EP (1) EP3146635B1 (zh)
KR (6) KR101775704B1 (zh)
CN (3) CN110719114B (zh)
CA (3) CA3031266C (zh)
MX (3) MX370108B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2019265300B2 (en) * 2018-05-09 2022-07-07 Telefonaktiebolaget Lm Ericsson (Publ) A radio network node, a wireless device and methods therein for scheduling positioning system information block (sib)
CN110569974B (zh) * 2018-06-06 2021-08-24 天津大学 可包含人造碱基的dna存储分层表示与交织编码方法
CN111371465B (zh) * 2018-12-26 2022-01-28 上海交通大学 Ldpc码字的比特交织方法、系统与介质
CN110071726B (zh) * 2019-04-16 2023-02-17 南京大学深圳研究院 多层单元闪存中联合ldpc码的构造方法及其译码装置
CN110784233B (zh) * 2019-10-31 2023-06-27 中国工程物理研究院电子工程研究所 一种dvb-s2标准中物理层扰码序列恢复方法
KR20220114920A (ko) * 2021-02-09 2022-08-17 삼성전자주식회사 데이터 전송을 위한 블록 인터리빙을 수행하는 장치 및 방법
CN113572481B (zh) * 2021-05-26 2023-09-29 西安空间无线电技术研究所 一种基于fpga的高速码率兼容dvb-s2的ldpc编码器及编码方法
KR20220169049A (ko) * 2021-06-17 2022-12-27 삼성전자주식회사 데이터 패킷을 생성하는 인코더, 이의 동작 방법, 및 이를 포함하는 전자 장치의 동작 방법
US11799700B1 (en) * 2022-08-31 2023-10-24 Qualcomm Incorporated Decoding multi-level coded (MLC) systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510865A (zh) * 2007-10-30 2009-08-19 索尼株式会社 数据处理设备及方法
CN101911566A (zh) * 2007-11-08 2010-12-08 三星电子株式会社 在使用低密度奇偶校验码的通信系统中发送和接收数据的装置和方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
CN103181085A (zh) * 2011-08-17 2013-06-26 松下电器产业株式会社 交织方法及解交织方法
CN103560993A (zh) * 2007-10-30 2014-02-05 索尼株式会社 数据处理设备及方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315567A (ja) 1995-05-22 1996-11-29 Mitsubishi Electric Corp 半導体記憶装置
US5689568A (en) * 1995-06-29 1997-11-18 Hughes Electronics Medium access control for a mobile satellite system
US5953311A (en) * 1997-02-18 1999-09-14 Discovision Associates Timing synchronization in a receiver employing orthogonal frequency division multiplexing
US6567465B2 (en) * 2001-05-21 2003-05-20 Pc Tel Inc. DSL modem utilizing low density parity check codes
US7203887B2 (en) * 2002-07-03 2007-04-10 The Directtv Group, Inc. Method and system for routing in low density parity check (LDPC) decoders
US7334181B2 (en) * 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
US7570698B2 (en) 2004-11-16 2009-08-04 Intel Corporation Multiple output multicarrier transmitter and methods for spatial interleaving a plurality of spatial streams
US8369448B2 (en) * 2006-09-18 2013-02-05 Availink, Inc. Bit mapping scheme for an LDPC coded 32APSK system
KR101492634B1 (ko) * 2007-08-28 2015-02-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법
PT2509270T (pt) 2007-11-26 2017-07-18 Sony Corp Aparelho de processamento de dados e método de processamento de dados bem como aparelho de descodificação e método de descodificação
PL2068449T3 (pl) 2007-12-06 2012-06-29 Samsung Electronics Co Ltd Skracanie i wycinanie kodów kontroli parzystości niskiej gęstości (LDPC) dla kodowania i dekodowania kanałowego
US8654886B2 (en) * 2008-05-29 2014-02-18 Electronics & Telecommunications Research Institute Method and apparatus for transmitting/receiving broadcasting-communication data
US8677219B2 (en) * 2008-10-03 2014-03-18 Thomson Licensing Method and apparatus for adapting a bit interleaver to LDPC codes and modulations under AWGN channel conditions using binary erasure surrogate channels
US8707125B2 (en) * 2009-11-18 2014-04-22 Samsung Electronics Co., Ltd Method and apparatus for transmitting and receiving data in a communication system
KR20110055410A (ko) * 2009-11-18 2011-05-25 삼성전자주식회사 통신 시스템에서 데이터 송수신 방법 및 장치
JP2011176645A (ja) 2010-02-24 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
TWI581578B (zh) * 2010-02-26 2017-05-01 新力股份有限公司 編碼器及提供遞增冗餘之編碼方法
WO2012026787A2 (en) * 2010-08-26 2012-03-01 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code
JP5500379B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
JP2012151656A (ja) 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法
EP2506440A1 (en) 2011-03-30 2012-10-03 Samsung Electronics Co., Ltd. Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
KR101865068B1 (ko) * 2011-03-30 2018-06-08 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
JP5637393B2 (ja) 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2690790A1 (en) * 2012-07-27 2014-01-29 Panasonic Corporation Bit interleaving for rotated constellations with quasi-cyclic LDPC codes
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN111200443B (zh) 2014-03-19 2023-09-12 三星电子株式会社 发送设备及其交织方法
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9800269B2 (en) * 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US20160204804A1 (en) * 2015-01-13 2016-07-14 Sony Corporation Data processing apparatus and method
US9634692B2 (en) * 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9590758B2 (en) 2015-05-19 2017-03-07 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10439646B2 (en) * 2015-05-19 2019-10-08 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510865A (zh) * 2007-10-30 2009-08-19 索尼株式会社 数据处理设备及方法
CN103560993A (zh) * 2007-10-30 2014-02-05 索尼株式会社 数据处理设备及方法
CN101911566A (zh) * 2007-11-08 2010-12-08 三星电子株式会社 在使用低密度奇偶校验码的通信系统中发送和接收数据的装置和方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
CN103181085A (zh) * 2011-08-17 2013-06-26 松下电器产业株式会社 交织方法及解交织方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Yan Zhong 等.A VLSI implementation of a FEC decoding system for DTMB (GB20600–2006) standard.2007 7th International Conference on ASIC.2008,全文. *
龚小兵 ; 唐艳 ; .LDPC-COFDM的简化高阶QAM调制算法.科技创业月刊.2006,(05),全文. *

Also Published As

Publication number Publication date
CA2949034C (en) 2019-03-12
KR101928991B1 (ko) 2018-12-14
CN110730010B (zh) 2023-06-20
CA3031266C (en) 2021-07-27
KR20200058376A (ko) 2020-05-27
KR101970723B1 (ko) 2019-04-22
KR102413021B1 (ko) 2022-06-24
KR20180133832A (ko) 2018-12-17
MX2019014454A (es) 2020-02-10
KR20190041449A (ko) 2019-04-22
KR20220088839A (ko) 2022-06-28
US11218173B2 (en) 2022-01-04
CN106464270A (zh) 2017-02-22
US20220103190A1 (en) 2022-03-31
KR102531095B1 (ko) 2023-05-10
US20190305801A1 (en) 2019-10-03
CN110719114A (zh) 2020-01-21
CA3121696A1 (en) 2015-11-26
KR101775704B1 (ko) 2017-09-19
CN110730010A (zh) 2020-01-24
KR102116113B1 (ko) 2020-05-27
MX2016015204A (es) 2017-03-03
MX2019014455A (es) 2020-02-10
BR112016027106A2 (pt) 2021-06-08
EP3146635A4 (en) 2018-02-14
EP3146635A1 (en) 2017-03-29
MX370108B (es) 2019-12-02
KR20150134258A (ko) 2015-12-01
CA3121696C (en) 2023-10-24
US11949433B2 (en) 2024-04-02
CN106464270B (zh) 2019-10-18
EP3146635B1 (en) 2022-05-04
CA3031266A1 (en) 2015-11-26
KR20170103730A (ko) 2017-09-13
CA2949034A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
CN110719109B (zh) 传输设备及其交织方法
CN110649926B (zh) 传输设备及其交织方法
US10367533B2 (en) Transmitting apparatus and interleaving method thereof
US10511332B2 (en) Transmitting method including bit group interleaving
US10873343B2 (en) Transmitter apparatus and bit interleaving method thereof
CN110719114B (zh) 传输设备及其交织方法
US11303299B2 (en) Transmitting apparatus and interleaving method thereof
US9634692B2 (en) Transmitting apparatus and interleaving method thereof
US11265023B2 (en) Transmitting apparatus and interleaving method thereof
US11133830B2 (en) Transmitting apparatus and interleaving method thereof
US11025280B2 (en) Transmitting apparatus and interleaving method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant