CN111245442B - 发送设备及其交织方法 - Google Patents
发送设备及其交织方法 Download PDFInfo
- Publication number
- CN111245442B CN111245442B CN202010064178.8A CN202010064178A CN111245442B CN 111245442 B CN111245442 B CN 111245442B CN 202010064178 A CN202010064178 A CN 202010064178A CN 111245442 B CN111245442 B CN 111245442B
- Authority
- CN
- China
- Prior art keywords
- bit
- packet
- bits
- interleaver
- ldpc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
Abstract
提供了一种发送设备及其交织方法。该发送设备包括:编码器,被配置为通过基于奇偶校验矩阵进行低密度奇偶校验(LDPC)编码来产生LDPC码字;交织器,被配置为对LDPC码字进行交织;调制器,被配置为将交织后的LDPC码字映射到多个调制符号上,其中,调制器被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到每个调制符号的预定比特上。
Description
本申请是申请日为2015年3月19日、申请号为“201580014838.9”、标题为“发送设备及其交织方法”的发明专利申请的分案申请。
技术领域
与示例性实施例一致的设备和方法涉及一种发送设备及其交织方法,更具体地,涉及一种处理并发送数据的发送设备及其交织方法。
背景技术
在21世纪信息化社会,广播通信服务进入了数字化、多信道、宽带和高质量的纪元。具体地,随着更高质量数字电视和便携式多媒体播放器(PMP)以及便携式广播设备在近年来被使用得越来越多,对于支持数字广播服务的多种接收方式的方法的需求不断增长。
为了满足这样的需求,标准组正在建立各种标准并提供多种服务以满足用户的需求。因此,需要一种向用户提供具有更高鲁棒性的编码、解码和接收性能的改进服务的方法。
发明内容
技术问题
一个或更多个示例性实施例可克服上述缺点和以上没有描述的其它缺点。然而,应理解,一个或更多个示例性实施例不需要克服上述缺点,并且可不克服上述的任何问题。
一个或更多个示例性实施例提供一种发送设备及其交织方法,该发送设备可将低密度奇偶校验(LDPC)码字的多个分组之中的预定分组中包括的比特映射到调制符号的预定比特上并发送该比特。
技术方案
根据示例性实施例的一方面,提供了一种发送设备,该发送设备可包括:编码器,被配置为通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字;交织器,被配置为对LDPC码字进行交织;调制器,被配置为将交织后的LDPC码字映射到调制符号上,其中,调制器被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到每个调制符号的预定比特上。
所述多个比特分组中的每个比特分组可由M个比特形成,M可以是Nldpc和Kldpc的公约数,并且可被确定为满足Qldpc=(Nldpc-Kldpc)/M。Qldpc可以是与奇偶校验矩阵的信息字子矩阵的列分组中的列相关的循环移位参数值,Nldpc可以是LDPC码字的长度,Kldpc可以是LDPC码字的信息字比特的长度。
交织器可包括:奇偶校验交织器,被配置为对LDPC码字的奇偶校验比特进行交织;分组交织器,被配置为通过将经过奇偶校验交织的LDPC码字划分为多个比特分组并按比特分组重新排列所述多个比特分组的顺序来对经过奇偶校验交织的LDPC码字执行分组交织;块交织器,被配置为对顺序被重新排列的所述多个比特分组进行交织。
分组交织器可被配置为通过使用等式15按比特分组重新布置所述多个比特分组的顺序。
在等式15中,π(j)可基于LDPC码字的长度、调制方法和码率中的至少一项被确定。
当LDPC码字的长度为64800,调制方法为1024-QAM,并且码率为6/15时,π(j)可如表9被定义。
当LDPC码字的长度为64800,调制方法为1024-QAM,并且码率为8/15时,π(j)可如表10被定义。
当LDPC码字的长度为64800,调制方法为1024-QAM,并且码率为12/15时,π(j)可如下表13被定义。
块交织器可被配置为通过以下操作来进行交织:沿列方向按比特分组将所述多个比特分组写入多个列中的每一列,并沿行方向读取按比特分组写入了所述多个比特分组的所述多个列的每一行。
块交织器可被配置为:将所述多个比特分组之中可按比特分组被写入所述多个列的至少一个比特分组连续写入所述多个列,并将所述多个比特分组之中的除了所述至少一个比特分组之外的比特分组写入所述多个列的除了所述多个列中按比特分组写入了至少部分比特分组的区域之外的区域。
根据另一示例性实施例的一方面,提供了一种发送设备的交织方法,可包括:通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字;对LDPC码字进行交织;将交织后的LDPC码字映射到调制符号上,其中,映射步骤包括:将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到每个调制符号的预定比特上。
所述多个比特分组中的每个比特分组可由360个比特形成,其中,M是Nldpc和Kldpc的公约数,并且被确定为满足Qldpc=(Nldpc-Kldpc)/M。Qldpc是与奇偶校验矩阵的信息字子矩阵的列分组中的列相关的循环移位参数值,Nldpc是LDPC码字的长度,Kldpc是LDPC码字的信息字比特的长度。
交织步骤可包括:对LDPC码字的奇偶校验比特进行交织;通过将经过奇偶校验交织的LDPC码字划分为多个比特分组并按比特分组重新布置所述多个比特分组的顺序来对经过奇偶校验交织的LDPC码字执行分组交织;对顺序被重新排列的所述多个比特分组进行交织。
按比特分组进行重新布置的步骤可包括通过使用等式15按比特分组重新布置所述多个比特分组的顺序。
在等式15中,π(j)可基于LDPC码字的长度、调制方法和码率中的至少一项被确定。
当LDPC码字的长度为64800,调制方法为1024-QAM,并且码率为6/15时,π(j)可如表9被定义。
当LDPC码字的长度为64800,调制方法为1024-QAM,并且码率为8/15时,π(j)可如表10被定义。
当LDPC码字的长度为64800,调制方法为1024-QAM,并且码率为12/15时,π(j)可如下表13被定义。
对所述多个比特分组进行交织的步骤可包括:通过以下操作来进行交织:沿列方向按比特分组将所述多个比特分组写入多个列中的每一列,并沿行方向读取按比特分组写入了所述多个比特分组的所述多个列的每一行。
对所述多个比特分组进行交织的步骤可包括:将所述多个比特分组之中可按比特分组被写入所述多个列的至少一个比特分组连续写入所述多个列,并将所述多个比特分组之中的除了所述至少一个比特分组之外的比特分组写入除了所述多个列中按比特分组写入了至少部分比特分组的区域之外的所述多个列的区域。
有益效果
根据如上所述的各个示例性实施例,可提供改进的解码和接收性能。
附图说明
通过参照附图详细描述示例性实施例,以上和/或其它方面将会更清楚,其中:
图1是示出根据示例性实施例的发送设备的配置的框图;
图2和图3是示出根据各种示例性实施例的奇偶校验矩阵的配置的示图;
图4是用于示出根据示例性实施例的交织器的配置的框图;
图5到图7是示出根据示例性实施例的用于基于分组对LDPC码字进行处理的方法的示图;
图8到图12是示出根据示例性实施例的块交织器的配置以及交织方法的示图;
图13是示出根据示例性实施例的解复用器的操作的示图;
图14是示出根据另一示例性实施例的交织器的配置的框图;
图15到图17是示出根据示例性实施例的块-行交织器的配置以及交织方法的示图;
图18是示出根据示例性实施例的接收设备的配置的框图;
图19和图21是示出根据示例性实施例的解交织器的配置的框图;
图20是示出根据示例性实施例的块解交织器的解交织方法的示图;
图22是示出根据示例性实施例的交织方法的流程图。
具体实施方式
以下,将参照附图来更详细地描述各个示例性实施例。
在以下描述中,相同的编号在不同的附图中被描绘时用于相同的元件。在描述中定义的事项(诸如详细构造和元件)被提供用于帮助对示例性实施例的全面理解。因此,很明显的是示例性实施例可在不具有这些特别限定的事项的情况下实现。另外,由于本领域已知的功能或元件会在不必要的细节上使示例性实施例模糊,因此不会对其进行详细描述。
图1是示出根据示例性实施例的发送设备的配置的框图。参照图1,发送设备100包括编码器110、交织器120和调制器130(或星座映射器)。
编码器110通过基于奇偶校验矩阵执行低密度奇偶校验(LDPC)编码来产生LDPC码字。编码器110可包括用于执行LDPC编码的LDPC编码器(未示出)。
具体地,编码器110对信息字(或信息)比特进行LDPC编码以产生LDPC码字,其中,LDPC码字由信息字比特和奇偶校验比特(即,LDPC奇偶校验比特)形成。这里,输入到编码器110的比特可被用作信息字比特。另外,由于LDPC码是系统码,因此信息字比特可如原样包括在LDPC码字中。
LDPC码字由信息字比特和奇偶校验比特形成。例如,LDPC码字由Nldpc个比特形成,并且包括Kldpc个信息字比特和Nparity=Nldpc-Kldpc个奇偶校验比特。
在这种情况下,编码器110可通过基于奇偶校验矩阵执行LDPC编码来产生LDPC码字。也就是说,由于LDPC编码是用于产生满足H·CT=0的LDPC码字的处理,因此编码器110可在执行LDPC编码时使用奇偶校验矩阵。这里,H是奇偶校验矩阵,C是LDPC码字。
对于LDPC编码,发送设备100可包括单独的存储器并且可预先存储多种格式的奇偶校验矩阵。
例如,发送设备100可预先存储在数字视频广播-有线版本2(DVB-C2)、数字视频广播-卫星-第二代(DVB-S2)、数字视频广播-第二代地面(DVB-T2)等中定义的奇偶校验矩阵,或者可预先存储在当前正在建立的北美数字广播标准系统先进电视系统委员会(ATSC)3.0标准中定义的奇偶校验矩阵。然而,这仅仅是示例,除了这些奇偶校验矩阵以外,发送设备100可预先存储其它格式的奇偶校验矩阵。
在下文中,将参照附图来详细解释根据各个示例性实施例的奇偶校验矩阵。在奇偶校验矩阵中,除了具有1的元素之外的元素为0。
例如,根据示例性实施例的奇偶校验矩阵可具有图2和图3的配置。
参照图2,奇偶校验矩阵200由对应于信息字比特的信息字子矩阵(或信息子矩阵)210和对应于奇偶校验比特的奇偶校验子矩阵220形成。在奇偶校验矩阵200中,除了具有1的元素之外的元素为0。
信息字子矩阵210包括Kldpc个列,奇偶校验子矩阵220包括Nparity=Nldpc-Kldpc个列。奇偶校验矩阵200的行的数量与奇偶校验子矩阵220的列的数量Nparity=Nldpc-Kldpc相同。
另外,在奇偶校验矩阵200中,Nldpc是LDPC码字的长度,Kldpc是信息字比特的长度,Nparity=Nldpc-Kldpc是奇偶校验比特的长度。LDPC码字的长度表示包括在LDPC码字中的比特的数量,信息字比特的长度表示包括在信息字比特中的比特的数量,奇偶校验比特的长度表示包括在奇偶校验比特中的比特的数量。
在下文中,将详细解释信息字子矩阵210和奇偶校验子矩阵220的配置。
信息字子矩阵210包括Kldpc个列(即,第0列到第(Kldpc-1)列),并且遵循以下规则:
首先,信息字子矩阵210的Kldpc个列之中的M个列属于相同的分组,并且Kldpc个列被划分为Kldpc/M个列分组。在每个列分组中,一列从前一列循环移位了Qldpc或Qldpc个比特。也就是说,Qldpc可以是与奇偶校验矩阵200的信息字子矩阵210的列分组中的列相关的循环移位参数值。
这里,M是包括多个列的列分组的样式在信息字子矩阵210中重复的间隔(例如,M=360),Qldpc是在信息字子矩阵210的相同列分组中一列从前一列循环移位的大小。另外,M是Nldpc和Kldpc的公约数,并且被确定为满足Qldpc=(Nldpc-Kldpc)/M。这里,M和Qldpc是整数,Kldpc/M也是整数。M和Qldpc可根据LDPC码字的长度和码率(CR)(或者,编码速率)而具有多个值。
例如,当M=360并且LDPC码字的长度Nldpc为64800时,Qldpc可如以下给出的表1被定义,而当M=360并且LDPC码字的长度Nldpc为16200时,Qldpc可如以下给出的表2被定义。
[表1]
码率 | Nldpc | M | Qldpc |
5/15 | 64800 | 360 | 120 |
6/15 | 64800 | 360 | 108 |
7/15 | 64800 | 360 | 96 |
8/15 | 64800 | 360 | 84 |
9/15 | 64800 | 360 | 72 |
10/15 | 64800 | 360 | 60 |
11/15 | 64800 | 360 | 48 |
12/15 | 64800 | 360 | 36 |
13/15 | 64800 | 360 | 24 |
[表2]
码率 | Nldpc | M | Qldpc |
5/15 | 16200 | 360 | 30 |
6/15 | 16200 | 360 | 27 |
7/15 | 16200 | 360 | 24 |
8/15 | 16200 | 360 | 21 |
9/15 | 16200 | 360 | 18 |
10/15 | 16200 | 360 | 15 |
11/15 | 16200 | 360 | 12 |
12/15 | 16200 | 360 | 9 |
13/15 | 16200 | 360 | 6 |
第二,当第i列分组(i=0,1,…,Kldpc/M-1)的第0列的度(degree)为Di(这里,度是存在于每一列中的值1的数量并且属于相同列分组的所有列具有相同的度),并且在第i列分组的第0列中存在1的每一行的位置(或索引)为时,通过以下的等式1来确定第i列分组的第j列中第k个1所在的行的索引/>
等式1:
其中,k=0,1,2,…Di-1;i=0,1,…,Kldpc/M-1;并且j=1,2,…,M-1。
等式1可被表示为如下的等式2:
其中,k=0,1,2,…Di-1;i=0,1,…,Kldpc/M-1;并且j=1,2,…,M-1。由于j=1,2,…,M-1,因此等式2的(j mod M)可被表示为j。
在以上等式中,是第i列分组的第j列中第k个1所在的行的索引,Nldpc是LDPC码字的长度,Kldpc是信息字比特的长度,Di是属于第i列分组的列的度,M是属于单个列分组的列的数量,Qldpc是列分组中的每一列被循环移位的大小。
作为结果,参照这些等式,仅当已知时,可以得知第i列分组的第j列中第k个1所在的行的索引/>因此,当每个列分组的第0列中第k个1所在的行的索引值被存储时,可得知在具有图2的配置的奇偶校验矩阵200中(即,在奇偶校验矩阵200的信息字子矩阵210中)1所在的列和行的位置。
根据上述规则,属于第i列分组的所有列具有相同的度Di。因此,存储关于根据上述规则的奇偶校验矩阵的信息的LDPC码字可被简要地表示为如下。
例如,当Nldpc为30,Kldpc为15,Qldpc为3时,三个列分组的第0列中1所在的行的位置信息可通过等式3的序列被表示并可被称为“权重-1位置序列”。
像等式3一样表示每个列分组的第0列中1所在的行的索引的权重-1位置序列可被表示为在下面给出的表3:
[表3]
表3示出了奇偶校验矩阵中具有值1的元素的位置,第i个权重-1位置序列通过属于第i列分组的第0列中1所在的行的索引来表示。
基于以上描述,根据示例性实施例的奇偶校验矩阵的信息字子矩阵210可被定义为如下面给出的表4到表8。
具体地,表4到表8示出了信息字子矩阵210的第i列分组的第0列中1所在的行的索引。也就是说,信息字子矩阵210由多个列分组形成,每个列分组包括M个列,并且所述多个列分组中的每个列分组的第0列中的1的位置可通过表4到表8来定义。
这里,第i列分组的第0列中1所在的行的索引表示“奇偶校验比特累加器的地址”。“奇偶校验比特累加器的地址”的含义与DVB-C2/S2/T2标准或当前正在建立的ATSC 3.0标准中定义的含义相同,因此省略对其的详细解释。
例如,当LDPC码字的长度Nldpc为64800,码率为6/15,M为360时,信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表4中:
[表4]
在另一示例中,当LDPC码字的长度Nldpc为64800,码率为8/15,M为360时,信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表15中:
[表15]
在另一示例中,当LDPC码字的长度Nldpc为64800,码率为10/15,M为360时,信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表6或表7中所示被定义。
[表6]
[表7]
在另一示例中,当LDPC码字的长度Nldpc为64800,码率为12/15,M为360时,信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表8中所示被定义:
[表8]
在上述示例中,LDPC码字的长度为64800,码率为6/15、8/15、10/15和12/15。然而,这仅是示例,并且当LDPC码字的长度为16200或者码率具有不同的值时,可不同地定义信息字子矩阵210中1的位置。
根据示例性实施例,即使在如上述表4至表8所示的与奇偶校验矩阵200的第i列分组相应的序列中的数字顺序(即,索引)被改变时,改变后的奇偶校验矩阵也是用于相同的LDPC码的奇偶校验矩阵。因此,本发明构思也涵盖了表4至表8中的与第i列分组相应的序列中的数字的顺序被改变的情况。
此外,即使在表4至表8中示出的与每个列分组相应的序列的排列顺序被改变时,关于LDPC码的曲线图的周期特征以及代数特征(诸如度分布)也不被改变。因此,本发明构思也涵盖了表4至表8中示出的序列的排列顺序被改变的情况。
另外,即使在同样地将Qldpc的倍数添加到与表4至表8中的特定列分组相应的所有序列时,关于LDPC码的曲线图的周期特征或代数特性(诸如度分布)不被改变。因此,本发明构思也涵盖了同样地将Qldpc的倍数添加到表4至表8中示出的序列的结果。然而,应注意,当通过将Qldpc的倍数添加到给定序列而获得的结果值大于或等于(Nldpc-Kldpc)时,代替地,应该应用通过将(Nldpc-Kldpc)的模运算应用到该结果而获得的值。
一旦信息字子矩阵210的第i列分组的第0列中1所在的行的位置如表4至表8所示被定义,则由于第0列中1所在的行的位置在下一列中被循环移位了Qldpc,因此每个列分组的另一列中1所在的行的位置可被定义。
例如,在表4的情况下,在信息字子矩阵210的第0列分组的第0列中,在第1606行、第3402行、第4961行、…中存在1。
在这种情况下,由于Qldpc=(Nldpc-Kldpc)/M=(64800-25920)/360=108,因此第0列分组的第1列中1所在的行的索引可以是1714(=1606+108)、3510(=3402+108)、5069(=4961+108)、…,并且第0列分组的第2列中1所在的行的索引可以是1822(=1714+108)、3618(=3510+108)、5177(=5069+108)、…。
在上述方法中,每个列分组的所有列中1所在的行的索引可被定义。
图2中示出的奇偶校验矩阵200的奇偶校验子矩阵220可被如下定义:
奇偶校验子矩阵220包括Nldpc-Kldpc个列(即,第Kldpc列到第(Nldpc-1)列),并具有双对角结构或阶梯结构。因此,包括在奇偶校验子矩阵220中的列之中的除最后一列(即,第(Nldpc-1)列)之外的列的度为2,并且最后一列的度为1。
作为结果,奇偶校验矩阵200的信息字子矩阵210可通过表4至表8来定义,奇偶校验矩阵200的奇偶校验子矩阵220可具有双对角结构。
当图2中所示的奇偶校验矩阵200的列和行基于等式4和等式5被置换时,图2中的奇偶校验矩阵可被改变为图3中示出的奇偶校验矩阵300。
以下将解释基于等式4和等式5进行置换的方法。由于行置换和列置换应用相同的原理,因此将以示例的方式解释行置换。
在行置换的情况下,关于第X行,满足X=Qldpc×i+j的i和j被计算并且通过将计算出的i和j分配给M×j+i来置换第X行。例如,关于第7行,满足7=2×i+j的i和j分别为3和1。因此,第7行被置换为第13行(10×1+3=13)。
当以上述方法执行行置换和列置换时,图2的奇偶校验矩阵可被转换为图3的奇偶校验矩阵。
参照图3,奇偶校验矩阵300被划分为多个部分块,M×M的准循环矩阵与每个部分块相应。
因此,具有图3的结构的奇偶校验矩阵300由M×M的矩阵单元形成。即,M×M的子矩阵被排列在组成奇偶校验矩阵300的多个部分块中。
由于奇偶校验矩阵300由M×M的准循环矩阵形成,M个列可被称为列块并且M个行可被称为行块。因此,具有图3的结构的奇偶校验矩阵300由Nqc_column=Nldpc/M个列块和Nqc_row=Nparity/M个行块形成。
以下,将解释M×M的子矩阵。
首先,第0行块A330的第(Nqc_column-1)列块具有下面给出的等式6的形式:
如上所述,A330是M×M矩阵,第0行的值和第(M-1)列的值都是“0”,关于0≤i≤(M-2),第i列的第(i+1)行为“1”并且其他值为“0”。
其次,关于奇偶校验子矩阵320中的0≤i≤(Nldpc-Kldpc)/M-1,第(Kldpc/M+i)列块的第i行块通过单位矩阵IM×M340来构造。另外,关于0≤i≤(Nldpc-Kldpc)/M-2,第(Kldpc/M+i)列块的第(i+1)行块通过单位矩阵IM×M340来构造。
例如,循环矩阵P向右被循环移位了1的格式可通过下面给出的等式7来表示:
循环矩阵P是大小为M×M的方形矩阵并且是M个行中的每行的权重为1并且M个列中的每列的权重为1的矩阵。当aij为0时,循环矩阵P(即,P0)指示单位矩阵IM×M,并且当aij为∞,P∞为零矩阵。
在图3的奇偶校验矩阵300中存在第i行块和第j列块相交的子矩阵可以是Paij。因此,i和j指示与信息字相应的部分块中的行块的数量和列块的数量。因此,在奇偶校验矩阵300中,列的总数为Nldpc=M×Nqc_column,行的总数是Nparity=M×Nqc_row。也就是说,奇偶校验矩阵300由Nqc_column个“列块”和Nqc_row个“行块”形成。
下面,将解释用于基于如图2所示的奇偶校验矩阵200执行LDPC编码的方法。为了便于解释,将以示例的方式解释当奇偶校验矩阵200如表4中所示被定义时的LDPC编码处理。
步骤(2):在具有表4的第一行(即i=0的行)中定义的奇偶校验比特的地址的奇偶校验比特中累加第0信息字比特i0,作为奇偶校验比特的索引。通过下面给出的等式8来表示该处理。
步骤(3):在奇偶校验比特中累加其它359个信息字比特im(m=1,2,…,359)。其它信息字比特可属于与i0的列分组相同的列分组。在这种情况下,奇偶校验比特的地址可基于下面给出的等式9来确定。
(x+(mmod360)×Qldpc)mod(Nldpc-Kldpc)…(9)
在上式中,x是与信息字比特i0相应的奇偶校验比特累加器的地址,Qldpc是在信息字子矩阵中每列被循环移位的大小,并且在表4的情况下可以是108。另外,由于m=1,2,…,359,等式9中的(m mod 360)可被看作m。
作为结果,在具有基于等式9计算的奇偶校验比特的地址作为索引的奇偶校验比特中分别累加信息字比特im(m=1,2,…,359)。例如,可针对信息字比特i1执行如下面给出的等式10中所示的运算:
步骤(4):在具有在表4的第2行(即,i=1的行)中被定义的奇偶校验比特的地址作为奇偶校验比特的索引的奇偶校验比特中累加第360个信息字比特i360。
步骤(5):在奇偶校验比特中累加属于与信息字比特i360的分组相同的分组的其他359个信息字比特。在这种情况下,奇偶校验比特的地址可基于等式9来确定。然而,在这种情况下,x是与信息字比特i360相应的奇偶校验比特累加器的地址。
步骤(6):针对表4的所有列分组重复上述步骤4和步骤5。
步骤(7):作为结果,基于下面给出的等式11计算奇偶校验比特pi。在这种情况下,i被初始化为1。
作为结果,编码器110可根据上述方法计算奇偶校验比特。
参照回图1,编码器110可通过使用各种码率(诸如,3/15、4/15、5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、13/15等)来执行LDPC编码。另外,编码器110可基于信息字比特的长度和码率来产生具有各种长度(诸如,16200、64800等)的LDPC码字。
在这种情况下,编码器110可通过使用具有由表4至表8定义的信息字子矩阵和具有双对角结构的奇偶检验子矩阵的奇偶校验矩阵(即,图2中示出的奇偶检验矩阵)来执行LDPC编码,或者可通过使用基于等式4和等式5从图2的奇偶检验矩阵进行行置换和列置换的奇偶检验矩阵(即,具有图3的结构的奇偶检验矩阵)来执行LDPC编码。
另外,编码器110除了可执行LDPC编码之外,还可执行Bose,Chaudhuri,Hocquenghem(BCH)编码。为实现该处理,编码器110还可包括用于执行BCH编码的BCH编码器(未示出)。
在这种情况下,编码器110可按照BCH编码和LDPC编码的顺序执行编码。具体地,编码器110可通过执行BCH编码将BCH奇偶校验比特添加到输入比特,并对包括输入比特和BCH奇偶校验比特的信息字比特进行LDPC编码,从而产生LDPC码字。
交织器120对LDPC码字进行交织。也就是说,交织器120从编码器110接收LDPC码字,并基于各种交织规则对LDPC码字进行交织。
具体地,交织器120可对LDPC码字进行交织,使得包括在组成LDPC码字的多个比特分组(即,多个分组或多个块)之中的预定比特分组中的比特被映射到调制符号的预定比特上。因此,调制器130可将构成LDPC码字的多个比特分组之中的预定分组中所包括的比特映射到调制符号的预定比特上。
以下,将根据各种情况详细解释交织器120中所使用的交织规则。
示例性实施例1:块交织器被使用的情况
根据第一示例性实施例,交织器120可根据以下描述的方法对LDPC码字进行交织,使得构成交织后的LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。下面将参照图4对此进行详细解释。
图4是示出根据示例性实施例的交织器的配置的框图。参照图4,交织器120可包括奇偶校验交织器121、分组交织器122(或按分组的交织器122)、分组扭曲交织器123和块交织器124。
奇偶校验交织器121对组成LDPC码字的奇偶校验比特进行交织。
具体地,当基于具有图2的结构的奇偶校验矩阵200产生LDPC码字时,奇偶校验交织器121可通过使用下面给出的等式12仅对LDPC码字的信息字比特和奇偶校验比特之中的LDPC码字的奇偶校验比特进行交织:
ui=ci对于0≤i<Kldpc,以及
其中,M是在信息字子矩阵210中列分组的样式被重复的间隔(即,包括在列分组中的列的数量(例如,M=360)),Qldpc是在信息字子矩阵210中每个列被循环移位的大小。也就是说,奇偶校验交织器121针对LDPC码字执行奇偶校验交织,并输出
以上述方法进行奇偶校验交织的LDPC码字可被构造为使得LDPC码字的预定数量的连续比特具有类似的解码特性(周期分布、列的度等)。
例如,LDPC码字可基于M个连续比特具有相同的特性。这里,M是在信息字子矩阵210中列分组的样式被重复的间隔,例如,可以是360。
具体地,LDPC码字比特与奇偶校验矩阵的乘积应是“0”。这意味着第i LDPC码字比特ci(i=0,1,…,Nldpc-1)与奇偶校验矩阵的第i列的乘积之和应是“0”矢量。因此,第i LDPC码字比特可被看作相应于奇偶校验矩阵的第i列。
在图2的奇偶校验矩阵200的情况下,信息字子矩阵210中的M个列属于相同的分组并且信息字子矩阵210基于列分组具有相同的特性(例如,属于同一列分组的列具有相同的度分布和相同的周期特性)。
在这种情况下,由于信息字比特中的M个连续比特相应于信息字子矩阵210的同一列分组,因此信息字比特可由具有相同的码字特征的M个连续比特形成。当由奇偶校验交织器121对LDPC码字的奇偶校验比特进行了交织时,LDPC码字的奇偶校验比特可由具有相同的码字特性的M个连续的比特形成。
然而,关于基于图3的奇偶校验矩阵300编码的LDPC码字,可不执行奇偶校验交织。在这种情况下,可省略奇偶校验交织器121。
分组交织器122可将奇偶校验交织后的LDPC码字划分为多个比特分组并按比特分组(或以分组为单位)重新排列多个比特分组的顺序。也就是说,分组交织器122可按比特分组对多个比特分组进行交织。
为实现该处理,分组交织器122通过使用下面给出的等式13或等式14将奇偶校验交织后的LDPC码字划分为多个比特分组。
Xj={uk|360×j≤k<360×(j+1),0≤k<Nldpc}对于0≤j<Ngroup…(14),
由于这些等式中的360指示在信息字子矩阵中列分组的样式被重复的间隔M的示例,因此,这些等式中的360可被改变为M。
被划分为多个比特分组的LDPC码字可如图5中所示。
参照图5,LDPC码字被划分为多个比特分组,并且每个比特分组由M个连续比特形成。当M是360时,所述多个比特分组中的每个比特分组可由360个比特形成。因此,所述比特分组中的每个比特分组可由与奇偶校验矩阵的列分组中的每个列分组相应的比特形成。
具体地讲,由于按照M个连续比特划分LDPC码字,因此Kldpc个信息字比特被划分为(Kldpc/M)个比特分组并且Nldpc-Kldpc个奇偶校验比特被划分为(Nldpc-Kldpc)/M个比特分组。因此,LDPC码字可被划分为总计(Nldpc/M)个比特分组。
例如,当M=360且LDPC码字的长度Nldpc是64800时,比特分组的数量Ngroups是180(=64800/360),并且当LDPC码字的长度Nldpc是16200时,比特分组的数量Ngroups是45(16200/360)。
如上所述,分组交织器122对LDPC码字进行划分,使得M个连续比特被包括在同一分组中,这是因为LDPC码字以M个连续比特为基础具有相同的码字特征。因此,当按照M个连续比特对LDPC码字进行分组时,具有相同码字特征的比特属于同一分组。
在上述示例中,构成每个比特分组的比特的数量是M。然而,这仅是示例,构成每个比特分组的比特的数量可改变。
例如,构成每个比特分组的比特的数量可以是M的可整除部分。也就是说,构成每个比特分组的比特的数量可以是构成奇偶校验矩阵的信息字子矩阵的列分组的列的数量的可整除部分。在这种情况下,每个比特分组可由M个比特的可整除部分形成。例如,当构成信息字子矩阵的列分组的列的数量是360(即,M=360)时,分组交织器122可将LDPC码字划分为多个比特分组,使得构成每个比特分组的比特的数量是360的可整除部分之一。
在以下的解释中,为便于解释,构成比特分组的比特的数量是作为示例的M。
在下文中,分组交织器122按比特分组对LDPC码字进行交织。具体地讲,分组交织器122可将LDPC码字分组为多个比特分组,并按比特分组重新布置所述多个比特分组。也就是说,分组交织器122改变构成LDPC码字的所述多个比特分组的位置,并按比特分组来重新布置构成LDPC码字的所述多个比特分组的顺序。
根据示例性实施例,分组交织器122可按比特分组来重新布置所述多个比特分组的顺序,使得所述多个比特分组之中的包括映射到相同的调制符号的比特的比特分组彼此相隔预定间隔。
在这种情况下,分组交织器122可通过考虑块交织器124的行和列的数量、LDPC码字的比特分组的数量以及每个比特分组中包括的比特的数量中的至少一个来按比特分组重新布置所述多个比特分组的顺序,使得包括映射到相同的调制符号的比特的比特分组彼此相隔预定间隔。
为实现这点,组交织器122可通过使用以下呈现的等式15来按比特分组重新布置所述多个比特分组的顺序。
Yj=Xπ(j)(0≤j<Ngroup)…(15),
其中,Xj是分组交织操作之前的第j个比特分组,Yj是分组交织之后的第j个比特分组。此外,π(j)是指示交织顺序的参数,并由LDPC码字的长度、码率和调制方法中的至少一个确定。也就是说,π(j)表示用于按分组交织的置换顺序。
因此,Xπ(j)是分组交织之前的第π(j)个比特分组,等式15表示预交织的第π(j)个比特分组被交织为第j个比特分组。
根据示例性实施例,π(j)的示例可如以下所呈现的表9至表13被定义。
在这种情况下,π(j)根据LDPC码字的长度以及码率被定义,并且奇偶校验矩阵也根据LDPC码字的长度以及码率被定义。因此,当基于根据LDPC码字的长度以及码率的特定奇偶校验矩阵执行了LDPC编码时,LDPC码字可基于满足LDPC码字的相应长度以及码率的π(j)而按比特分组被交织。
例如,当编码器110按照6/15的码率执行LDPC编码以产生长度为64800的LDPC码字时,分组交织器122可通过使用根据以下呈现的表9至13中的64800的LDPC码字长度以及6/15的码率定义的π(j)(例如,通过使用如表9所示定义的π(j))来执行交织。
例如,当LDPC码字的长度Nldpc为64800,码率为6/15并且调制方法是1024-正交幅度调制(QAM)时,π(j)可如以下呈现的表9中被定义。
[表9]
在表9的情况下,等式15可被表示为Y0=Xπ(0)=X66、Y1=Xπ(1)=X21、Y2=Xπ(2)=X51、…、Y178=Xπ(178)=X116和Y179=Xπ(179)=X123。因此,分组交织器122可通过将第66个比特分组改变为第0个比特分组,将第21个比特分组改变为第1个比特分组,将第51个比特分组改变为第2个比特分组,......,将第116个比特分组改变为第178个比特分组,将第123个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为8/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表10被定义。
[表10]
在表10的情况下,等式15可被表示为Y0=Xπ(0)=X77、Y1=Xπ(1)=X48、Y2=Xπ(2)=X82、…、Y178=Xπ(178)=X7和Y179=Xπ(179)=X25。因此,分组交织器122可通过将第77个比特分组改变为第0个比特分组,将第48个比特分组改变为第1个比特分组,将第82个比特分组改变为第2个比特分组,......,将第7个比特分组改变为第178个比特分组,将第25个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表11被定义。具体地,当编码器110基于由表6定义的奇偶校验矩阵执行LDPC编码时,分组交织器122可通过使用如以下呈现的表11所定义的π(j)来执行分组交织:
[表11]
在表11的情况下,等式15可被表示为Y0=Xπ(0)=X7、Y1=Xπ(1)=X58、Y2=Xπ(2)=X108、…、Y178=Xπ(178)=X125和Y179=Xπ(179)=X121。因此,分组交织器122可通过将第7个比特分组改变为第0个比特分组,将第58个比特分组改变为第1个比特分组,将第108个比特分组改变为第2个比特分组,......,将第125个比特分组改变为第178个比特分组,将第121个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表12被定义。具体地,当编码器110基于由表7定义的奇偶校验矩阵执行LDPC编码时,分组交织器122可通过使用如以下呈现的表12所定义的π(j)来执行分组交织:
[表12]
在表12的情况下,等式15可被表示为Y0=Xπ(0)=X111、Y1=Xπ(1)=X45、Y2=Xπ(2)=X78、…、Y178=Xπ(178)=X18和Y179=Xπ(179)=X140。因此,分组交织器122可通过将第111个比特分组改变为第0个比特分组,将第45个比特分组改变为第1个比特分组,将第78个比特分组改变为第2个比特分组,......,将第18个比特分组改变为第178个比特分组,将第140个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为12/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表13被定义。
[表13]
在表13的情况下,等式15可被表示为Y0=Xπ(0)=X91、Y1=Xπ(1)=X19、Y2=Xπ(2)=X11、…、Y178=Xπ(178)=X8和Y179=Xπ(179)=X145。因此,分组交织器122可通过将第91个比特分组改变为第0个比特分组,将第19个比特分组改变为第1个比特分组,将第11个比特分组改变为第2个比特分组,......,将第8个比特分组改变为第178个比特分组,将第145个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在上述示例中,LDPC码字的长度是64800,码率为6/15、8/15、10/15和12/15。然而,这仅是示例,并且当LDPC码字的长度为16200或者码率具有不同的值时,可不同地定义交织模式。
如上所述,分组交织器122可通过使用等式15以及表9至13来按比特分组重新布置多个比特分组的顺序。
表9至13中的“按分组的交织器输出的第j块”表示在进行交织之后从分组交织器122输出的第j个比特分组,“按分组的交织器输入的第π(j)块”表示输入到分组交织器122的第π(j)个比特分组。
此外,由于构成LDPC码字的比特分组的顺序由分组交织器122按比特分组重新布置,并随后比特分组由块交织器124进行块交织,这将在下面进行描述,因此“将被块交织的比特分组的顺序”关于π(j)在表9至13中被阐述。
可根据如以下呈现的表14所示根据码率来布置如表9至表13中所示定义的π(j)。
[表14]
表14中的“按分组交织器输出的第j块”表示在进行交织之后从分组交织器122输出的第j个比特分组,“按分组的交织器输入的第π(j)块”表示输入到分组交织器122的第π(j)个比特分组。参照表14,可以看出表14是表9至表13中所描述的数据根据码率的布置。
分组交织器122可通过使用以下呈现的等式16来按比特分组对LDPC码字进行交织:
Yπ(j)=Xj(0≤j<Ngroup)…(16)
其中,Xj是在进行分组交织之前的第j比特分组,Yj是在进行分组交织之后的第j比特分组。此外,π(j)是指示交织顺序的参数,并可由LDPC码字长度、码率和调制方法中的至少一个来确定。
因此,Xj是在进行分组交织之前的第j比特分组,并且等式16表示预交织的第j比特分组被交织到第π(j)比特分组。
根据另一示例性实施例,可如以下呈现的表15至表19所示定义π(j)的示例。
在这种情况下,根据LDPC码字长度和码率来定义π(j),并还可根据LDPC码字长度和码率来定义奇偶校验矩阵。因此,当基于根据LDPC码字长度和码率的特定奇偶校验矩阵来执行LDPC编码时,可基于满足相应的LDPC码字长度和码率的π(j)来按比特分组对LDPC码字进行交织。
例如,当编码器110以6/15的码率执行LDPC编码以产生长度为64800的LDPC码字时,分组交织器122可通过使用根据以下呈现的表15至表19中的64800的LDPC码字长度和6/15的码率定义的π(j)(例如,通过使用如表15中所示定义的π(j))来执行交织。
例如,当LDPC码字的长度Nldpc为64800,码率为6/15,调制方法为1024-QAM时,π(j)可如以下呈现的表15所示被定义。
[表15]
在表15的情况下,等式16可被表示为X0=Yπ(0)=Y14、X1=Yπ(1)=Y35、X2=Yπ(2)=Y24、…、X178=Yπ(178)=Y69和X179=Yπ(179)=Y152。因此,分组交织器122可通过将第0个比特分组改变为第14个比特分组,将第1个比特分组改变为第35个比特分组,将第2个比特分组改变为第24个比特分组,......,将第178个比特分组改变为第69个比特分组,将第179个比特分组改变为第152个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为8/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表16被定义。
[表16]
在表16的情况下,等式16可被表示为X0=Yπ(0)=Y126、X1=Yπ(1)=Y50、X2=Yπ(2)=Y38、…、X178=Yπ(178)=Y156和X179=Yπ(179)=Y117。因此,分组交织器122可通过将第0个比特分组改变为第126个比特分组,将第1个比特分组改变为第50个比特分组,将第2个比特分组改变为第38个比特分组,......,将第178个比特分组改变为第156个比特分组,将第179个比特分组改变为第117个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表17被定义。具体地,当编码器110基于由表6定义的奇偶校验矩阵执行LDPC编码时,分组交织器122可通过使用如以下呈现的表17所定义的π(j)来执行分组交织:
[表17]
在表17的情况下,等式16可被表示为X0=Yπ(0)=Y62、X1=Yπ(1)=Y4、X2=Yπ(2)=Y94、…、X178=Yπ(178)=Y129和X179=Yπ(179)=Y114。因此,分组交织器122可通过将第0个比特分组改变为第62个比特分组,将第1个比特分组改变为第4个比特分组,将第2个比特分组改变为第94个比特分组,......,将第178个比特分组改变为第129个比特分组,将第179个比特分组改变为第114个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表8被定义。具体地,当编码器110基于由表7定义的奇偶校验矩阵执行LDPC编码时,分组交织器122可通过使用如以下呈现的表18所定义的π(j)来执行分组交织:
[表18]
在表18的情况下,等式16可被表示为X0=Yπ(0)=Y80、X1=Yπ(1)=Y46、X2=Yπ(2)=Y55、…、X178=Yπ(178)=Y159和X179=Yπ(179)=Y147。因此,分组交织器122可通过将第0个比特分组改变为第80个比特分组,将第1个比特分组改变为第46个比特分组,将第2个比特分组改变为第55个比特分组,......,将第178个比特分组改变为第159个比特分组,将第179个比特分组改变为第147个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为12/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表19被定义。
[表19]
在表19的情况下,等式16可被表示为X0=Yπ(0)=Y135、X1=Yπ(1)=Y22、X2=Yπ(2)=Y25、…、X178=Yπ(178)=Y115和X179=Yπ(179)=Y148。因此,分组交织器122可通过将第0个比特分组改变为第135个比特分组,将第1个比特分组改变为第22个比特分组,将第2个比特分组改变为第25个比特分组,......,将第178个比特分组改变为第115个比特分组,将第179个比特分组改变为第148个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在上述示例中,LDPC码字的长度是64800,码率为6/15、8/15、10/15和12/15。然而,这仅是示例,并且当LDPC码字的长度为16200或者码率具有不同的值时,可不同地定义交织模式。
如上所述,分组交织器122可通过使用等式16以及表15至19来按比特分组重新布置多个比特分组的顺序。
表15至19中的“按分组的交织器输入的第j块”表示在进行交织之前输入到分组交织器122的第j个比特分组,“按分组的交织器输出的第π(j)块”表示在进行交织之后从分组交织器122输出的第π(j)个比特分组。
此外,由于构成LDPC码字的比特分组的顺序由分组交织器122按比特分组重新布置,并随后比特分组由块交织器124进行块交织,这将在下面进行描述,因此“将被块交织的比特分组的顺序”关于π(j)在表9至13中被阐述。
可根据如以下呈现的表20所示根据码率来布置如表15至表19中所示定义的π(j)。
[表20]
表14是使用等式15执行分组交织并且将π(j)应用为输入比特分组的索引的情况,表20是使用等式16执行分组交织并且将π(j)应用为输出比特分组的索引的情况。因此,表14和表20具有彼此相反的关系。
按照上述方法被分组交织的LDPC码字在图6中被示出。与在进行分组交织之前的图5的LDPC码字以及图6的LDPC码字相比较,可看出构成LDPC码字的多个比特分组的顺序被重新布置。
也就是说,如图5和图6中所示,LDPC码字的分组在被分组交织之前按照比特分组X0、比特分组X1、...、比特分组XNgroup-1的顺序被布置,在被分组交织之后按照比特分组Y0、比特分组Y1、...、比特分组YNgroup-1的顺序被布置。在这种情况下,通过分组交织布置比特分组的顺序可基于表9至表20来确定。
分组扭曲交织器123对同一分组中的比特进行交织。也就是说,分组扭曲交织器123可通过改变同一比特分组中的比特的顺序来重新布置同一比特分组中的比特的顺序。
在这种情况下,分组扭曲交织器123可通过对同一比特分组中的比特之中的预定数量的比特进行循环移位来重新布置该同一比特分组中的比特的顺序。
例如,如图7所示,分组扭曲交织器123可将包括在比特分组Y1中的比特向右循环移位1比特。在这种情况下,如图7所示,在比特分组Y1中位于第0位置、第1位置、第2位置、…、第358位置和第359位置的比特被向右循环移位1比特。作为结果,在循环移位之前位于第359位置的比特位于比特分组Y1的前部,并且在循环移位之前位于第0位置、第1位置、第2位置、…、第358位置的比特被连续向右循环移位1比特并定位。
此外,分组扭曲交织器123可通过在每个比特分组中循环移位不同数量的比特来重新排列每个比特分组中的比特的顺序。
例如,分组扭曲交织器123可将包括在比特分组Y1中的比特向右循环移位1比特,并可将包括在比特分组Y2中的比特向右循环移位3比特。
然而,可根据环境而省略分组扭曲交织器123。
此外,在上述示例中,分组扭曲交织器123被放置在分组交织器122之后。然而,这仅是示例。也就是说,分组扭曲交织器123仅改变特定比特分组中的比特的顺序并且不改变比特分组的顺序。因此,分组扭曲交织器123可被放置在分组交织器122之前。
块交织器124对已经重新排列顺序的多个比特分组进行交织。具体地,块交织器124可对已经由分组交织器122按比特分组(以分组为单位)重新排列顺序的多个比特分组进行交织。块交织器124由均包括多个行的多个列形成,并可通过基于根据调制方法确定的调制阶数划分多个重新排列的比特分组来进行交织。
在这种情况下,块交织器124可对已经由分组交织器122按比特分组重新排列顺序的多个比特分组进行交织。具体地,块交织器124可通过使用第一部分和第二部分根据调制阶数划分多个重新排列的比特分组来进行交织。
具体地,块交织器124通过下述步骤进行交织:将多个列中的每一个列划分为第一部分和第二部分,按比特分组连续将多个比特分组写入第一部分的多个列,基于列的数量将其它比特分组的比特划分为均包括预定数量的比特的分组(或子比特分组),并连续将子比特分组写入第二部分的多个列。
这里,按比特分组进行交织的比特分组的数量可通过构成块交织器124的行和列的数量、比特分组的数量和包括在每个比特分组中的比特的数量中的至少一个而被确定。换句话说,块交织器124可考虑构成块交织器124的行和列的数量、比特分组的数量和包括在每个比特分组中的比特的数量中的至少一个来确定将按比特分组被交织的比特分组,按比特分组对相应的比特分组进行交织,将其它比特分组的比特划分为子比特分组,并对子比特分组进行交织。例如,块交织器124可使用第一部分按比特分组对多个比特分组中的至少一部分进行交织,将其它比特分组的比特划分为子比特分组,并使用第二部分对子比特分组进行交织。
同时,按比特分组(或按比特分组为单位)对比特分组进行交织表示包括在同一比特分组中的比特被写入同一列。换句话说,在按比特分组被交织的比特分组的情况下,块交织器124可不划分包括在同一比特分组中的比特,而是将比特写入同一列。然而,在不按比特分组被交织的比特分组的情况下,块交织器124可划分这些比特分组中的至少一个比特分组或者这些比特分组中的每个比特分组之中的比特,并将比特写入不同列。
因此,构成第一部分的行的数量是包括在一个比特分组中的比特的数量的整数倍(例如,360),并且构成第二部分的行的数量可以小于包括在该比特分组中的比特的数量。
此外,在按照第一部分交织的所有比特分组中,包括在同一比特分组中的比特被写入第一部分的同一列并被交织,在按照第二部分交织的至少一个分组中,比特被划分并写入第二部分的至少两个列。
将随后描述交织方法。
同时,分组扭曲交织器123仅改变比特分组中的比特的顺序,并且不通过交织改变比特分组的顺序。因此,将由块交织器124进行块交织的比特分组的顺序,即,将被输入到块交织器124的比特分组的顺序,可由分组交织器122确定。例如,将由块交织器124进行块交织的比特分组的顺序可由表9至表20中定义的π(j)确定。
如上所述,块交织器124可通过使用均包括多个行的多个列对已经按比特分组重新排列顺序的多个比特分组进行交织。
在这种情况下,块交织器124可通过将多个列划分为至少两个部分来对LDPC码字进行交织。例如,块交织器124可将多个列中的每一个列划分为第一部分和第二部分并对构成LDPC码字的多个比特分组进行交织。
在这种情况下,块交织器124可根据构成LDPC码字的比特分组的数量是否是构成块交织器124的列的数量的整数倍来将多个列中的每一列划分为N(N是大于或等于2的整数)个部分,并可执行交织。
当构成LDPC码字的比特分组的数量是构成块交织器124的列的数量的整数倍时,块交织器124可在不将多个列中的每一列划分为多个部分的情况下,按比特分组对构成LDPC码字的多个比特分组进行交织。
具体地,块交织器124可通过以下步骤来进行交织:按照列方向按比特分组来将LDPC码字的多个比特分组写入每个列上,并按照行方向读取多个比特按比特分组被写入的多个列的每个行。
在这种情况下,块交织器124可通过以下步骤来进行交织:按照列方向连续将包括在预定数量的比特分组中的比特写入多个列中的每一列上,按照行方向读取写入比特的多个列的每个行,其中,预定数量的比特分组与将LDPC码字的比特分组的数量除以块交织器124的列的数量而获得的商相应。
以下,在由分组交织器122进行交织之后的位于第j位置的比特分组将被称为分组Yj。
例如,假设块交织器124由均包括R1个行的C个列形成。此外,假设LDPC码字由Ngroup个比特分组形成并且比特分组的数量Ngroup是C的整数倍。
在这种情况下,当通过将构成LDPC码字的比特分组的数量Ngroup除以构成块交织器124的列的数量C而获得的商是A(=Ngroup/C)时(A是大于0的整数),块交织器124可通过按照列方向将A(=Ngroup/C)个数量的比特分组连续写入每个列上并按照行方向读取在每个列上写入的比特来进行交织。
例如,如图8所示,块交织器124将包括在比特分组Y0、比特分组Y1、...、比特分组YA-1中的比特从第1行到第R1行写入第1列,将包括在比特分组YA、比特分组YA+1、...、比特分组Y2A-1中的比特从第1行到第R1行写入第2列,将包括在比特分组YCA-A、比特分组YCA-A+1、...、比特分组YCA-1中的比特从第1行到第R1行写入第C列。块交织器124可按照行方向读取写入在多个列的每个行中的比特。
因此,块交织器124按比特分组对构成LDPC码字的所有比特分组进行交织。
然而,当LDPC码字的比特分组的数量不是块交织器124的列的数量的整数倍时,块交织器124可将每个列划分为两部分并按比特分组对LDPC码字的多个比特分组的一部分进行交织,并且将其它比特分组的比特划分为子比特分组并对子比特分组进行交织。在这种情况下,包括在其它比特分组中的比特,即,包括在与当构成LDPC码字的比特分组的数量除以列的数量时的余数相应的多个分组中的比特不是按比特分组进行交织,而是通过根据列的数量被划分而被交织。
具体地,块交织器124可通过将多个列中的每一个列划分为两个部分来对LDPC码字进行交织。
在这种情况下,块交织器124可基于块交织器124的行和列的数量、构成LDPC码字的比特分组的数量和构成每个比特分组的比特的数量中的至少一个将多个列划分为第一部分和第二部分。
这里,多个比特分组中的每一个可由360个比特形成。此外,LDPC码字的比特分组的数量基于LDPC码字的长度和包括在每个比特分组中的比特的数量而被确定。例如,当长度为16200的LDPC码字被划分为使得每个比特分组具有360个比特时,LDPC码字被划分为45个比特分组。可选择地,当长度为64800的LDPC码字被划分为使得每个比特分组具有360个比特时,LDPC码字被划分为180个比特分组。此外,构成块交织器124的列的数量可根据调制方法而被确定。这将在后面进行详细解释。
因此,构成第一部分和第二部分中的每个部分的行的数量可基于构成块交织器124的列的数量、构成LDPC码字的比特分组的数量和构成多个比特分组中的每个比特分组的比特的数量而被确定。
具体地,在多个列中的每个列中,第一部分可由与构成至少一个比特分组中的比特的数量一样多的行形成,其中,所述至少一个比特分组在LDPC码字的多个比特分组之中可根据构成块交织器124的列的数量、构成LDPC码字的比特分组的数量和构成每个比特分组的比特的数量,按比特分组被写入每个列。
在多个列中的每个列中,第二部分可由除了与构成LDPC码字的多个比特分组中的至少一些比特分组中的比特的数量一样多的行之外的行形成,其中,所述至少一个比特分组可按比特分组被写入多个列中的每个列。具体地,第二部分的行的数量可以是与当将包括在除了与第一部分相应的比特分组之外的所有比特分组中的比特的数量除以构成块交织器124的列的数量时的商相同的值。换句话说,第二部分的行的数量可以是与当将包括在构成LDPC码字的比特分组中未被写入第一部分的剩余比特分组中的比特的数量除以列的数量时的商相同的值。
也就是说,块交织器124可将多个列的每个列划分为包括与包括在可按比特分组被写入每个列的比特分组中的比特的数量一样多的行的第一部分以及包括其它行的第二部分。
因此,第一部分可由与包括在比特分组中的比特的数量一样多的行(即,与M的整数倍一样多的行)形成。然而,如上所述,由于构成每个比特分组的码字比特的数量可以是M的可整除部分,故第一部分可由与构成每个比特分组的比特的数量的整数倍一样多的行形成。
在这种情况下,块交织器124可通过按照相同方法将LDPC码字写入第一部分和第二部分并在第一部分和第二部分中读取LDPC码字来进行交织。
具体地,块交织器124可通过以下步骤进行交织:按照列方向将LDPC码字写入构成第一部分和第二部分的每个部分的多个列,并按照行方向读取LDPC码字被写入的构成第一部分和第二部分的多个列。
也就是说,块交织器124可通过以下步骤进行交织:连续将包括在构成LDPC码字的多个比特分组之中的可按比特分组被写入多个列的每个列的至少一些比特分组中的比特写入第一部分的多个列的每个列,划分包括在其它比特分组中的比特并按照列方向将这些被划分的比特写入第二部分的多个列,并按照行方向读取被写入构成第一部分和第二部分的每个部分的多个列的每个列中的比特。
在这种情况下,块交织器124可通过基于构成块交织器124的列的数量划分构成LDPC码字的多个比特分组中的其它比特分组来进行交织。
具体地,块交织器124可通过以下步骤进行交织:按照多个列的数量划分包括在其它比特分组中的比特,按照列方向将划分的比特的每个比特写入构成第二部分的多个列的每个列,并读取构成第二部分的多个列,其中,划分的比特按照行方向被写入。
也就是说,块交织器124可按照列的数量划分包括在LDPC码字的多个比特分组中的其它比特分组中的比特(即,与当构成LDPC码字的比特分组的数量除以列的数量时的余数相应的多个比特分组的比特),并可按照列方向连续将划分的比特写入第二部分的每个列。
例如,假设块交织器124由均包括R1个行的C个列形成。此外,假设LDPC码字由Ngroup个比特分组形成,比特分组的数量Ngroup不是C的整数倍,并且A×C+1=Ngroup(A是大于0的整数)。换句话说,假设当构成LDPC码字的比特分组的数量除以列的数量时,商是A并且余数是1。
在这种情况下,如图9和图10所示,块交织器124可将每个列划分为包括R1个行的第一部分和包括R2个行的第二部分。在这种情况下,R1可与包括在可按比特分组被写入每个列的比特分组中的比特的数量相应,R2可以是从每个列的行的数量减去R1。
也就是说,在上述示例中,可按比特分组被写入每个列的比特分组的数量是A,每个列的第一部分可由与包括在A个比特分组中的比特的数量一样多的行形成,也就是说,可由与数量A×M一样多的行形成。
在这种情况下,块交织器124按照列方向将包括在可按比特分组写入每个列的比特分组(即,A个比特分组)中的比特写入每个列的第一部分。
也就是说,如图9和图10所示,块交织器124将包括在比特分组Y0、比特分组Y1、...、比特分组YA-1中的比特写入第1列的第一部分的第1行到第R1行,将包括在比特分组YA、比特分组YA+1、...、比特分组Y2A-1的每一个中的比特写入第2列的第一部分的第1行到第R1行,...,将包括在比特分组YCA-A、比特分组YCA-A+1、...、比特分组YCA-1的每一个中的比特写入第C列的第一部分的第1行到第R1行。
如上所述,块交织器124按比特分组将包括在可按比特分组写入每个列的比特分组中的比特写入每个列的第一部分。
换句话说,在上述示例性实施例中,包括在比特分组(Y0)、比特分组(Y1)、...、比特分组(YA-1)的每一个中的比特可不被划分并且所有比特可被写入第一列,包括在比特分组(YA)、比特分组(YA+1)、...、比特分组(Y2A-1)的每一个中的比特可不被划分并且所有比特可被写入第二列,并且包括在比特分组(YCA-A)、比特分组(YCA-A+1)、...、比特分组(YCA-1)的每一个中的比特可不被划分并且所有比特可被写入第C列。这样,按第一部分交织的所有比特分组之中的同一比特分组中所包括的比特被写入第一部分的同一列。
以下,块交织器124对包括在多个比特分组中的除了写入每个列的第一部分的比特分组之外的其他分组中的比特进行划分,并按照列方向将这些比特写入每个列的第二部分。在这种情况下,块交织器124划分其他比特分组中包括的比特,使得相同数量的比特按照列方向被写入每个列的第二部分。这里,将比特输入第一部分和第二部分的顺序可被颠倒。这里,根据示例性实施例,比特可在被写入第一部分之前先被写入第二部分。
在上述示例中,由于A×C+1=Ngroup,故当构成LDPC码字的比特分组被连续写入第一部分,LDPC码字的最后的比特分组YNgroup-1不被写入第一部分并剩余。因此,如图9所示,块交织器124将包括在比特分组YNgroup-1中的比特划分为C个子比特分组,并连续将划分的比特(即,与当包括在最后的分组(YNgroup-1)中的比特除以C时的余数相应的比特)写入每个列的第二部分。
基于列的数量被划分的比特可被称为子比特分组。在这种情况下,每个子比特分组可被写入第二部分的每个列。也就是说,包括在比特分组中的比特可被划分并可形成子比特分组。
也就是说,块交织器124将比特写入第一列的第二部分的第一至第R2行,将比特写入第二列的第二部分的第一至第R2行,...,将比特写入第C列的第二部分的第一至第R2行。在这种情况下,如图9所示,块交织器124可按照列方向将比特写入每个列的第二部分。
也就是说,在第二部分,构成比特分组的比特可不被写入同一列并可被写入多个列。换句话说,在上述示例中,最后的比特分组(YNgroup-1)由M个比特形成,因此,包括在最后的比特分组(YNgroup-1)中的比特可按M/C被划分并被写入每个列。也就是说,包括在最后的比特分组(YNgroup-1)中的比特按M/C被划分,形成M/C个子比特分组,并且每个子比特分组可被写入第二部分的每个列。
因此,在按第二部分交织的至少一个比特分组中,包括在至少一个比特分组中的比特被划分并被写入构成第二部分的至少两个列。
在上述示例中,块交织器124按照列方向将比特写入第二部分。然而,这仅是示例。也就是说,块交织器124可按照行方向将比特写入第二部分的多个列。在这种情况下,块交织器124可按照如上所述的相同方法将比特写入第一部分。
具体地,参照图10,块交织器124从第一列中的第二部分的第一行到第C列中的第二部分的第一行写入比特,从第一列中的第二部分的第二行到第C列中的第二部分的第二行写入比特,...,并从第一列中的第二部分的第R2行到第C列中的第二部分的第R2行写入比特。
另一方面,块交织器124按照行方向连续读取写入每个部分的每个行的比特。也就是说,如图9和图10所示,块交织器124按照行方向连续读取写入多个列的第一部分的每个行中的比特,并按照行方向连续读取写入多个列的第二部分的每个行中的比特。
因此,块交织器124可按比特分组对构成LDPC码字的多个比特分组的一部分进行交织,并对剩余的比特分组中的一些比特分组进行划分和交织。也就是说,块交织器124可通过以下步骤进行交织:将构成多个比特分组中的预定数量的比特分组的LDPC码字按比特分组写入第一部分的多个列,划分其它比特分组的比特并将所述比特写入第二部分的每个列,并按照行方向读取第一部分和第二部分的多个列。
如上所述,块交织器124可按照如上参照图8至图10所述的方法对多个比特分组进行交织。
具体地,在图9的情况下,包括在不属于第一部分的比特分组中的比特按照列方向被写入第二部分并按照行方向被读取。在这点上,包括在不属于第一部分的比特分组中的比特的顺序被重新排列。由于包括在不属于第一部分的比特分组中的比特如上所述被交织,故误比特率(BER)/误帧率(FER)性能与这样的比特不被交织的情况相比可被提高。
然而,不属于第一部分的比特分组可不被交织,如图10所示。也就是说,由于块交织器124按照行方向将包括在不属于第一部分的比特分组中的比特写入第二部分并从第二部分读取包括在不属于第一部分的比特分组中的比特,故包括在不属于第一部分的比特分组中的比特的顺序不被改变并且这些比特被连续输入到调制器130。在这种情况下,包括在不属于第一部分的比特分组中的比特可被连续输出以被映射到调制符号。
在图9和图10中,多个比特分组的最后一个比特分组被写入第二部分。然而,这仅是示例。写入第二部分的比特分组的数量可根据构成LDPC码字的比特分组的数量、构成每个比特分组的比特的数量、块交织器的列和行的数量以及传输天线的数量等而改变。
块交织器124可具有如下呈现的表21和表22中所示出的配置。
[表21]
[表22]
这里,C(或NC)是块交织器124的列的数量,R1是每个列中构成第一部分的行的数量,R2是每个列中构成第二部分的行的数量。
参照表21和表22,C是与根据调制方法的调制阶数相同的值,多个列中的每个列由与通过将构成LDPC码字的比特的数量除以多个列的数量而获得的值相应的行形成。
例如,当LDPC码字的长度Nldpc是64800并且调制方法是1024-QAM时,由于在1024-QAM的情况下调制阶数是10,故块交织器124由10个列形成,并且每个列由与R1+R2=6480(=64800/10)一样多的行形成。
同时,参照表21和表22,当构成LDPC码字的比特分组的数量是列的数量的整数倍时,块交织器124在不划分每个列的情况下进行交织。因此,R1与构成每个列的行的数量相应,R2是0。此外,当构成LDPC码字的比特分组的数量不是列的数量的整数倍时,块交织器124通过将每个列划分为由R1个行形成的第一部分和由R2个行形成的第二部分来对分组进行交织。
当如表21和表22所示块交织器124的列的数量等于构成调制符号的比特的数量时,包括在同一比特分组中的比特被映射到每个调制符号的单个比特上。
例如,当Nldpc=64800并且调制方法是1024-QAM时,块交织器124可由10个列形成,其中,每列包括6480行。在此情况下,将多个比特分组中的每个比特分组中所包括的比特写入两(2)个列中,并且连续输出在每一列中被写入同一行的比特。在此情况下,由于在1024-QAM的调制方法中10个比特构成单个调制符号,因此同一比特分组中包括的比特(即,从单个列输出的比特)可被映射到每个调制符号的单个比特。例如,包括在被写入第一列中的比特分组中的比特可被映射到每个调制符号的第一比特。
参照表21和22,块交织器124的总行数(即,R1+R2)是Nldpc/C。
另外,第一部分的行数R1是每个分组中包括的比特数(M(例如,M=360))的整数倍,并且可被表示为第二部分的行数R2可以是Nldpc/C-R1。这里,/>是低于Ngroup/C的最大整数。由于R1是每个分组中包括的比特数(M)的整数倍,因此可按比特分组以R1将比特写入。
另外,当LDPC码字的比特分组的数量不是列数的整数倍时,从表21和22可看出,块交织器124通过将每一列划分为两部分来进行交织。
具体地讲,LDPC码字的长度除以列数是每列中包括的总行数。在这种情况下,当LDPC码字的比特分组数是列数的整数倍时,每一列不被划分为两部分。然而,当LDPC码字的比特分组数不是列数的整数倍时,每一列被划分为两部分。
例如,假设块交织器124的列数与构成调制符号的比特的数量相同,并且如表21中所示,LDCP码字由64800个比特形成。在这种情况下,LDPC码字的每个比特分组由360个比特形成,并且LDPC码字由64800/360(=180)个比特分组形成。
当调制方法是1024-QAM时,块交织器124可由10个列形成,并且每一列可具有64800/10(=6480)行。
在这种情况下,由于LDPC码字的比特分组的数量除以列数为180/10(=18),因此可在不将每一列划分为两部分的情况下按比特分组将比特写入每一列。也就是说,可将包括在作为当构成LDPC码字的比特分组的数量除以列数时的商的18个比特分组中的比特(即,18×360(=6480)个比特)写入每一列。
然而,当调制方法是256-QAM时,块交织器124可由八(8)个列形成,并且每一列可具有64800/8(=8100)个行。
在这种情况下,由于LDPC码字的比特分组的数量除以列数为180/8=22.5,因此构成LDPC码字的比特分组的数量不是列数的整数倍。因此,块交织器124将八(8)个列中的每一列划分为两部分以按比特分组来执行交织。
在这种情况下,由于比特应按比特分组被写入每一列的第一部分,因此可按比特分组被写入每一列的第一部分中的比特分组的数量是当构成LDPC码字的比特分组的数量除以列数时的商22,因此,每一列的第一部分具有22×360(=7920)个行。因此,22个比特分组中包括的7920个比特可被写入每一列的第一部分。
每一列的第二部分具有从每一列的总行减去第一部分的行的行。因此,每一列的第二部分包括8100-7920(=180)个行。
在这种情况下,包括在未被写入第一部分的其它比特分组中的比特可被划分并写入每一列的第二部分。
具体地讲,由于22×8(=176)个比特分组被写入第一部分,因此将被写入第二部分的比特分组的数量是180-176(=4)(例如,构成LDPC码字的比特分组Y0、比特分组Y1、比特分组Y2、...、比特分组Y178和比特分组Y179之中的比特分组Y176、比特分组Y177、比特分组Y178和比特分组Y179)。
因此,块交织器124可将构成LDPC码字的比特分组之中的未被写入第一部分并剩余的四(4)个比特分组连续写入每一列的第二部分。
也就是说,块交织器124可以按列方向将比特分组Y176中包括的360个比特中的180个比特写入第1列的第二部分的第1行至第180行,并且可以按列方向将其它180个比特写入第2列的第二部分的第1行至第180行。另外,块交织器124可以按列方向将比特分组Y177中包括的360个比特中的180个比特写入第3列的第二部分的第1行至第180行,并且可以按列方向将其它180个比特写入第4列的第二部分的第1行至第180行。另外,块交织器124可以按列方向将比特分组Y178中包括的360个比特中的180个比特写入第5列的第二部分的第1行至第180行,并且可以按列方向将其它180个比特写入第6列的第二部分的第1行至第180行。另外,块交织器124可以按列方向将比特分组Y179中包括的360个比特中的180个比特写入第7列的第二部分的第1行至第180行,并且可以按列方向将其它180个比特写入第8列的第二部分的第1行至第180行。
因此,包括在未被写入第一部分且剩余的比特分组中的比特不被写入第二部分中的同一列中,并且可被划分并写入多个列中。
在下文中,将参照图11详细地解释根据示例性实施例的图4的块交织器124。
在分组交织之后的LDPC码字可由块交织器124进行交织,如图11中所示。在这种情况下,块交织器124基于块交织器124的列数和分组比特的比特数将多个列划分为第一部分(部分1)和第二部分(部分2)。在这种情况下,在第一部分中,构成比特分组的比特可被写入同一列,在第二部分中,构成比特分组的比特可被写入多个列(即,构成比特分组的比特可被写入至少两个列)。
具体地讲,输入比特vi按列从第一部分到第二部分被连续地写入,并随后按行从第一部分到第二部分被连续读出。也就是说,数据比特vi从第一部分开始按列连续被写入块交织器,并持续按列连续被写入块交织器直到第二部分结束,之后,从第一部分开始按行连续被读出并随后从第二部分开始按行连续被读出。因此,在第一部分中的同一比特分组中所包括的每个比特可被映射到每个调制符号的单个比特。
在这种情况下,如在下面呈现的表23中所示,块交织器124的第一部分和第二部分的列数和行数根据LDPC码字的长度和调制格式而变化。也就是说,在表23中规定了用于每个调制格式和码长度的第一部分块交织配置和第二部分块交织配置。这里,块交织器124的列数可等于构成调制符号的比特数。另外,第一部分的行数Nr1和第二部分的行数Nr2之和等于Nldpc/NC(这里,NC是列数)。另外,由于是360的倍数,因此多个比特分组可被写入第一部分。
[表23]
在下文中,将详细地解释块交织器124的操作。
例如,当LDPC码字的长度Nldpc是64800并且调制方法是256-QAM时,从块交织器124输出的比特的顺序可以是(q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799)=(v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)。这里,上述等式的右侧的索引对于八(8)个列可被具体表示为0、7920、15840、23760、31680、39600、47520、55440、1、7921、15841、23761、31681、39601、47521、55441、…、7919、15839、23759、31679、39599、47519、55439、63359、63360、63540、63720、63900、64080、64260、64440、64620、…、63539、63719、63899、64079、64259、64439、64619、64799。
在下文中,将详细解释块交织器124的交织操作。
块交织器124可通过以下操作来进行交织:按列方向按比特分组将多个比特分组写入每一列,并且按行方向读取按比特分组写入了所述多个比特分组的多个列的每一行。
在这种情况下,构成块交织器124的列数根据调制方法而变化,行数可以是LDPC码字长度除以列数。
例如,当调制方法是1024-QAM时,块交织器124可由10个列形成。在这种情况下,当LDCP码字的长度Nldpc是64800时,行数是6480(=64800/10)。
在下文中,将详细解释用于通过块交织器124按比特分组对多个比特分组进行交织的方法。
当构成LDPC码字的比特分组的数量是列数的整数倍时,块交织器124可通过按比特分组将与比特分组的数量除以列数一样多的比特分组连续地写入每一列来进行交织。
例如,当调制方法是1024-QAM并且LDPC码字的长度Nldpc是64800时,块交织器124可由10个列形成,其中,每一列包括6480个行。在这种情况下,由于当LDPC码字的长度Nldpc是64800时,LDPC码字被划分为(64800/360=180)个比特分组,因此当调制方法是1024-QAM时,LDPC码字的比特分组的数量(=180)可以是列数(=10)的整数倍。也就是说,当LDPC码字的比特分组的数量除以列数时,不产生余数。
如上所述,当LDPC码字的比特分组的数量是块交织器124的列数的整数倍时,块交织器124可不将每个列划分到多个部分,可通过将与当LDPC码字的比特分组的数量除以块交织器124的列数时所得的商相应的比特分组中所包括的比特按列方向连续地写入多个列中的每一列,并按行方向读取被写入比特的多个列中的每一行来进行交织。
例如,如图12中所示,块交织器124将比特分组Y0、比特分组Y1、...、比特分组Y17中的每一个中所包括的比特写入第一列的第1行至第6480行,并将比特分组Y18、比特分组Y19、...、比特分组Y35中的每一个中所包括的比特写入第二列的第1行至第6480行,…,并将比特分组Y162、比特分组Y163、...、比特分组Y179中的每一个中所包括的比特写入第10列的第1行至第6480行。另外,块交织器12400可以按行方向连续读取被写入10个列中的每一行中的比特。
如上所述,当构成LDPC码字的比特分组的数量是块交织器124的列数的整数倍时,块交织器124可按比特分组对多个比特分组进行交织,因此,属于同一比特分组的比特可被写入同一列。
如上所述,块交织器124可根据如上参照图8至图12所描述的方法对LDPC码字的多个比特分组进行交织。
当如上述示例所示,构成块交织器124的多个列具有与调制度相同的值时,包括在同一比特分组中的比特可被映射到每个调制符号的单个比特上。
然而,这仅是示例,包括在同一比特分组中的比特可被映射到每个调制符号的两个比特上。在这种情况下,块交织器124可具有如下面呈现的表24和表25中所示的配置。在这种情况下,构成块交织器124的列的数量可以是如表24和表25所示的调制阶的一半。
[表24]
[表25]
这里,C(或Nc)是块交织器124的列数,R1是构成每个列中的第一部分的行的数量,R2是构成每个列中的第二部分的行的数量。
参照表24和表25,当构成LDPC码字的比特分组的数量为列数的整数倍时,块交织器124在不划分每个列的情况下进行交织。因此,R1与构成每个列的行的数量相应,R2为0。另外,当构成LDPC码字的比特分组的数量不为列的数量的整数倍时,块交织器124通过将每个列划分为由R1个行形成的第一部分和由R2个行形成的第二部分来进行交织。
当块交织器124的列数为构成如表24和25中示出的调制符号的比特数量的一半时,包括在同一比特分组的比特可被映射到每个调制符号的两个比特上。
例如,当Nldpc=64800并且调制方法为1024-QAM时,块交织器124可由五(5)个列形成,每个列包括12960行。在这种情况下,构成LDPC码字的多个比特分组按比特分组被写入五(5)个列,并且被写入各个列中的同一行中的比特被连续地输出。在这种情况下,由于在1024-QAM的调制方法中,10比特构成单个调制符号,因此从两个行输出的比特构成单个调制符号。因此,包括在同一比特分组中的比特(即,从一个列输出的比特)可被映射到单个调制符号的两个比特。例如,包括在被写入第一列中的比特分组中的比特可被映射到存在于单个调制符号的两个特定位置上的比特上。
参照回图1,调制器130将交织后的LDPC码字映射到调制符号。具体地讲,调制器130可对交织后的LDPC码字进行解复用,对解复用后的LDPC码字进行调制,并将LDPC码字映射到星座。
在这种情况下,调制器130可使用多个比特分组中的每一个中所包括的比特来产生调制符号。
换句话说,如上所述,不同比特分组中所包括的比特可被写入块交织器124的每一列中,块交织器124按行方向读取被写入每一列中的比特。在这种情况下,调制器130通过将在每一列中读取的比特映射到调制符号的每一个比特来产生调制符号。因此,调制符号的每一个比特可属于不同分组。
例如,假设调制符号由C个比特形成。在这种情况下,从块交织器124的C个列的每一行读取的比特可被映射到调制符号的每一比特,因此由C个比特形成的调制符号的每一个比特可属于C个不同的分组。
在下文中,将详细地描述以上特征。
首先,调制器130可对交织后的LDPC码字进行解复用。为了实现此过程,调制器130可包括用于对交织后的LDPC码字进行解复用的解复用器(未示出)。
解复用器(未示出)对交织后的LDPC码字进行解复用。具体地,解复用器(未示出)针对交织后的LDPC码字执行串并转换,将交织后的LDPC码字解复用成具有预定比特数的信元(或数据信元)。
例如,如图13中所示,解复用器(未示出)接收从交织器120输出的LDPC码字Q=(q0,q1,q2,…),将接收到的LDPC码字比特连续输出为多个子流,将输入的LDPC码字比特转换为信元,并输出所述信元。
这里,子流的数量(Nsubstreams)可等于构成调制符号的比特的数量ηMOD。因此,构成每个信元的比特的数量可等于构成调制符号的比特的数量(即,调制阶数)。
ηMOD可根据调制方法而改变,并随后产生的信元的数量可根据LDPC码字的长度Nldpc而改变,如表26所示。
[表26]
在这种情况下,多个子流中的每个子流之中具有相同索引的比特可构成同一信元。因此,信元可像(y0,0,y1,0,…,yηMOD-1,0)=(q0,q1,qηMOD-1),(y0,1,y1,1,…,yηMOD-1,1)=(qηMOD,qηMOD+1,…,q2xηMOD-1),……这样配置。
如上所述,子流的数量(Nsubstreams)等于构成调制符号的比特的数量ηMOD,构成每个信元的比特的数量可等于构成调制符号的比特的数量。
解复用器(未示出)可根据各种方法对输入的LDPC码字比特进行解复用。也就是说,解复用器(未示出)可改变LDPC码字比特的顺序,并且将比特输出到多个子流中的每个子流,或者可在不改变LDPC码字比特的顺序的情况下连续地将比特输出到多个子流的每个子流。这些操作可根据用于在块交织器124中进行交织的列数而确定。
具体地,当块交织器124包括与构成调制符号的比特的数量的一半一样多的列时,解复用器(未示出)可改变输入的LDPC码字比特的顺序,并将比特输出到多个子流中的每个子流。用于改变顺序的方法的示例在以下呈现的表27中示出:
[表27]
根据表27,例如,当调制方法为1024-QAM时,在1024-QAM的情况下,由于构成调制符号的比特的数量为10,因此子流的数量为10。在这种情况下,解复用器(未示出)可从连续输入的比特中,将具有满足i mod 10=0的索引i的比特输出到第0子流,将具有满足i mod10=1的索引i的比特输出到第5子流,将具有满足i mod 10=2的索引i的比特输出到第1子流,将具有满足i mod 10=3的索引i的比特输出到第6子流,将具有满足i mod 10=4的索引i的比特输出到第2子流,将具有满足i mod 10=5的索引i的比特输出到第7子流,将具有满足i mod 10=6的索引i的比特输出到第3子流,将具有满足i mod 10=7的索引i的比特输出到第8子流,将具有满足i mod 10=8的索引i的比特输出到第4子流,将具有满足i mod10=9的索引i的比特输出到第9子流。
因此,输入到解复用器(未示出)的LDPC码字比特(q0,q1,q2,q3,q4,q5,q6,q7,q8,q9,…)可被输出为像(y0,0,y1,0,y2,0,y3,0,y4,0,y5,0,y6,0,y7,0,y8,0,y9,0)=(q0,q5,q1,q6,q2,q7,q3,q8,q4,q9)、(y0,1,y1,1,y2,1,y3,1,y4,1,y5,1,y6,1,y7,1,y8,1,y9,1)=(q10,q15,q11,q16,q12,q17,q13,q18,q14,q19),…这样的信元。
当块交织器124包括与构成调制符号的比特的数量相同的列数时,解复用器(未示出)可在不改变比特的顺序的情况下,连续地将输入的LDPC码字比特输出到多个流中的每个流。也就是说,如图13所示,解复用器(未示出)可连续地将输入的LDPC码字比特(q0,q1,q2,…)输出到多个子流的每个子流,因此,每个信元可被配置为(y0,0,y1,0,…,yηMOD-1,0)=(q0,q1,…,qηMOD-1),(y0,1,y1,1,…,yηMOD-1,1)=(qηMOD,qηMOD+1,…,q2×ηMOD-1),...。
例如,当调制方法为1024-QPSK时,构成调制符号的比特的数量ηMOD是10,因此,子流的数量(Nsubstreams)是10,并且信元可像(y0,0,y1,0,y2,0,y3,0,y4,0,y5,0,y6,0,y7,0,y8,0,y9,0)=(q0,q1,q2,q3,q4,q5,q6,q7,q8,q9),(y0,1,y1,1,y2,1,y3,1,y4,1,y5,1,y6,1,y7,1,y8,1,y9,1)=(q10,q11,q12,q13,q14,q15,q16,q17,q18,q19),…(y0,2,y1,2,y2,2,y3,2,y4,2,y5,2,y6,2,y7,2,y8,2,y9,2)=(q20,q21,q22,q23,q24,q25,q26,q27,q28,q29)被配置。
在上述示例中,解复用器(未示出)可在不改变LDPC码字比特的顺序的情况下,连续地将输入的LDPC码字比特输出到多个子流中的每个子流。然而,这仅是示例。根据示例性实施例,当块交织器124包括与调制符号的比特的数量相同的列数时,解复用器(未示出)可被省略。
调制器130可将解复用后的LDPC码字映射到调制符号上。然而,当解复用器(未示出)如上述被省略时,调制器130可将从交织器120输出的LDPC码字比特(即,经过块交织的LDPC码字比特)映射到调制符号上。
具体地讲,调制器130可以以各种调制方法(诸如QPSK、16-QAM、64-QAM、256-QAM、1024-QAM和4096-QAM)对从解复用器(未示出)输出的比特(即,信元)进行调制。例如,当调制方法是QPSK、16-QAM、64-QAM、256-QAM、1024-QAM和4096-QAM时,构成调制符号的比特的数量ηMOD可分别是2、4、6、8、10和12。
在这种情况下,由于从解复用器(未示出)输出的每个信元由与构成调制符号的比特的数量一样多的比特形成,因此调制器130可通过将从解复用器(未示出)输出的每个信元连续映射到星座点来产生调制符号。这里,调制符号与星座上的星座点相应。
然而,上述解复用器(未示出)可根据环境被省略。在这种情况下,调制器130可通过连续对交织后的比特中的预定数量的比特进行分组并将所述预定数量的比特映射到星座点来产生调制符号。在这种情况下,调制器130可通过根据调制方法连续将ηMOD个比特映射到星座点来产生调制符号。
调制器130可通过根据非均匀星座(NUC)方法将从解复用器(未示出)输出的信元映射到星座点上来进行调制。例如,调制器130可根据各种调制方法(诸如,非均匀16-QAM、非均匀64-QAM、非均匀256-QAM、非均匀1024-QAM、非均匀4096-QAM等)对从解复用器(未示出)输出的比特进行调制。
在非均匀星座方法中,一旦第一象限的星座点被定义,则其它三个象限中的星座点可如下被确定。例如,当针对第一象限定义的的星座点集为X时,在第二象限的情况下,星座点集为–conj(X),在第三象限的情况下,星座点集为conj(X)、在第四象限的情况下,星座点集为–(X)。
也就是说,一旦第一象限被定义,则其它象限可如下被表示:
第1四分之一(第一象限)=X
第2四分之一(第二象限)=-conj(X)
第3四分之一(第三象限)=conj(X)
第4四分之一(第四象限)=-X
具体地,当非均匀M-QAM被使用时,M个星座点可被定义为z={z0,z1,…,zM-1}。在这种情况下,当存在于第一象限的星座点被定义为{x0,x1,x2,…,xM/4-1}时,z可如下被定义:
从z0到zM/4-1=从x0到xM/4
从zM/4到z2xM/4-1=-conj(从x0到xM/4)
从z2xM/4到z3xM/4-1=conj(从x0到xM/4)
从z3xM/4到z4xM/4-1=-(从x0到xM/4)
当码率为6/15、8/15、10/15、12/15时,根据非均匀1024-QAM方法定义的星座的示例可如以下呈现的表28被表示。在这种情况下,可参考表28来定义第一象限的星座点,并可根据上述方法来定义其它三个象限中的星座点。
[表28]
表28示出根据非均匀1024-QAM定义的星座的示例。然而,这仅是示例。可根据非均匀1024-QAM不同地定义星座点。此外,可根据其它调制方法(诸如非均匀16-QAM、非均匀64-QAM、非均匀256-QAM、非均匀4096-QAM等)来不同地定义星座点。
根据上述方法执行交织的理由如下。
具体地,当LDPC码字比特被映射到调制符号上时,可根据在调制符号中比特被映射到的地方,比特可具有不同的可靠性(即,不同的接收性能或不同的接收概率)。LDPC码字比特可根据奇偶检验矩阵的结构而具有不同的码字特征。也就是说,LDPC码字比特可根据奇偶校验矩阵的列中1所存在的数量(即,列度)而具有不同的码字特征。
因此,交织器120可通过考虑LDPC码字比特的码字特征和构成调制符号的比特的可靠性两者来进行交织,以将具有特定码字特征的LDPC码字比特映射到调制符号中的特定比特上。
例如,假设编码器110通过使用6/15的码率进行LDPC编码来产生由64800个比特(Nldpc=64800)形成的LDPC码字,并且调制器130基于表28使用与6/15的码率相应的非均匀1024-QAM调制方法。
在这种情况下,分组交织器122可使用等式15和表9(或等式16和表15)执行分组交织。因此,由分组交织器122对由比特分组X0至X179形成的LDPC码字进行交织,并且分组交织器122可按X66、X21、X51、…、X116、X123的顺序输出比特分组。
在这种情况下,构成块交织器124的列的数量可以是10,每一列可由6480(=360×18)行形成。也就是说,第一部分的行的数量可以是6480,第二部分的行的数量可以是0。
因此,在构成LDPC码字的180个分组中,18个比特分组(X66,X21,X51,X55,X54,X24,X33,X12,X70,X63,X47,X65,X145,X8,X0,X57,X23,X71)可被输入到块交织器124的第1列的第一部分,18个比特分组(X59,X14,X40,X42,X62,X56,X2,X43,X64,X58,X67,X53,X68,X61,X39,X52,X69,X1)可被输入到块交织器124的第2列的第一部分,18个比特分组(X22,X31,X161,X38,X30,X19,X17,X18,X4,X41,X25,X44,X136,X29,X36,X26,X126,X177)可被输入到块交织器124的第3列的第一部分,18个比特分组(X15,X37,X148,X9,X13,X45,X46,X152,X50,X49,X27,X77,X60,X35,X48,X178,X28,X34)可被输入到块交织器124的第4列的第一部分,18个比特分组(X106,X127,X76,X131,X105,X138,X75,X130,X101,X167,X117,X173,X113,X108,X92,X135,X124,X121)可被输入到块交织器124的第5列的第一部分,18个比特分组(X97,X149,X143,X81,X32,X96,X3,X78,X107,X86,X98,X16,X162,X150,X111,X158,X172,X139)可被输入到块交织器124的第6列的第一部分,18个比特分组(X74,X142,X166,X7,X5,X119,X20,X144,X151,X90,X11,X156,X100,X175,X83,X155,X159,X128)可被输入到块交织器124的第7列的第一部分,18个比特分组(X88,X87,X93,X103,X94,X140,X165,X6,X137,X157,X10,X85,X141,X129,X146,X122,X73,X112)可被输入到块交织器124的第8列的第一部分,18个比特分组((X132,X125,X174,X169,X168,X79,X84,X118,X179,X147,X91,X160,X163,X115,X89,X80,X102,X104)可被输入到块交织器124的第9列的第一部分,18个比特分组(X134,X82,X95,X133,X164,X154,X120,X110,X170,X114,X153,X72,X109,X171,X176,X99,X116,X123)可被输入到块交织器124的第10列的第一部分。
此外,块交织器124可连续地将输入到每一列的第1行到最后一行的比特,并且从块交织器124输出的比特可连续地输入到调制器130。在这种情况下,解复用器(未示出)可被省略,或者解复用器(未示出)可在不改变比特的顺序的情况下,连续地输出输入的比特。
因此,比特分组X66、X59、X22、X15、X106、X97、X74、X88、X132和X134中的每个比特分组中所包括的一个比特可构成一个调制符号。
如上所述,由于通过交织特定比特被映射到调制符号中的特定比特上,因此,接收器端可实现高接收性能和高解码性能。
也就是说,当高解码性能的LDPC码字比特被映射到每个调制符号的比特之中的高可靠性比特上时,接收器端可显示高解码性能,但是存在高解码性能的LDPC码字比特不被接收的问题。此外,当高解码性能的LDPC码字比特被映射到调制符号的比特之中的低可靠性比特上时,初始接收性能出色,因此,整体性能也出色。然而,当显示低解码性能的许多比特被接收到时,可能发生误差传播。
因此,当LDPC码字比特被映射到调制符号时,通过考虑LDPC码字比特的码字特征和调制符号的比特的可靠性两者,将具有特定码字特征的LDPC码字比特映射到调制符号的特定比特,并将该LDPC码字比特发送到接收器端。因此,接收器端可实现高接收性能和高解码性能两者。
上述分组交织和块交织仅是示例。除了上述方法之外,本发明构思还覆盖使比特分组X66、X59、X22、X15、X106、X97、X74、X88、X132和X134中的每个比特分组中所包括的一个比特构成一个调制符号的其它方法。
以下,将解释根据各种示例性实施例的用于确定作为用于分组交织的参数的π(j)的方法。首先,将被考虑的标准如下:
标准1)根据调制方法和码率使用不同的交织顺序。
标准2)应该同时考虑针对LDPC码字的每个比特分组的性能特征和针对调制符号的每个比特的性能特征。
例如,在LDPC码字的情况下,最左比特可以是好性能,调制符号的最左比特可以是好性能。也就是说,构成非均匀1024-QAM的10个比特y0、y1、y2、y3、y4、y5、y6、y7、y8和y9中的每个比特的接收性能P(yi)的相对大小具有P(y0)=P(y1)≥P(y2)=P(y3)≥P(y4)=P(y5)≥P(y6)=P(y7)≥P(y8)=P(y9)的关系。
因此,当LDPC码字的长度是64800并且非均匀1024-QAM(或1024-NUC)被使用时,通过同时考虑LDPC码字的特征和调制方法来确定180个LDPC比特分组被映射到非均匀1024-QAM的10个比特中的哪个比特。在这种情况下,使用密度进化方法来确定具有最佳估计性能的情况。
也就是说,180个比特分组被映射到10个比特的多个情况可被考虑,并且可通过将密度进化方法应用到每种情况来计算理论估计阈值。当LDPC码作为SNR值被发送时,在大于阈值的SNR区中,误差概率为0。因此,当在用于映射的多种情况之中的小阈值的情况下根据此方法发送LDPC码时,可保证出色的性能。然而,基于密度进化设计交织器120的方法是理论方法。因此,除了根据密度进化的理论方法之外,还可通过基于实际设计的奇偶校验矩阵并基于循环分布验证编码性能来设计交织器120。
同时,当180个比特分组被映射到10个比特上时,与奇偶检验矩阵中具有相同度的行相关的比特分组可被分组到同一分组,并确定每个分组中的一部分分组被映射到10个1024-QAM比特中的哪个比特。
例如,假设LDPC码字的奇偶校验矩阵包括度为26、3和2的行,14个比特分组、118个比特分组和36个比特分组分别与度为26、3和2的行相关。
在非均匀1024-QAM方法的情况下,两个比特具有相同的接收性能(即,相同的接收概率)(即,P(y0)=P(y1),P(y2)=P(y3),P(y4)=P(y5),P(y6)=P(y7),P(y8)=P(y9)),并因此比特分组可被映射到五(5)个比特。因此,比特分组被映射到五(5)个比特的情况的数量可被如下表示:
也就是说,关于将被映射到的y0和y1比特分组,从与度为26的行相关的比特分组中选择x1个比特分组,从与度为(3)的行相应的比特分组中选择w1个比特分组,并从与度为二(2)的行相关的比特分组中选择z1个比特分组的情况的数量可以是14Cx1+118Cw1+36Cz1。
此外,关于将被映射到的y2和y3比特分组,从与度为26的行相关的比特分组中选择x2个比特分组,从与度为(3)的行相应的比特分组中选择w2个比特分组,并从与度为二(2)的行相关的比特分组中选择z2个比特分组的情况的数量可以是14Cx2+118Cw2+36Cz2。
此外,关于将被映射到的y4和y5比特分组,从与度为26的行相关的比特分组中选择x3个比特分组,从与度为(3)的行相应的比特分组中选择w3个比特分组,并从与度为二(2)的行相关的比特分组中选择z3个比特分组的情况的数量可以是14Cx3+118Cw3+36Cz3。
此外,关于将被映射到的y6和y7比特分组,从与度为26的行相关的比特分组中选择x4个比特分组,从与度为(3)的行相应的比特分组中选择w4个比特分组,并从与度为二(2)的行相关的比特分组中选择z4个比特分组的情况的数量可以是14Cx4+118Cw4+36Cz4。
此外,关于将被映射到的y8和y9比特分组,从与度为26的行相关的比特分组中选择x5个比特分组,从与度为(3)的行相应的比特分组中选择w5个比特分组,并从与度为二(2)的行相关的比特分组中选择z5个比特分组的情况的数量可以是14Cx5+118Cw5+36Cz5。
在这种情况下,x1+x2+x3+x4+x5=14,w1+w2+w3+w4+w5=118,and z1+z2+z3+z4+z5=36。
然而,由于在上述示例中存在大量情况,因此,可能难以通过密度进化估计每种情况的性能。
因此,可通过减少接收性能的种类的数量来计算情况的数量,并随后可通过密度进化估计每种情况的性能。
例如,假设如以下呈现的表所示,y0、y1、y2和y3的接收概率相同,y4、y5、y6、y7、y8和y9的接收概率相同,则可计算比特分组被映射到三(3)个比特的情况的数量。
也就是说,关于将被映射到的y0、y1、y2和y3的比特分组,从与度为26的行相关的比特分组中选择x1个比特分组,从与度为(3)的行相应的比特分组中选择w1个比特分组,并从与度为二(2)的行相关的比特分组中选择z1个比特分组的情况的数量可以是14Cx1+118Cw1+36Cz1。
此外,关于将被映射到的y4、y5、y6、y7、y8和y9的比特分组,从与度为26的行相关的比特分组中选择x2个比特分组,从与度为(3)的行相应的比特分组中选择w2个比特分组,并从与度为二(2)的行相关的比特分组中选择z2个比特分组的情况的数量可以是14Cx2+118Cw2+36Cz2。
在这种情况下,x1+x2=14,w1+w2=118,并且z1+z2=36。
随后,在通过密度进化估计每个情况的性能之后,选择被估计为具有最佳性能的情况。也就是说,通过密度进化来确定从与度为26、3和2的行相关的并被映射到y0、y1、y2、y3以及y4、y5、y6、y7、y8、y9的比特分组中的每个比特分组应该选择多少比特分组,并且确定x1、x2、w1、w1、z1、z2。
下面,被假设为具有相同接收性能的比特被确定为具有不同的接收性能,并且上述处理被重复。
也就是说,基于确定的x1、w1、z1计算在x1、w1、z1内比特分组被映射到y0、y1、y2、y3的情况的数量,并通过密度进化估计每种情况的性能,并且选择被估计为具有最佳性能的情况。
此外,基于确定的x2、w2、z2计算在x2、w2、z2内比特分组被映射到y4、y5、y6、y7、y8、y9的情况的数量,并通过密度进化估计每种情况的性能,并且选择被估计为具有最佳性能的情况。
因此,可确定多少与具有每个度的行相关的比特分组应该被映射到1024-QAM比特以具有最佳性能,交织器120可被设计为能够将LDPC码字的特定分组映射到调制符号的特定比特上并满足最佳性能的情况。
在上述方法中,分组交织方法可被设计。
发送设备200可将被映射到星座的信号发送到接收设备(例如,图18的2700)。例如,发送设备200可使用正交频分复用(OFDM),将被映射到星座的信号映射到OFDM帧,并可通过分配的信道将信号发送到接收设备2700。
示例性实施例2:使用块-行交织器的情况
根据另一示例性实施例,交织器120可根据与以上示例性实施例1中描述的方法不同的其它方法来对LDPC码字进行交织,并可将构成交织后的LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。这将参照图14进行详细解释。
参照图14,交织器120包括奇偶校验交织器121、分组交织器(或按分组的交织器122)、分组扭曲交织器123和块-行交织器125。这里,奇偶校验交织器121和分组扭曲交织器123执行与上述示例性实施例1中相同的功能,因此,这些元件的详细描述被省略。
分组交织器122可将奇偶检验交织后的LDPC码字划分为多个比特分组,并可按比特分组重新排列多个比特分组的顺序。
在这种情况下,将奇偶检验交织后的LDPC码字划分为多个比特分组的操作与示例性实施例1中相同,因此,省略的对其详细描述。
分组交织器122按比特分组对LDPC码字进行交织。具体地,分组交织器122可将LDPC码字分组为多个比特分组,并按比特分组重新排列多个比特分组。也就是说,分组交织器122可通过改变构成LDPC码字的多个比特分组的位置来以分组为单位重新排列LDPC码字中的多个比特分组的顺序。
这里,分组交织器122可按比特分组重新排列多个比特分组的顺序,使得多个比特分组之中的包括被映射到相同调制符号上的比特的比特分组被连续排列。
在这种情况下,分组交织器122可通过考虑块-行交织器124的行和列的数量、LDPC码字的比特分组的数量和包括在每个比特分组中的比特的数量中的至少一个,按比特分组重新排列多个比特分组的顺序,使得包括被映射到相同调制符号上的比特的比特分组被连续排列。
为此,分组交织器122可通过下面呈现的等式17来按比特分组对LDPC码字进行交织:
Yj=Xπ(j)(0≤j<Ngroup)…(17)
其中,Xj是在进行分组交织之前的第j比特分组,Yj是在进行分组交织之后的第j比特分组。此外,π(j)是指示交织顺序的参数,并可通过LDPC码字长度、码率和调制方法中的至少一个确定。
因此,Xπ(j)是在进行分组交织之前的第π(j)比特分组,并且等式17表示预交织的第π(j)比特分组被交织为第j比特分组。
根据示例性实施例,π(j)的示例可如下面呈现的表29至表33来定义。
在这种情况下,根据LDPC码字长度和码率来定义π(j),还根据LDPC码字和码率定义奇偶校验矩阵。因此,当基于根据LDPC码字长度和码率的特定奇偶校验矩阵来执行LDPC编码时,可基于满足LDPC码字的相应长度以及码率按比特分组对LDPC码字进行交织。
例如,当编码器110以6/15的码率执行LDPC编码以产生长度为64800的LDPC码字时,分组交织器122可通过使用根据下面呈现的表29至表33中的64800的LDPC码字长度和6/15的码率定义的π(j)(例如,通过使用表29中所示定义的π(j))来执行交织。
例如,当LDPC码字的长度Nldpc为64800,码率为6/15,并且调制方法为1024-QAM时,π(j)可如下面呈现的表29中被定义。
[表29]
在表29的情况下,等式17可被表示为Y0=Xπ(0)=X66、Y1=Xπ(1)=X59、Y2=Xπ(2)=X22、…、Y178=Xπ(178)=X104和Y179=Xπ(179)=X123。因此,分组交织器122可通过将第66个比特分组改变为第0个比特分组,将第59比特分组改变为第1个比特分组,将第22个比特分组改变为第2个比特分组,......,将第104个比特分组改变为第178个比特分组,将第123个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为8/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表30中被定义。
[表30]
在表30的情况下,等式17可被表示为Y0=Xπ(0)=X77、Y1=Xπ(1)=X39、Y2=Xπ(2)=X3、…、Y178=Xπ(178)=X142和Y179=Xπ(179)=X25。因此,分组交织器122可通过将第77个比特分组改变为第0个比特分组,将第39比特分组改变为第1个比特分组,将第3个比特分组改变为第2个比特分组,......,将第142个比特分组改变为第178个比特分组,将第25个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表31中被定义。
[表31]
在表31的情况下,等式17可被表示为Y0=Xπ(0)=X7、Y1=Xπ(1)=X87、Y2=Xπ(2)=X5、…、Y178=Xπ(178)=X150和Y179=Xπ(179)=X121。因此,分组交织器122可通过将第7个比特分组改变为第0个比特分组,将第87比特分组改变为第1个比特分组,将第5个比特分组改变为第2个比特分组,......,将第150个比特分组改变为第178个比特分组,将第121个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表32中被定义。
在表32的情况下,等式17可被表示为Y0=Xπ(0)=X111、Y1=Xπ(1)=X32、Y2=Xπ(2)=X70、…、Y178=Xπ(178)=X16和Y179=Xπ(179)=X140。因此,分组交织器122可通过将第111个比特分组改变为第0个比特分组,将第32比特分组改变为第1个比特分组,将第70个比特分组改变为第2个比特分组,......,将第16个比特分组改变为第178个比特分组,将第140个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为12/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表33中被定义。
[表33]
在表33的情况下,等式17可被表示为Y0=Xπ(0)=X91、Y1=Xπ(1)=X88、Y2=Xπ(2)=X112、…、Y178=Xπ(178)=X16和Y179=Xπ(179)=X145。因此,分组交织器122可通过将第91个比特分组改变为第0个比特分组,将第88比特分组改变为第1个比特分组,将第112个比特分组改变为第2个比特分组,......,将第16个比特分组改变为第178个比特分组,将第145个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在上述示例中,LDPC码字的长度是64800,码率为6/15、8/15、10/15和12/15。然而,这仅是示例,并且当LDPC码字的长度为16200或者码率具有不同的值时,可不同地定义交织模式。
如上所述,分组交织器122可通过使用等式17以及表29至33来按比特分组重新布置多个比特分组的顺序。
表29至33中的“按分组的交织器输出的第j块”表示在进行交织之后从分组交织器122输出的第j个比特分组,“按分组的交织器输入的第π(j)块”表示输入到分组交织器122的第π(j)个比特分组。
此外,由于构成LDPC码字的比特分组的顺序由分组交织器122按比特分组重新布置,并随后比特分组由块交织器124进行块交织,这将在下面进行描述,因此“将被块交织的比特分组的顺序”关于π(j)在表29至33中被阐述。
可根据如以下呈现的表34所示根据码率来布置如表29至表33中所示定义的π(j)。
[表34]
表34中的“按分组的交织器输出的第j块”指示在进行交织之后从分组交织器122输出的第j比特分组,“按分组的交织器输入的第π(j)块”指示输入到分组交织器122的第π(j)比特分组。参照表34,可看出表34是表29至表33中描述的数据根据码率的布置。
分组交织器122可通过下面呈现的等式18来按比特分组对LDPC码字进行交织:
Yπ(j)=Xj(0≤j<Ngroup)…(18),
其中,Xj是在进行分组交织之前的第j比特分组,Yj是在进行分组交织之后的第j比特分组。此外,π(j)是指示交织顺序的参数,并可通过LDPC码字长度、码率和调制方法中的至少一个确定。
因此,Xj是在进行分组交织之前的第j比特分组,并且等式18表示预交织的第j比特分组被交织为第π(j)比特分组。
根据示例性实施例,π(j)的示例可如下面呈现的表35至表39来定义。
在这种情况下,根据LDPC码字长度和码率来定义π(j),还根据LDPC码字和码率定义奇偶校验矩阵。因此,当基于根据LDPC码字长度和码率的特定奇偶校验矩阵来执行LDPC编码时,可基于满足LDPC码字的相应长度以及码率的π(j)按比特分组对LDPC码字进行交织。
例如,当编码器110以6/15的码率执行LDPC编码以产生长度为64800的LDPC码字时,分组交织器122可通过使用根据下面呈现的表35至表39中的64800的LDPC码字长度和6/15的码率定义的π(j)(例如,通过使用表35中所示定义的π(j))来执行交织。
例如,当LDPC码字的长度Nldpc为64800,码率为6/15,并且调制方法为1024-QAM时,π(j)可如下面呈现的表35被定义。
[表35]
在表35的情况下,等式18可被表示为X0=Yπ(0)=Y140、X1=Yπ(1)=Y171、X2=Yπ(2)=Y61、…、X178=Yπ(178)=Y153和X179=Yπ(179)=Y88。因此,分组交织器122可通过将第0个比特分组改变为第140个比特分组,将第1比特分组改变为第171个比特分组,将第2个比特分组改变为第61个比特分组,......,将第178个比特分组改变为第153个比特分组,将第179个比特分组改变为第88个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为8/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表36被定义。
[表36]
在表36的情况下,等式18可被表示为X0=Yπ(0)=Y7、X1=Yπ(1)=Y142、X2=Yπ(2)=Y22、…、X178=Yπ(178)=Y128和X179=Yπ(179)=Y98。因此,分组交织器122可通过将第0个比特分组改变为第7个比特分组,将第1比特分组改变为第142个比特分组,将第2个比特分组改变为第22个比特分组,......,将第178个比特分组改变为第128个比特分组,将第179个比特分组改变为第98个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表37被定义。
[表37]
在表37的情况下,等式18可被表示为X0=Yπ(0)=Y83、X1=Yπ(1)=Y40、X2=Yπ(2)=Y45、…、X178=Yπ(178)=Y37和X179=Yπ(179)=Y66。因此,分组交织器122可通过将第0个比特分组改变为第83个比特分组,将第1比特分组改变为第40个比特分组,将第2个比特分组改变为第45个比特分组,......,将第178个比特分组改变为第37个比特分组,将第179个比特分组改变为第66个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为10/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表38中被定义。
[表38]
在表38的情况下,等式18可被表示为X0=Yπ(0)=Y84、X1=Yπ(1)=Y102、X2=Yπ(2)=Y13、…、X178=Yπ(178)=Y158和X179=Yπ(179)=Y38。因此,分组交织器122可通过将第0个比特分组改变为第84个比特分组,将第1比特分组改变为第102个比特分组,将第2个比特分组改变为第13个比特分组,......,将第178个比特分组改变为第158个比特分组,将第179个比特分组改变为第38个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中,当LDPC码字的长度Nldpc是64800,码率为12/15并且调制方法是1024-QAM时,π(j)可如以下呈现的表39被定义。
[表39]
在表39的情况下,等式18可被表示为X0=Yπ(0)=Y97、X1=Yπ(1)=Y41、X2=Yπ(2)=Y71、…、X178=Yπ(178)=Y76和X179=Yπ(179)=Y48。因此,分组交织器122可通过将第0个比特分组改变为第97个比特分组,将第1比特分组改变为第41个比特分组,将第2个比特分组改变为第71个比特分组,......,将第178个比特分组改变为第76个比特分组,将第179个比特分组改变为第48个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在上述示例中,LDPC码字的长度是64800,码率为6/15、8/15、10/15和12/15。然而,这仅是示例,并且当LDPC码字的长度为16200或者码率具有不同的值时,可不同地定义交织模式。
如上所述,分组交织器122可通过使用等式18以及表35至39来按比特分组重新布置多个比特分组的顺序。
表35至39中的“按分组的交织器输入的第j块”表示在进行交织之前输入到分组交织器122的第j个比特分组,“按分组的交织器输出的第π(j)块”表示在进行交织之后从分组交织器122输出的第π(j)个比特分组。
此外,由于构成LDPC码字的比特分组的顺序由分组交织器122按比特分组重新布置,并随后比特分组由块交织器124进行块交织,这将在下面进行描述,因此“将被块交织的比特分组的顺序”关于π(j)在表35至39中被阐述。
可根据如以下呈现的表40所示根据码率来布置如表35至表39中所示定义的π(j)。
[表40]
表34是使用等式17执行分组交织并且将π(j)应用为输入比特分组的索引的情况,表40是使用等式18执行分组交织并且将π(j)应用为输出比特分组的索引的情况。因此,表34和表40具有彼此相反的关系。
如上所述,分组交织器122可通过使用等式18以及表35至39来按比特分组重新布置多个比特分组的顺序。
当根据上述方法执行分组交织时,构成分组交织后的LDPC码字的比特分组的顺序与基于表9至表20进行分组交织的LDPC码字的比特分组的顺序不同。
这是因为在本示例性实施例中使用了块-行交织器125来代替块交织器124。也就是说,由于在块交织器124中使用的交织方法和在块-行交织器125中使用的交织方法彼此不同,因此在本示例性实施例中的分组交织器122可基于表29至表40来重新布置构成LDPC码字的多个比特分组的顺序。
具体地,分组交织器122可按比特分组重新布置多个比特分组的顺序,使得布置单元被重复,其中,在布置单元中,包括将被映射到同一调制符号上的比特的至少一个比特分组按比特分组被连续布置。
也就是说,分组交织器122可连续地布置:包括将被映射到每个调制符号的第一特定位置上的多个第一比特分组之一、包括将被映射到每个调制符号的第二特定位置上的多个第二比特分组之一、…、包括将被映射到每个调制符号的第n特定位置上的多个第n比特分组之一,并可根据相同的方法重复布置其它比特分组。
块-行交织器125对顺序已被重新布置的多个比特分组进行交织。在这种情况下,块-行交织器125可通过使用包括多个列的至少一行,按比特分组对顺序已被重新布置的多个比特分组进行交织。这将以下参照图15至图17详细解释。
图15至图17是示出根据示例性实施例的块-行交织器的配置和交织方法的示图。
首先,当Ngroup/m是整数时,块-行交织器125包括交织器125-1,其中,交织器125-1包括m个行,每一行包括M个列,如图15所示,并且块-行交织器125可通过使用具有图15的配置的Ngroup/m个交织器125-1来进行交织。
这里,Ngroup是构成LDPC码字的比特分组的总数量。此外,M是包括在单个比特分组中的比特的数量,并例如可以是360。M可等于构成调制符号的比特的数量,或者可以是构成调制符号的比特的数量的1/2。例如,当使用非均匀QAM时,构成调制符号的比特的性能是不同时,因此,通过将m设置为等于构成调制符号的比特的数量,单个比特分组可被映射到每个调制符号的单个比特上。
具体地,块-行交织器125可通过按比特分组沿行方向将构成LDPC码字的多个比特分组中的每个比特分组写入每一行,并沿列方向读取按比特分组写入了多个比特分组的多个行的每一列,来进行交织。
例如,如图15所示,块-行交织器125可沿行方向将多个比特分组之中的m个连续比特分组写入交织器125-1的m个行中的每一行中,并沿列方向读取比特被写入的m个行的每一列。在这种情况下,可使用与比特分组的数量除以行的数量(即,Ngroup/m)一样多的交织器125-1。
如上所述,当构成LDPC码字的比特分组的数量是行的数量的整数倍时,块-行交织器125可通过连续地写入多个比特分组之中的与行的数量一样多的比特分组来进行交织。
另一方面,当构成LDPC码字的比特分组的数量不是行的数量的整数时,块-行交织器125可通过使用包括不同数量的列的N个交织器(N是大于或等于2的整数)进行交织。
例如,如图16和图17所示,块-行交织器125可通过使用第一交织器125-2和第二交织器125-3来进行交织,其中,第一交织器125-2包括m个行,每一行包括M个列,第二交织器125-3包括m个行,每一行包括a×M/m个列。这里,a是并且/>是小于Ngroup/m的最大整数。
例如,如图16和图17所示,块-行交织器125可沿行方向将个比特分组之中的与行的数量相同的m个连续比特分组写入第一交织器125-2的每一行,并可沿列方向读取写入m个比特分组的第一交织器125-2的多个行的每一列。在这种情况下,可使用与一样多的具有图16和图17的配置的第一交织器125-2。
随后,块-行交织器125可对除了写入第一交织器125-2的分组之外的比特分组中所包括的比特进行划分,并沿行方向将这些比特写入第二交织器125-3的每一行。在这种情况下,相同数量的比特可被写入第二交织器125-3的每一行。
例如,如图16所示,块-行交织器125可沿行方向将包括在其它比特分组中的比特之中的a×M/m个比特写入第二交织器125-3的m个行中的每一行,并可沿列方向读取写入了比特的第二交织器125-3的m个行的每一列。在这种情况下,可使用具有图16的配置的一个第二交织器125-3。
然而,根据另一示例性实施例,如图17所示,块-行交织器125可根据如图16所解释的相同方法将比特写入第一交织器125-2,但是可根据与图16的方法不同的方法将比特写入第二交织器125-3。
也就是说,块-行交织器125可沿列方向将比特写入第二交织器125-3。
例如,如图17所示,块-行交织器125可沿列方向将除了被写入第一交织器125-2的比特分组之外的比特分组中所包括比特写入第二交织器125-3的m个行(每一行包括a×M/m个列)的每一列,并可沿列方向读取写入了比特的第二交织器125-3的m个行的第一列。在这种情况下,可使用具有图17的配置的一个第二交织器125-3。
在如图17所示的方法中,块-行交织器125可通过在沿列方向将比特写入第二交织器之后沿列方向读取来进行交织。因此,由第二交织器进行交织的比特分组中所包括的比特按照它们被写入的顺序被读取并被输出到调制器130。因此,属于第二交织器的比特分组中所包括的比特不被块-行交织器125重新布置,并可被连续映射到调制符号上。
如上所述,块-行交织器125可通过使用以上参照图15至图17描述的方法来对多个比特分组进行交织。
根据上述方法,块-行交织器125的输出可与块交织器124的输出相同。具体地,当块-行交织器125如图15所示进行交织时,块-行交织器125可输出与如图8所示进行交织的块交织器124的值相同的值。此外,当块-行交织器125如图16所示进行交织时,块-行交织器125可输出如图9所示进行交织的块交织器124的值相同的值。此外,当块-行交织器125如图17所示进行交织时,块-行交织器125可输出如图10所示进行交织的块交织器124的值相同的值。
具体地,当分组交织器122基于等式15被使用,块交织器124被使用,并且分组交织器122的输出比特分组是Yi(0≤j<Ngroup)时,并且当分组交织器122基于等式17被使用,块交织器125被使用,并且分组交织器122的输出比特分组是Zi(0≤j<Ngroup)时,在进行分组交织之后的输出比特分组Zi和Yi之间的关系如等式19和20表示,结果,相同的值可从块交织器124输出:
Zi+m×j=Yα×i+j(0≤i<m,0≤j<α)…(19)
Zi=Yi(α×m≤i<Ngroup)…(20)
其中,α是并且是当块交织器124被使用时输入到第一部分的单个列的比特分组的数量,并且/>是小于Ngroup/m的最大整数。这里,m可等于构成调制符号的比特的数量,或构成调制符号的比特的一半。此外,m是块交织器124的列的数量,并且m是块-行交织器125的行的数量。
由分组交织器122基于等式15执行分组交织并随后由块交织器124执行块交织的情况和由分组交织器122基于等式16执行分组交织并随后由块交织器124执行块交织的情况具有彼此相反的关系。
此外,由分组交织器122基于等式17执行分组交织并随后由块交织器124执行块交织的情况和由分组交织器122基于等式18执行分组交织并随后由块行交织器125执行块交织的情况具有彼此相反的关系。
因此,调制器130可根据与当使用块交织器124时相同的方法将从块-行交织器125输出的比特映射到调制符号上。
在示例性实施例中建议的比特交织方法由如图4所示的奇偶校验交织器121、分组交织器122、分组扭曲交织123和块交织器124执行(分组扭曲交织器123可根据环境被省略)。然而,这仅是示例,并且比特交织方法不限于上述的三个模块或四个模块。
例如,当块交织器被使用并且如等式11中表示的分组交织方法被使用时,关于如等式9和等式10所定义的比特分组Xj(0≤j<Ngroup),属于m个比特分组(例如,{Xπ(i),Xπ(α+i),...,Xπ((m-1)×α+i)}(0≤i<α))的比特可构成单个调制符号。
因此,例如,关于奇偶校验交织后的ui,{uπ(i)+j,uπ(α+i)+j,...,uπ((m-1)×α+i)+j}(0<i≤m,0<j≤M)可构成单个调制符号。如上所述,存在用于构成单个调制符号的各种方法。
此外,在示例性实施例中建议的比特交织方法由如图14所示的奇偶校验交织器121、分组交织器122、分组扭曲交织123和块行交织器125执行(分组扭曲交织器123可根据环境被省略)。然而,这仅是示例,并且比特交织方法不限于上述的三个模块或四个模块。
例如,当块交织器被使用并且如等式17中表示的分组交织方法被使用时,关于如等式13和等式14所定义的比特分组Xj(0≤j<Ngroup),属于m个比特分组(例如,{Xπ(m×i),Xπ(m×i+1),...,Xπ(m×i+(m-1))}(0≤i<α))的比特可构成单个调制符号。
因此,例如,关于奇偶校验交织后的ui,{uπ(m×i)+j,uπ(m×i+1)+j,...,uπ(m×i+(m-1))+j}(0<i≤m,0<j≤M)可构成单个调制符号。如上所述,存在用于构成单个调制符号的各种方法。
发送设备100可将被映射到星座上的信号发送到接收设备2700。例如,发送设备100可使用正交频分复用(OFDM),将被映射到星座上的信号映射到OFDM帧,并可通过分配的信道将信号发送到接收设备2700。
图18是示出根据示例性实施例的接收设备的配置的框图。参照图18,接收设备2700包括解调器2710、复用器2720、解交织器2730和解码器2740。
解调器2720接收并解调从发送设备100发送的信号。具体地,解调器2710通过对接收的信号进行解调来产生与LDPC码字相应的值,并将该值输出到复用器2720。在这种情况下,解调器2710可使用与在发送设备100中使用的调制方法相应的解调方法。为此,发送设备100可将关于调制方法的信息发送到接收设备2700,或者发送设备100可使用在发送设备100和接收设备2700之间预定义的调制方法来执行调制。
与LDPC码字相应的值可被表示为针对接收的信号的信道值。存在用于确定信道值的各种方法,例如,用于确定对数似然比(LLR)值的方法可以是用于确定信道值的方法。
LLR值是从发送设备100发送的比特是0的概率与从发送设备100发送的比特是1的概率的比的对数值。此外,LLR值可以是通过硬判决确定的比特值,或者可以是根据从发送设备100发送的比特是0或1的概率所属的区间确定的代表值。
复用器2720对解调器2710的输出值进行复用并将值输出到解交织器2730。
具体地,复用器2720是与发送设备100中提供的解复用器(未示出)相应的元件,并执行与解复用器(未示出)相应的操作。然而,当从发送设备100省略解复用器(未示出)时,可从接收设备2700省略复用器2720。
也就是说,复用器2720执行解复用器(未示出)的操作的逆操作,并且针对解调器2710的输出值执行信元到比特的转换并以比特为单位输出LLR值。
在这种情况下,当解复用器(未示出)不改变LDPC码字比特的顺序时,复用器2720可在不改变与信元的比特相应的LLR值的顺序的情况下以比特为单位连续地输出LLR值。可选地,复用器2720可基于表27重新布置与信元的比特相应的LLR值的顺序以执行与解复用器(未示出)的解复用操作相反的操作。
关于解复用操作是否被执行的信息可由发送设备100提供,或者可在发送设备100和接收设备2700之间被预定义。
解交织器2730对复用器2720的输出值执行解交织,并将值输出到解码器2740。
具体地,解交织器2730是与发送设备100的交织器120相应的元件,并执行与交织器120相应的操作。也就是说,解交织器2730通过反向地执行交织器120的交织操作来对LLR值进行解交织。
在这种情况下,解交织器2730可包括如图19或图21所示的元件。
首先,如图19所示,解交织器2730可包括块解交织器2731、分组扭曲解交织器2732、分组解交织器2733以及奇偶校验解交织器2734。
块解交织器2731对复用器2720的输出进行解交织,并将值输出到分组扭曲解交织器2732。
具体地,块解交织器2731是与设置在发送设备100中的块交织器124相应的元件,并反向地执行块交织器124的交织操作。
也就是说,块解交织器2731可通过使用由多个列形成的至少一个行(即,通过沿行方向将从复用器2720输出的LLR值写入每个行中并沿列方向读取写入了LLR值的多个行的每个列)来进行解交织。
在这种情况下,当块交织器124通过将列划分为两个部分来进行交织时,块解交织器2731可通过将行划分为两个部分来进行解交织。
此外,当块交织器124沿行方向针对不属于第一部分的比特分组执行写入和读取时,块解交织器2731可通过沿行方向写入和读取与不属于第一部分的分组相应的值来进行解交织。
在下文中,将参照图20解释块解交织器2731。然而,这仅是示例,并且可以以其他方法来实现块解交织器2431。
分组扭曲解交织器2732对块解交织器2731的输出值进行解交织,并将值输出到分组解交织器2733。
具体地,分组扭曲解交织器2732是与设置在发送设备100中的分组扭曲交织器123相应的元件,并可反向地执行分组扭曲交织器123的交织操作。
也就是说,分组扭曲解交织器2732可通过改变在同一分组中存在的LLR值的顺序来重新布置同一分组的LLR值。当在发送设备100中未执行分组扭曲操作时,分组扭曲解交织器2732可被省略。
分组解交织器2733(或按分组解交织器)对分组扭曲解交织器2732的输出值进行解交织并将值输出到奇偶校验解交织器2734。
具体而言,分组解交织器2733是与设置在发送设备100中的分组交织器122相应的元件,并可反向地执行分组交织器122的交织操作。
也就是说,分组解交织器2733可按比特分组重新布置多个比特分组的顺序。在这种情况下,分组解交织器2733可通过根据LDPC码字的长度、调制方法和码率反向地应用表9至表20的交织方法来按比特分组重新布置多个比特分组的顺序。
奇偶校验解交织器2734对分组解交织器2733的输出值执行奇偶校验解交织,并将值输出到解码器2740。
具体地,奇偶校验解交织器2734是与设置在发送设备100中的奇偶校验交织器121相应的元件,并可反向地执行奇偶校验交织器121的交织操作。也就是说,奇偶校验解交织器2734可对从分组解交织器2733输出的LLR值之中的与奇偶校验比特相应的LLR值进行解交织。在这种情况下,奇偶校验解交织器2734可根据等式8的奇偶校验交织方法的逆方法对与奇偶校验比特相应的LLR值进行解交织。
然而,奇偶校验解交织器2734可根据解码器2740的解码方法和实施方式而被省略。
解交织器2730可包括块-行解交织器2735、分组扭曲解交织器2732、分组解交织器2733和奇偶校验解交织器2734,如图21所示。在这种情况下,分组扭曲解交织器2732和奇偶检验解交织器2734执行如图19中相同的功能,因此省略多余解释。
块-行解交织器2735对复用器2720的输出值进行解交织,并将值输出到分组扭曲解交织器2732。
具体地,块-行交织器2735是与在发送设备100中设置的块-行交织器125相应的元件,并可反向地执行块-行交织器125的交织操作。
也就是说,块-行解交织器2735可通过使用由多个行形成的至少一个列(即,通过沿列方向将从复用器2720输出的LLR值写入每一列并读取沿列方向写入了LLR值的多个列的第一行)来进行解交织。
然而,当块-行交织器125沿列方向针对不属于第一部分的比特分组执行写入和读取时,块-行解交织器2735可通过沿列方向写入并读取与不属于第一部分的比特分组相应的值来进行解交织。
分组解交织器2733对分组扭曲解交织器2732的输出值进行解交织,并将值输出到奇偶校验解交织器2734。
具体地,分组解交织器2733是与在发送设备100中设置的分组交织器122相应的元件,并可反向地执行分组交织器122的交织操作。
也就是说,分组解交织器2733按比特分组重新布置多个比特分组的顺序。在这种情况下,分组解交织器2733可通过根据LDPC码字长度、调制方法和码率反向地应用表29至表40的交织方法来按比特分组重新布置多个比特分组的顺序。
尽管如图19或图21所示,图18的解交织器2730包括三个(3)或四个(4)元件,但是上述元件的操作可由单个元件执行。例如,当均属于比特分组Xa、Xb、Xc、Xd、Xe、Xf、Xg、Xh、Xi、Xj中的每个比特分组的比特构成单个调制符号时,解交织器2730可基于接收到的单个调制符号将这些比特解交织到与它们的比特分组相应的位置。
例如,当码率是6/15并且调制方法是1024-QAM时,分组解交织器2733可基于表9执行解交织。
在这种情况下,均属于比特分组X66、X59、X22、X15、X106、X97、X74、X88、X132、X134中的每个比特分组的比特构成单个调制符号。由于比特分组X66、X59、X22、X15、X106、X97、X74、X88、X132、X134中的每个比特分组中的一个比特构成单个调制符号,因此解交织器2730可基于接收到的单个调制符号将比特映射到与比特分组X66、X59、X22、X15、X106、X97、X74、X88、X132、X134相应的解码初始值上。
解码器2740可通过使用解交织器2730的输出值来执行LDPC解码。为实现这一点,解码器2740可包括用于执行LDPC解码的LDPC解码器(未示出)。
具体地,解码器2740是与发送设备100的编码器110相应的元件,并可通过使用从解交织器2730输出的LLR值执行LDPC解码来纠错。
例如,解码器2740可基于和积算法以迭代解码方法来执行LDPC解码。和积算法是消息传递算法的一个示例,消息传递算法指这样的算法:所述算法通过两偶图上的边缘来交换消息(例如,LLR值),从输入到变量节点或校验节点的消息计算输出消息并更新。
解码器2740可在执行LDPC解码时使用奇偶校验矩阵。在这种情况下,如表4至表20根据码率和LDPC码字长度来定义奇偶校验检查矩阵中的信息字子矩阵,并且奇偶校验子矩阵具有双对角结构。
此外,在LDPC解码中使用的关于奇偶校验矩阵的信息和关于码率的信息等可被预先存储在接收设备2700中,或者可由发送设备100提供。
图22是示出根据示例性实施例的发送设备的交织方法的流程图。
首先,通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字(S3010)。在这种情况下,在LDPC编码中,可使用这样的奇偶校验矩阵:在该奇偶校验矩阵中,由表4至表8定义信息字子矩阵并且奇偶检验子矩阵具有双对角结构(即,图2的奇偶校验矩阵),或者可使用基于等式4和等式5从图2的奇偶校验矩阵对行和列进行置换的奇偶校验矩阵。
随后,对LDPC码字进行交织(S3020)。
随后,将交织后的LDPC码字映射到调制符号上(S3030)。在这种情况下,包括在LDPC码字的多个比特分组之中的预定数量的比特分组中的比特可被映射到调制符号的预定比特上。
在这种情况下,多个比特分组中的每个比特分组可由M个比特形成,M可以是Nldpc和Kldpc的公约数并可被确定为满足Qldpc=(Nldpc-Kldpc)/M。这里,Qldpc是关于奇偶校验矩阵的信息字子矩阵的列分组中的列的循环移位参数值,Nldpc是LDPC码字的长度,Kldpc是LDPC码字的信息字比特的长度。
操作S3020可包括:对LDPC码字的奇偶校验比特进行交织,将奇偶校验交织后的LDPC码字划分为多个比特分组,并按比特分组重新布置多个比特分组的顺序,并且对顺序已被重新布置的所述多个比特分组进行交织。
具体地,可基于以上提供的上述等式15按比特分组来重新布置所述多个比特分组的顺序。在等式15中,π(j)是基于LDPC码字的长度、调制方法和码率中的至少一个被确定的。
例如,当LDPC码字具有64800的长度,调制方法是1024-QAM,并且码率是6/15时,可如以上呈现的表9定义π(j)。
在另一示例中,当LDPC码字具有64800的长度,调制方法是1024-QAM,并且码率是8/15时,可如以上呈现的表10定义π(j)。
在另一示例中,当LDPC码字具有64800的长度,调制方法是1024-QAM,并且码率是12/15时,可如以上呈现的表13定义π(j)。
然而,这仅是示例。可如以上描述的表11或表12定义π(j)。
此外,等式16可被用于按比特分组对多个比特分组的顺序进行重新排列。在这种情况下,可如以上描述的表15或表20定义π(j)。
可通过按比特分组沿列方向将多个比特分组写入多个列中的每一列并沿行方向读取按比特分组写入了多个比特分组的多个列中的第一行,来对顺序已被重新排列的多个比特分组进行交织。
在这种情况下,在多个比特分组中,能够按比特分组写入多个列中的每一列的至少一些比特分组连续地被写入多个列中的每一列,随后,其它比特分组被划分并被写入多个列的每一列中在已按比特分组写入所述至少一些比特分组之后所剩余的其它区域中。
在操作S3020,除了按上述方法执行交织之外还可按其它方法执行交织。
具体地,可通过使用上述的等式17和表29至表34来执行交织,或者可通过使用上述的等式18和表35至表40来执行交织。
在这些情况下,可按比特分组重新布置多个比特分组的顺序,使得布置单元被复用,其中,在该布置单元中,包括被映射到同一调制符号的比特的至少一个比特分组以比特分组为单位被连续布置。
当多个比特分组被交织时,可通过沿行方向将顺序已被重新布置的多个比特分组之中的包括被映射到同一调制符号上的比特的至少一个比特分组写入每一行,并按列方向读取写入了至少一个比特分组的行的每一列,来执行交织。
可提供存储用于顺序执行根据各种示例性实施例的交织方法的程序的非暂时性计算机可读介质。非暂时性计算机可读介质指半永久性地存储数据的介质而不是短时间存储数据的介质(诸如,寄存器、高速缓存和内存),并可由设备读取。具体地,上述各种应用或程序可被存储在诸如致密盘(CD)、数字通用盘(DVD)、硬盘、蓝光盘、通用串行总线(USB)、存储卡和只读存储器(ROM)的非暂时性计算机可读介质中,并可被提供。
根据示例性实施例,由如图1、图4、图13、图14、图18、图19和图21中示出的框表示的元件或单元可被实现为执行以上描述的各个功能的各种数量的硬件、软件和/或固件结构。例如,这些组件、元件或单元中的至少一个可使用可通过一个或更多个微处理器或其他控制设备的控制执行各个功能的直流电路结构,诸如,存储器、处理、逻辑、查找表等。另外,可通过包含用于执行指定的逻辑功能的一个或更多个可执行指令的模块、程序或代码的一部分来具体实现这些组件、元件或单元中的至少一个。另外,这些组件、元件或单元中的至少一个还可包括执行各个功能的处理器(诸如,中央处理单元(CPU))、微处理器等。这些组件、元件或单元中的两个或更多个可被组合到一个执行组合的两个或更多个组件、元件和单元的所有操作或功能的单个组件、元件或单元中。此外,尽管在以上框图中未示出总线,但是可通过总线执行组件、元件或单元之间的通信。以上示例性实施例的功能方面可以以在一个或更多个处理器上执行的算法来实现。此外,由框或处理步骤表示的组件、元件或单元可采用针对电子配置、信号处理和/或控制、数据处理等的任何数量的相关现有技术。
虽然在发送设备和接收设备的框图中未示出总线,但是可经由总线在每个设备的每个元件之间执行通信。此外,每个设备还可包括用于执行上述各种操作的处理器,诸如中央处理器(CPU)或微处理器。
上述示例性实施例和优点仅是示例性的,并且不应被解释为限制本发明构思。示例性实施例可被容易地应用于其他类型的设备。另外,示例性实施例的描述意在说明,而不是限制发明构思的范围,并且许多替代、修改和变形对于本领域中的技术人员而言将是明显的。
Claims (3)
1.一种发送方法,包括:
基于码率为6/15且编码长度为64800比特的低密度奇偶校验LDPC码对信息比特进行编码来产生奇偶校验比特;
对所述奇偶校验比特进行交织;
将包括所述信息比特和经过交织的奇偶校验比特的码字划分为多个比特分组;
对所述多个比特分组进行交织以提供经过交织的码字;并且
将所述经过交织的码字的比特映射到针对1024-正交幅度调制QAM的多个调制符号上,
其中,所述多个比特分组基于以下等式被交织:
Yj=Xπ(j),0≤j<Ngroup,
其中,Xj是所述多个比特分组之中的第j比特分组,Yj是经过交织的所述多个比特分组之中的第j比特分组,Ngroup是所述多个比特分组的总数量,π(j)指示用于对所述多个比特分组进行交织的置换顺序,
其中,π(j)如下表被表示:
2.如权利要求1所述的发送方法,其中,所述多个比特分组中的每个比特分组包括360个比特。
3.如权利要求1所述的发送方法,其中,π(j)基于LDPC码的长度、调制方法和LDPC码的码率中的至少一项被确定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010064178.8A CN111245442B (zh) | 2014-03-19 | 2015-03-19 | 发送设备及其交织方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461955410P | 2014-03-19 | 2014-03-19 | |
US61/955,410 | 2014-03-19 | ||
KR1020150000677A KR101776272B1 (ko) | 2014-03-19 | 2015-01-05 | 송신 장치 및 그의 인터리빙 방법 |
KR10-2015-0000677 | 2015-01-05 | ||
CN202010064178.8A CN111245442B (zh) | 2014-03-19 | 2015-03-19 | 发送设备及其交织方法 |
CN201580014838.9A CN106105042B (zh) | 2014-03-19 | 2015-03-19 | 发送设备及其交织方法 |
PCT/KR2015/002677 WO2015142076A1 (en) | 2014-03-19 | 2015-03-19 | Transmitting apparatus and interleaving method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580014838.9A Division CN106105042B (zh) | 2014-03-19 | 2015-03-19 | 发送设备及其交织方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111245442A CN111245442A (zh) | 2020-06-05 |
CN111245442B true CN111245442B (zh) | 2023-06-30 |
Family
ID=54143050
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010064178.8A Active CN111245442B (zh) | 2014-03-19 | 2015-03-19 | 发送设备及其交织方法 |
CN202010066669.6A Active CN111200443B (zh) | 2014-03-19 | 2015-03-19 | 发送设备及其交织方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010066669.6A Active CN111200443B (zh) | 2014-03-19 | 2015-03-19 | 发送设备及其交织方法 |
Country Status (5)
Country | Link |
---|---|
US (5) | US9685980B2 (zh) |
KR (2) | KR102372356B1 (zh) |
CN (2) | CN111245442B (zh) |
BR (1) | BR112016021595B1 (zh) |
WO (1) | WO2015142076A1 (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2525497A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
GB201312243D0 (en) | 2013-07-08 | 2013-08-21 | Samsung Electronics Co Ltd | Non-Uniform Constellations |
US9800269B2 (en) * | 2014-05-21 | 2017-10-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9602245B2 (en) | 2014-05-21 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
KR101775703B1 (ko) | 2014-05-21 | 2017-09-06 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
MX2016000460A (es) * | 2014-05-21 | 2016-08-01 | Sony Corp | Dispositivo de procesamiento de datos y metodo de procesamiento de datos. |
KR101775704B1 (ko) | 2014-05-21 | 2017-09-19 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
US10361720B2 (en) * | 2014-05-22 | 2019-07-23 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same |
US10326471B2 (en) * | 2014-05-22 | 2019-06-18 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and quadrature phase shift keying, and bit interleaving method using same |
CA2864694C (en) * | 2014-08-14 | 2017-06-27 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 16200 and code rate of 5/15, and low density parity check encoding method using the same |
US9490843B2 (en) * | 2014-08-14 | 2016-11-08 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 2/15, and low density parity check encoding method using the same |
US9496896B2 (en) * | 2014-08-14 | 2016-11-15 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 5/15, and low density parity check encoding method using the same |
US9800266B2 (en) * | 2014-08-14 | 2017-10-24 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 4/15, and low density parity check encoding method using the same |
KR102287623B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287629B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287621B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287620B1 (ko) | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
US9729174B2 (en) | 2015-05-19 | 2017-08-08 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US10447428B2 (en) * | 2015-05-19 | 2019-10-15 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9787326B2 (en) | 2015-05-19 | 2017-10-10 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding low density parity check codes |
US10340954B2 (en) | 2015-05-19 | 2019-07-02 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
JP6880791B2 (ja) | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895052B2 (ja) | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
CN113242084B (zh) * | 2021-05-11 | 2022-01-11 | 西安电子科技大学 | 第二代数字卫星广播系统的并行自适应交织/解交织方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101911566A (zh) * | 2007-11-08 | 2010-12-08 | 三星电子株式会社 | 在使用低密度奇偶校验码的通信系统中发送和接收数据的装置和方法 |
WO2011099281A1 (ja) * | 2010-02-10 | 2011-08-18 | パナソニック株式会社 | 送信装置、受信装置、送信方法及び受信方法 |
CN103460607A (zh) * | 2011-03-30 | 2013-12-18 | 三星电子株式会社 | 在使用低密度奇偶校验码的通信系统中映射和解映射信号的装置和方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020051501A1 (en) * | 2000-04-28 | 2002-05-02 | Victor Demjanenko | Use of turbo-like codes for QAM modulation using independent I and Q decoding techniques and applications to xDSL systems |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7111226B1 (en) | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
US7139964B2 (en) | 2002-05-31 | 2006-11-21 | Broadcom Corporation | Variable modulation with LDPC (low density parity check) coding |
US7430396B2 (en) * | 2003-07-03 | 2008-09-30 | The Directv Group, Inc. | Encoding low density parity check (LDPC) codes through an LDPC decoder |
KR100739510B1 (ko) * | 2004-06-16 | 2007-07-13 | 포항공과대학교 산학협력단 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
EP1737133B1 (en) | 2005-06-21 | 2009-12-23 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting/receiving data in a multi-antenna communication system using a structured low density parity check (LDPC) code |
KR20060135451A (ko) * | 2005-06-25 | 2006-12-29 | 삼성전자주식회사 | 저밀도 패리티 검사 행렬 부호화 방법 및 장치 |
KR100946884B1 (ko) * | 2005-07-15 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
WO2008034289A1 (en) * | 2006-09-18 | 2008-03-27 | Juntan Zhang | Bit mapping scheme for an ldpc coded 32apsk system |
US7992070B2 (en) * | 2006-12-27 | 2011-08-02 | Nec Laboratories America, Inc. | Bit-interleaved LDPC-coded modulation for high-speed optical transmission |
KR101492634B1 (ko) * | 2007-08-28 | 2015-02-17 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법 |
ES2562031T3 (es) * | 2007-10-30 | 2016-03-02 | Sony Corporation | Aparato y método de procesamiento de datos |
KR101481854B1 (ko) | 2007-11-26 | 2015-01-12 | 소니 주식회사 | 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법 |
KR101630442B1 (ko) * | 2008-10-03 | 2016-06-24 | 톰슨 라이센싱 | 이진 소거 서로게이트 채널을 이용하여 awgn 채널 조건 하에서 비트 인터리버를 ldpc 코드와 변조에 적용하기 위한 방법 및 장치 |
KR20110055410A (ko) * | 2009-11-18 | 2011-05-25 | 삼성전자주식회사 | 통신 시스템에서 데이터 송수신 방법 및 장치 |
WO2011062424A2 (en) * | 2009-11-18 | 2011-05-26 | Samsung Electronics Co., Ltd. | Method and apparatus for transmitting and receiving data in a communication system |
JP2011182073A (ja) | 2010-02-26 | 2011-09-15 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP5601182B2 (ja) | 2010-12-07 | 2014-10-08 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
EP2525496A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2560311A1 (en) | 2011-08-17 | 2013-02-20 | Panasonic Corporation | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
EP2597837A1 (en) * | 2011-11-25 | 2013-05-29 | Panasonic Corporation | Improved cell interleaving and component separation for rotated constellations |
US9577679B2 (en) * | 2013-10-04 | 2017-02-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and signal processing method thereof |
US10355714B2 (en) * | 2013-10-04 | 2019-07-16 | Samsung Electronics Co., Ltd. | Transmitting apparatus and signal processing method thereof |
US9871621B2 (en) * | 2013-10-30 | 2018-01-16 | Samsung Electronics Co., Ltd. | Transmitting apparatus and signal processing method thereof |
US10425110B2 (en) * | 2014-02-19 | 2019-09-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9602137B2 (en) * | 2014-02-19 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9800269B2 (en) * | 2014-05-21 | 2017-10-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9780808B2 (en) * | 2014-05-21 | 2017-10-03 | Samsung Electronics Co., Ltd. | Transmitter apparatus and bit interleaving method thereof |
US9602245B2 (en) * | 2014-05-21 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
-
2015
- 2015-03-19 CN CN202010064178.8A patent/CN111245442B/zh active Active
- 2015-03-19 CN CN202010066669.6A patent/CN111200443B/zh active Active
- 2015-03-19 BR BR112016021595-8A patent/BR112016021595B1/pt active IP Right Grant
- 2015-03-19 US US14/662,379 patent/US9685980B2/en active Active
- 2015-03-19 WO PCT/KR2015/002677 patent/WO2015142076A1/en active Application Filing
-
2016
- 2016-04-15 US US15/130,001 patent/US9537509B2/en active Active
-
2017
- 2017-05-31 US US15/609,707 patent/US10270467B2/en active Active
-
2019
- 2019-12-03 KR KR1020190159379A patent/KR102372356B1/ko active IP Right Grant
-
2020
- 2020-07-10 US US16/925,368 patent/US11336299B2/en active Active
-
2022
- 2022-03-03 KR KR1020220027623A patent/KR102440959B1/ko active IP Right Grant
- 2022-04-19 US US17/723,765 patent/US11700018B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101911566A (zh) * | 2007-11-08 | 2010-12-08 | 三星电子株式会社 | 在使用低密度奇偶校验码的通信系统中发送和接收数据的装置和方法 |
WO2011099281A1 (ja) * | 2010-02-10 | 2011-08-18 | パナソニック株式会社 | 送信装置、受信装置、送信方法及び受信方法 |
CN103460607A (zh) * | 2011-03-30 | 2013-12-18 | 三星电子株式会社 | 在使用低密度奇偶校验码的通信系统中映射和解映射信号的装置和方法 |
Non-Patent Citations (2)
Title |
---|
Matthew C等.Constellation Shaping for Bit-Interleaved LDPC Coded APSK.IEEE Transactions on Communications .2012,2960 - 2970. * |
Qiuliang Xie等.Bit-Interleaved LDPC-Coded Modulation with Iterative Demapping and Decoding.VTC Spring 2009 - IEEE 69th Vehicular Technology Conference.2009,1-5. * |
Also Published As
Publication number | Publication date |
---|---|
US20200343911A1 (en) | 2020-10-29 |
CN111245442A (zh) | 2020-06-05 |
CN111200443B (zh) | 2023-09-12 |
BR112016021595A2 (zh) | 2017-08-15 |
KR102372356B1 (ko) | 2022-03-08 |
BR112016021595B1 (pt) | 2022-09-20 |
CN111200443A (zh) | 2020-05-26 |
US11700018B2 (en) | 2023-07-11 |
US20170264315A1 (en) | 2017-09-14 |
US9537509B2 (en) | 2017-01-03 |
US10270467B2 (en) | 2019-04-23 |
US20160233886A1 (en) | 2016-08-11 |
KR102440959B1 (ko) | 2022-09-07 |
US20150270853A1 (en) | 2015-09-24 |
KR20220034753A (ko) | 2022-03-18 |
WO2015142076A1 (en) | 2015-09-24 |
US20220255562A1 (en) | 2022-08-11 |
US11336299B2 (en) | 2022-05-17 |
KR20190137751A (ko) | 2019-12-11 |
US9685980B2 (en) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111245442B (zh) | 发送设备及其交织方法 | |
CN110943746B (zh) | 接收设备及接收方法 | |
CN110086475B (zh) | 发送器设备及其信号处理方法 | |
US11563448B2 (en) | Receiving apparatus and de-interleaving method thereof | |
CN110730051B (zh) | 发送设备及其交织方法 | |
CN106105042B (zh) | 发送设备及其交织方法 | |
KR102466523B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR102606204B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR102531733B1 (ko) | 송신 장치 및 그의 신호 처리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |