JPH11186429A - 樹脂パッケージの製造方法 - Google Patents

樹脂パッケージの製造方法

Info

Publication number
JPH11186429A
JPH11186429A JP9364537A JP36453797A JPH11186429A JP H11186429 A JPH11186429 A JP H11186429A JP 9364537 A JP9364537 A JP 9364537A JP 36453797 A JP36453797 A JP 36453797A JP H11186429 A JPH11186429 A JP H11186429A
Authority
JP
Japan
Prior art keywords
resin
resin substrate
substrate
glass transition
transition temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9364537A
Other languages
English (en)
Other versions
JP3652488B2 (ja
Inventor
Masashi Goto
真史 後藤
Jitsuo Kanazawa
實雄 金澤
Shuichiro Yamamoto
修一郎 山本
Kenji Honda
賢司 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP36453797A priority Critical patent/JP3652488B2/ja
Priority to EP98310400A priority patent/EP0928022A3/en
Priority to US09/212,863 priority patent/US6282781B1/en
Publication of JPH11186429A publication Critical patent/JPH11186429A/ja
Application granted granted Critical
Publication of JP3652488B2 publication Critical patent/JP3652488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】 【課題】 樹脂基板の機械加工性が良好であり、かつ信
頼性に優れた樹脂パッケージの製造方法を提供する。 【解決手段】 熱硬化性樹脂を含有する樹脂基板に機械
的な加工を加える第一のステップと、第一のステップの
後に前記樹脂基板が有する元のガラス転移温度またはそ
れ以上の温度に前記樹脂基板を加熱して樹脂基板が有す
るガラス転移温度を新たなガラス転移温度に高める第二
のステップと、その後、前記新たなガラス転移温度を有
する樹脂基板の少なくとも一部に樹脂層を重ねて前記元
のガラス転移温度または前記元のガラス転移温度と前記
新たなガラス転移温度との間の温度に加熱して前記樹脂
基板に前記樹脂層を固着させる第三のステップとを含む
ことを特徴とする樹脂パッケージの製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子部品などに用い
られる樹脂パッケージの製造方法に関する。
【０００２】
【従来の技術】樹脂基板上に半導体チップなどの電子部
品をフリップチップ実装した後に、適宜、シリコーン樹
脂などの樹脂層で電子部品を覆って封止するチップオン
ボード（ＣＯＢ）構造の樹脂パッケージや、樹脂基板を
多層に積層接着したピングリッドアレイ（ＰＧＡ）やボ
ールグリッドアレイ（ＢＧＡ）樹脂パッケージなどの樹
脂パッケージ（以下、樹脂パッケージ）は、樹脂基板が
機械的な加工性に富むのでドリルやルータなどの機械加
工によって経済的かつ高精度に外形加工やスルーホール
の開設、チップ搭載用凹部の形成などができ、最近はセ
ラミックパッケージに代わってＩＣやセンサ、表面弾性
波素子などのパッケージにも広く使われている。
【０００３】樹脂パッケージは基本的に、１）軽薄短小
性、２）高密度実装に応える高精度性、３）多様な形状
に対する対応性、４）高信頼性などの特性を備えること
が望ましい。特に、最近では、更なる高密度実装を実現
するために樹脂パッケージの一段の小型化が進められて
おり、高精度で微細な機械加工と高い信頼性の両立が要
求されている。
【０００４】以下、図面を参照して従来の技術を説明す
る。図７は、チップが搭載される第一の樹脂基板と、枠
体になる第二の樹脂基板で構成される樹脂基板を用いた
樹脂パッケージの製造方法を示す説明図である。厚さが
０．５ｍｍ程度の第二の樹脂基板５１にはドリルやルー
タなどを用いた機械加工によって矩形の窓５２ａやスル
ーホール５２ｂなどが形成されている。次いで、厚みが
０．１ｍｍ程度のプリプレグ５３を間に挟んで第二の樹
脂基板５１と第一の樹脂基板５４を位置合わせして重ね
（図７（Ａ）参照）、加圧しながら２００℃程度に加熱
し、プリプレグに流動性を持たせながら樹脂基板を積層
接着する（図７（Ｂ）参照）。この場合の第一の樹脂基
板５４もドリルなどにより機械加工されている。その
後、積層接着された樹脂基板は、図示の破線に示すよう
にダイシングなどによって分離され（図７（Ｃ）参
照）、矩形の窓５２ａの内部にチップを実装した後、図
示されぬ蓋によって窓５２ａを封止する。なお、第一の
樹脂基板５４および／または第二の樹脂基板５１には必
要に応じて導体がパターニングされている。従来、この
ようにしてチップを収容した樹脂パッケージが形成され
ていた。
【０００５】図８は、樹脂基板を積層接着して形成する
従来の樹脂パッケージの製造工程を示す工程図である。
ＢＴ樹脂などの熱硬化性樹脂によって形成された従来の
樹脂基板は、当初は比較的低いガラス転移温度（Ｔｇ：
Ｔｇ＝Ｔ1℃）を有しており、一般に重合度が未飽和な
高分子成分を含んで機械加工が可能な硬さや弾力を残し
ている。この状態の樹脂基板に切断や穴加工などの機械
加工を行う。次いで、機械加工を済ませた樹脂基板をプ
リプレグを重ね、あるいは封止剤や接着剤などを樹脂基
板上にポッティングした後、これらの樹脂を前記配線基
板のガラス転移温度以上の温度Ｔｂ（℃）で加熱して積
層接着あるいは固着させる。その後、自然に冷却させ、
ダイシング加工して一個一個に分離する。従来、このよ
うにして樹脂パッケージを製造するという工程をとって
いた。
【０００６】しかしながら、上記の従来技術によれば、
ＢＴ基板などを積層した樹脂基板の加熱接着は、樹脂基
板のガラス転移温度を超える温度で行われていたため
に、次のような相反する問題点があった。
【０００７】（１）樹脂基板の一例としてのＢＴ基板で
は、ガラス転移温度（Ｔｇ）が１７０℃〜１９０℃以下
であれば機械加工が容易である。しかし、ガラス転移温
度（Ｔｇ）を２００℃以上にまで高めた樹脂基板は、Ｂ
Ｔ樹脂の重合度が高まって硬くなり、機械加工性が悪
く、樹脂基板自体が脆く、機械加工によって割れや欠
け、剥離などを生じやすく、高精度な機械加工には耐え
られなくなる。同時に、ドリルやルーターの刃などの工
具の消耗が激しくなり、穴開け数量が激減してしまうな
どの欠点を持っている。
【０００８】（２）これに対して、樹脂基板が当初に有
するガラス転移温度（Ｔｇ）を低く設定すると、樹脂基
板の積層接着などの後工程における加熱温度が当初のガ
ラス転移温度（Ｔｇ）を大幅に超える結果となり、後工
程の加熱温度で樹脂基板の重合度が高まるので加熱時の
加圧と相まって、図７（Ｃ）に図示するように、また図
８の工程図に示すように反りや収縮、変形などの熱変形
を生じることになる。その結果、一個一個の樹脂パッケ
ージに分離するダイシング加工が困難になる。さらに
は、図９の従来の樹脂パッケージの変形を示した断面図
にも見られるように、樹脂パッケージの空洞内にフリッ
プチップボンディング実装する際にチップ素子との間の
各バンプ高さが不均一となり接合強度不足の部分が生
じ、バンプが外れるなど、故障の原因にもなり、樹脂パ
ッケージ製品の信頼性が低下する。また、変形の大きい
パッケージにチップを電気的に接続するにはワイヤーボ
ンディングなど、寸法自由度の大きい手段を選ばなけれ
ばならず、その分パーケージの寸法が大きくなり小型化
できない。
【０００９】（３）後工程における熱変形を避けるため
にガラス転移温度（Ｔｇ）以下の温度でプリプレグを加
熱すると、接着強度が不足して樹脂基板の密着が悪く、
封止性能が低下して樹脂パッケージの気密信頼性が低下
する。樹脂基板をプリプレグによって積層接着して樹脂
パッケージを製造する場合には、プリプレグの流動性を
高めてボイドの内部残留を抑えたりプリプレグと被着体
との接着強度を高めるために、上記のガラス転移温度
（Ｔｇ）を超える２００℃以上にまでプリプレグを加熱
することが必要である。
【００１０】総じて、上記従来技術によれば、高精度で
微細な機械加工ができて、しかも信頼性にも優れた樹脂
パッケージを提供することができないという課題が残さ
れていた。
【００１１】一方、例えば特開平８−３１６３７４号公
報には、樹脂を主成分とする封止材により片面モールド
されている構造のＢＧＡパッケージが示されており、封
止樹脂組成物による封止成形を樹脂組成物硬化物のガラ
ス転移温度（Ｔｇ）以下の温度で行うことが開示されて
いる。これによりＢＧＡパッケージの反り量が低減でき
るとされている。しかしながら、このような効果を十分
得るためには、樹脂組成物中の樹脂や硬化剤等の種類を
選択する必要があり、材質的な面での制約が多く、また
選択された樹脂の硬化温度が低い分、できあがった製品
の耐熱信頼性は低くなる欠点がある。
【００１２】
【発明が解決しようとする課題】本発明の目的は上記の
課題を解決し、樹脂基板の有する優れた機械加工性を活
かしながら、信頼性に優れた樹脂パッケージの製造方法
を提供することである。また、これらに加えて効率のよ
い樹脂パッケージの製造方法を提供することであり、さ
らにはパッケージの小型化を図ることができる樹脂パッ
ケージの製造方法を提供することである。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は下記の事項によって特定される。
【００１４】（１）熱硬化性樹脂を含有する樹脂基板に
機械的な加工を加える第一のステップと、第一のステッ
プの後に前記樹脂基板が有する元のガラス転移温度また
はそれ以上の温度に前記樹脂基板を加熱して樹脂基板が
有するガラス転移温度を新たなガラス転移温度に高める
第二のステップと、その後、前記新たなガラス転移温度
を有する樹脂基板の少なくとも一部に樹脂層を重ねて前
記元のガラス転移温度または前記元のガラス転移温度と
前記新たなガラス転移温度との間の温度に加熱して前記
樹脂基板に前記樹脂層を固着させる第三のステップとを
含むことを特徴とする樹脂パッケージの製造方法であ
り、これにより基板の変形を極微し、パッケージの高信
頼性が実現する。
【００１５】（２）上記（１）の製造方法により極微の
変形に抑えられるため、上記（１）において、前記第三
のステップが、前記第二のステップを経た前記樹脂基板
に電子部品を実装した後に行われるものであって、かつ
電子部品が実装された樹脂基板の少なくとも一部に樹脂
層を重ねて前記元のガラス転移温度または前記元のガラ
ス転移温度と新たなガラス転移温度との間の温度に加熱
して固着する樹脂パッケージの製造方法をとることを可
能とし、実装工程の簡便性が実現する。
【００１６】（３）前記第三のステップが、蓋体を用い
て行われ、前記加熱により前記蓋体を接着し、前記樹脂
基板に実装された電子部品を封止する上記（２）の樹脂
パッケージの製造方法であり、これにより加熱封止工程
の短縮および簡便性が実現する。
【００１７】（４）前記樹脂基板が蓋体を有し、電子部
品がバンプにより実装される第一の樹脂基板と、この第
一の樹脂基板を覆って空洞を形成してこの空洞内に電子
部品を収容する蓋体としての第二の樹脂基板とによって
構成されており、前記第一の樹脂基板と前記第二の樹脂
基板の間の樹脂層を加熱して電子部品を封止する上記
（３）の樹脂パッケージの製造方法であり、これにより
パッケージの小型化が実現する。
【００１８】なお、例えば特開平８−３１６３７４号公
報には、封止樹脂組成物による封止成形を、樹脂組成物
硬化物のガラス転移温度（Ｔｇ）以下の温度で行うこと
が開示されている。しかし、本発明と異なり、樹脂パッ
ケージの材料となる樹脂基板の機械的加工の工程におけ
るガラス転移温度と、封止段階の工程におけるガラス転
移温度とを加熱処理によって変化させることについては
全く示されていない。
【００１９】
【発明の実施の形態】以下、本発明を詳細に説明する。
本発明では、まず、樹脂パッケージ用の熱硬化性樹脂を
含有する樹脂基板（具体的にはガラス繊維強化基板、樹
脂成形基板、コンポジット基板など）に対し機械的な加
工を施した後に、この樹脂基板がもともと有するガラス
転移温度（Ｔｇ）をＴｇ１あるいはＴｇ１より高い温度
Ｔａで熱処理し、樹脂基板とガラス転移温度をＴｇ２に
高める。その後、この樹脂基板に必要に応じ電子部品を
実装し、さらに樹脂層（封止樹脂、プリプレグ）を重
ね、さらに必要に応じて枠や蓋となる樹脂基板を重ねた
後、Ｔｇ１あるいはＴｇ１とＴｇ２との間の温度で加熱
して樹脂層を固着させる。そして必要に応じたダイシン
グなどを行って樹脂パッケージまたは樹脂封止電子部品
を得る。
【００２０】これによれば、ガラス転移温度が低い高分
子を含んだ軟質の状態で先に機械加工を済ませることが
できるので機械加工が容易になる。例えば、樹脂成形基
板などは、成形による孔加工が困難な方向に孔を開けた
い場合、また、成形では困難な狭ピッチのスルーホール
を作る場合には、後から孔加工を行う必要があるが、成
形後のガラス転移温度が低い状態で孔加工を行うことに
より、ドリルやルーターの摩耗が少なく、また、容易に
加工ができる。
【００２１】また、樹脂基板に対し先に機械加工を済ま
せたのち、ガラス転移温度を高める熱処理が加えられ、
新たなガラス転移温度Ｔｇ２に変質させ、その後は、新
たなガラス転移温度Ｔｇ２より低い温度で加熱接着がさ
れるので、樹脂基板が接着段階では変形しない。より具
体的にいうと、この方法によれば、従来発生していた基
板の熱変形や、収縮応力等の影響による反りがなくな
る。その結果、従来は樹脂基板に搭載される素子の接合
部分の寸法的不均一により断線を生じたり、大きなパッ
ケージの場合には未だ部品が装着されていない個々の樹
脂パッケージが反ってしまったために、半田実装時の端
子の浮きによる実装不良が発生していたが、本発明によ
れば、上記の不良が生じなくなる。また、樹脂基板を積
層接着して多数の樹脂パッケージを集合した集合基板を
個々の樹脂パッケージに分離するためカットする際に
は、反りや変形がないので、ダイシングにおける寸法精
度を向上することができる。
【００２２】これに対し、ガラス転移温度を高めるため
の所定の熱処理を施さないと樹脂基板の接着段階での変
形が生じ歩留りが低下する。また、接着段階での加熱を
Ｔｇ１より低い温度で行うと接着不良が生じ、Ｔｇ２以
上の温度で行うと樹脂基板の変形が生じてしまう。さら
に所定の熱処理を施してから機械加工をすると、加工性
が悪化する。
【００２３】このように、本発明は、所定の温度におけ
る熱処理により、樹脂基板のガラス転移温度を、成形時
のガラス転移温度よりも高い温度であって、かつ接着温
度よりも高い温度にするところに特徴がある。このよう
なガラス転移温度の変化は、樹脂基板中に含有される熱
硬化性樹脂の重合度ないし架橋度と密接な関係があると
考えられる。すなわち、成形時において重合度ないし架
橋度が未飽和である高分子成分が存在するが、これが所
定温度による熱処理による重合ないし架橋が進行するも
のと考えられる。これを数値化して重合度として示せ
ば、高分子の種類にもよるが、成形時に比べ熱処理後に
おいては重合度が２〜１０％程度向上し、熱処理後の重
合度は９５％以上に達し、ほぼ１００％に近い値に達す
るものもある。この場合の重合度は樹脂基板が含有する
熱硬化性樹脂中の官能基の数、樹脂の骨格、成形時およ
び熱処理後のガラス転移温度などから推定したものであ
る。
【００２４】なお、樹脂基板のガラス転移温度は架橋の
度合いによって上昇し、一旦、ガラス転移温度が高まる
と、室温に戻した後も、高いガラス転移温度を維持し続
ける。重合度においても同様であり、一旦加熱処理をう
けた樹脂基板は、室温に戻した後も高い重合度を維持し
続ける。
【００２５】以下、本発明を図面を参照して説明する。
図１は、本発明を適用した樹脂パッケージの構造の一例
を示す斜視図である。なお、図示の樹脂パッケージ１
は、樹脂基板を積層接着して形成した積層体からダイシ
ングによって切り分けた一個の樹脂パッケージを示して
いる。第一の樹脂基板２は所定厚さの熱硬化剤樹脂を含
有する基板であり、切断分離された樹脂基板２の端面に
は端面スルーホール９が形成されている。なお、スルー
ホール９からは導体パターン７が延びている。樹脂枠３
は所定厚さの第一の樹脂基板２と同材質の枠用樹脂基板
がルータによって機械加工された枠であり、後に第一の
樹脂基板２上に積層されることにより樹脂パッケージ１
の中央部に空洞を形成する枠である。樹脂枠３は、第一
の樹脂基板２上に所定厚さの第一のプリプレグ４を挟ん
で積層接着されている。樹脂枠３上には、所定厚さの第
二のプリプレグ４を挟んで、樹脂枠３とともに樹脂パッ
ケージの蓋体（第二の樹脂基板）８となる蓋用樹脂基板
６が積層接着されている。なお、蓋用樹脂基板６は第一
の樹脂基板２と同材質の樹脂基板からなる所定厚さの樹
脂基板である。そして、上記第一の樹脂基板２と蓋体
（第二の樹脂基板）８により形成される中空部５の内部
には、チップ（電子部品）１０がバンプ１１を介してフ
ェースダウンボンディングされている。
【００２６】第一の樹脂基板２および蓋体（第二の樹脂
基板）８は上記のように同材質であることが好ましく、
熱硬化性樹脂を含有するものである。このようなものと
してはまずＢＴ基板が好ましく挙げられる。ここで、樹
脂基板の一例としてあげたＢＴ基板とは、トリアジン樹
脂成分を主成分とし、多官能マレイミド化合物および／
または他の改質用化合物により構成された高耐熱付加重
合型熱硬化性樹脂（以下、ＢＴレジン）を用いた樹脂基
板の総称である。具体的には、ＢＴ基板としてＢＴ樹脂
にエポキシ樹脂を混合し、接着性、耐ＰＣＴ（プレッシ
ャークックテスト）特性、耐熱性、電気的特性を向上さ
せ、ガラス転移温度（熱機械分析（ＴＭＡ）法による。
以下同じ）が１９０℃（カタログ値）のガラス繊維強化
基板ＣＣＬ−ＨＬ−８３０（三菱ガス化学製）などがあ
る。
【００２７】また、樹脂基板としては、上記のガラス繊
維強化基板において、熱硬化性樹脂としてベンゼン骨格
を含むＢｉｓフェノールＡ型エポキシの誘導体を含む樹
脂基板、あるいは熱硬化性樹脂としてＢｉｓフェノール
Ｆ型エポキシ、オルトクレゾールノボラック、フェノー
ルノボラック型エポキシなどのエポキシとその誘導体を
含む樹脂基板、熱硬化性樹脂としてビスマレイミド、お
よびトリアジン樹脂とその誘導体から選ばれる１種また
は２種以上を含む樹脂基板などを用いることもできる。
【００２８】本発明に用いる樹脂基板としては、前述の
とおり、ガラス繊維強化基板のみならず、樹脂成形基板
やコンポジット基板を用いてもよい。
【００２９】なお、樹脂基板における熱硬化性樹脂成分
の含有量は１０wt％以上であることが好ましい。
【００３０】このような樹脂基板の厚さは、目的・用途
等に応じて適宜選択すればよいが、例えばＳＡＷフィル
ターのようなものを裏面実装する場合においては、第一
の樹脂基板、枠用樹脂基板、蓋用樹脂基板の厚さは、各
々０．１〜１mm、０．３５〜１mm、０．１〜０．５mm程
度である。
【００３１】また、各樹脂基板間に挟まれるプリプレグ
は、樹脂基板材質に応じて適宜選択すればよいが、本発
明において好ましく用いられるＢＴ基板との組み合わせ
では、例えば２００℃、２時間で硬化するＧＨＰＬ−８
３０ＮＦ（三菱ガス化学製）ＢＴレジンを好ましく用い
ることができる。このようなプリプレグは樹脂基板の熱
処理前のガラス転移温度Ｔｇ１あるいはＴｇ１と熱処理
後のガラス転移温度Ｔｇ２との間の温度で硬化するもの
が好ましい。プリプレグの厚さは６０〜１００μm 程度
である。
【００３２】図２および図３は、図１示される本発明の
樹脂パッケージの製造方法を示す説明図および製造工程
を示す工程図である。第一の樹脂基板２と第二の樹脂基
板（枠用樹脂基板３および蓋用樹脂基板６）８は、当
初、同じガラス転移温度Ｔｇ１（℃；第一のガラス転移
温度）を有する。第一の樹脂基板２にはドリル加工やル
ーター加工等の機械加工により孔が形成される。第一の
樹脂基板２と同様に、蓋用樹脂基板６にもスルーホール
９や導体パターン７が形成される（図示省略）。また、
枠用樹脂基板３にも矩形の窓が形成される（以上工程
Ａ）。その後、第一の樹脂基板２と枠用および蓋用樹脂
基板３、６を第一のガラス転移温度Ｔｇ１あるいはＴｇ
１より高い温度Ｔａ（℃）で熱処理する（工程Ｂ）。こ
れにより、それぞれの樹脂基板２、３、６は、第一のガ
ラス転移温度Ｔｇ１より高い第二のガラス転移温度Ｔｇ
２（℃）を有する樹脂基板に改質される。その後、第一
の樹脂基板２に電子部品をフェイスダウンボンディング
により実装する（工程Ｃ）。この後電子部品（チップ）
を実装した第一の樹脂基板２と蓋体となる枠用および蓋
用樹脂基板３、６を位置合わせして積層し、これらの樹
脂基板の間にプリプレグ（図示せず）を挟んで第一のガ
ラス転移温度Ｔｇ１以上で、かつ第二のガラス転移温度
Ｔｇ２より低い温度Ｔｂ（℃）で加熱して積層接着する
（工程Ｄ）。その後、積層された樹脂基板をダイシング
などにより切断分離し、一個一個の樹脂パッケージを形
成する（工程Ｅ）。
【００３３】この場合、樹脂基板２、３、６に対する熱
処理は無荷重で行われる。熱処理温度Ｔａは樹脂基板
２、３、６の第一のガラス転移温度Ｔｇ１より０〜３０
℃程度高い温度で行うことが好ましい。また、熱処理時
間は、樹脂材質や熱処理温度などによるが、通常０．５
〜３時間程度行うことが好ましい。
【００３４】また、熱処理後の樹脂基板２、３、６の第
二のガラス転移温度Ｔｇ２はＴｇ１より１〜４０℃程
度、さらには５〜３０℃程度、特には１５〜３０℃程度
高いことが好ましい。
【００３５】樹脂基板２、３、６同士の積層接着のため
の加熱は通常加圧（圧力１０〜６０kg/cm2）下に行われ
る。また加熱温度ＴｂはＴｇ１以上でＴｇ２より低い温
度で行われるが、通常熱処理温度Ｔａと同程度の温度で
あることが好ましい。また、加熱時間は０．５〜３時間
程度であることが好ましい。
【００３６】以上、図示例に従って樹脂基板を積層する
例をあげて本発明を説明したが、それに限られず、スル
ーホールなどを機械加工した後に加熱処理して樹脂基板
のガラス転移温度を高め、その後、チップを樹脂基板上
に実装し、チップの上面を別な樹脂基板で覆わずに、実
装されたチップとその周囲を覆って樹脂基板上にシリコ
ーン樹脂やエポキシ樹脂をポッティングし、これらの被
覆樹脂を加熱して硬化させる工程に本発明を適用させる
こともできる。これによれば、樹脂基板上にシリコーン
樹脂やエポキシ樹脂がポッティングされただけの比較的
に付着力の弱い構造であっても、樹脂基板がポッティン
グ樹脂の加熱硬化時に反りや変形を生じないので、ポッ
ティングされた被覆樹脂が樹脂基板から剥がれないとい
う効果がある。
【００３７】また、枠と蓋とが一体となった蓋体を用い
て、この蓋体とチップを実装した樹脂基板とをプリプレ
グを介して加熱接着する際に本発明を適用してもよい。
【００３８】また、電子部品の樹脂基板への実装はバン
プによることが好ましいが、本発明はこれに限定される
ものではない。
【００３９】
【実施例】以下、本発明を実施例によって具体的に説明
する。 実施例１ 図１に示すような樹脂パッケージを図２、図３に示すよ
うな工程に従って作製した。樹脂基板としてＢＴ基板を
用いた。このときのＢＴ基板は、ガラス繊維強化基板Ｃ
ＣＬ−ＨＬ−８３０（三菱ガス化学製）であり、熱処理
前、すなわち成形時のガラス転移温度Ｔｇ１は１８７℃
であった。この値はＴＭＡ法により求めたものである。
また、プリプレグとして、２００℃、２時間で硬化する
ＧＨＰＬ−８３０ＮＦ（三菱化学製）ＢＴレジンを用い
た。
【００４０】第一の樹脂基板および枠用樹脂基板として
は各々０．５mm厚、たて７５mm、よこ７５mmのＢＴ基
板、蓋用樹脂基板としては０．２mm厚、たて７５mm、よ
こ７５mmのＢＴ基板を用いた。プリプレグは６０μm
厚、たて７５mm、よこ７５mmのものを用いた。
【００４１】ＢＴ基板に対し、所定の機械加工を施した
後の熱処理は２００℃、２時間の条件とし、熱処理後の
樹脂基板Ｔｇ２は２１５℃（ＴＭＡ法）であった。また
プリプレグ接着のための加熱条件は２００℃、２時間と
した。また４０kg/cm2程度の加圧下に行った。
【００４２】さらにダイシング加工を行い、このように
して、チップを収納した樹脂パッケージ（たて３．８m
m、よこ３．８mm、高さ１．３mm）を得た。なお、チッ
プを実装する際に用いたバンブの高さは２０μm であっ
た。
【００４３】得られた樹脂パッケージ１００個に対し、
不良品の有無を調べたが、プリプレグの接着不足による
接着不良、基板変形による実装不良などがなく、不良品
の発生はなかった。また、熱処理前のＴｇの低いＢＴ基
板を機械加工したので加工が容易であり、機械加工によ
る不良品の発生もなかった。なお、基板変形による実装
不良については、次のような基準に従って評価した。す
なわち図９を参照して説明すると、基板の反り量は図９
のｔで示されるが、ｔが７μm 程度であると、図９に示
されるようにバンプがはずれるなどの実装不良が生じて
しまう。こうした実装不良が生じないのはｔが２μm 程
度以下のときである。実際、反り量ｔを調べたところい
ずれも２μm 以下であり、最大２μm であった。
【００４４】これに対し、上記の本発明の工程におい
て、ＢＴ基板に対し熱処理を施さないものとするほかは
同様にして樹脂パッケージを製造した。同様にして不良
品の有無を調べたところ、図９に示されるような基板変
形による実装不良が発生した。この場合、反り量ｔが７
μm 程度の不良品が５０％発生し、歩留りが悪かった。
【００４５】また、上記の本発明の工程において、プリ
プレグ接着のための加熱条件を１８０℃、３時間とする
ほかは同様にして樹脂パッケージを製造したところ、接
着不良の発生が著しかった。
【００４６】さらに、上記の本発明の工程において、プ
リプレグ接着のための加熱条件を２３０℃、１時間とす
るほかは同様にして樹脂パッケージを製造したところ、
基板変形による実装不良が発生した。
【００４７】また、上記の本発明の工程において、ガラ
ス転移温度を高めるための熱処理を施してから機械的加
工を試みたところ、加工性に著しく劣ることがわかっ
た。
【００４８】以上より、本発明の製造方法をとることに
よって、機械加工性および歩留りの両立を図ることがで
きることがわかった。
【００４９】上記本発明の熱処理条件の選択にあたり、
ＢＴ基板の熱処理条件と特性変化の関係について検討し
たが、以下にこれについて述べる。
【００５０】（反り量、Ｔｇ）上記のＢＴ基板（たて７
５mm、よこ７５mm、厚さ０．５mm）に対し、熱処理温度
を１８０℃、１９０℃、２００℃とし、熱処理時間を１
時間、２時間、３時間としたときの基板の反り量の変化
とＴｇの変化を調べた。結果を図４、図５に示す。
【００５１】反り量はプリプレグの接着条件の２００
℃、２時間で加圧加熱したときの反り量（図９のｔに相
当）であり、表面粗さ計（Ｔａｌｙｓｔｅｐ−１：ＴＡ
ＹＬＯＲＨＯＢＳＯＮ社製）を用いて測定した。Ｔｇは
ＴＭＡ法により求めた。
【００５２】図４によれば、熱処理前のＢＴ基板は反り
量が７μm 程度であり、樹脂パッケージとしての使用に
は適さない。反り量が２μm 程度以下であるのは２００
℃で１〜３時間あるいは１９０℃３時間の熱処理条件で
あり、これらの熱処理条件を選択する必要があることが
わかる。
【００５３】一方、図５によれば、熱処理前のＢＴ基板
のＴｇ（１８７℃）より高い温度の１９０℃、２００℃
で１〜３時間熱処理を施すことによって１８７℃より高
いＴｇが実現するが、プリプレグの接着条件を考慮する
と２００℃で２〜３時間熱処理を施すことが好ましい。
【００５４】従って、図４、図５の結果から２００℃、
２時間の熱処理によってＴｇは２１５℃に変化するが、
このようなＴｇ領域では反り量のバラツキも少なく反り
量が安定していることもわかった。なお、Ｔｇが２００
℃付近である場合は反り量のバラツキが大きくなること
も確認した。
【００５５】（重合度）熱処理前のＢＴ基板の熱硬化性
樹脂の重合度を樹脂中の官能基の数、樹脂の骨格、Ｔｇ
等から９０％と推定し、１６０℃、１８０℃、２００
℃、２２０℃の各温度で２時間加熱した場合の各重合度
をＴｇの値から推定した。この関係を図６に示す。
【００５６】図６からわかるように、２００℃、２時間
の加熱により重合度が９７％程度に高められる。従っ
て、熱処理により重合度が変化していることがわかっ
た。
【００５７】
【発明の効果】本発明によれば、樹脂基板を用いて形成
する樹脂パッケージにおいて、樹脂基板に機械加工を済
ませてから熱処理を加え、樹脂基板が当初に有していた
ガラス転移温度を新たなガラス転移温度に高めあるい
は、新たなガラス転移温度を有する樹脂基板に改質し、
その後、新たなガラス転移温度より低い温度で加熱して
樹脂層を固着するようにしたので、精度の高い微細な機
械加工が可能であり、しかも加熱による樹脂基板の変形
が少ないので信頼性に優れた樹脂パッケージを提供でき
る。
【図面の簡単な説明】
【図１】本発明を適用した樹脂パッケージの構造を示す
斜視図である。
【図２】本発明の樹脂パッケージの製造方法を示す説明
図である。
【図３】本発明の樹脂パッケージの製造工程を示す工程
図である。
【図４】熱処理条件による樹脂基板の反り量の変化を示
すグラフである。
【図５】熱処理条件による樹脂基板のガラス転移温度の
変化を示すグラフである。
【図６】熱処理条件と樹脂基板の重合度との関係を示す
グラフである。
【図７】従来の樹脂基板を用いた樹脂パッケージの製造
方法を示す説明図である。
【図８】従来の樹脂パッケージの製造工程を示す工程図
である。
【図９】従来の樹脂パッケージの変形を示す断面図であ
る。
【符号の説明】
１ 樹脂パッケージ ２ 第一の樹脂基板 ３ 樹脂枠 ４ プリプレグ（樹脂層） ５ 中空部 ６ 蓋用樹脂基板 ７ 導体パターン ８ 蓋体（第二の樹脂基板） ９ スルーホール １０ チップ（電子部品） １１ バンプ ５１ 第二の樹脂基板 ５２ａ 窓 ５２ｂ スルーホール ５３ プリプレグ ５４ 第一の樹脂基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本田 賢司 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 熱硬化性樹脂を含有する樹脂基板に機械
    的な加工を加える第一のステップと、第一のステップの
    後に前記樹脂基板が有する元のガラス転移温度またはそ
    れ以上の温度に前記樹脂基板を加熱して樹脂基板が有す
    るガラス転移温度を新たなガラス転移温度に高める第二
    のステップと、その後、前記新たなガラス転移温度を有
    する樹脂基板の少なくとも一部に樹脂層を重ねて前記元
    のガラス転移温度または前記ガラス転移温度と前記新た
    なガラス転移温度との間の温度に加熱して前記樹脂基板
    に前記樹脂層を固着させる第三のステップとを含むこと
    を特徴とする樹脂パッケージの製造方法。
  2. 【請求項２】 前記第三のステップが、前記第二のステ
    ップを経た前記樹脂基板に電子部品を実装した後に行わ
    れるものであって、かつ前記電子部品が実装された樹脂
    基板の少なくとも一部に樹脂層を重ねて前記元のガラス
    転移温度と新たなガラス転移温度との間の温度に加熱し
    て固着する請求項１の樹脂パッケージの製造方法。
  3. 【請求項３】 前記第三のステップが、蓋体を用いて行
    われ、前記加熱により前記蓋体を接着し、前記樹脂基板
    に実装された電子部品を封止する請求項２の樹脂パッケ
    ージの製造方法。
  4. 【請求項４】 前記樹脂基板が蓋体を有し、電子部品が
    バンプにより実装される第一の樹脂基板と、この第一の
    樹脂基板を覆って空洞を形成してこの空洞内に電子部品
    を収容する蓋体としての第二の樹脂基板とによって構成
    されており、前記第一の樹脂基板と前記第二の樹脂基板
    の間の樹脂層を加熱して電子部品を封止する請求項３の
    樹脂パッケージの製造方法。
JP36453797A 1997-12-18 1997-12-18 樹脂パッケージの製造方法 Expired - Fee Related JP3652488B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36453797A JP3652488B2 (ja) 1997-12-18 1997-12-18 樹脂パッケージの製造方法
EP98310400A EP0928022A3 (en) 1997-12-18 1998-12-17 Resin package fabrication process
US09/212,863 US6282781B1 (en) 1997-12-18 1998-12-17 Resin package fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36453797A JP3652488B2 (ja) 1997-12-18 1997-12-18 樹脂パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH11186429A true JPH11186429A (ja) 1999-07-09
JP3652488B2 JP3652488B2 (ja) 2005-05-25

Family

ID=18482056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36453797A Expired - Fee Related JP3652488B2 (ja) 1997-12-18 1997-12-18 樹脂パッケージの製造方法

Country Status (3)

Country Link
US (1) US6282781B1 (ja)
EP (1) EP0928022A3 (ja)
JP (1) JP3652488B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054751A (ja) * 2007-08-27 2009-03-12 Kyocera Corp 電子部品
US7513022B2 (en) 2002-07-31 2009-04-07 Kyocera Corporation Method for manufacturing surface acoustic wave device
JP2013225678A (ja) * 2006-03-30 2013-10-31 Konica Minolta Inc 有機エレクトロルミネッセンス素子、照明装置及びディスプレイ装置
JP2016178220A (ja) * 2015-03-20 2016-10-06 富士電機株式会社 半導体モジュールおよび樹脂ケース

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3579740B2 (ja) * 1998-04-18 2004-10-20 Ｔｄｋ株式会社 電子部品の製造方法
JP3462806B2 (ja) * 1999-08-06 2003-11-05 三洋電機株式会社 半導体装置およびその製造方法
US6928718B2 (en) * 2000-06-06 2005-08-16 Sawtekk, Inc. Method for array processing of surface acoustic wave devices
US8617934B1 (en) 2000-11-28 2013-12-31 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US6511866B1 (en) * 2001-07-12 2003-01-28 Rjr Polymers, Inc. Use of diverse materials in air-cavity packaging of electronic devices
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
DE102007008487A1 (de) * 2007-02-19 2008-08-21 Smartrac Ip B.V. Verfahren und Halbzeug zur Herstellung eines Inlays
JP4518127B2 (ja) 2007-10-01 2010-08-04 株式会社デンソー 電子回路装置の製造方法および電子回路装置
JP4518128B2 (ja) * 2007-10-01 2010-08-04 株式会社デンソー 電子回路装置の製造方法および電子回路装置
JP2009088351A (ja) * 2007-10-01 2009-04-23 Denso Corp 電子回路装置の製造方法および電子回路装置
JP4462332B2 (ja) * 2007-11-05 2010-05-12 セイコーエプソン株式会社 電子部品
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
US9374643B2 (en) 2011-11-04 2016-06-21 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
JP5797356B2 (ja) * 2013-09-26 2015-10-21 京セラ株式会社 弾性波装置および弾性波モジュール
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
CN108695164B (zh) * 2018-05-21 2020-03-10 重庆顺翔力通智能装备有限公司 晶体管基座的组装方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59129445A (ja) * 1983-01-14 1984-07-25 Sony Corp 半導体装置の製造方法
US4745215A (en) * 1987-04-03 1988-05-17 International Business Machines Corporation Fluorine containing dicyanate resins
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
JPH04140194A (ja) 1990-10-02 1992-05-14 Toshiba Corp Ｉｃモジュールの製造方法
JPH05286074A (ja) 1992-04-06 1993-11-02 Toshiba Chem Corp 銅張積層板
US5548034A (en) * 1992-07-31 1996-08-20 International Business Machines Corporation Modified dicyanate ester resins having enhanced fracture toughness
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JP3406073B2 (ja) 1994-08-12 2003-05-12 日立化成工業株式会社 樹脂封止型半導体装置
JP3677661B2 (ja) * 1994-09-08 2005-08-03 株式会社ルネサステクノロジ 樹脂封止型半導体装置及び製造方法
JPH08111478A (ja) * 1994-10-06 1996-04-30 Toshiba Corp 樹脂封止型半導体装置
JP3709574B2 (ja) * 1994-11-29 2005-10-26 イビデン株式会社 プリント配線板の製造方法
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
US5572070A (en) * 1995-02-06 1996-11-05 Rjr Polymers, Inc. Integrated circuit packages with heat dissipation for high current load
JP3337847B2 (ja) * 1995-02-27 2002-10-28 株式会社東芝 電子部品内蔵カードの製造方法
JPH08316374A (ja) 1995-05-16 1996-11-29 Hitachi Ltd 半導体装置
JP2844558B2 (ja) * 1995-06-29 1999-01-06 信越ポリマー株式会社 チップ状半導体素子装着用の配線回路基板およびその製造方法
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7513022B2 (en) 2002-07-31 2009-04-07 Kyocera Corporation Method for manufacturing surface acoustic wave device
JP2013225678A (ja) * 2006-03-30 2013-10-31 Konica Minolta Inc 有機エレクトロルミネッセンス素子、照明装置及びディスプレイ装置
JP2009054751A (ja) * 2007-08-27 2009-03-12 Kyocera Corp 電子部品
JP2016178220A (ja) * 2015-03-20 2016-10-06 富士電機株式会社 半導体モジュールおよび樹脂ケース

Also Published As

Publication number Publication date
EP0928022A2 (en) 1999-07-07
US6282781B1 (en) 2001-09-04
EP0928022A3 (en) 1999-12-15
JP3652488B2 (ja) 2005-05-25

Similar Documents

Publication Publication Date Title
JPH11186429A (ja) 樹脂パッケージの製造方法
US6337228B1 (en) Low-cost printed circuit board with integral heat sink for semiconductor package
KR100414479B1 (ko) 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
TWI501378B (zh) 積層型半導體裝置及其製造方法
US5879964A (en) Method for fabricating chip size packages using lamination process
US7736999B2 (en) Manufacturing method of semiconductor device
JP3641002B2 (ja) 封止型一体成形プラスチックマルチチップモジュール基板並びに作製方法
US8552305B2 (en) Electronic component-embedded printed circuit board
CN1720610B (zh) 具有铜背部金属结构的薄GaAs管芯
US10475752B2 (en) Semiconductor package structure and method of making the same
JP2007503713A (ja) 電子モジュールおよびその製造方法
JP2003264205A (ja) 半導体装置の製造方法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
US6853060B1 (en) Semiconductor package using a printed circuit board and a method of manufacturing the same
US20040118500A1 (en) [heat sink for chip package and bonding method thereof]
US20070216039A1 (en) Electronic component integrated module and method for fabricating the same
JPH10107190A (ja) 半導体パッケージ
TW202141718A (zh) 半導體模組及其製造方法
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
KR100363933B1 (ko) 반도체 장치 및 반도체 장치의 제조공정
US6404066B1 (en) Semiconductor device and process for manufacturing the same
CN101383329B (zh) 嵌埋有芯片的封装结构及其制作方法
CN116631975A (zh) 一种采用复合键合材料的多层玻璃基板及制作工艺
JP2005268810A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JPH11224912A (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees