JPH11177366A - 積層型誘電体フィルタ - Google Patents
積層型誘電体フィルタInfo
- Publication number
- JPH11177366A JPH11177366A JP33956197A JP33956197A JPH11177366A JP H11177366 A JPH11177366 A JP H11177366A JP 33956197 A JP33956197 A JP 33956197A JP 33956197 A JP33956197 A JP 33956197A JP H11177366 A JPH11177366 A JP H11177366A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- dielectric layers
- dielectric
- capacitor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 表面側及び裏面側のいずれを基板に対向させ
て取り付けた場合にも同等な電気的特性を得ることがで
き、製造時に反りやクラックの発生しにくい積層型誘電
体フィルタを提供する。 【解決手段】 誘電体層１ａ〜１ｉを積層し、隣接誘電
体層間にアース用導体パターンＥＡＲ１，ＥＡＲ２、コ
ンデンサ用導体パターンＣＡＰ１〜ＣＡＰ６及びインダ
クタ用導体パターンＩＮＤ１，ＩＮＤ２を形成し、これ
ら導体パターンを組み合わせてコンデンサ及びインダク
タ（導体パターンＩＮＤ１，ＩＮＤ２は誘電体層１ｅに
形成されたビアホールＶＩＡにより接続されている）を
形成する。積層方向（中心線Ｓの方向）に関する隣接誘
電体層間の導体パターンの面積の分布及び誘電体層の膜
厚の分布は対称性を有する。隣接誘電体層間の導体パタ
ーンのうちのいくつかは中心線Ｓに関してほぼ１８０度
回転対称である。
て取り付けた場合にも同等な電気的特性を得ることがで
き、製造時に反りやクラックの発生しにくい積層型誘電
体フィルタを提供する。 【解決手段】 誘電体層１ａ〜１ｉを積層し、隣接誘電
体層間にアース用導体パターンＥＡＲ１，ＥＡＲ２、コ
ンデンサ用導体パターンＣＡＰ１〜ＣＡＰ６及びインダ
クタ用導体パターンＩＮＤ１，ＩＮＤ２を形成し、これ
ら導体パターンを組み合わせてコンデンサ及びインダク
タ（導体パターンＩＮＤ１，ＩＮＤ２は誘電体層１ｅに
形成されたビアホールＶＩＡにより接続されている）を
形成する。積層方向（中心線Ｓの方向）に関する隣接誘
電体層間の導体パターンの面積の分布及び誘電体層の膜
厚の分布は対称性を有する。隣接誘電体層間の導体パタ
ーンのうちのいくつかは中心線Ｓに関してほぼ１８０度
回転対称である。
Description
【０００１】
【発明の属する技術分野】本発明は、主として数１００
ＭＨｚ〜数ＧＨｚの周波数帯域において用いられるフィ
ルタ素子の技術に属するものであり、特に、積層された
誘電体層間に導体パターンを配置してなる積層型誘電体
フィルタに関するものである。
ＭＨｚ〜数ＧＨｚの周波数帯域において用いられるフィ
ルタ素子の技術に属するものであり、特に、積層された
誘電体層間に導体パターンを配置してなる積層型誘電体
フィルタに関するものである。
【０００２】
【従来の技術及び発明の背景並びに発明が解決しようと
する課題】従来、数１００ＭＨｚ〜数ＧＨｚの周波数帯
域において用いられている積層型誘電体フィルタとして
は、例えば特開平８−４６４６９号公報に記載のものが
挙げられる。
する課題】従来、数１００ＭＨｚ〜数ＧＨｚの周波数帯
域において用いられている積層型誘電体フィルタとして
は、例えば特開平８−４６４６９号公報に記載のものが
挙げられる。
【０００３】この積層型誘電体フィルタでは、図１０に
分解斜視図が示されているように、誘電体層１１ａ〜１
１ｆを積層し、誘電体層１１ａと１１ｂとの間にインダ
クタＬ2 用導体パターン１２を形成し、誘電体層１１ｂ
と１１ｃとの間にコンデンサＣ2 用導体パターン１３ａ
を形成し、誘電体層１１ｃと１１ｄとの間にパターン１
３ａと対をなすコンデンサＣ2 用導体パターン１３ｂを
形成し、誘電体層１１ｄと１１ｅとの間にコンデンサＣ
1 用導体パターン１４ａ及びコンデンサＣ3 用導体パタ
ーン１４ｂを形成し、誘電体層１１ｅと１１ｆとの間に
パターン１４ａ，１４ｂとそれぞれ対をなすコンデンサ
Ｃ1 ，Ｃ3 用及び接地用の導体パターン１５を形成して
いる。
分解斜視図が示されているように、誘電体層１１ａ〜１
１ｆを積層し、誘電体層１１ａと１１ｂとの間にインダ
クタＬ2 用導体パターン１２を形成し、誘電体層１１ｂ
と１１ｃとの間にコンデンサＣ2 用導体パターン１３ａ
を形成し、誘電体層１１ｃと１１ｄとの間にパターン１
３ａと対をなすコンデンサＣ2 用導体パターン１３ｂを
形成し、誘電体層１１ｄと１１ｅとの間にコンデンサＣ
1 用導体パターン１４ａ及びコンデンサＣ3 用導体パタ
ーン１４ｂを形成し、誘電体層１１ｅと１１ｆとの間に
パターン１４ａ，１４ｂとそれぞれ対をなすコンデンサ
Ｃ1 ，Ｃ3 用及び接地用の導体パターン１５を形成して
いる。
【０００４】そして、図１１に示されているように、以
上のようにして形成される積層体１６の対向する端面に
１対の入出力端子１７を形成して所定の導体パターンと
導通させ、他の対向する端面に１対の接地端子１８を形
成して接地用の導体パターン１５と導通させている。
上のようにして形成される積層体１６の対向する端面に
１対の入出力端子１７を形成して所定の導体パターンと
導通させ、他の対向する端面に１対の接地端子１８を形
成して接地用の導体パターン１５と導通させている。
【０００５】図１２は以上のような従来の積層型誘電体
フィルタの等価回路図を示す。図１２において、Ｌ12，
Ｌ22はそれぞれ導体パターン１３ａ，１３ｂの互いに対
向する容量形成部と入出力端子接続部との間においてそ
れぞれ形成される付加的インダクタを示すものであり、
ＬS1，ＬS3はそれぞれ導体パターン１４ａ，１４ｂの互
いに対向する容量形成部と入出力端子接続部との間にお
いて形成される付加的インダクタを示すものである。
フィルタの等価回路図を示す。図１２において、Ｌ12，
Ｌ22はそれぞれ導体パターン１３ａ，１３ｂの互いに対
向する容量形成部と入出力端子接続部との間においてそ
れぞれ形成される付加的インダクタを示すものであり、
ＬS1，ＬS3はそれぞれ導体パターン１４ａ，１４ｂの互
いに対向する容量形成部と入出力端子接続部との間にお
いて形成される付加的インダクタを示すものである。
【０００６】以上のような従来の積層型フィルタでは、
フィルタ素子の表面（即ち誘電体層１１ａの上側外面）
側から裏面（即ち誘電体層１１ｆの下側外面）側へと、
先ずインダクタＬ2 用導体パターン１２が形成され、続
いてコンデンサＣ2 用導体パターン１３ａ、同導体パタ
ーン１３ｂ、コンデンサＣ1 ，Ｃ3 用導体パターン１４
ａ，１４ｂ、及び接地用導体パターン１５が形成されて
いる（即ち、積層方向あるいは素子の表裏方向［図１０
における上下方向］に関して、導体パターン配列に方向
性を有する）。このため、積層型フィルタ素子を配線基
板の表面に取り付ける場合に、素子の裏面側を基板と対
向させて配置するか表面を基板と対向させて配置するか
により、浮遊容量や浮遊インダクタンスが異なる。即
ち、基板への取り付け姿勢に応じて異なる電気特性をも
つことになり、該フィルタ素子を有する回路の特性が異
なるようになる。
フィルタ素子の表面（即ち誘電体層１１ａの上側外面）
側から裏面（即ち誘電体層１１ｆの下側外面）側へと、
先ずインダクタＬ2 用導体パターン１２が形成され、続
いてコンデンサＣ2 用導体パターン１３ａ、同導体パタ
ーン１３ｂ、コンデンサＣ1 ，Ｃ3 用導体パターン１４
ａ，１４ｂ、及び接地用導体パターン１５が形成されて
いる（即ち、積層方向あるいは素子の表裏方向［図１０
における上下方向］に関して、導体パターン配列に方向
性を有する）。このため、積層型フィルタ素子を配線基
板の表面に取り付ける場合に、素子の裏面側を基板と対
向させて配置するか表面を基板と対向させて配置するか
により、浮遊容量や浮遊インダクタンスが異なる。即
ち、基板への取り付け姿勢に応じて異なる電気特性をも
つことになり、該フィルタ素子を有する回路の特性が異
なるようになる。
【０００７】このような問題を回避するためには、素子
の製造工程で表面及び裏面を区別できるような目印を形
成し、基板への取り付け工程において表面及び裏面のう
ちの予め定められた方を基板と対向するような姿勢で素
子を基板へ取り付けることが必要となり、素子製造工程
及び基板への取り付け工程において余分な作業が必要と
なり、工程管理上の煩わしさ及び工数アップによる製造
及び組み立てコストの上昇がひきおこされる。
の製造工程で表面及び裏面を区別できるような目印を形
成し、基板への取り付け工程において表面及び裏面のう
ちの予め定められた方を基板と対向するような姿勢で素
子を基板へ取り付けることが必要となり、素子製造工程
及び基板への取り付け工程において余分な作業が必要と
なり、工程管理上の煩わしさ及び工数アップによる製造
及び組み立てコストの上昇がひきおこされる。
【０００８】更に、以上のような従来の積層型フィルタ
素子では、積層方向に関して導体パターン配列の方向性
があるため、誘電体層間の導体パターンの面積の大きさ
が積層方向に関して方向性を有することにある。そのよ
うな場合には、導体パターンと誘電体層（セラミックか
らなる）との熱膨張収縮率の差異により、素子製造の際
の焼成時に反りが発生したりクラックが発生したりしや
すく、素子製造の歩留が低下することがあるという問題
点がある。
素子では、積層方向に関して導体パターン配列の方向性
があるため、誘電体層間の導体パターンの面積の大きさ
が積層方向に関して方向性を有することにある。そのよ
うな場合には、導体パターンと誘電体層（セラミックか
らなる）との熱膨張収縮率の差異により、素子製造の際
の焼成時に反りが発生したりクラックが発生したりしや
すく、素子製造の歩留が低下することがあるという問題
点がある。
【０００９】図１３は、以上のような従来の積層型フィ
ルタ素子と同様に積層方向に関して電極パターンの配列
に方向性がある参考例としての積層型フィルタ素子の分
解斜視図である。
ルタ素子と同様に積層方向に関して電極パターンの配列
に方向性がある参考例としての積層型フィルタ素子の分
解斜視図である。
【００１０】図１３において、誘電体層（セラミック
層）１ａ〜１ｇを積層し、誘電体層１ａと１ｂとの間に
アース用導体パターンＥＡＲ１を形成し、誘電体層１ｂ
と１ｃとの間にコンデンサ用導体パターンＣＡＰ１，Ｃ
ＡＰ２を形成し、誘電体層１ｃと１ｄとの間にコンデン
サ用導体パターンＣＡＰ３を形成し、誘電体層１ｄと１
ｅとの間にインダクタ用導体パターンＩＮＤ１を形成
し、誘電体層１ｅと１ｆとの間にインダクタ用導体パタ
ーンＩＮＤ２を形成し、該導体パターンＩＮＤ２をビア
ホールＶＩＡにより導体パターンＩＮＤ１と接続して１
つのインダクタを形成し、誘電体層１ｆと１ｇとの間に
アース用導体パターンＥＡＲ２を形成している。
層）１ａ〜１ｇを積層し、誘電体層１ａと１ｂとの間に
アース用導体パターンＥＡＲ１を形成し、誘電体層１ｂ
と１ｃとの間にコンデンサ用導体パターンＣＡＰ１，Ｃ
ＡＰ２を形成し、誘電体層１ｃと１ｄとの間にコンデン
サ用導体パターンＣＡＰ３を形成し、誘電体層１ｄと１
ｅとの間にインダクタ用導体パターンＩＮＤ１を形成
し、誘電体層１ｅと１ｆとの間にインダクタ用導体パタ
ーンＩＮＤ２を形成し、該導体パターンＩＮＤ２をビア
ホールＶＩＡにより導体パターンＩＮＤ１と接続して１
つのインダクタを形成し、誘電体層１ｆと１ｇとの間に
アース用導体パターンＥＡＲ２を形成している。
【００１１】そして、図１４に示されているように、以
上のような積層体の対向する端面に１対の入出力端子と
なる外部電極ＥＬＥ１及び外部電極ＥＬＥ２を形成して
所定の導体パターンと導通させ、他の対向する端面に２
対の接地端子となる外部電極ＥＬＥ３，ＥＬＥ４，ＥＬ
Ｅ５，ＥＬＥ６を形成してアース用導体パターンＥＡＲ
１，ＥＡＲ２と導通させている。
上のような積層体の対向する端面に１対の入出力端子と
なる外部電極ＥＬＥ１及び外部電極ＥＬＥ２を形成して
所定の導体パターンと導通させ、他の対向する端面に２
対の接地端子となる外部電極ＥＬＥ３，ＥＬＥ４，ＥＬ
Ｅ５，ＥＬＥ６を形成してアース用導体パターンＥＡＲ
１，ＥＡＲ２と導通させている。
【００１２】図１５に、図１３及び図１４に示されてい
る積層型フィルタ素子の等価回路を示す。
る積層型フィルタ素子の等価回路を示す。
【００１３】図１６は、この積層型フィルタ素子を配線
基板に取り付けた場合の減衰特性を示すグラフである。
Ｘは素子の表面（図１３における誘電体層１ｇの上面）
側を基板に対向させて配置した場合の特性であり、Ｙは
素子の裏面（図１３における誘電体層１ａの下面）側を
基板に対向させて配置した場合の特性であり、両者には
かなり大きな差異がある。
基板に取り付けた場合の減衰特性を示すグラフである。
Ｘは素子の表面（図１３における誘電体層１ｇの上面）
側を基板に対向させて配置した場合の特性であり、Ｙは
素子の裏面（図１３における誘電体層１ａの下面）側を
基板に対向させて配置した場合の特性であり、両者には
かなり大きな差異がある。
【００１４】この積層型フィルタ素子においても、図１
０〜１２で説明した素子と同様に、製造の際の焼成時に
反りが発生したりクラックが発生したりしやすく、製造
歩留が低下することがあるという問題点がある。
０〜１２で説明した素子と同様に、製造の際の焼成時に
反りが発生したりクラックが発生したりしやすく、製造
歩留が低下することがあるという問題点がある。
【００１５】そこで、本発明は、表面側及び裏面側のい
ずれを基板に対向させて該基板に取り付けた場合にも同
等な電気的特性を得ることができる積層型誘電体フィル
タを提供することを目的とするものである。
ずれを基板に対向させて該基板に取り付けた場合にも同
等な電気的特性を得ることができる積層型誘電体フィル
タを提供することを目的とするものである。
【００１６】また、本発明の他の目的は、製造時に反り
やクラックの発生しにくい積層型誘電体フィルタを提供
することにある。
やクラックの発生しにくい積層型誘電体フィルタを提供
することにある。
【００１７】
【課題を解決するための手段および作用】本発明によれ
ば、以上の如き目的を達成するものとして、複数の誘電
体層を積層し、隣接誘電体層間に導体パターンを形成
し、該導体パターンを適宜組み合わせてコンデンサ及び
インダクタを形成してなる積層型誘電体フィルタであっ
て、積層方向に関する前記隣接誘電体層間の導体パター
ンの面積の分布は対称性を有していることを特徴とする
積層型誘電体フィルタ、が形成される。
ば、以上の如き目的を達成するものとして、複数の誘電
体層を積層し、隣接誘電体層間に導体パターンを形成
し、該導体パターンを適宜組み合わせてコンデンサ及び
インダクタを形成してなる積層型誘電体フィルタであっ
て、積層方向に関する前記隣接誘電体層間の導体パター
ンの面積の分布は対称性を有していることを特徴とする
積層型誘電体フィルタ、が形成される。
【００１８】本発明の一態様においては、前記積層方向
に関する前記誘電体層の膜厚の分布は対称性を有してい
る。
に関する前記誘電体層の膜厚の分布は対称性を有してい
る。
【００１９】本発明の一態様においては、前記隣接誘電
体層間の導体パターンのうちのいくつかは前記積層方向
の中心線に関してほぼ１８０度回転対称である。
体層間の導体パターンのうちのいくつかは前記積層方向
の中心線に関してほぼ１８０度回転対称である。
【００２０】本発明の一態様においては、前記隣接誘電
体層間の導体パターンは前記誘電体層に形成されたビア
ホールまたは前記誘電体層の積層体の側面に形成された
外部電極により、異なる隣接誘電体層間の導体パターン
と電気的に接続されている。
体層間の導体パターンは前記誘電体層に形成されたビア
ホールまたは前記誘電体層の積層体の側面に形成された
外部電極により、異なる隣接誘電体層間の導体パターン
と電気的に接続されている。
【００２１】
【発明の実施の形態】以下、本発明の実施形態を示し、
本発明を更に詳細に説明する。
本発明を更に詳細に説明する。
【００２２】［実施形態１］図１は実施形態１の積層型
誘電体フィルタの分解斜視図であり、図２はその積層状
態の斜視図であり、図３は図２のＡ−Ａ’切断面を示す
模式図である。
誘電体フィルタの分解斜視図であり、図２はその積層状
態の斜視図であり、図３は図２のＡ−Ａ’切断面を示す
模式図である。
【００２３】図１において、誘電体層（セラミック層）
１ａ〜１ｉを積層し、誘電体層１ａと１ｂとの間にアー
ス用導体パターンＥＡＲ１を形成し、誘電体層１ｂと１
ｃとの間にコンデンサ用導体パターンＣＡＰ１，ＣＡＰ
２を形成し、誘電体層１ｃと１ｄとの間にコンデンサ用
導体パターンＣＡＰ５を形成し、誘電体層１ｄと１ｅと
の間にインダクタ用導体パターンＩＮＤ１を形成し、誘
電体層１ｅと１ｆとの間にインダクタ用導体パターンＩ
ＮＤ２を形成し、該導体パターンＩＮＤ２をビアホール
ＶＩＡにより導体パターンＩＮＤ１と接続して１つのイ
ンダクタを形成し、誘電体層１ｆと１ｇとの間にコンデ
ンサ用導体パターンＣＡＰ６を形成し、誘電体層１ｇと
１ｈとの間にコンデンサ用導体パターンＣＡＰ３，ＣＡ
Ｐ４を形成し、誘電体層１ｈと１ｉとの間にアース用導
体パターンＥＡＲ２を形成している。
１ａ〜１ｉを積層し、誘電体層１ａと１ｂとの間にアー
ス用導体パターンＥＡＲ１を形成し、誘電体層１ｂと１
ｃとの間にコンデンサ用導体パターンＣＡＰ１，ＣＡＰ
２を形成し、誘電体層１ｃと１ｄとの間にコンデンサ用
導体パターンＣＡＰ５を形成し、誘電体層１ｄと１ｅと
の間にインダクタ用導体パターンＩＮＤ１を形成し、誘
電体層１ｅと１ｆとの間にインダクタ用導体パターンＩ
ＮＤ２を形成し、該導体パターンＩＮＤ２をビアホール
ＶＩＡにより導体パターンＩＮＤ１と接続して１つのイ
ンダクタを形成し、誘電体層１ｆと１ｇとの間にコンデ
ンサ用導体パターンＣＡＰ６を形成し、誘電体層１ｇと
１ｈとの間にコンデンサ用導体パターンＣＡＰ３，ＣＡ
Ｐ４を形成し、誘電体層１ｈと１ｉとの間にアース用導
体パターンＥＡＲ２を形成している。
【００２４】誘電体層１ａの下側の面が積層型誘電体フ
ィルタの裏面を形成し、誘電体層１ｉの上側の面が積層
型誘電体フィルタの表面を形成している。
ィルタの裏面を形成し、誘電体層１ｉの上側の面が積層
型誘電体フィルタの表面を形成している。
【００２５】図１〜図３において、Ｓは積層体の積層方
向（即ち表面及び裏面の法線の方向＝表裏方向＝厚さ方
向）の線であって、フィルタ外形（直方体形状）の中心
を通る線（積層方向中心線）を示すものである。
向（即ち表面及び裏面の法線の方向＝表裏方向＝厚さ方
向）の線であって、フィルタ外形（直方体形状）の中心
を通る線（積層方向中心線）を示すものである。
【００２６】アース用導体パターンＥＡＲ１，ＥＡＲ２
は、同一の形状をなしており、それぞれが中心線Ｓに関
して１８０度回転対称である。コンデンサ用導体パター
ンＣＡＰ１，ＣＡＰ２は、同一の形状をなしており、中
心線Ｓに関して１８０度回転対称の位置に配置されてい
る。コンデンサ用導体パターンＣＡＰ３，ＣＡＰ４は、
同一の形状をなしており、中心線Ｓに関して１８０度回
転対称の位置に配置されている。尚、コンデンサ用導体
パターンＣＡＰ１，ＣＡＰ２は、コンデンサ用導体パタ
ーンＣＡＰ３，ＣＡＰ４と同一の形状をなしている。コ
ンデンサ用導体パターンＣＡＰ５，ＣＡＰ６は、同一の
形状をなしており、それぞれが中心線Ｓに関して１８０
度回転対称である。また、インダクタ用導体パターンＩ
ＮＤ１とインダクタ用導体パターンＩＮＤ２とは鏡面対
称性を有し同一の長さ及び面積を有する。
は、同一の形状をなしており、それぞれが中心線Ｓに関
して１８０度回転対称である。コンデンサ用導体パター
ンＣＡＰ１，ＣＡＰ２は、同一の形状をなしており、中
心線Ｓに関して１８０度回転対称の位置に配置されてい
る。コンデンサ用導体パターンＣＡＰ３，ＣＡＰ４は、
同一の形状をなしており、中心線Ｓに関して１８０度回
転対称の位置に配置されている。尚、コンデンサ用導体
パターンＣＡＰ１，ＣＡＰ２は、コンデンサ用導体パタ
ーンＣＡＰ３，ＣＡＰ４と同一の形状をなしている。コ
ンデンサ用導体パターンＣＡＰ５，ＣＡＰ６は、同一の
形状をなしており、それぞれが中心線Ｓに関して１８０
度回転対称である。また、インダクタ用導体パターンＩ
ＮＤ１とインダクタ用導体パターンＩＮＤ２とは鏡面対
称性を有し同一の長さ及び面積を有する。
【００２７】そして、図２に示されているように、以上
のような積層体の対向する端面に１対の入出力端子とな
る外部電極ＥＬＥ１，ＥＬＥ２を形成し、外部電極ＥＬ
Ｅ１をコンデンサ用導体パターンＣＡＰ１，ＣＡＰ３及
びインダクタ用導体パターンＩＮＤ２と導通させ、外部
電極ＥＬＥ２をコンデンサ用導体パターンＣＡＰ２，Ｃ
ＡＰ４及びインダクタ用導体パターンＩＮＤ１と導通さ
せ、他の対向する端面に２対の接地端子となる外部電極
ＥＬＥ３，ＥＬＥ４，ＥＬＥ５，ＥＬＥ６を形成してア
ース用導体パターンＥＡＲ１，ＥＡＲ２と導通させてい
る。
のような積層体の対向する端面に１対の入出力端子とな
る外部電極ＥＬＥ１，ＥＬＥ２を形成し、外部電極ＥＬ
Ｅ１をコンデンサ用導体パターンＣＡＰ１，ＣＡＰ３及
びインダクタ用導体パターンＩＮＤ２と導通させ、外部
電極ＥＬＥ２をコンデンサ用導体パターンＣＡＰ２，Ｃ
ＡＰ４及びインダクタ用導体パターンＩＮＤ１と導通さ
せ、他の対向する端面に２対の接地端子となる外部電極
ＥＬＥ３，ＥＬＥ４，ＥＬＥ５，ＥＬＥ６を形成してア
ース用導体パターンＥＡＲ１，ＥＡＲ２と導通させてい
る。
【００２８】図３に示されているように、インダクタ用
導体パターンＩＮＤ１とコンデンサ用導体パターンＣＡ
Ｐ５との間隔（即ち誘電体層１ｄの厚さ）は、インダク
タ用導体パターンＩＮＤ２とコンデンサ用導体パターン
ＣＡＰ６との間隔（即ち誘電体層１ｆの厚さ）と等し
く、ｔ１である。また、コンデンサ用導体パターンＣＡ
Ｐ５とコンデンサ用導体パターンＣＡＰ１，ＣＡＰ２と
の間隔（即ち誘電体層１ｃの厚さ）は、コンデンサ用導
体パターンＣＡＰ６とコンデンサ用導体パターンＣＡＰ
３，ＣＡＰ４との間隔（即ち誘電体層１ｇの厚さ）と等
しく、ｔ２である。また、コンデンサ用導体パターンＣ
ＡＰ１，ＣＡＰ２とアース用導体パターンＥＡＲ１との
間隔（即ち誘電体層１ｂの厚さ）は、コンデンサ用導体
パターンＣＡＰ３，ＣＡＰ４とアース用導体パターンＥ
ＡＲ２との間隔（即ち誘電体層１ｈの厚さ）と等しく、
ｔ３である。更に、アース用導体パターンＥＡＲ１と裏
面（下側の面）との間隔（即ち誘電体層１ａの厚さ）
は、アース用導体パターンＥＡＲ２と表面（上側の面）
との間隔（即ち誘電体層１ｉの厚さ）と等しく、ｔ４で
ある。尚、全ての導体パターンの厚さは実質上同一であ
る。
導体パターンＩＮＤ１とコンデンサ用導体パターンＣＡ
Ｐ５との間隔（即ち誘電体層１ｄの厚さ）は、インダク
タ用導体パターンＩＮＤ２とコンデンサ用導体パターン
ＣＡＰ６との間隔（即ち誘電体層１ｆの厚さ）と等し
く、ｔ１である。また、コンデンサ用導体パターンＣＡ
Ｐ５とコンデンサ用導体パターンＣＡＰ１，ＣＡＰ２と
の間隔（即ち誘電体層１ｃの厚さ）は、コンデンサ用導
体パターンＣＡＰ６とコンデンサ用導体パターンＣＡＰ
３，ＣＡＰ４との間隔（即ち誘電体層１ｇの厚さ）と等
しく、ｔ２である。また、コンデンサ用導体パターンＣ
ＡＰ１，ＣＡＰ２とアース用導体パターンＥＡＲ１との
間隔（即ち誘電体層１ｂの厚さ）は、コンデンサ用導体
パターンＣＡＰ３，ＣＡＰ４とアース用導体パターンＥ
ＡＲ２との間隔（即ち誘電体層１ｈの厚さ）と等しく、
ｔ３である。更に、アース用導体パターンＥＡＲ１と裏
面（下側の面）との間隔（即ち誘電体層１ａの厚さ）
は、アース用導体パターンＥＡＲ２と表面（上側の面）
との間隔（即ち誘電体層１ｉの厚さ）と等しく、ｔ４で
ある。尚、全ての導体パターンの厚さは実質上同一であ
る。
【００２９】従って、誘電体層１ａと誘電体層１ｈとの
厚さを同一にすることで、焼結前に用意するアース用導
体パターンＥＡＲ１の形成された誘電体層１ａとアース
用導体パターンＥＡＲ２の形成された誘電体層１ｈとを
共通化することができる。同様に、誘電体層１ｂと誘電
体層１ｇとの厚さを同一にすることで、焼結前に用意す
るコンデンサ用導体パターンＣＡＰ１，ＣＡＰ２の形成
された誘電体層１ｂとコンデンサ用導体パターンＣＡＰ
３，ＣＡＰ４の形成された誘電体層１ｇとを共通化する
ことができる。同様に、誘電体層１ｃと誘電体層１ｆと
の厚さを同一にすることで、焼結前に用意するコンデン
サ用導体パターンＣＡＰ５の形成された誘電体層１ｃと
コンデンサ用導体パターンＣＡＰ６の形成された誘電体
層１ｆとを共通化することができる。
厚さを同一にすることで、焼結前に用意するアース用導
体パターンＥＡＲ１の形成された誘電体層１ａとアース
用導体パターンＥＡＲ２の形成された誘電体層１ｈとを
共通化することができる。同様に、誘電体層１ｂと誘電
体層１ｇとの厚さを同一にすることで、焼結前に用意す
るコンデンサ用導体パターンＣＡＰ１，ＣＡＰ２の形成
された誘電体層１ｂとコンデンサ用導体パターンＣＡＰ
３，ＣＡＰ４の形成された誘電体層１ｇとを共通化する
ことができる。同様に、誘電体層１ｃと誘電体層１ｆと
の厚さを同一にすることで、焼結前に用意するコンデン
サ用導体パターンＣＡＰ５の形成された誘電体層１ｃと
コンデンサ用導体パターンＣＡＰ６の形成された誘電体
層１ｆとを共通化することができる。
【００３０】図３には、中心線Ｓに直交する面であって
インダクタ用導体パターンＩＮＤ１，ＩＮＤ２の中間に
位置する面（即ち誘電体層１ｅの上下両面の中央に位置
する面）がＰで示されている。以上の説明からわかるよ
うに、この面Ｐに関して、それより下側の構造と上側の
構造とはパターン面積及び誘電体層厚さの点で対称性を
有する。そして、誘電体層間に形成されるコンデンサ用
導体パターン及びアース用導体パターンは、それぞれが
中心線Ｓに関して１８０度回転対称性を有する。
インダクタ用導体パターンＩＮＤ１，ＩＮＤ２の中間に
位置する面（即ち誘電体層１ｅの上下両面の中央に位置
する面）がＰで示されている。以上の説明からわかるよ
うに、この面Ｐに関して、それより下側の構造と上側の
構造とはパターン面積及び誘電体層厚さの点で対称性を
有する。そして、誘電体層間に形成されるコンデンサ用
導体パターン及びアース用導体パターンは、それぞれが
中心線Ｓに関して１８０度回転対称性を有する。
【００３１】図４に、図１及び図２に示されている積層
型誘電体フィルタの等価回路を示す。この等価回路に示
されているインダクタＬ１及びコンデンサＣ１１，Ｃ１
２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ４１，Ｃ４２
と、図１の各導体パターンとの対応関係は次のとおりで
ある： インダクタＬ１＝ＩＮＤ１＋ＩＮＤ２＋ＶＩＡ コンデンサＣ１１＝ＥＡＲ１＋ＣＡＰ１ コンデンサＣ２１＝ＥＡＲ１＋ＣＡＰ２ コンデンサＣ１２＝ＥＡＲ２＋ＣＡＰ３ コンデンサＣ２２＝ＥＡＲ２＋ＣＡＰ４ コンデンサＣ３１＝ＣＡＰ１＋ＣＡＰ２ コンデンサＣ４１＝ＣＡＰ１＋ＣＡＰ２＋ＣＡＰ５ コンデンサＣ３２＝ＣＡＰ３＋ＣＡＰ４ コンデンサＣ４２＝ＣＡＰ３＋ＣＡＰ４＋ＣＡＰ６ この実施形態１では３次の有極型ローパスフィルタを構
成している。
型誘電体フィルタの等価回路を示す。この等価回路に示
されているインダクタＬ１及びコンデンサＣ１１，Ｃ１
２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ４１，Ｃ４２
と、図１の各導体パターンとの対応関係は次のとおりで
ある： インダクタＬ１＝ＩＮＤ１＋ＩＮＤ２＋ＶＩＡ コンデンサＣ１１＝ＥＡＲ１＋ＣＡＰ１ コンデンサＣ２１＝ＥＡＲ１＋ＣＡＰ２ コンデンサＣ１２＝ＥＡＲ２＋ＣＡＰ３ コンデンサＣ２２＝ＥＡＲ２＋ＣＡＰ４ コンデンサＣ３１＝ＣＡＰ１＋ＣＡＰ２ コンデンサＣ４１＝ＣＡＰ１＋ＣＡＰ２＋ＣＡＰ５ コンデンサＣ３２＝ＣＡＰ３＋ＣＡＰ４ コンデンサＣ４２＝ＣＡＰ３＋ＣＡＰ４＋ＣＡＰ６ この実施形態１では３次の有極型ローパスフィルタを構
成している。
【００３２】図５は、本実施形態の積層型誘電体フィル
タ素子を配線基板に取り付けた場合の減衰特性を示すグ
ラフである。Ｘは素子の表面側を基板に対向させて配置
した場合の特性であり、Ｙは素子の裏面側を基板に対向
させて配置した場合の特性であり、両者は殆ど一致して
おり、基板への取り付け姿勢による特性差は殆ど発生し
ない。このため、素子の製造工程で表面及び裏面を区別
するための目印を形成したり基板への取り付け工程にお
いて表面及び裏面のうちの予め定められた方を基板と対
向するような姿勢で素子を基板へ取り付けるようなこと
が必要でなくなり、素子製造工程及び基板への取り付け
工程における作業が簡易化され、工程管理上の煩わしさ
及び工数アップによる製造及び組み立てコストの上昇が
抑制される。
タ素子を配線基板に取り付けた場合の減衰特性を示すグ
ラフである。Ｘは素子の表面側を基板に対向させて配置
した場合の特性であり、Ｙは素子の裏面側を基板に対向
させて配置した場合の特性であり、両者は殆ど一致して
おり、基板への取り付け姿勢による特性差は殆ど発生し
ない。このため、素子の製造工程で表面及び裏面を区別
するための目印を形成したり基板への取り付け工程にお
いて表面及び裏面のうちの予め定められた方を基板と対
向するような姿勢で素子を基板へ取り付けるようなこと
が必要でなくなり、素子製造工程及び基板への取り付け
工程における作業が簡易化され、工程管理上の煩わしさ
及び工数アップによる製造及び組み立てコストの上昇が
抑制される。
【００３３】また、本実施形態の素子は、上記のよう
に、面Ｐに関して良好な対称性を有し、且つ殆どの誘電
体層間で導体パターンが中心線Ｓに関して良好な回転対
称性を有するので、素子製造の際の焼成時に生ずる応力
が偏ることがなく、そりが発生したりクラックの発生が
抑制される。
に、面Ｐに関して良好な対称性を有し、且つ殆どの誘電
体層間で導体パターンが中心線Ｓに関して良好な回転対
称性を有するので、素子製造の際の焼成時に生ずる応力
が偏ることがなく、そりが発生したりクラックの発生が
抑制される。
【００３４】［実施形態２］図６は実施形態２の積層型
誘電体フィルタの分解斜視図であり、図７はその積層状
態の斜視図である。
誘電体フィルタの分解斜視図であり、図７はその積層状
態の斜視図である。
【００３５】図６において、誘電体層（セラミック層）
１ａ〜１ｋ及び１ｍを積層し、誘電体層１ａと１ｂとの
間にアース用導体パターンＥＡＲ１を形成し、誘電体層
１ｂと１ｃとの間にインダクタ用導体パターンＩＮＤ１
を形成し、誘電体層１ｃと１ｄとの間にインダクタ用導
体パターンＩＮＤ２を形成し、該導体パターンＩＮＤ２
をビアホールＶＩＡ１により導体パターンＩＮＤ１と接
続して１つのインダクタを形成し、誘電体層１ｄと１ｅ
との間にコンデンサ用導体パターンＣＡＰ５を形成し、
誘電体層１ｅと１ｆとの間にコンデンサ用導体パターン
ＣＡＰ１，ＣＡＰ２を形成し、誘電体層１ｆと１ｇとの
間にアース用導体パターンＥＡＲ３を形成し、誘電体層
１ｇと１ｈとの間にコンデンサ用導体パターンＣＡＰ
３，ＣＡＰ４を形成し、誘電体層１ｈと１ｉとの間にコ
ンデンサ用導体パターンＣＡＰ６を形成し、誘電体層１
ｉと１ｊとの間にインダクタ用導体パターンＩＮＤ３を
形成し、誘電体層１ｊと１ｋとの間にインダクタ用導体
パターンＩＮＤ４を形成し、該導体パターンＩＮＤ４を
ビアホールＶＩＡ２により導体パターンＩＮＤ３と接続
して１つのインダクタを形成し、誘電体層１ｋと１ｍと
の間にアース用導体パターンＥＡＲ２を形成している。
１ａ〜１ｋ及び１ｍを積層し、誘電体層１ａと１ｂとの
間にアース用導体パターンＥＡＲ１を形成し、誘電体層
１ｂと１ｃとの間にインダクタ用導体パターンＩＮＤ１
を形成し、誘電体層１ｃと１ｄとの間にインダクタ用導
体パターンＩＮＤ２を形成し、該導体パターンＩＮＤ２
をビアホールＶＩＡ１により導体パターンＩＮＤ１と接
続して１つのインダクタを形成し、誘電体層１ｄと１ｅ
との間にコンデンサ用導体パターンＣＡＰ５を形成し、
誘電体層１ｅと１ｆとの間にコンデンサ用導体パターン
ＣＡＰ１，ＣＡＰ２を形成し、誘電体層１ｆと１ｇとの
間にアース用導体パターンＥＡＲ３を形成し、誘電体層
１ｇと１ｈとの間にコンデンサ用導体パターンＣＡＰ
３，ＣＡＰ４を形成し、誘電体層１ｈと１ｉとの間にコ
ンデンサ用導体パターンＣＡＰ６を形成し、誘電体層１
ｉと１ｊとの間にインダクタ用導体パターンＩＮＤ３を
形成し、誘電体層１ｊと１ｋとの間にインダクタ用導体
パターンＩＮＤ４を形成し、該導体パターンＩＮＤ４を
ビアホールＶＩＡ２により導体パターンＩＮＤ３と接続
して１つのインダクタを形成し、誘電体層１ｋと１ｍと
の間にアース用導体パターンＥＡＲ２を形成している。
【００３６】誘電体層１ａの下側の面が積層型誘電体フ
ィルタの裏面を形成し、誘電体層１ｍの上側の面が積層
型誘電体フィルタの表面を形成している。
ィルタの裏面を形成し、誘電体層１ｍの上側の面が積層
型誘電体フィルタの表面を形成している。
【００３７】図６〜図７において、Ｓは積層体の積層方
向（即ち表面及び裏面の法線の方向＝表裏方向＝厚さ方
向）の線であって、フィルタ外形（直方体形状）の中心
を通る線（積層方向中心線）を示すものである。
向（即ち表面及び裏面の法線の方向＝表裏方向＝厚さ方
向）の線であって、フィルタ外形（直方体形状）の中心
を通る線（積層方向中心線）を示すものである。
【００３８】アース用導体パターンＥＡＲ１，ＥＡＲ
２，ＥＡＲ３は、同一の形状をなしており、それぞれが
外部電極（後述する）との接続のための外方延在部を除
いて、中心線Ｓに関して１８０度回転対称である。コン
デンサ用導体パターンＣＡＰ１，ＣＡＰ２は、外部電極
（後述する）との接続のための外方延在部を除いて、同
一の形状をなしており、中心線Ｓに関して１８０度回転
対称の位置に配置されている。コンデンサ用導体パター
ンＣＡＰ３，ＣＡＰ４は、外部電極（後述する）との接
続のための外方延在部を除いて、同一の形状をなしてお
り、中心線Ｓに関して１８０度回転対称の位置に配置さ
れている。コンデンサ用導体パターンＣＡＰ５，ＣＡＰ
６は、同一の形状をなしており、それぞれが中心線Ｓに
関して１８０度回転対称である。また、インダクタ用導
体パターンＩＮＤ１とインダクタ用導体パターンＩＮＤ
４とは鏡面対称性を有し同一の長さ及び面積を有してお
り、インダクタ用導体パターンＩＮＤ２とインダクタ用
導体パターンＩＮＤ３とは鏡面対称性を有し同一の長さ
及び面積を有している。
２，ＥＡＲ３は、同一の形状をなしており、それぞれが
外部電極（後述する）との接続のための外方延在部を除
いて、中心線Ｓに関して１８０度回転対称である。コン
デンサ用導体パターンＣＡＰ１，ＣＡＰ２は、外部電極
（後述する）との接続のための外方延在部を除いて、同
一の形状をなしており、中心線Ｓに関して１８０度回転
対称の位置に配置されている。コンデンサ用導体パター
ンＣＡＰ３，ＣＡＰ４は、外部電極（後述する）との接
続のための外方延在部を除いて、同一の形状をなしてお
り、中心線Ｓに関して１８０度回転対称の位置に配置さ
れている。コンデンサ用導体パターンＣＡＰ５，ＣＡＰ
６は、同一の形状をなしており、それぞれが中心線Ｓに
関して１８０度回転対称である。また、インダクタ用導
体パターンＩＮＤ１とインダクタ用導体パターンＩＮＤ
４とは鏡面対称性を有し同一の長さ及び面積を有してお
り、インダクタ用導体パターンＩＮＤ２とインダクタ用
導体パターンＩＮＤ３とは鏡面対称性を有し同一の長さ
及び面積を有している。
【００３９】誘電体層１ａの厚さは誘電体層１ｍの厚さ
と等しく、誘電体層１ｂの厚さは誘電体層１ｋの厚さと
等しく、誘電体層１ｃの厚さは誘電体層１ｊの厚さと等
しく、誘電体層１ｄの厚さは誘電体層１ｉの厚さと等し
く、誘電体層１ｅの厚さは誘電体層１ｈの厚さと等し
く、誘電体層１ｆの厚さは誘電体層１ｇの厚さと等し
い。尚、全ての導体パターンの厚さは実質上同一であ
る。
と等しく、誘電体層１ｂの厚さは誘電体層１ｋの厚さと
等しく、誘電体層１ｃの厚さは誘電体層１ｊの厚さと等
しく、誘電体層１ｄの厚さは誘電体層１ｉの厚さと等し
く、誘電体層１ｅの厚さは誘電体層１ｈの厚さと等し
く、誘電体層１ｆの厚さは誘電体層１ｇの厚さと等し
い。尚、全ての導体パターンの厚さは実質上同一であ
る。
【００４０】従って、誘電体層１ａと誘電体層１ｆと誘
電体層１ｋとの厚さを同一にすることで、焼結前に用意
するアース用導体パターンＥＡＲ１の形成された誘電体
層１ａとアース用導体パターンＥＡＲ３の形成された誘
電体層１ｆとアース用導体パターンＥＡＲ２の形成され
た誘電体層１ｋとを共通化することができる。同様に、
誘電体層１ｄと誘電体層１ｈとの厚さを同一にすること
で、焼結前に用意するコンデンサ用導体パターンＣＡＰ
５の形成された誘電体層１ｄとコンデンサ用導体パター
ンＣＡＰ６の形成された誘電体層１ｈとを共通化するこ
とができる。
電体層１ｋとの厚さを同一にすることで、焼結前に用意
するアース用導体パターンＥＡＲ１の形成された誘電体
層１ａとアース用導体パターンＥＡＲ３の形成された誘
電体層１ｆとアース用導体パターンＥＡＲ２の形成され
た誘電体層１ｋとを共通化することができる。同様に、
誘電体層１ｄと誘電体層１ｈとの厚さを同一にすること
で、焼結前に用意するコンデンサ用導体パターンＣＡＰ
５の形成された誘電体層１ｄとコンデンサ用導体パター
ンＣＡＰ６の形成された誘電体層１ｈとを共通化するこ
とができる。
【００４１】そして、図７に示されているように、以上
のような積層体の対向する端面に外部電極ＥＬＥ１〜Ｅ
ＬＥ６を形成し、外部電極ＥＬＥ４，ＥＬＥ６を入出力
端子とし、外部電極ＥＬＥ４をコンデンサ用導体パター
ンＣＡＰ４及びインダクタ用導体パターンＩＮＤ４と導
通させ、外部電極ＥＬＥ６をコンデンサ用導体パターン
ＣＡＰ１及びインダクタ用導体パターンＩＮＤ１と導通
させる。また、外部電極ＥＬＥ２をコンデンサ用導体パ
ターンＣＡＰ２，ＣＡＰ３及びインダクタ用導体パター
ンＩＮＤ２，ＩＮＤ３と導通させ、外部電極ＥＬＥ１，
ＥＬＥ３，ＥＬＥ５をアース用導体パターンＥＡＲ１，
ＥＡＲ２，ＥＡＲ３と導通させている。
のような積層体の対向する端面に外部電極ＥＬＥ１〜Ｅ
ＬＥ６を形成し、外部電極ＥＬＥ４，ＥＬＥ６を入出力
端子とし、外部電極ＥＬＥ４をコンデンサ用導体パター
ンＣＡＰ４及びインダクタ用導体パターンＩＮＤ４と導
通させ、外部電極ＥＬＥ６をコンデンサ用導体パターン
ＣＡＰ１及びインダクタ用導体パターンＩＮＤ１と導通
させる。また、外部電極ＥＬＥ２をコンデンサ用導体パ
ターンＣＡＰ２，ＣＡＰ３及びインダクタ用導体パター
ンＩＮＤ２，ＩＮＤ３と導通させ、外部電極ＥＬＥ１，
ＥＬＥ３，ＥＬＥ５をアース用導体パターンＥＡＲ１，
ＥＡＲ２，ＥＡＲ３と導通させている。
【００４２】本実施形態においても、実施形態１と同様
に、中心線Ｓに直交する面であってアース用導体パター
ンＥＡＲ３の位置する面（即ち誘電体層１ｆと誘電体層
１ｇとの界面）に関して、それより下側の構造と上側の
構造とはパターン面積及び誘電体厚さの点で対称性を有
する。そして、誘電体層間に形成されるコンデンサ用導
体パターン及びアース用導体パターンは、それぞれが中
心線Ｓに関してほぼ１８０度回転対称性を有する。
に、中心線Ｓに直交する面であってアース用導体パター
ンＥＡＲ３の位置する面（即ち誘電体層１ｆと誘電体層
１ｇとの界面）に関して、それより下側の構造と上側の
構造とはパターン面積及び誘電体厚さの点で対称性を有
する。そして、誘電体層間に形成されるコンデンサ用導
体パターン及びアース用導体パターンは、それぞれが中
心線Ｓに関してほぼ１８０度回転対称性を有する。
【００４３】図８に、図６及び図７に示されている積層
型誘電体フィルタの等価回路を示す。この等価回路に示
されているインダクタＬ１，Ｌ２及びコンデンサＣ１，
Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６と、図６の各導体パター
ンとの対応関係は次のとおりである： インダクタＬ１＝ＩＮＤ１＋ＩＮＤ２＋ＶＩＡ１ インダクタＬ２＝ＩＮＤ３＋ＩＮＤ４＋ＶＩＡ２ コンデンサＣ１＝ＥＡＲ１＋ＣＡＰ１ コンデンサＣ２＝ＥＡＲ１＋ＣＡＰ２ コンデンサＣ３＝ＥＡＲ２＋ＣＡＰ３ コンデンサＣ４＝ＥＡＲ２＋ＣＡＰ４ コンデンサＣ５＝ＣＡＰ１＋ＣＡＰ２＋ＣＡＰ５ コンデンサＣ６＝ＣＡＰ３＋ＣＡＰ４＋ＣＡＰ６ この実施形態２では５次の有極型ローパスフィルタを構
成している。
型誘電体フィルタの等価回路を示す。この等価回路に示
されているインダクタＬ１，Ｌ２及びコンデンサＣ１，
Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６と、図６の各導体パター
ンとの対応関係は次のとおりである： インダクタＬ１＝ＩＮＤ１＋ＩＮＤ２＋ＶＩＡ１ インダクタＬ２＝ＩＮＤ３＋ＩＮＤ４＋ＶＩＡ２ コンデンサＣ１＝ＥＡＲ１＋ＣＡＰ１ コンデンサＣ２＝ＥＡＲ１＋ＣＡＰ２ コンデンサＣ３＝ＥＡＲ２＋ＣＡＰ３ コンデンサＣ４＝ＥＡＲ２＋ＣＡＰ４ コンデンサＣ５＝ＣＡＰ１＋ＣＡＰ２＋ＣＡＰ５ コンデンサＣ６＝ＣＡＰ３＋ＣＡＰ４＋ＣＡＰ６ この実施形態２では５次の有極型ローパスフィルタを構
成している。
【００４４】図９は、本実施形態の積層型誘電体フィル
タ素子を配線基板に取り付けた場合の減衰特性を示すグ
ラフである。Ｘは素子の表面側を基板に対向させて配置
した場合の特性であり、Ｙは素子の裏面側を基板に対向
させて配置した場合の特性であり、両者は殆ど一致して
おり、基板への取り付け姿勢による特性差は殆ど発生し
ない。このため、素子の製造工程で表面及び裏面を区別
するための目印を形成したり基板への取り付け工程にお
いて表面及び裏面のうちの予め定められた方を基板と対
向するような姿勢で素子を基板へ取り付けるようなこと
が必要でなくなり、素子製造工程及び基板への取り付け
工程における作業が簡易化され、工程管理上の煩わしさ
及び工数アップによる製造及び組み立てコストの上昇が
抑制される。
タ素子を配線基板に取り付けた場合の減衰特性を示すグ
ラフである。Ｘは素子の表面側を基板に対向させて配置
した場合の特性であり、Ｙは素子の裏面側を基板に対向
させて配置した場合の特性であり、両者は殆ど一致して
おり、基板への取り付け姿勢による特性差は殆ど発生し
ない。このため、素子の製造工程で表面及び裏面を区別
するための目印を形成したり基板への取り付け工程にお
いて表面及び裏面のうちの予め定められた方を基板と対
向するような姿勢で素子を基板へ取り付けるようなこと
が必要でなくなり、素子製造工程及び基板への取り付け
工程における作業が簡易化され、工程管理上の煩わしさ
及び工数アップによる製造及び組み立てコストの上昇が
抑制される。
【００４５】また、本実施形態の素子は、上記のよう
に、アース用導体パターンＥＡＲ３の面に関して良好な
対称性を有し、且つ殆どの誘電体層間で導体パターンが
中心線Ｓに関して良好な回転対称性を有するので、素子
製造の際の焼成時に生ずる応力が偏ることがなく、そり
が発生したりクラックの発生が抑制される。
に、アース用導体パターンＥＡＲ３の面に関して良好な
対称性を有し、且つ殆どの誘電体層間で導体パターンが
中心線Ｓに関して良好な回転対称性を有するので、素子
製造の際の焼成時に生ずる応力が偏ることがなく、そり
が発生したりクラックの発生が抑制される。
【００４６】
【発明の効果】以上説明した様に、本発明によれば、積
層構造において積層方向に関する方向性が殆どなく、裏
面側からみた場合も表面側からみた場合も実質上同等な
誘電体層厚さ分布及び導体パターン分布であるので、基
板への取り付け姿勢による特性差は殆ど発生せず、素子
製造工程及び基板への取り付け工程における表裏区別に
起因する作業が簡易化され、工程管理上の煩わしさ及び
工数アップによる製造及び組み立てコストの上昇が抑制
される。また、素子製造の際の焼成時に生ずる応力が偏
ることがなく反りの発生やクラックの発生が抑制され
る。
層構造において積層方向に関する方向性が殆どなく、裏
面側からみた場合も表面側からみた場合も実質上同等な
誘電体層厚さ分布及び導体パターン分布であるので、基
板への取り付け姿勢による特性差は殆ど発生せず、素子
製造工程及び基板への取り付け工程における表裏区別に
起因する作業が簡易化され、工程管理上の煩わしさ及び
工数アップによる製造及び組み立てコストの上昇が抑制
される。また、素子製造の際の焼成時に生ずる応力が偏
ることがなく反りの発生やクラックの発生が抑制され
る。
【図１】本発明の実施形態１の積層型誘電体フィルタの
分解斜視図である。
分解斜視図である。
【図２】本発明の実施形態１の積層型誘電体フィルタの
積層状態の斜視図である。
積層状態の斜視図である。
【図３】図２のＡ−Ａ’切断面を示す模式図である。
【図４】本発明の実施形態１の積層型誘電体フィルタの
等価回路図である。
等価回路図である。
【図５】本発明の実施形態１の積層型誘電体フィルタの
減衰特性を示すグラフである。
減衰特性を示すグラフである。
【図６】本発明の実施形態２の積層型誘電体フィルタの
分解斜視図である。
分解斜視図である。
【図７】本発明の実施形態２の積層型誘電体フィルタの
積層状態の斜視図である。
積層状態の斜視図である。
【図８】本発明の実施形態２の積層型誘電体フィルタの
等価回路図である。
等価回路図である。
【図９】本発明の実施形態２の積層型誘電体フィルタの
減衰特性を示すグラフである。
減衰特性を示すグラフである。
【図１０】従来の積層型誘電体フィルタの分解斜視図で
ある。
ある。
【図１１】従来の積層型誘電体フィルタの積層状態の斜
視図である。
視図である。
【図１２】従来の積層型誘電体フィルタの等価回路図で
ある。
ある。
【図１３】参考例として示す積層型誘電体フィルタの分
解斜視図である。
解斜視図である。
【図１４】参考例として示す積層型誘電体フィルタの積
層状態の斜視図である。
層状態の斜視図である。
【図１５】参考例として示す積層型誘電体フィルタの等
価回路図である。
価回路図である。
【図１６】参考例として示す積層型誘電体フィルタの減
衰特性を示すグラフである。
衰特性を示すグラフである。
１ａ〜１ｋ，１ｍ 誘電体層 ＥＡＲ１〜ＥＡＲ３ アース用導体パターン ＩＮＤ１〜ＩＮＤ４ インダクタ用導体パターン ＣＡＰ１〜ＣＡＰ６ コンデンサ用導体パターン ＶＩＡ，ＶＩＡ１，ＶＩＡ２ ビアホール ＥＬＥ１〜ＥＬＥ６ 外部電極
Claims (4)
- 【請求項１】 複数の誘電体層を積層し、隣接誘電体層
間に導体パターンを形成し、該導体パターンを適宜組み
合わせてコンデンサ及びインダクタを形成してなる積層
型誘電体フィルタであって、積層方向に関する前記隣接
誘電体層間の導体パターンの面積の分布は対称性を有し
ていることを特徴とする積層型誘電体フィルタ。 - 【請求項２】 前記積層方向に関する前記誘電体層の膜
厚の分布は対称性を有していることを特徴とする、請求
項１に記載の積層型誘電体フィルタ。 - 【請求項３】 前記隣接誘電体層間の導体パターンのう
ちのいくつかは前記積層方向の中心線に関してほぼ１８
０度回転対称であることを特徴とする、請求項１〜２の
いずれかに記載の積層型誘電体フィルタ。 - 【請求項４】 前記隣接誘電体層間の導体パターンは前
記誘電体層に形成されたビアホールまたは前記誘電体層
の積層体の側面に形成された外部電極により、異なる隣
接誘電体層間の導体パターンと電気的に接続されている
ことを特徴とする、請求項１〜３のいずれかに記載の積
層型誘電体フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33956197A JPH11177366A (ja) | 1997-12-10 | 1997-12-10 | 積層型誘電体フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33956197A JPH11177366A (ja) | 1997-12-10 | 1997-12-10 | 積層型誘電体フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177366A true JPH11177366A (ja) | 1999-07-02 |
Family
ID=18328642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33956197A Pending JPH11177366A (ja) | 1997-12-10 | 1997-12-10 | 積層型誘電体フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177366A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344274A (ja) * | 2001-05-18 | 2002-11-29 | Murata Mfg Co Ltd | バランス型ｌｃフィルタ |
| JP2007124310A (ja) * | 2005-10-28 | 2007-05-17 | Taiyo Yuden Co Ltd | 積層型誘電体フィルタ |
| JP2007124172A (ja) * | 2005-10-27 | 2007-05-17 | Ube Ind Ltd | 高周波用ローパスフィルタ |
| WO2008069022A1 (ja) * | 2006-12-08 | 2008-06-12 | Murata Manufacturing Co., Ltd. | 電子部品 |
| US9700963B2 (en) | 2011-03-28 | 2017-07-11 | Senju Metal Industry Co., Ltd. | Lead-free solder ball |
-
1997
- 1997-12-10 JP JP33956197A patent/JPH11177366A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344274A (ja) * | 2001-05-18 | 2002-11-29 | Murata Mfg Co Ltd | バランス型ｌｃフィルタ |
| JP2007124172A (ja) * | 2005-10-27 | 2007-05-17 | Ube Ind Ltd | 高周波用ローパスフィルタ |
| JP2007124310A (ja) * | 2005-10-28 | 2007-05-17 | Taiyo Yuden Co Ltd | 積層型誘電体フィルタ |
| WO2008069022A1 (ja) * | 2006-12-08 | 2008-06-12 | Murata Manufacturing Co., Ltd. | 電子部品 |
| US9700963B2 (en) | 2011-03-28 | 2017-07-11 | Senju Metal Industry Co., Ltd. | Lead-free solder ball |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002057543A (ja) | 積層型ｌｃ部品 | |
| WO2015033704A1 (ja) | コンデンサ内蔵電子部品 | |
| JP2007180183A (ja) | コンデンサブロック及び積層基板 | |
| JPH01295407A (ja) | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 | |
| JP2002237429A (ja) | 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ | |
| JPH11177366A (ja) | 積層型誘電体フィルタ | |
| JP2001015384A (ja) | 積層セラミックコンデンサ | |
| JP3252635B2 (ja) | 積層電子部品 | |
| JP2001044074A (ja) | 積層セラミックコンデンサ | |
| US6223406B1 (en) | Method of manufacturing piezoelectric resonator | |
| JP3018214B2 (ja) | ストリップラインフィルタ | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
| JPH036094A (ja) | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 | |
| JP4458033B2 (ja) | 積層型電子回路構造体とその製造方法 | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JPH1141062A (ja) | 圧電フィルタ | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2006128523A (ja) | 複合コンデンサ | |
| JPH0372706A (ja) | バンドパスフィルタ | |
| JP4209850B2 (ja) | アンテナスイッチ | |
| JP3509820B2 (ja) | ストリップライン型フィルタ | |
| JPH0691407B2 (ja) | ３端子型圧電部品 | |
| JP3337082B2 (ja) | 誘電体フィルタ | |
| JPH0338813A (ja) | Ｌｃ複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Effective date: 20050117 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20050207 Free format text: JAPANESE INTERMEDIATE CODE: A02 |