JPH1092966A - 基板のダイ取付けキャビティの完全に内側に減結合キャパシタを備えた電子部品パッケージ - Google Patents
基板のダイ取付けキャビティの完全に内側に減結合キャパシタを備えた電子部品パッケージInfo
- Publication number
- JPH1092966A JPH1092966A JP20892897A JP20892897A JPH1092966A JP H1092966 A JPH1092966 A JP H1092966A JP 20892897 A JP20892897 A JP 20892897A JP 20892897 A JP20892897 A JP 20892897A JP H1092966 A JPH1092966 A JP H1092966A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cavity
- electronic component
- component package
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】
【課題】 減結合容量を組み込んだ新規の改良された電
子部品パッケージを提供すること。 【解決手段】 この電子部品パッケージ(10)は、少
なくとも1つのダイ取付けキャビティ(14)が形成さ
れた基板(12)であって、キャビティがダイ(20)
取付け面(16)と段または棚状(24、26、28)
の輪郭を有する内側側壁(18)とによって画定され、
キャビティの周囲と接する外側表面(22)を有し、内
側側壁がダイ取付け面と基板外側表面との間に延びる基
板と、完全にキャビティ内に位置し内側側壁の段または
棚の1つ(28)に装着された少なくとも1つのキャパ
シタ(64)とを含む。また、キャップまたは蓋(6
2)が、段または棚(28)に気密に取り付けられ、気
密シールまたは非気密シールを生成し、ダイ(20)と
キャパシタ(64)とを分離することもできる。
子部品パッケージを提供すること。 【解決手段】 この電子部品パッケージ(10)は、少
なくとも1つのダイ取付けキャビティ(14)が形成さ
れた基板(12)であって、キャビティがダイ(20)
取付け面(16)と段または棚状(24、26、28)
の輪郭を有する内側側壁(18)とによって画定され、
キャビティの周囲と接する外側表面(22)を有し、内
側側壁がダイ取付け面と基板外側表面との間に延びる基
板と、完全にキャビティ内に位置し内側側壁の段または
棚の1つ(28)に装着された少なくとも1つのキャパ
シタ(64)とを含む。また、キャップまたは蓋(6
2)が、段または棚(28)に気密に取り付けられ、気
密シールまたは非気密シールを生成し、ダイ(20)と
キャパシタ(64)とを分離することもできる。
Description
【0001】
【発明の属する技術分野】本発明は、一般に、基板上で
の減結合キャパシタの配置に関する。
の減結合キャパシタの配置に関する。
【0002】
【従来の技術】電子部品パッケージは、一般に、集積回
路チップを取り付けるための基板を使用する。集積回路
チップには、比較的大きな減結合容量を必要とするもの
もある。マイクロプロセッサなどある種の集積回路チッ
プは、約100nf(ナノファラッド)の減結合容量を
必要とする。一般に、そのようなチップは、基板に取り
付けられ、その中でチップは基板に形成されたキャビテ
ィ内に配置される。そのような基板は、「キャビティ基
板」として周知である。キャビティ基板に減結合容量を
形成する従来の技術では、基板に埋め込んだキャパシタ
層を使用しなければならない。そのような層は、従来技
術において、「薄膜テープ」として知られる。その層
が、「グリーン(未加工)」状態のとき、すなわち形成
されたが焼成されてないとき、層は、一般に厚さが約2
5〜76μm(約1.0〜3.0ミル)である。そのよ
うな層は、各面に多量のメタライゼーションを必要とす
る。したがって、「薄膜テープ」層は、層が極端に薄
く、かつ各面に電極として機能する大量の金属が必要な
ために、製造が困難でコストがかかる。もう1つの従来
の技術は、表面実装キャパシタを利用するものである。
表面実装キャパシタは、「薄膜テープ層」よりもかなり
安価である。しかし、一般に、表面実装キャパシタは、
基板断面の制約に適合しない。たとえば、表面実装キャ
パシタは、構成によっては、表面から上に突き出し、基
板とチップの幾何形状との間に大きな幾何形状の違いを
生み出すことがある。その結果、チップに長いピンか、
あるいは特別のソケット取付け面を取り付けなくてはな
らない。
路チップを取り付けるための基板を使用する。集積回路
チップには、比較的大きな減結合容量を必要とするもの
もある。マイクロプロセッサなどある種の集積回路チッ
プは、約100nf(ナノファラッド)の減結合容量を
必要とする。一般に、そのようなチップは、基板に取り
付けられ、その中でチップは基板に形成されたキャビテ
ィ内に配置される。そのような基板は、「キャビティ基
板」として周知である。キャビティ基板に減結合容量を
形成する従来の技術では、基板に埋め込んだキャパシタ
層を使用しなければならない。そのような層は、従来技
術において、「薄膜テープ」として知られる。その層
が、「グリーン(未加工)」状態のとき、すなわち形成
されたが焼成されてないとき、層は、一般に厚さが約2
5〜76μm(約1.0〜3.0ミル)である。そのよ
うな層は、各面に多量のメタライゼーションを必要とす
る。したがって、「薄膜テープ」層は、層が極端に薄
く、かつ各面に電極として機能する大量の金属が必要な
ために、製造が困難でコストがかかる。もう1つの従来
の技術は、表面実装キャパシタを利用するものである。
表面実装キャパシタは、「薄膜テープ層」よりもかなり
安価である。しかし、一般に、表面実装キャパシタは、
基板断面の制約に適合しない。たとえば、表面実装キャ
パシタは、構成によっては、表面から上に突き出し、基
板とチップの幾何形状との間に大きな幾何形状の違いを
生み出すことがある。その結果、チップに長いピンか、
あるいは特別のソケット取付け面を取り付けなくてはな
らない。
【0003】従来のある電子部品パッケージが、米国特
許第5210683号明細書(以下、「683号特
許」)に開示されている。683号特許は、基板上の独
立したキャビティ内でのキャパシタの配置を教示する。
各キャビティは、キャパシタを1つだけ受けるように基
板内に特別に形成される。しかし、683号特許に教示
されるように基板に複数のキャビティを作成するにはコ
ストがかかる。同じ所有権者による米国特許第5081
563号明細書は、基板キャビティ内部にチップを配置
する方法を教示する。この場合は、薄膜構造が上面に配
置され、チップと他の部品の接続を行う。しかし、この
技術もまた、薄膜構造が必要なため、実施にはコストが
かかる。
許第5210683号明細書(以下、「683号特
許」)に開示されている。683号特許は、基板上の独
立したキャビティ内でのキャパシタの配置を教示する。
各キャビティは、キャパシタを1つだけ受けるように基
板内に特別に形成される。しかし、683号特許に教示
されるように基板に複数のキャビティを作成するにはコ
ストがかかる。同じ所有権者による米国特許第5081
563号明細書は、基板キャビティ内部にチップを配置
する方法を教示する。この場合は、薄膜構造が上面に配
置され、チップと他の部品の接続を行う。しかし、この
技術もまた、薄膜構造が必要なため、実施にはコストが
かかる。
【0004】キャビティ基板に減結合容量を組み込むと
きに考慮すべき重要な要素は他にもある。その1つの要
素は、チップに対するキャパシタの位置である。たとえ
ば、キャパシタがチップのできるだけ近くに配置された
ときに最適な性能が得られる。もう1つの要因は、最終
的な基板デザインと基板に取り付けられる実際のチップ
の幾何形状との適合性である。もう1つの要因は、キャ
パシタを配置するために基板上で利用可能なスペースで
ある。一般に、基板に大型の集積回路チップを取り付け
るとき、そのような利用可能なスペースは限られてい
る。
きに考慮すべき重要な要素は他にもある。その1つの要
素は、チップに対するキャパシタの位置である。たとえ
ば、キャパシタがチップのできるだけ近くに配置された
ときに最適な性能が得られる。もう1つの要因は、最終
的な基板デザインと基板に取り付けられる実際のチップ
の幾何形状との適合性である。もう1つの要因は、キャ
パシタを配置するために基板上で利用可能なスペースで
ある。一般に、基板に大型の集積回路チップを取り付け
るとき、そのような利用可能なスペースは限られてい
る。
【0005】
【発明が解決しようとする課題】したがって、従来技術
の問題および欠点を念頭に置いて、本発明の一目的は、
減結合容量を組み込んだ新規の改良された電子部品パッ
ケージを提供することである。
の問題および欠点を念頭に置いて、本発明の一目的は、
減結合容量を組み込んだ新規の改良された電子部品パッ
ケージを提供することである。
【0006】本発明の他の目的は、減結合容量を有する
基板を使用し、電子部品パッケージよりも製作が比較的
簡単な新規の改良された電子部品パッケージを提供する
ことである。
基板を使用し、電子部品パッケージよりも製作が比較的
簡単な新規の改良された電子部品パッケージを提供する
ことである。
【0007】本発明のさらに他の目的は、減結合容量を
有する基板を使用し、集積回路チップを受けるために最
大のスペースを提供する新規の改良された電子部品パッ
ケージを提供することである。
有する基板を使用し、集積回路チップを受けるために最
大のスペースを提供する新規の改良された電子部品パッ
ケージを提供することである。
【0008】本発明のさらに他の目的は、減結合容量を
有する基板を使用し、従来の電子部品パッケージよりも
製造コストが低い新規の改良された電子部品パッケージ
を提供することである。
有する基板を使用し、従来の電子部品パッケージよりも
製造コストが低い新規の改良された電子部品パッケージ
を提供することである。
【0009】
【課題を解決するための手段】以上その他の目的は、当
業者には明らかであり、第1の態様において、少なくと
も1つのダイ取付けキャビティが形成された基板であっ
て、キャビティがダイ取付け面と段上の輪郭を有する内
側側壁とによって画定され、キャビティの周囲と接する
外側表面を有し、内側側壁がダイ取付け面と基板外側表
面との間に延びる基板と、完全にキャビティ内に位置
し、基板に装着された少なくとも1つのキャパシタとを
含む電子部品パッケージを対象とする本発明において達
成される。
業者には明らかであり、第1の態様において、少なくと
も1つのダイ取付けキャビティが形成された基板であっ
て、キャビティがダイ取付け面と段上の輪郭を有する内
側側壁とによって画定され、キャビティの周囲と接する
外側表面を有し、内側側壁がダイ取付け面と基板外側表
面との間に延びる基板と、完全にキャビティ内に位置
し、基板に装着された少なくとも1つのキャパシタとを
含む電子部品パッケージを対象とする本発明において達
成される。
【0010】もう1つの態様において、本発明は、少な
くとも1つのダイ取付けキャビティが形成された基板で
あって、キャビティがダイ取付け面と段上の輪郭を有す
る内側側壁とによって画定され、キャビティの周囲と接
する外側表面を有し、内側側壁がダイ取付け面と基板外
側表面との間に延びる基板と、完全にキャビティ内に位
置し、内側側壁の段の1つに装着された少なくとも1つ
のキャパシタと、内側側壁の段のうちの別の段に取り付
けられ、完全にキャビティ内に位置し、キャパシタとダ
イ取付け面の間に位置し、ダイ取付け面の上を延びる蓋
とを含む電子部品パッケージに関する。
くとも1つのダイ取付けキャビティが形成された基板で
あって、キャビティがダイ取付け面と段上の輪郭を有す
る内側側壁とによって画定され、キャビティの周囲と接
する外側表面を有し、内側側壁がダイ取付け面と基板外
側表面との間に延びる基板と、完全にキャビティ内に位
置し、内側側壁の段の1つに装着された少なくとも1つ
のキャパシタと、内側側壁の段のうちの別の段に取り付
けられ、完全にキャビティ内に位置し、キャパシタとダ
イ取付け面の間に位置し、ダイ取付け面の上を延びる蓋
とを含む電子部品パッケージに関する。
【0011】もう1つの態様において、本発明は、少な
くとも1つのダイ取付けキャビティが形成された基板で
あって、キャビティがダイ取付け面と段状の輪郭を有す
る内側側壁とによって画定され、キャビティの周囲と接
する外側表面を有し、内側側壁がダイ取付け面と基板外
側表面との間に延びる基板と、完全にキャビティ内に位
置し、内側壁面の段の1つに装着された少なくとも1つ
のキャパシタと、内側壁面の段のうちの別の段に取り付
けられ、完全にキャビティ内に位置する蓋であって、キ
ャパシタが蓋とダイ取付け面の間にあり、ダイ取付け面
とキャパシタの上を延びる蓋とを含む電子部品パッケー
ジを対象とする。
くとも1つのダイ取付けキャビティが形成された基板で
あって、キャビティがダイ取付け面と段状の輪郭を有す
る内側側壁とによって画定され、キャビティの周囲と接
する外側表面を有し、内側側壁がダイ取付け面と基板外
側表面との間に延びる基板と、完全にキャビティ内に位
置し、内側壁面の段の1つに装着された少なくとも1つ
のキャパシタと、内側壁面の段のうちの別の段に取り付
けられ、完全にキャビティ内に位置する蓋であって、キ
ャパシタが蓋とダイ取付け面の間にあり、ダイ取付け面
とキャパシタの上を延びる蓋とを含む電子部品パッケー
ジを対象とする。
【0012】もう1つの態様において、本発明は、少な
くとも1つのダイ取付けキャビティが形成された基板で
あって、キャビティがダイ取付け面と段状の輪郭を有す
る内側側壁とによって画定され、キャビティの周囲と接
する外側表面を有し、内側側壁がダイ取付け面と基板外
側表面との間に延びる基板と、完全にキャビティ内に位
置し、内側壁面の段の1つに装着された少なくとも1つ
のキャパシタと、完全にキャビティ内に位置し、段のう
ちの別の段に取り付けられた蓋であって、キャパシタが
蓋とダイ取付け面の間にあり、ダイ取付け面とキャパシ
タの上を延びる蓋とを含む電子部品パッケージを対象と
する。
くとも1つのダイ取付けキャビティが形成された基板で
あって、キャビティがダイ取付け面と段状の輪郭を有す
る内側側壁とによって画定され、キャビティの周囲と接
する外側表面を有し、内側側壁がダイ取付け面と基板外
側表面との間に延びる基板と、完全にキャビティ内に位
置し、内側壁面の段の1つに装着された少なくとも1つ
のキャパシタと、完全にキャビティ内に位置し、段のう
ちの別の段に取り付けられた蓋であって、キャパシタが
蓋とダイ取付け面の間にあり、ダイ取付け面とキャパシ
タの上を延びる蓋とを含む電子部品パッケージを対象と
する。
【0013】さらにもう1つの態様において、本発明
は、少なくとも1つのダイ取付けキャビティが形成され
た基板であって、キャビティがダイ取付け面と段状の輪
郭を有する内側側壁とによって画定され、キャビティの
周囲と接する外側表面を有し、内側側壁がダイ取付け面
と基板外側表面との間に延びる基板と、完全にキャビテ
ィ内に位置し、内側壁面の段の1つの段に装着された少
なくとも1つのキャパシタと、完全にキャビティ内に位
置し、段のうちの別の段に取り付けられた蓋であって、
キャパシタが蓋とダイ取付け面の間にあり、ダイ取付け
面とキャパシタの上を延びる蓋とを含む電子部品パッケ
ージを対象とする。
は、少なくとも1つのダイ取付けキャビティが形成され
た基板であって、キャビティがダイ取付け面と段状の輪
郭を有する内側側壁とによって画定され、キャビティの
周囲と接する外側表面を有し、内側側壁がダイ取付け面
と基板外側表面との間に延びる基板と、完全にキャビテ
ィ内に位置し、内側壁面の段の1つの段に装着された少
なくとも1つのキャパシタと、完全にキャビティ内に位
置し、段のうちの別の段に取り付けられた蓋であって、
キャパシタが蓋とダイ取付け面の間にあり、ダイ取付け
面とキャパシタの上を延びる蓋とを含む電子部品パッケ
ージを対象とする。
【0014】図は、単に例示のために示したのにすぎ
ず、実寸に比例して描かれていない。
ず、実寸に比例して描かれていない。
【0015】
【発明の実施の形態】図1および図2を参照すると、本
発明の電子部品パッケージ10は、キャビティ14がそ
の中に形成された多層基板12を含む。キャビティ14
は、ダイ取付け面16と内側側壁18によって画定され
る。表面16は、ダイ20を受け、ほぼ垂直な壁19と
直接に接する。ここで使用する「ダイ」という用語は、
完成したウェハから切り出したあるいはダイシングした
集積回路チップを指す。さらに基板12は、キャビティ
14の周囲23を取り囲むかまたは境界を接する外側表
面22を含む。
発明の電子部品パッケージ10は、キャビティ14がそ
の中に形成された多層基板12を含む。キャビティ14
は、ダイ取付け面16と内側側壁18によって画定され
る。表面16は、ダイ20を受け、ほぼ垂直な壁19と
直接に接する。ここで使用する「ダイ」という用語は、
完成したウェハから切り出したあるいはダイシングした
集積回路チップを指す。さらに基板12は、キャビティ
14の周囲23を取り囲むかまたは境界を接する外側表
面22を含む。
【0016】内側側壁18は、段状または「階段」の輪
郭を有し、ダイ取付け面16と基板外側表面22の間に
延びる複数の棚、段または壇24、26、および28を
画定する。各段24、26および28はほぼ平坦であ
り、垂直壁部分30、32、34とそれぞれ隣接してい
る。各段は、基板12の1つの層の一部分を含む。これ
に関しては、後で詳細に検討する。
郭を有し、ダイ取付け面16と基板外側表面22の間に
延びる複数の棚、段または壇24、26、および28を
画定する。各段24、26および28はほぼ平坦であ
り、垂直壁部分30、32、34とそれぞれ隣接してい
る。各段は、基板12の1つの層の一部分を含む。これ
に関しては、後で詳細に検討する。
【0017】金属ワイヤ・ピン36が、外側表面22か
ら垂直に延び、回路板(図示せず)の対応する穴に差し
込まれる。配線ピン36が使用されているが、ボール、
コラム、はんだなど、他の種類の入出力(I/O)接続
機構を使用することもできる。ワイヤ・ボンディング・
パッド38a、c、e、gおよび38b、d、f、h
が、段24および26にそれぞれ取り付けられる。ワイ
ヤ40は、ダイ20をワイヤ・ボンディング・パッド3
8a〜hに接続する。パッド38a〜hは、ピン36、
接地面または電圧面に接続することができる。また、ダ
イ20は、ワイヤ・ボンド・パッドが不要なフリップ・
チップでもよい。
ら垂直に延び、回路板(図示せず)の対応する穴に差し
込まれる。配線ピン36が使用されているが、ボール、
コラム、はんだなど、他の種類の入出力(I/O)接続
機構を使用することもできる。ワイヤ・ボンディング・
パッド38a、c、e、gおよび38b、d、f、h
が、段24および26にそれぞれ取り付けられる。ワイ
ヤ40は、ダイ20をワイヤ・ボンディング・パッド3
8a〜hに接続する。パッド38a〜hは、ピン36、
接地面または電圧面に接続することができる。また、ダ
イ20は、ワイヤ・ボンド・パッドが不要なフリップ・
チップでもよい。
【0018】図2を参照すると、基板12は、水平に積
み重ねた絶縁性の複数の信号層および基準電圧層を含
む。ただし、層の機能は、これら以外のものでもよい。
信号層は、配線メタライゼーション層を含む。隣り合っ
た信号層は、1つまたは複数の絶縁層によって分離され
ている。層41、42、50は、メタライズされた再分
配層である。層44および52は、接地層である。層4
8および54は、電源電圧層である。層56は、所定の
再分配層と電気的に接触する垂直な導電性の貫通バイア
・コラムを含む(図示せず)。各層は、アルミナ、ガラ
ス・セラミックまたは窒化アルミニウムから形成するこ
とができる。また、層58の貫通バイアは、ピン36と
電気的に接触する。メタライゼーション層60は、層4
0の上に配置され、放熱部材として働く。図ではパッケ
ージ10は、11層(10の基板層と層60)を有する
が、わずか2層のことも200層のこともあることを理
解されたい。
み重ねた絶縁性の複数の信号層および基準電圧層を含
む。ただし、層の機能は、これら以外のものでもよい。
信号層は、配線メタライゼーション層を含む。隣り合っ
た信号層は、1つまたは複数の絶縁層によって分離され
ている。層41、42、50は、メタライズされた再分
配層である。層44および52は、接地層である。層4
8および54は、電源電圧層である。層56は、所定の
再分配層と電気的に接触する垂直な導電性の貫通バイア
・コラムを含む(図示せず)。各層は、アルミナ、ガラ
ス・セラミックまたは窒化アルミニウムから形成するこ
とができる。また、層58の貫通バイアは、ピン36と
電気的に接触する。メタライゼーション層60は、層4
0の上に配置され、放熱部材として働く。図ではパッケ
ージ10は、11層(10の基板層と層60)を有する
が、わずか2層のことも200層のこともあることを理
解されたい。
【0019】再び図2を参照すると、キャビティ14
は、基板12を形成する層の一部分によって画定され
る。ダイ取付け面16は、接地層44の一部分を含む。
キャビティ14は、段または棚24、26、28が、そ
れぞれ層48、52、54の一部分によって形成される
ように形成される。これは、層46、48、50、5
2、54、56、58を所定の長さに切断し、それを互
いに接続して基板12とキャビティ14を形成すること
により達成することができる。
は、基板12を形成する層の一部分によって画定され
る。ダイ取付け面16は、接地層44の一部分を含む。
キャビティ14は、段または棚24、26、28が、そ
れぞれ層48、52、54の一部分によって形成される
ように形成される。これは、層46、48、50、5
2、54、56、58を所定の長さに切断し、それを互
いに接続して基板12とキャビティ14を形成すること
により達成することができる。
【0020】好ましい実施形態においては、キャップま
たは蓋62(図2を参照)が、段または棚28に気密に
取り付けられ、気密シールまたは非気密シールを生成す
るようにダイ20の上に配置される。図2に示すよう
に、キャップ62は、減結合キャパシタ64とダイ20
を分離する。キャップ62は、めっきしたコバール
TM(商標)またはアルミナ・セラミックから製作するこ
とが好ましい。また、減結合キャパシタ64は、キャッ
プ62の内側、ワイヤボンド・パッドの間に配置しても
よい。キャパシタ64は、また、ダイ20に隣接する表
面16に装着することもできる。本発明によれば、離散
的減結合キャパシタ64が、キャビティの内側側壁18
の段または棚28に取り付けられる。そのような構造に
より、ダイ20の近くに減結合キャパシタを配置するこ
とが可能になる。さらに、このような構造により、図2
に示すように、キャパシタ64が、基板12の外側表面
22よりも突き出すことが防止される。したがって、回
路板または回路カード上で、キャパシタ64がパッケー
ジ10の配置を妨げることはない。さらに、キャパシタ
64のダイ20への接続はセラミック基板層を介して行
われるため、薄膜構造が不要になる。
たは蓋62(図2を参照)が、段または棚28に気密に
取り付けられ、気密シールまたは非気密シールを生成す
るようにダイ20の上に配置される。図2に示すよう
に、キャップ62は、減結合キャパシタ64とダイ20
を分離する。キャップ62は、めっきしたコバール
TM(商標)またはアルミナ・セラミックから製作するこ
とが好ましい。また、減結合キャパシタ64は、キャッ
プ62の内側、ワイヤボンド・パッドの間に配置しても
よい。キャパシタ64は、また、ダイ20に隣接する表
面16に装着することもできる。本発明によれば、離散
的減結合キャパシタ64が、キャビティの内側側壁18
の段または棚28に取り付けられる。そのような構造に
より、ダイ20の近くに減結合キャパシタを配置するこ
とが可能になる。さらに、このような構造により、図2
に示すように、キャパシタ64が、基板12の外側表面
22よりも突き出すことが防止される。したがって、回
路板または回路カード上で、キャパシタ64がパッケー
ジ10の配置を妨げることはない。さらに、キャパシタ
64のダイ20への接続はセラミック基板層を介して行
われるため、薄膜構造が不要になる。
【0021】したがって、本発明の電子部品パッケージ
10は、以下の理由で前述の目的を達成する。 a)ダイと減結合キャパシタを受けるのに基板キャビテ
ィが1つしか必要でないため、パッケージ10が、従来
の電子部品パッケージよりも相対的に製造が簡単であ
る。 b)パッケージ10の設計が簡単なため、パッケージ1
0を、従来の電気部品パッケージよりも高い歩留りで作
成することができる。 c)パッケージ10が、前述の理由で製造が比較的安価
である。 d)パッケージ10が、集積回路チップを受けるために
利用可能な相対的に大きなスペースを提供する。 e)すべての減結合キャパシタが基板外側表面22より
も下にあるため、パッケージ10が、回路板または回路
カードと衝突する可能性がほとんどない。
10は、以下の理由で前述の目的を達成する。 a)ダイと減結合キャパシタを受けるのに基板キャビテ
ィが1つしか必要でないため、パッケージ10が、従来
の電子部品パッケージよりも相対的に製造が簡単であ
る。 b)パッケージ10の設計が簡単なため、パッケージ1
0を、従来の電気部品パッケージよりも高い歩留りで作
成することができる。 c)パッケージ10が、前述の理由で製造が比較的安価
である。 d)パッケージ10が、集積回路チップを受けるために
利用可能な相対的に大きなスペースを提供する。 e)すべての減結合キャパシタが基板外側表面22より
も下にあるため、パッケージ10が、回路板または回路
カードと衝突する可能性がほとんどない。
【0022】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0023】(1)少なくとも1つのダイ取付けキャビ
ティが形成された基板であって、キャビティがダイ取付
け面と段状の輪郭を有する内側側壁とによって画定さ
れ、キャビティの周囲と接する外側表面を有し、内側側
壁がダイ取付け面と基板外側表面との間に延びる基板
と、完全にキャビティ内に位置し、基板に装着された少
なくとも1つのキャパシタとを含む電子部品パッケー
ジ。 (2)キャパシタが、内側側壁の段の1つに装着される
ことを特徴とする、上記(1)に記載の電子部品パッケ
ージ。 (3)キャパシタが、ダイ取付け面に装着されることを
特徴とする、上記(1)に記載の電子部品パッケージ。 (4)完全にキャビティ内に位置し、基板に取り付けら
れた蓋をさらに含み、蓋が、ダイ取付け面の上を延びる
ことを特徴とする、上記(1)に記載の電子部品パッケ
ージ。 (5)キャパシタが、段の1つに装着され、蓋がキャパ
シタとダイ取付け面の間にあることを特徴とする、上記
(4)に記載の電子部品パッケージ。 (6)蓋が、キャパシタを装着した段に取り付けられる
ことを特徴とする、上記(5)に記載の電子部品パッケ
ージ。 (7)基板が、多層セラミック基板であることを特徴と
する、上記(1)に記載の電子部品パッケージ。 (8)多層セラミック基板が、積み重ねた複数のほぼ平
行な信号層および絶縁層を含み、各信号層が、導電体パ
ターンを含むことを特徴とする、上記(7)に記載の電
子部品パッケージ。 (9)各層が、アルミナからなることを特徴とする、上
記(8)に記載の電子部品パッケージ。 (10)各層が、窒化アルミニウムからなることを特徴
とする、上記(8)に記載の電子部品パッケージ。 (11)各層が、ガラス・セラミックからなることを特
徴とする、上記(8)に記載の電子部品パッケージ。 (12)基板外側表面に取り付けられた複数の導電性ピ
ンをさらに含むことを特徴とする、上記(1)に記載の
電子部品パッケージ。 (13)段に装着された複数の導電性ワイヤ・ボンディ
ング・パッドを含むことを特徴とする、上記(1)に記
載の電子部品パッケージ。 (14)少なくとも1つのダイ取付けキャビティが形成
された基板であって、キャビティがダイ取付け面と段状
の輪郭を有する内側側壁とによって画定され、キャビテ
ィの周囲と接する外側表面を有し、内側側壁がダイ取付
け面と基板外側表面との間に延びる基板と、完全にキャ
ビティ内に位置し、内側側壁の段の1つに装着された少
なくとも1つのキャパシタと、内側側壁の段のうちの別
の段に取り付けられ、完全にキャビティ内に位置した、
キャパシタとダイ取付け面の間に位置し、ダイ取付け面
の上を延びる蓋とを含む電子部品パッケージ。 (15)少なくとも1つのダイ取付けキャビティが形成
された基板であって、キャビティがダイ取付け面と段状
の輪郭を有する内側側壁とによって画定され、キャビテ
ィの周囲と接する外側表面を有し、内側側壁がダイ取付
け面と基板外側表面との間に延びる基板と、完全にキャ
ビティ内に位置し、ダイ取付け面に装着された少なくと
も1つのキャパシタと、基板に取り付けられ、完全にキ
ャビティ内に位置し、ダイ取付け面とキャパシタの上を
延びる蓋とを含む電子部品パッケージ。 (16)少なくとも1つのダイ取付けキャビティが形成
された基板であって、キャビティがダイ取付け面と段状
の輪郭を有する内側側壁とによって画定され、キャビテ
ィの周囲と接する外側表面を有し、内側側壁がダイ取付
け面と基板外側表面との間に延びる基板と、完全にキャ
ビティ内に位置し、内側側壁の段の1つに装着された少
なくとも1つのキャパシタと、完全にキャビティ内に位
置し、段のうちの別の段に取り付けられた蓋であって、
キャパシタが蓋とダイ取付け面の間にあって、ダイ取付
け面とキャパシタの上を延びる蓋とを含む電子部品パッ
ケージ。
ティが形成された基板であって、キャビティがダイ取付
け面と段状の輪郭を有する内側側壁とによって画定さ
れ、キャビティの周囲と接する外側表面を有し、内側側
壁がダイ取付け面と基板外側表面との間に延びる基板
と、完全にキャビティ内に位置し、基板に装着された少
なくとも1つのキャパシタとを含む電子部品パッケー
ジ。 (2)キャパシタが、内側側壁の段の1つに装着される
ことを特徴とする、上記(1)に記載の電子部品パッケ
ージ。 (3)キャパシタが、ダイ取付け面に装着されることを
特徴とする、上記(1)に記載の電子部品パッケージ。 (4)完全にキャビティ内に位置し、基板に取り付けら
れた蓋をさらに含み、蓋が、ダイ取付け面の上を延びる
ことを特徴とする、上記(1)に記載の電子部品パッケ
ージ。 (5)キャパシタが、段の1つに装着され、蓋がキャパ
シタとダイ取付け面の間にあることを特徴とする、上記
(4)に記載の電子部品パッケージ。 (6)蓋が、キャパシタを装着した段に取り付けられる
ことを特徴とする、上記(5)に記載の電子部品パッケ
ージ。 (7)基板が、多層セラミック基板であることを特徴と
する、上記(1)に記載の電子部品パッケージ。 (8)多層セラミック基板が、積み重ねた複数のほぼ平
行な信号層および絶縁層を含み、各信号層が、導電体パ
ターンを含むことを特徴とする、上記(7)に記載の電
子部品パッケージ。 (9)各層が、アルミナからなることを特徴とする、上
記(8)に記載の電子部品パッケージ。 (10)各層が、窒化アルミニウムからなることを特徴
とする、上記(8)に記載の電子部品パッケージ。 (11)各層が、ガラス・セラミックからなることを特
徴とする、上記(8)に記載の電子部品パッケージ。 (12)基板外側表面に取り付けられた複数の導電性ピ
ンをさらに含むことを特徴とする、上記(1)に記載の
電子部品パッケージ。 (13)段に装着された複数の導電性ワイヤ・ボンディ
ング・パッドを含むことを特徴とする、上記(1)に記
載の電子部品パッケージ。 (14)少なくとも1つのダイ取付けキャビティが形成
された基板であって、キャビティがダイ取付け面と段状
の輪郭を有する内側側壁とによって画定され、キャビテ
ィの周囲と接する外側表面を有し、内側側壁がダイ取付
け面と基板外側表面との間に延びる基板と、完全にキャ
ビティ内に位置し、内側側壁の段の1つに装着された少
なくとも1つのキャパシタと、内側側壁の段のうちの別
の段に取り付けられ、完全にキャビティ内に位置した、
キャパシタとダイ取付け面の間に位置し、ダイ取付け面
の上を延びる蓋とを含む電子部品パッケージ。 (15)少なくとも1つのダイ取付けキャビティが形成
された基板であって、キャビティがダイ取付け面と段状
の輪郭を有する内側側壁とによって画定され、キャビテ
ィの周囲と接する外側表面を有し、内側側壁がダイ取付
け面と基板外側表面との間に延びる基板と、完全にキャ
ビティ内に位置し、ダイ取付け面に装着された少なくと
も1つのキャパシタと、基板に取り付けられ、完全にキ
ャビティ内に位置し、ダイ取付け面とキャパシタの上を
延びる蓋とを含む電子部品パッケージ。 (16)少なくとも1つのダイ取付けキャビティが形成
された基板であって、キャビティがダイ取付け面と段状
の輪郭を有する内側側壁とによって画定され、キャビテ
ィの周囲と接する外側表面を有し、内側側壁がダイ取付
け面と基板外側表面との間に延びる基板と、完全にキャ
ビティ内に位置し、内側側壁の段の1つに装着された少
なくとも1つのキャパシタと、完全にキャビティ内に位
置し、段のうちの別の段に取り付けられた蓋であって、
キャパシタが蓋とダイ取付け面の間にあって、ダイ取付
け面とキャパシタの上を延びる蓋とを含む電子部品パッ
ケージ。
【図1】本発明の基板の平面図である。
【図2】図1の線2−2に沿って切断した図である。
10 電子部品パッケージ 12 多層基板 14 キャビティ 16 ダイ取付け面 18 内側側壁 20 ダイ 22 外側表面 24 段 26 段 28 段 30 垂直壁部分 32 垂直壁部分 34 垂直壁部分 36 ピン 38 ワイヤ・ボンディング・パッド 40 ワイヤ 41 層(再分配層) 42 層(再分配層) 44 層(接地層) 48 層(電源電圧層) 50 層(再分配層) 52 層(接地層) 54 層(電源電圧層) 56 層(貫通バイア・コラム(図示せず)を含む) 58 層(貫通バイアを含む)) 60 層(メタライゼーション層) 62 キャップ 64 キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピーター・ジェフリー・ブロフマン アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション デール・ロ ード 36 (72)発明者 フランシス・エフ・カッポ・ジュニア アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ デガーモ・ヒ ルズ・ロード 23 (72)発明者 ジェーソン・リー・フランケル アメリカ合衆国12508 ニューヨーク州ビ ーコンファンホーン サークル 17エイ (72)発明者 サレシュ・ダモダルダス・カダキア アメリカ合衆国12603 ニューヨーク州ポ ーキープシー キャリッジ・ヒル・レーン 54 (72)発明者 サラ・ハフスミス・ニッカーボッカー アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション クリーマリ ー・ロード 53 (72)発明者 スコット・アンソニー・シコルスキ アメリカ合衆国10549 ニューヨーク州マ ウント・キスコ ディプロマット・ドライ ブ 200 アパートメント 6ピー
Claims (16)
- 【請求項1】少なくとも1つのダイ取付けキャビティが
形成された基板であって、キャビティがダイ取付け面と
段状の輪郭を有する内側側壁とによって画定され、キャ
ビティの周囲と接する外側表面を有し、内側側壁がダイ
取付け面と基板外側表面との間に延びる基板と、 完全にキャビティ内に位置し、基板に装着された少なく
とも1つのキャパシタとを含む電子部品パッケージ。 - 【請求項2】キャパシタが、内側側壁の段の1つに装着
されることを特徴とする、請求項1に記載の電子部品パ
ッケージ。 - 【請求項3】キャパシタが、ダイ取付け面に装着される
ことを特徴とする、請求項1に記載の電子部品パッケー
ジ。 - 【請求項4】完全にキャビティ内に位置し、基板に取り
付けられた蓋をさらに含み、蓋が、ダイ取付け面の上を
延びることを特徴とする、請求項1に記載の電子部品パ
ッケージ。 - 【請求項5】キャパシタが、段の1つに装着され、蓋が
キャパシタとダイ取付け面の間にあることを特徴とす
る、請求項4に記載の電子部品パッケージ。 - 【請求項6】蓋が、キャパシタを装着した段に取り付け
られることを特徴とする、請求項5に記載の電子部品パ
ッケージ。 - 【請求項7】基板が、多層セラミック基板であることを
特徴とする、請求項1に記載の電子部品パッケージ。 - 【請求項8】多層セラミック基板が、積み重ねた複数の
ほぼ平行な信号層および絶縁層を含み、各信号層が、導
電体パターンを含むことを特徴とする、請求項7に記載
の電子部品パッケージ。 - 【請求項9】各層が、アルミナからなることを特徴とす
る、請求項8に記載の電子部品パッケージ。 - 【請求項10】各層が、窒化アルミニウムからなること
を特徴とする、請求項8に記載の電子部品パッケージ。 - 【請求項11】各層が、ガラス・セラミックからなるこ
とを特徴とする、請求項8に記載の電子部品パッケー
ジ。 - 【請求項12】基板外側表面に取り付けられた複数の導
電性ピンをさらに含むことを特徴とする、請求項1に記
載の電子部品パッケージ。 - 【請求項13】段に装着された複数の導電性ワイヤ・ボ
ンディング・パッドを含むことを特徴とする、請求項1
に記載の電子部品パッケージ。 - 【請求項14】少なくとも1つのダイ取付けキャビティ
が形成された基板であって、キャビティがダイ取付け面
と段状の輪郭を有する内側側壁とによって画定され、キ
ャビティの周囲と接する外側表面を有し、内側側壁がダ
イ取付け面と基板外側表面との間に延びる基板と、 完全にキャビティ内に位置し、内側側壁の段の1つに装
着された少なくとも1つのキャパシタと、 内側側壁の段のうちの別の段に取り付けられ、完全にキ
ャビティ内に位置した、キャパシタとダイ取付け面の間
に位置し、ダイ取付け面の上を延びる蓋とを含む電子部
品パッケージ。 - 【請求項15】少なくとも1つのダイ取付けキャビティ
が形成された基板であって、キャビティがダイ取付け面
と段状の輪郭を有する内側側壁とによって画定され、キ
ャビティの周囲と接する外側表面を有し、内側側壁がダ
イ取付け面と基板外側表面との間に延びる基板と、 完全にキャビティ内に位置し、ダイ取付け面に装着され
た少なくとも1つのキャパシタと、 基板に取り付けられ、完全にキャビティ内に位置し、ダ
イ取付け面とキャパシタの上を延びる蓋とを含む電子部
品パッケージ。 - 【請求項16】少なくとも1つのダイ取付けキャビティ
が形成された基板であって、キャビティがダイ取付け面
と段状の輪郭を有する内側側壁とによって画定され、キ
ャビティの周囲と接する外側表面を有し、内側側壁がダ
イ取付け面と基板外側表面との間に延びる基板と、 完全にキャビティ内に位置し、内側側壁の段の1つに装
着された少なくとも1つのキャパシタと、 完全にキャビティ内に位置し、段のうちの別の段に取り
付けられた蓋であって、キャパシタが蓋とダイ取付け面
の間にあって、ダイ取付け面とキャパシタの上を延びる
蓋とを含む電子部品パッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/701,029 US5831810A (en) | 1996-08-21 | 1996-08-21 | Electronic component package with decoupling capacitors completely within die receiving cavity of substrate |
US08/701029 | 1996-08-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1092966A true JPH1092966A (ja) | 1998-04-10 |
JP3207139B2 JP3207139B2 (ja) | 2001-09-10 |
Family
ID=24815784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20892897A Expired - Fee Related JP3207139B2 (ja) | 1996-08-21 | 1997-08-04 | 基板のダイ取付けキャビティの完全に内側に減結合キャパシタを備えた電子部品パッケージ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5831810A (ja) |
EP (1) | EP0825648A3 (ja) |
JP (1) | JP3207139B2 (ja) |
KR (1) | KR100272988B1 (ja) |
TW (1) | TW435059B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370013B1 (en) | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6476486B1 (en) * | 1997-10-30 | 2002-11-05 | Agilent Technologies, Inc. | Ball grid array package with supplemental electronic component |
US6137671A (en) * | 1998-01-29 | 2000-10-24 | Energenius, Inc. | Embedded energy storage device |
JP3214490B2 (ja) | 1999-01-06 | 2001-10-02 | 日本電気株式会社 | パケット交換ネットワーク |
US6179951B1 (en) | 1999-03-05 | 2001-01-30 | International Business Machines Corporation | Method of protecting a non-planar feature using compressive pads and apparatus thereof |
JP3368870B2 (ja) * | 1999-06-25 | 2003-01-20 | 日本電気株式会社 | パッケージ基板及びこれを備えた半導体装置 |
JP4251418B2 (ja) * | 1999-10-06 | 2009-04-08 | Okiセミコンダクタ株式会社 | Icパッケージ |
US6228682B1 (en) | 1999-12-21 | 2001-05-08 | International Business Machines Corporation | Multi-cavity substrate structure for discrete devices |
US6487083B1 (en) * | 2000-08-10 | 2002-11-26 | Nortel Networks Ltd. | Multilayer circuit board |
DE10107839A1 (de) * | 2001-02-16 | 2002-09-05 | Philips Corp Intellectual Pty | Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung |
US6806568B2 (en) * | 2001-07-20 | 2004-10-19 | The Board Of Trustees Of The University Of Arkansas | Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods |
US6757152B2 (en) * | 2001-09-05 | 2004-06-29 | Avx Corporation | Cascade capacitor |
US6936917B2 (en) * | 2001-09-26 | 2005-08-30 | Molex Incorporated | Power delivery connector for integrated circuits utilizing integrated capacitors |
US6674646B1 (en) * | 2001-10-05 | 2004-01-06 | Skyworks Solutions, Inc. | Voltage regulation for semiconductor dies and related structure |
US7714432B2 (en) * | 2002-07-26 | 2010-05-11 | Intel Corporation | Ceramic/organic hybrid substrate |
JP2004063664A (ja) * | 2002-07-26 | 2004-02-26 | Murata Mfg Co Ltd | キャビティ付き多層セラミック基板 |
US20040217451A1 (en) * | 2002-11-14 | 2004-11-04 | Sai-Mun Lee | Semiconductor packaging structure |
JP2006173270A (ja) * | 2004-12-14 | 2006-06-29 | Tdk Corp | チップ型電子部品 |
US20070060970A1 (en) | 2005-09-15 | 2007-03-15 | Burdon Jeremy W | Miniaturized co-fired electrical interconnects for implantable medical devices |
US20070060969A1 (en) * | 2005-09-15 | 2007-03-15 | Burdon Jeremy W | Implantable co-fired electrical feedthroughs |
US9713258B2 (en) * | 2006-04-27 | 2017-07-18 | International Business Machines Corporation | Integrated circuit chip packaging |
US8114708B2 (en) * | 2008-09-30 | 2012-02-14 | General Electric Company | System and method for pre-patterned embedded chip build-up |
US8654538B2 (en) | 2010-03-30 | 2014-02-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
KR102654491B1 (ko) * | 2016-06-16 | 2024-04-04 | 주식회사 유텔 | 마이크로파 멀티칩 패키지 장치 |
CN106803500B (zh) * | 2016-11-28 | 2019-02-22 | 深兰科技(上海)有限公司 | 裸芯片与印制电路板连接和保护结构及其制造方法 |
US11172581B2 (en) * | 2017-06-29 | 2021-11-09 | Intel Corporation | Multi-planar circuit board having reduced z-height |
CN108493168A (zh) * | 2018-05-28 | 2018-09-04 | 北京中科格励微科技有限公司 | 一种电绝缘的多腔封装结构 |
CN112447606A (zh) * | 2019-08-29 | 2021-03-05 | 天津大学青岛海洋技术研究院 | 一种应用于系统级封装的去耦电容放置方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630172A (en) * | 1983-03-09 | 1986-12-16 | Printed Circuits International | Semiconductor chip carrier package with a heat sink |
JPS61247058A (ja) * | 1985-04-24 | 1986-11-04 | Nec Corp | コンデンサ付チツプキヤリア |
US4705917A (en) * | 1985-08-27 | 1987-11-10 | Hughes Aircraft Company | Microelectronic package |
JPS63107204A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 高周波用半導体装置 |
JPS63186438A (ja) * | 1987-01-28 | 1988-08-02 | Nec Corp | 集積回路装置 |
US5103283A (en) * | 1989-01-17 | 1992-04-07 | Hite Larry R | Packaged integrated circuit with in-cavity decoupling capacitors |
US5027191A (en) * | 1989-05-11 | 1991-06-25 | Westinghouse Electric Corp. | Cavity-down chip carrier with pad grid array |
US5006963A (en) * | 1989-12-18 | 1991-04-09 | Mcdonnell Douglas Corporation | Selectable chip carrier |
US5272590A (en) * | 1990-02-12 | 1993-12-21 | Hernandez Jorge M | Integrated circuit package having an internal cavity for incorporating decoupling capacitor |
US5081563A (en) * | 1990-04-27 | 1992-01-14 | International Business Machines Corporation | Multi-layer package incorporating a recessed cavity for a semiconductor chip |
US5210683A (en) * | 1991-08-22 | 1993-05-11 | Lsi Logic Corporation | Recessed chip capacitor wells with cleaning channels on integrated circuit packages |
US5403784A (en) * | 1991-09-03 | 1995-04-04 | Microelectronics And Computer Technology Corporation | Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template |
WO1996041377A1 (en) * | 1995-06-07 | 1996-12-19 | The Panda Project | High performance semiconductor die carrier |
-
1996
- 1996-08-21 US US08/701,029 patent/US5831810A/en not_active Expired - Lifetime
-
1997
- 1997-03-18 TW TW86103390A patent/TW435059B/zh not_active IP Right Cessation
- 1997-06-25 KR KR1019970027152A patent/KR100272988B1/ko not_active IP Right Cessation
- 1997-07-22 EP EP19970305480 patent/EP0825648A3/en not_active Withdrawn
- 1997-08-04 JP JP20892897A patent/JP3207139B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370013B1 (en) | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
Also Published As
Publication number | Publication date |
---|---|
US5831810A (en) | 1998-11-03 |
EP0825648A3 (en) | 1999-07-28 |
KR19990003304A (ko) | 1999-01-15 |
TW435059B (en) | 2001-05-16 |
KR100272988B1 (ko) | 2000-11-15 |
EP0825648A2 (en) | 1998-02-25 |
JP3207139B2 (ja) | 2001-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3207139B2 (ja) | 基板のダイ取付けキャビティの完全に内側に減結合キャパシタを備えた電子部品パッケージ | |
US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
US8018055B2 (en) | Semiconductor apparatus with decoupling capacitor | |
US5384488A (en) | Configuration and method for positioning semiconductor device bond pads using additional process layers | |
KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
JP3245329B2 (ja) | 半導体素子収納用パッケージ | |
US5629561A (en) | Semiconductor package with integral heat dissipator | |
US5721454A (en) | Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug | |
JPH0274059A (ja) | 回路パツケージ | |
US5159750A (en) | Method of connecting an IC component with another electrical component | |
JPS61502294A (ja) | 高密度icモジュ−ルアセンブリ | |
US5701033A (en) | Semiconductor device | |
JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
US6608380B2 (en) | Semiconductor chip package having one or more sealing screws | |
US5756368A (en) | Integrated circuit packaging method and the package | |
JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
JP3545892B2 (ja) | 放熱性の高い高性能、高容量パッケージ | |
KR100370842B1 (ko) | 칩사이즈패키지 | |
JP2814006B2 (ja) | 電子部品搭載用基板 | |
KR100381409B1 (ko) | 마이크로파 모듈의 구조 및 그 실장방법 | |
JP3640463B2 (ja) | Mmicパッケージ | |
JPH07221211A (ja) | 半導体装置 | |
KR940010541B1 (ko) | 모듈 패키지 | |
JPS60254755A (ja) | 半導体装置用パツケ−ジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |