JPH0274059A - 回路パツケージ - Google Patents
回路パツケージInfo
- Publication number
- JPH0274059A JPH0274059A JP1149775A JP14977589A JPH0274059A JP H0274059 A JPH0274059 A JP H0274059A JP 1149775 A JP1149775 A JP 1149775A JP 14977589 A JP14977589 A JP 14977589A JP H0274059 A JPH0274059 A JP H0274059A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- rim
- well
- coating
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000002470 thermal conductor Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 abstract description 15
- 230000008602 contraction Effects 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は集積回路チップ・パッケージに関するもので、
特にワットｆｌＪｉ（電力損）の大きい半導体チップに
使用するテープ自動ボンディング・パッケージに関する
ものである。
特にワットｆｌＪｉ（電力損）の大きい半導体チップに
使用するテープ自動ボンディング・パッケージに関する
ものである。
Ｂ、従来技術
従来技術では、様々な半導体チップ用のパッケージ構成
がある。近年、多くの場合、このようなパッケージのコ
ストが、チップのコストをはるかに上回るようになって
きた。“テープ自動ボンディング（ＴＡＢ）”パッケー
ジングと称する低コストのパッケージング技術が開発さ
れ、特に低価格でワット損の小さい集積回路に宵月であ
る。ＴＡＢパッケージは、一般にキャリア・テープと称
する重合体材料のウェブを使用して、チップとチップの
外側とを接続するビーム・リード導体を搬送する。キャ
リア・テープはいくつかの操作ステーションを１つずつ
通過する。ステーションの１つでチップをビーム・リー
ドの内部クラスタの上に置き、次にこのクラスタをチッ
プ上の接続パッドに接続させる。次にキャリア・テープ
は次のステージ２ンに進み、そこで内部リード・ボンド
を含むチップの活性面を不動態化材料でコーティングす
る。
がある。近年、多くの場合、このようなパッケージのコ
ストが、チップのコストをはるかに上回るようになって
きた。“テープ自動ボンディング（ＴＡＢ）”パッケー
ジングと称する低コストのパッケージング技術が開発さ
れ、特に低価格でワット損の小さい集積回路に宵月であ
る。ＴＡＢパッケージは、一般にキャリア・テープと称
する重合体材料のウェブを使用して、チップとチップの
外側とを接続するビーム・リード導体を搬送する。キャ
リア・テープはいくつかの操作ステーションを１つずつ
通過する。ステーションの１つでチップをビーム・リー
ドの内部クラスタの上に置き、次にこのクラスタをチッ
プ上の接続パッドに接続させる。次にキャリア・テープ
は次のステージ２ンに進み、そこで内部リード・ボンド
を含むチップの活性面を不動態化材料でコーティングす
る。
従来の方式では、次にテープは次のステーションに進み
、そこで外部ビーム・リードを下の回路板上の導電パッ
ドと位置合せし、これらの間の接続を行なう。
、そこで外部ビーム・リードを下の回路板上の導電パッ
ドと位置合せし、これらの間の接続を行なう。
ＴＡＢパブケージングはその本質上低コストである。し
かし、パッケージが低コストであるという特性を維持し
ながらその構造にヒート・シンクを設けることが困難で
あったため、その用途は、主としてワット損の小さい回
路に限られていた。
かし、パッケージが低コストであるという特性を維持し
ながらその構造にヒート・シンクを設けることが困難で
あったため、その用途は、主としてワット損の小さい回
路に限られていた。
ＴＡＢパッケージングは、低コストであるとともに、す
ぐには理解できないが重要な温度補償機能を宵する。従
来のＴＡＢパッケージは、外部リード・ボンドによって
のみ下の回路板に接続される。
ぐには理解できないが重要な温度補償機能を宵する。従
来のＴＡＢパッケージは、外部リード・ボンドによって
のみ下の回路板に接続される。
したがって、下の回路板きテープ・キャリアの間で膨張
／収縮特性に差があっても、パッケージの柔軟性によっ
てこの現象に対処することが可能であり、したがって硬
質のパッケージング・システムで起こる結合の破壊が避
けられる。
／収縮特性に差があっても、パッケージの柔軟性によっ
てこの現象に対処することが可能であり、したがって硬
質のパッケージング・システムで起こる結合の破壊が避
けられる。
ＴＡＢパンケージの１つの欠点は、その構成をかなり変
えない限り、本質的に差込み（雌のコネクタに差込むこ
と）が可能でないことである。
えない限り、本質的に差込み（雌のコネクタに差込むこ
と）が可能でないことである。
米国特許第３８４６８２５号明細書には、半導体チップ
を、柔軟な絶縁フォイル上の金属パターンに接続したパ
ッケージが開示されている。この組合せを、チップと位
置合わせした開口部を有するセラミック・ウェーハに取
り付ける。セラミック・ウェーハの反対側に設けた熱伝
導性の放熱装置がチップの不活性面と接触して、ヒート
・シンクを形成する。パッケージを”差込み可能”にす
るために、セラミック・ウェーハを貫通して、雌のコネ
クタに差し込まれるビンから延びる対応する金属導体に
、フォイル上の金属導体をはんだ付けする。ビン接続と
ビンを支持するメタライズしたサポートを使用するため
、パッケージのコストが高くなる。
を、柔軟な絶縁フォイル上の金属パターンに接続したパ
ッケージが開示されている。この組合せを、チップと位
置合わせした開口部を有するセラミック・ウェーハに取
り付ける。セラミック・ウェーハの反対側に設けた熱伝
導性の放熱装置がチップの不活性面と接触して、ヒート
・シンクを形成する。パッケージを”差込み可能”にす
るために、セラミック・ウェーハを貫通して、雌のコネ
クタに差し込まれるビンから延びる対応する金属導体に
、フォイル上の金属導体をはんだ付けする。ビン接続と
ビンを支持するメタライズしたサポートを使用するため
、パッケージのコストが高くなる。
米国特許第４１４７８８９号明細書には、ビーム導体を
上に設けた薄い誘電体皮膜を、皿形のリセプタクルの形
に形成した、別のチップ・キャリア装置が示されている
。′浮いている“リード・ボンドによって、チップ接触
パッドをこれらの導体に接続させる。リセプタクルには
柔軟なフランジがついており、この組合せを回路板に取
り付けるのに使用される。パッケージは、比較的薄い金
属製７ランジによって定位置に保持されるので、放熱特
性は制限される。さらに、パッケージを差込み可能にす
る手段については何も教示されていない。
上に設けた薄い誘電体皮膜を、皿形のリセプタクルの形
に形成した、別のチップ・キャリア装置が示されている
。′浮いている“リード・ボンドによって、チップ接触
パッドをこれらの導体に接続させる。リセプタクルには
柔軟なフランジがついており、この組合せを回路板に取
り付けるのに使用される。パッケージは、比較的薄い金
属製７ランジによって定位置に保持されるので、放熱特
性は制限される。さらに、パッケージを差込み可能にす
る手段については何も教示されていない。
米国特許第４１３２８５８号明細書には、キャリア・テ
ープとチップのアセンブリをヒート・シンクの上に置い
た集積回路パッケージが記載されている。この組合せを
、次に外部ボンドが相互接続に利用できるようにカプセ
ル封入する。同明細書に示されたパッケージの封入によ
り、ＴＡＢパッケージの柔軟性が失われ、回路板上の相
互接続されたランドとの間で膨張／収縮に差がある場合
、外部リード・ボンドが破損しやすくなる。
ープとチップのアセンブリをヒート・シンクの上に置い
た集積回路パッケージが記載されている。この組合せを
、次に外部ボンドが相互接続に利用できるようにカプセ
ル封入する。同明細書に示されたパッケージの封入によ
り、ＴＡＢパッケージの柔軟性が失われ、回路板上の相
互接続されたランドとの間で膨張／収縮に差がある場合
、外部リード・ボンドが破損しやすくなる。
Ｃ１発明が解決しようとする問題点
本発明の目的は、取り付けたチップからの高い放熱を可
能にする、改良されたＴＡＢパッケージを提供すること
にある。
能にする、改良されたＴＡＢパッケージを提供すること
にある。
本発明の他の目的は、差込み可能なＴＡＢパッケージを
提供することにある。
提供することにある。
本発明の他の目的は、相互接続点における膨張／収縮の
差に対応できる、改良されたＴＡＢパッケージを提供す
ることにある。
差に対応できる、改良されたＴＡＢパッケージを提供す
ることにある。
Ｄ０問題点を解決するための手段
本発明は、外縁、表面、裏面及び開口を有する柔軟な誘
電体皮膜を含む、ＴＡＢパッケージを提供する。この表
面には、通常のように複数のビーム・リードを設ける。
電体皮膜を含む、ＴＡＢパッケージを提供する。この表
面には、通常のように複数のビーム・リードを設ける。
このリードは開口中に延びて、半導体チップに接続され
る。熱伝導体手段を設け、その中にウェルを形成する。
る。熱伝導体手段を設け、その中にウェルを形成する。
このウェルは伝導体手段の外側リムによって画定される
。半導体チップをウェルの中で熱伝導体手段に熱的に接
続し、そして柔軟な誘電体皮膜を、ウェルからリムを越
えてリムの表面形状に沿って延びるように成形する。こ
れによってビーム・リードもウェルからリムの表面形状
に沿って外側に延びる形になる。このため、ビーム・リ
ードをリムの近くで電気的接続が行なえる。皮膜の外縁
を熱伝導体手段に取り付け、接続点で膨張／収縮の差が
あった場合に、皮膜に撓みを与えることができるように
する。
。半導体チップをウェルの中で熱伝導体手段に熱的に接
続し、そして柔軟な誘電体皮膜を、ウェルからリムを越
えてリムの表面形状に沿って延びるように成形する。こ
れによってビーム・リードもウェルからリムの表面形状
に沿って外側に延びる形になる。このため、ビーム・リ
ードをリムの近くで電気的接続が行なえる。皮膜の外縁
を熱伝導体手段に取り付け、接続点で膨張／収縮の差が
あった場合に、皮膜に撓みを与えることができるように
する。
Ｅ、実施例
第１図は、組立て前の熱伝導体１０とテープ・キャリア
／チップの組合せ１２の等角図を示す。
／チップの組合せ１２の等角図を示す。
第２図は、テープ・キャリア／チップ・アセンブリ１２
と組み合わせた後の熱伝導体１０の、線２−２に沿った
断面図である。熱伝導体１０は、絶縁性ベース部材１４
中に収容され支持されたフィン付きヒート・シンクエ３
を有する。ベース部材１４の一部分を、内部構造が見え
るように切り欠いである。
と組み合わせた後の熱伝導体１０の、線２−２に沿った
断面図である。熱伝導体１０は、絶縁性ベース部材１４
中に収容され支持されたフィン付きヒート・シンクエ３
を有する。ベース部材１４の一部分を、内部構造が見え
るように切り欠いである。
ヒート・シンク１３は、ベース部材１４の中央部に設け
た開口部と嵌合する下方に延びた部分１６を宵する。ベ
ース部材１４の下面にウェル領域１８が形成され、ベー
ス部材の最下縁がウェル領域の周囲でリム２０を形成す
る。ベース部材１４の上面には、ヒート・シンク１３が
入る開口がある。ベース部材１４の最上縁の周囲に、溝
付きのリップ２２が形成されている。リップ２２中の溝
の大きさは、テープ・キャリア３０の厚みよりわずかに
大きい。ベース部材１４の各隅には、ウェル領域工８に
通じる開口２３が設けられている。
た開口部と嵌合する下方に延びた部分１６を宵する。ベ
ース部材１４の下面にウェル領域１８が形成され、ベー
ス部材の最下縁がウェル領域の周囲でリム２０を形成す
る。ベース部材１４の上面には、ヒート・シンク１３が
入る開口がある。ベース部材１４の最上縁の周囲に、溝
付きのリップ２２が形成されている。リップ２２中の溝
の大きさは、テープ・キャリア３０の厚みよりわずかに
大きい。ベース部材１４の各隅には、ウェル領域工８に
通じる開口２３が設けられている。
開口２３は、パッケージを印刷回路板にはんだ付けする
際にフラックスを洗浄しやすくするために用いる。
際にフラックスを洗浄しやすくするために用いる。
複数のビーム・リード導体３１をテープ・キャリア３０
の下側に取り付ける。リードの内側の部分は開口３２中
に延びてチップ３４にボンディングされ、チップ３４と
電気的に接触する。導体３１の外側の部分はテープ・キ
ャリア３０の最外縁に達する前に終わっている。対人材
料３６がチップ３４の活性面を被覆し、その接続点を不
動態化する。熱伝導体１０とテープ・キャリア／チップ
・アセンブリ１２を接続する際に、ビーム・リード３１
を外側リム２０の周囲で曲げることができるように、テ
ープ・キャリア３０から中間領域３５が除去しである。
の下側に取り付ける。リードの内側の部分は開口３２中
に延びてチップ３４にボンディングされ、チップ３４と
電気的に接触する。導体３１の外側の部分はテープ・キ
ャリア３０の最外縁に達する前に終わっている。対人材
料３６がチップ３４の活性面を被覆し、その接続点を不
動態化する。熱伝導体１０とテープ・キャリア／チップ
・アセンブリ１２を接続する際に、ビーム・リード３１
を外側リム２０の周囲で曲げることができるように、テ
ープ・キャリア３０から中間領域３５が除去しである。
テープ・キャリア／チップ・アセンブリ１２と熱伝導体
１０を組み立てる前に、熱伝導性接着剤の層３８をチッ
プ３４の上面に置く（第２図）。
１０を組み立てる前に、熱伝導性接着剤の層３８をチッ
プ３４の上面に置く（第２図）。
さらに、接着剤４０をテープ・キャリア３０の外周囲部
に置く。テープ・キャリア３０の隅部は、相互に独立し
て曲げて成形できるアームを作成するために除去しであ
る。
に置く。テープ・キャリア３０の隅部は、相互に独立し
て曲げて成形できるアームを作成するために除去しであ
る。
回路パッケージを組み立てるには、成形用ツール（図法
せず）を持ち上げて、矢印４２で示す方向からテープ・
キャリア／チップ・アセンブリ１２の底面に接触させる
。テープ・キャリア／チップ・アセンブリ１２が上方に
移動すると、チップ３４の上面と熱伝導性接着剤３８は
、ヒート・シンクエ３の下方に延びた部分１６に接触す
る。同時に、テープ・キャリア３０のアームが、それぞ
れ関連するリム領域２０の周囲に形成される。各アーム
の最外縁とその接着剤層４０がこれによりベース部材１
４の壁面２１と接触する。さらに、各アームの縁部が当
該の溝付きリップ２２に挿入される。セメント４０でテ
ープ・キャリア３０をベース部材上４の壁面２１に接着
させ、接着剤３８でチップ３４をヒート・シンクエ３の
部分工６に接着させるまで、アセンブリにかける圧力を
保持する。
せず）を持ち上げて、矢印４２で示す方向からテープ・
キャリア／チップ・アセンブリ１２の底面に接触させる
。テープ・キャリア／チップ・アセンブリ１２が上方に
移動すると、チップ３４の上面と熱伝導性接着剤３８は
、ヒート・シンクエ３の下方に延びた部分１６に接触す
る。同時に、テープ・キャリア３０のアームが、それぞ
れ関連するリム領域２０の周囲に形成される。各アーム
の最外縁とその接着剤層４０がこれによりベース部材１
４の壁面２１と接触する。さらに、各アームの縁部が当
該の溝付きリップ２２に挿入される。セメント４０でテ
ープ・キャリア３０をベース部材上４の壁面２１に接着
させ、接着剤３８でチップ３４をヒート・シンクエ３の
部分工６に接着させるまで、アセンブリにかける圧力を
保持する。
第２図かられかるように、テープ・キャリア／チップ・
アセンブリ１２と熱伝導体１０との間の強固な相互接続
点は、熱伝導性接着剤３８と接着剤４０だけである。ベ
ース部材１４のウェル部分１８は、チップ３４とそれに
関連する相互接続が、支持回路板または導電性ランド領
域から十分に離れるようにオフセットさせる。第２図で
は、回路パッケージが、回路板５２で支持された導電性
ランド５０にはんだ付けされている。テープ・キャリア
３０は接着剤４０のみによってベース部材１４に接続さ
れているため、回路板５２と回路パッケージのいずれか
の部分の間で熱膨張に差があっても、テープ・キャリア
３０は、ベース部材１４に対して移動することができ、
応力を緩和して回路相互接続の破損を防止する。
アセンブリ１２と熱伝導体１０との間の強固な相互接続
点は、熱伝導性接着剤３８と接着剤４０だけである。ベ
ース部材１４のウェル部分１８は、チップ３４とそれに
関連する相互接続が、支持回路板または導電性ランド領
域から十分に離れるようにオフセットさせる。第２図で
は、回路パッケージが、回路板５２で支持された導電性
ランド５０にはんだ付けされている。テープ・キャリア
３０は接着剤４０のみによってベース部材１４に接続さ
れているため、回路板５２と回路パッケージのいずれか
の部分の間で熱膨張に差があっても、テープ・キャリア
３０は、ベース部材１４に対して移動することができ、
応力を緩和して回路相互接続の破損を防止する。
次に第３図を参照すると、第２図に示した構造が単一の
ヒート・シンクロ０を含むように修正されている。この
例では、ヒート・シンクロ０は第１図及び第２図に示し
た熱伝導体１０と外形は同一であるが、単一の金属基板
からなる。その結果、ヒート・シンクロ０は幾分重くな
るが、効率のより高い放熱特性が得られる。絶縁材料の
もう１つのＪ！１５５がリム領域２０を包囲し、導体３
１を金属ヒート・シンクロ０から分離する働きをする。
ヒート・シンクロ０を含むように修正されている。この
例では、ヒート・シンクロ０は第１図及び第２図に示し
た熱伝導体１０と外形は同一であるが、単一の金属基板
からなる。その結果、ヒート・シンクロ０は幾分重くな
るが、効率のより高い放熱特性が得られる。絶縁材料の
もう１つのＪ！１５５がリム領域２０を包囲し、導体３
１を金属ヒート・シンクロ０から分離する働きをする。
さらに、導体３１を印刷回路板５２に直接相互接続する
代わりに、複数の接点６２を設けた雌ソケット８０が示
されている。回路パッケージ・アセンブリをソケット６
０に差し込むと、導体３１は接点６２に接続され、それ
によってチップ３４との連結が行なわれる。雌ソケット
を用いた場合は、第２図及び第３図に示す構造はいずれ
も差込み可能なＴＡＢパッケージを与えることに留意さ
れたい。
代わりに、複数の接点６２を設けた雌ソケット８０が示
されている。回路パッケージ・アセンブリをソケット６
０に差し込むと、導体３１は接点６２に接続され、それ
によってチップ３４との連結が行なわれる。雌ソケット
を用いた場合は、第２図及び第３図に示す構造はいずれ
も差込み可能なＴＡＢパッケージを与えることに留意さ
れたい。
第４図には、第１図ないし第３図に示す回路パッケージ
の変更態様を示す。この変更態様は、テープ・キャリア
／チップ・アセンブリ１２と、熱伝導体１０との相対的
な動きが大きくなる。この場合、テープ・キャリア３０
及びビーム・リード３１を形成する際に、ビーム・リー
ド３１とリム２０（絶縁材料５５を含む）との間に小さ
い空間１００を故意に残す。この空間により、回路パッ
ケージの構成要素を取り付けた導体と、ヒート・シンク
との相対的な動きをさらに大きくすることができる。
の変更態様を示す。この変更態様は、テープ・キャリア
／チップ・アセンブリ１２と、熱伝導体１０との相対的
な動きが大きくなる。この場合、テープ・キャリア３０
及びビーム・リード３１を形成する際に、ビーム・リー
ド３１とリム２０（絶縁材料５５を含む）との間に小さ
い空間１００を故意に残す。この空間により、回路パッ
ケージの構成要素を取り付けた導体と、ヒート・シンク
との相対的な動きをさらに大きくすることができる。
Ｆ０発明の効果
ビーム・リードが撓みを持つことができるため、各構成
要素の膨張／収縮に差が生じた場合でも応力を吸収でき
、ビーム・リード接続の破損を防止することができる。
要素の膨張／収縮に差が生じた場合でも応力を吸収でき
、ビーム・リード接続の破損を防止することができる。
第１図は、組立て前の熱伝導体手段とＴＡＢキャリア／
チップの等角図である。 第２図は、パッケージを組み立て、回路板に取付けた後
の第１図の線２−２に沿った断面図である。 第３図は、単一のヒート・シンクを使用した本発明の差
込み可能なパッケージの実施例の断面図である。 第４図は、熱伝導体とＴＡＢキャリアとの間の相対的な
動きを可能にするように修正したパッケージの一部を示
す断面図である。 １０・・・・熱伝導体、１２・・・・テープ・キャリア
／チップ・アセンブリ、１３・・・・ヒート・シンク、
１４・・・・絶縁性ベース部材、１８・・・・ウェル領
域、２０・・・・リム、２２・・・・リップ、３０・・
・・テープ・キャリア、３１・・・・ビーム・リード導
体、３２・・・・開口、３４・・・・チップ、３６・・
・・封入材料、３８・・・・熱伝導性接着剤、４０・・
・・接着剤、５２・・・・導電性ランド、５２・・・・
回路板。 ＦＩＧ、 ２゜ ＦＩＧ、 ４゜ 出願人 インターナシＦナル・ビジネス・マシーンズ
管コーボレーシ１ン 代理人 弁理士 山 本 仁 朗（外１名）
チップの等角図である。 第２図は、パッケージを組み立て、回路板に取付けた後
の第１図の線２−２に沿った断面図である。 第３図は、単一のヒート・シンクを使用した本発明の差
込み可能なパッケージの実施例の断面図である。 第４図は、熱伝導体とＴＡＢキャリアとの間の相対的な
動きを可能にするように修正したパッケージの一部を示
す断面図である。 １０・・・・熱伝導体、１２・・・・テープ・キャリア
／チップ・アセンブリ、１３・・・・ヒート・シンク、
１４・・・・絶縁性ベース部材、１８・・・・ウェル領
域、２０・・・・リム、２２・・・・リップ、３０・・
・・テープ・キャリア、３１・・・・ビーム・リード導
体、３２・・・・開口、３４・・・・チップ、３６・・
・・封入材料、３８・・・・熱伝導性接着剤、４０・・
・・接着剤、５２・・・・導電性ランド、５２・・・・
回路板。 ＦＩＧ、 ２゜ ＦＩＧ、 ４゜ 出願人 インターナシＦナル・ビジネス・マシーンズ
管コーボレーシ１ン 代理人 弁理士 山 本 仁 朗（外１名）
Claims (1)
- 【特許請求の範囲】 半導体チップを収容するのに十分な大きさのウェルを定
める外側リム部分を有する熱伝導体と、上記熱伝導体に
対して熱伝導関係で上記ウェルに取り付けられた半導体
チップと、 上記半導体チップに接続されたビーム・リードを有し、
このビーム・リードを上記外側リム部分の表面形状に沿
って導出して、上記外側リム部分の近くで上記ビーム・
リードの電気的接続を与えるようにする柔軟な誘電体皮
膜と、 上記誘電体皮膜の外縁部を上記外側リム部分の外側で上
記熱伝導体に取り付ける手段と、 を有する回路パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US223580 | 1988-07-25 | ||
| US07/223,580 US4939570A (en) | 1988-07-25 | 1988-07-25 | High power, pluggable tape automated bonding package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0274059A true JPH0274059A (ja) | 1990-03-14 |
| JPH0558658B2 JPH0558658B2 (ja) | 1993-08-27 |
Family
ID=22837118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149775A Granted JPH0274059A (ja) | 1988-07-25 | 1989-06-14 | 回路パツケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4939570A (ja) |
| EP (1) | EP0352429B1 (ja) |
| JP (1) | JPH0274059A (ja) |
| DE (1) | DE68910215T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011167254A (ja) * | 2010-02-16 | 2011-09-01 | Kazuhisa Ohashi | トレーニング器具 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382203B1 (en) * | 1989-02-10 | 1995-04-26 | Fujitsu Limited | Ceramic package type semiconductor device and method of assembling the same |
| US5266834A (en) * | 1989-03-13 | 1993-11-30 | Hitachi Ltd. | Semiconductor device and an electronic device with the semiconductor devices mounted thereon |
| US5258649A (en) * | 1989-05-20 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device and electronic apparatus using semiconductor device |
| GB8918482D0 (en) * | 1989-08-14 | 1989-09-20 | Inmos Ltd | Packaging semiconductor chips |
| US5012386A (en) * | 1989-10-27 | 1991-04-30 | Motorola, Inc. | High performance overmolded electronic package |
| AU6966391A (en) * | 1989-11-22 | 1991-06-13 | Tactical Fabs, Inc. | High density multichip package |
| US5182632A (en) * | 1989-11-22 | 1993-01-26 | Tactical Fabs, Inc. | High density multichip package with interconnect structure and heatsink |
| US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
| EP0463758A1 (en) * | 1990-06-22 | 1992-01-02 | Digital Equipment Corporation | Hollow chip package and method of manufacture |
| DE69117891T2 (de) * | 1990-11-20 | 1996-07-25 | Sumitomo Electric Industries | Verfahren zum Montieren von Halbleiterelementen |
| US5121293A (en) * | 1991-08-08 | 1992-06-09 | Sun Microsystems, Inc. | Method and apparatus for interconnecting devices using tab in board technology |
| EP0598914B1 (en) * | 1992-06-05 | 2000-10-11 | Mitsui Chemicals, Inc. | Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board |
| US5278446A (en) * | 1992-07-06 | 1994-01-11 | Motorola, Inc. | Reduced stress plastic package |
| JPH06275677A (ja) * | 1993-03-23 | 1994-09-30 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置 |
| US5686352A (en) * | 1993-07-26 | 1997-11-11 | Motorola Inc. | Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff |
| JPH0846098A (ja) * | 1994-07-22 | 1996-02-16 | Internatl Business Mach Corp <Ibm> | 直接的熱伝導路を形成する装置および方法 |
| US5923538A (en) * | 1994-10-17 | 1999-07-13 | Lsi Logic Corporation | Support member for mounting a microelectronic circuit package |
| US5604978A (en) * | 1994-12-05 | 1997-02-25 | International Business Machines Corporation | Method for cooling of chips using a plurality of materials |
| US5757620A (en) * | 1994-12-05 | 1998-05-26 | International Business Machines Corporation | Apparatus for cooling of chips using blind holes with customized depth |
| US5572070A (en) * | 1995-02-06 | 1996-11-05 | Rjr Polymers, Inc. | Integrated circuit packages with heat dissipation for high current load |
| EP0751562B1 (de) * | 1995-06-27 | 2001-07-18 | Braun GmbH | Wärmeleite-Befestigung eines elektronischen Leistungsbauelementes auf einer Leiterplatte mit Kühlblech |
| JP2814966B2 (ja) * | 1995-09-29 | 1998-10-27 | 日本電気株式会社 | 半導体装置 |
| US6002589A (en) * | 1997-07-21 | 1999-12-14 | Rambus Inc. | Integrated circuit package for coupling to a printed circuit board |
| US6234820B1 (en) | 1997-07-21 | 2001-05-22 | Rambus Inc. | Method and apparatus for joining printed circuit boards |
| KR100320983B1 (ko) * | 1997-08-22 | 2002-06-20 | 포만 제프리 엘 | 칩조립체및직접적인개방열전도성경로의제공방법 |
| KR20010034214A (ko) * | 1998-03-19 | 2001-04-25 | 가나이 쓰토무 | 반도체장치와 그 제조방법 및 반도체장치의 실장구조 |
| US6028355A (en) * | 1998-06-16 | 2000-02-22 | At&T Corp. | Method and apparatus for dissipating heat from an enclosed printed wiring board |
| US6364669B1 (en) * | 2000-07-12 | 2002-04-02 | Advanced Micro Devices, Inc. | Spring contact for providing high current power to an integrated circuit |
| JP3996904B2 (ja) * | 2004-01-27 | 2007-10-24 | 松下電器産業株式会社 | 電子素子用の表面実装ベース |
| US7319591B2 (en) * | 2005-05-26 | 2008-01-15 | International Business Machines Corporation | Optimized thermally conductive plate and attachment method for enhanced thermal performance and reliability of flip chip organic packages |
| DE102006013078B4 (de) * | 2006-03-22 | 2008-01-03 | Semikron Elektronik Gmbh & Co. Kg | Kompaktes Leistungshalbleitermodul mit Verbindungseinrichtung |
| JP4967467B2 (ja) * | 2006-06-12 | 2012-07-04 | 富士通株式会社 | フレキシブル配線基板接着方法および配線基板 |
| DE102006027482B3 (de) * | 2006-06-14 | 2007-08-16 | Semikron Elektronik Gmbh & Co. Kg | Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung |
| DE102008034468B4 (de) * | 2008-07-24 | 2013-03-14 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
| TW201011869A (en) * | 2008-09-10 | 2010-03-16 | Cyntec Co Ltd | Chip package structure |
| US11929298B2 (en) | 2020-11-13 | 2024-03-12 | Infineon Technologies Ag | Molded semiconductor package with dual integrated heat spreaders |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3594619A (en) * | 1967-09-30 | 1971-07-20 | Nippon Electric Co | Face-bonded semiconductor device having improved heat dissipation |
| CA972080A (en) * | 1971-08-16 | 1975-07-29 | Mallory (P. R.) And Co. | Heat spreader for beam leaded semiconductor devices |
| US4099200A (en) * | 1976-03-26 | 1978-07-04 | Raytheon Company | Package for semiconductor beam lead devices |
| US4326238A (en) * | 1977-12-28 | 1982-04-20 | Fujitsu Limited | Electronic circuit packages |
| US4147889A (en) * | 1978-02-28 | 1979-04-03 | Amp Incorporated | Chip carrier |
| US4819041A (en) * | 1983-12-30 | 1989-04-04 | Amp Incorporated | Surface mounted integrated circuit chip package and method for making same |
| US4607276A (en) * | 1984-03-08 | 1986-08-19 | Olin Corporation | Tape packages |
| US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
| US4759970A (en) * | 1984-10-25 | 1988-07-26 | Amoco Corporation | Electronic carrier devices and methods of manufacture |
| JPS61196564A (ja) * | 1985-02-25 | 1986-08-30 | シーメンス、アクチエンゲゼルシヤフト | フイルムキヤリヤ集積回路とその製造方法 |
-
1988
- 1988-07-25 US US07/223,580 patent/US4939570A/en not_active Expired - Fee Related
-
1989
- 1989-05-24 EP EP89109369A patent/EP0352429B1/en not_active Expired - Lifetime
- 1989-05-24 DE DE89109369T patent/DE68910215T2/de not_active Expired - Fee Related
- 1989-06-14 JP JP1149775A patent/JPH0274059A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011167254A (ja) * | 2010-02-16 | 2011-09-01 | Kazuhisa Ohashi | トレーニング器具 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0352429A3 (en) | 1990-09-05 |
| EP0352429B1 (en) | 1993-10-27 |
| US4939570A (en) | 1990-07-03 |
| EP0352429A2 (en) | 1990-01-31 |
| JPH0558658B2 (ja) | 1993-08-27 |
| DE68910215D1 (de) | 1993-12-02 |
| DE68910215T2 (de) | 1994-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0274059A (ja) | 回路パツケージ | |
| US4682270A (en) | Integrated circuit chip carrier | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US5744862A (en) | Reduced thickness semiconductor device with IC packages mounted in openings on substrate | |
| US4654472A (en) | Electronic component package with multiconductive base forms for multichannel mounting | |
| EP0004148B1 (en) | Electrical connector for use in mounting an electronic device on a substrate | |
| US5384488A (en) | Configuration and method for positioning semiconductor device bond pads using additional process layers | |
| US6462414B1 (en) | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| WO1987004316A1 (en) | Ultra high density pad array chip carrier | |
| EP0880175A2 (en) | Thin power tape ball grid array package | |
| JPH1092966A (ja) | 基板のダイ取付けキャビティの完全に内側に減結合キャパシタを備えた電子部品パッケージ | |
| EP0645811A2 (en) | Semiconductor device having semiconductor chip with backside electrode | |
| US6049971A (en) | Casing for integrated circuit chips and method of fabrication | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| USRE38037E1 (en) | Modular semiconductor power device | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JPS6224609A (ja) | 減結合コンデンサとその製造方法 | |
| US6788546B1 (en) | Multi-chip module | |
| KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| US20020027011A1 (en) | Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof |