JPH1092564A - 電磁調理器 - Google Patents
電磁調理器Info
- Publication number
- JPH1092564A JPH1092564A JP24503296A JP24503296A JPH1092564A JP H1092564 A JPH1092564 A JP H1092564A JP 24503296 A JP24503296 A JP 24503296A JP 24503296 A JP24503296 A JP 24503296A JP H1092564 A JPH1092564 A JP H1092564A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- diode
- switching
- switching elements
- heating coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 本発明は、スイッチング損失及びノイズを低
減し、また容易に大電力化することを目的とする。 【解決手段】 第１、第２のスイッチング素子６，７の
何れか一方の両端の間に直列に接続したスナバコンデン
サ１３及び第３のスイッチング素子１４を有し、第１、
第２のスイッチング素子６，７の一方のスイッチング素
子７は所定の固定された通電時間で通電し、他方のスイ
ッチング素子６は出力に応じて通電時間を可変し、第３
のスイッチング素子１４は前記一方のスイッチング素子
７の遮断後所定時間遅れて遮断し前記他方のスイッチン
グ素子６の通電後所定時間遅れて通電させたことを特徴
とする。
減し、また容易に大電力化することを目的とする。 【解決手段】 第１、第２のスイッチング素子６，７の
何れか一方の両端の間に直列に接続したスナバコンデン
サ１３及び第３のスイッチング素子１４を有し、第１、
第２のスイッチング素子６，７の一方のスイッチング素
子７は所定の固定された通電時間で通電し、他方のスイ
ッチング素子６は出力に応じて通電時間を可変し、第３
のスイッチング素子１４は前記一方のスイッチング素子
７の遮断後所定時間遅れて遮断し前記他方のスイッチン
グ素子６の通電後所定時間遅れて通電させたことを特徴
とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、誘導加熱により調
理物を加熱調理する電磁調理器に関する。
理物を加熱調理する電磁調理器に関する。
【０００２】
【従来の技術】図１３は、インバータ回路を用いた従来
の電磁調理器の回路構成を示している。同図において、
３１は商用電源、３２は整流ブリッジ、３３は平滑コン
デンサであり、整流ブリッジ３３の正極には加熱コイル
３４と共振コンデンサ３５の並列共振回路が接続され、
並列共振回路の他端にトランジスタ３６のコレクタが接
続されている。トランジスタ３６のエミッタは整流ブリ
ッジ３３の負極に接続されている。トランジスタ３６に
はダンパダイオード３７が並列接続されている。３８は
トランジスタ３６を制御する制御回路である。このよう
な構成のインバータ回路により、最大出力時には、約２
０ｋＨｚの発振周波数で加熱コイル３４が駆動される。
図１４は、インバータ回路による強出力時の動作波形、
図１５は、弱出力時の動作波形である。両図において、
（ａ）はトランジスタ３６の電圧、（ｂ）はトランジス
タ３６の電流、（ｃ）はトランジスタ３６の駆動パルス
である。図１４に示す強出力時には、約２０ｋＨｚの発
振周波数（周期ｔ1 ）で駆動されるが、図１５に示す弱
出力時には、発振周波数（周期ｔ2 ）が上がる。
の電磁調理器の回路構成を示している。同図において、
３１は商用電源、３２は整流ブリッジ、３３は平滑コン
デンサであり、整流ブリッジ３３の正極には加熱コイル
３４と共振コンデンサ３５の並列共振回路が接続され、
並列共振回路の他端にトランジスタ３６のコレクタが接
続されている。トランジスタ３６のエミッタは整流ブリ
ッジ３３の負極に接続されている。トランジスタ３６に
はダンパダイオード３７が並列接続されている。３８は
トランジスタ３６を制御する制御回路である。このよう
な構成のインバータ回路により、最大出力時には、約２
０ｋＨｚの発振周波数で加熱コイル３４が駆動される。
図１４は、インバータ回路による強出力時の動作波形、
図１５は、弱出力時の動作波形である。両図において、
（ａ）はトランジスタ３６の電圧、（ｂ）はトランジス
タ３６の電流、（ｃ）はトランジスタ３６の駆動パルス
である。図１４に示す強出力時には、約２０ｋＨｚの発
振周波数（周期ｔ1 ）で駆動されるが、図１５に示す弱
出力時には、発振周波数（周期ｔ2 ）が上がる。
【０００３】
【発明が解決しようとする課題】従来の電磁調理器で
は、例えばシステムキッチン等に組み込むために、複数
のインバータ回路を近くに置いた多口タイプにしたと
き、それぞれのインバータ回路の発振周波数は、負荷の
種類、出力により周波数が変化するので、干渉音（ｔ1
−ｔ2 ）が発生することがあり、耳障りになる場合があ
った。
は、例えばシステムキッチン等に組み込むために、複数
のインバータ回路を近くに置いた多口タイプにしたと
き、それぞれのインバータ回路の発振周波数は、負荷の
種類、出力により周波数が変化するので、干渉音（ｔ1
−ｔ2 ）が発生することがあり、耳障りになる場合があ
った。
【０００４】この問題を解決するために、特開昭５８−
８０２９３号公報には、それぞれのインバータ回路をＳ
ＥＰＰ回路で構成して、第１のトランジスタと第２のト
ランジスタをそれぞれデューティ制御する方式が開示さ
れている。この方式は、０〜１００％までの出力を制御
できるが、大電流を遮断するのでトランジスタのスイッ
チング損失が大きい。
８０２９３号公報には、それぞれのインバータ回路をＳ
ＥＰＰ回路で構成して、第１のトランジスタと第２のト
ランジスタをそれぞれデューティ制御する方式が開示さ
れている。この方式は、０〜１００％までの出力を制御
できるが、大電流を遮断するのでトランジスタのスイッ
チング損失が大きい。
【０００５】また、特開平５−２１１５０号公報には、
第１のトランジスタと直列に接続されたダイオードと第
２のトランジスタに並列に接続されたダイオードとを設
け、さらに、第１、第２のトランジスタの接続点に加熱
コイルと共振コンデンサを接続し、共振コンデンサに
は、並列にダイオードを接続した構成のインバータ回路
が開示されている。このインバータ回路は、トランジス
タの損失が小さく、ノイズも小さい。しかし、第２のト
ランジスタのエミッタ・コレクタ間に高電圧が加わり、
この電圧は電力が大きくなるほど、さらに高くなる。ト
ランジスタの高電圧化は難しいので、この従来技術は、
大電力化することが難しい。
第１のトランジスタと直列に接続されたダイオードと第
２のトランジスタに並列に接続されたダイオードとを設
け、さらに、第１、第２のトランジスタの接続点に加熱
コイルと共振コンデンサを接続し、共振コンデンサに
は、並列にダイオードを接続した構成のインバータ回路
が開示されている。このインバータ回路は、トランジス
タの損失が小さく、ノイズも小さい。しかし、第２のト
ランジスタのエミッタ・コレクタ間に高電圧が加わり、
この電圧は電力が大きくなるほど、さらに高くなる。ト
ランジスタの高電圧化は難しいので、この従来技術は、
大電力化することが難しい。
【０００６】ここで、表１は、３ｋＷ電磁調理器、２ｋ
Ｗ電磁調理器、ガスこんろ及びハロゲンヒータの調理性
能に関する試験結果を比較して示したものである。
Ｗ電磁調理器、ガスこんろ及びハロゲンヒータの調理性
能に関する試験結果を比較して示したものである。
【０００７】
【表１】 熱効率（％） 時間（注１） ３ｋＷ電磁調理器 ８４ ３分２８秒 ２ｋＷ電磁調理器 ８４ ５分２１秒 ガスこんろ（４２００ｋＣａｌ） ２５ ６分１９秒 ハロゲンヒータ（２ｋＷ） ５０ １０分４秒 （注１）；初期温度２０℃、１．５リットルの水を９０℃に上げるのに 必要な時間
【０００８】この表から、３ｋＷ電磁調理器は、一般に
使用されているガスこんろに比べても熱効率が良く、ま
た火力としても当然２ｋＷ電磁調理器に比べて大きく、
ガスこんろを超す能力があり、例えば、中華料理などに
おける調理器としても優れていることが確認された。こ
のような試験結果からも、電磁調理器を、キッチンシス
テムのようにキッチンで主調理器として使用する場合、
大容量化が望まれている。
使用されているガスこんろに比べても熱効率が良く、ま
た火力としても当然２ｋＷ電磁調理器に比べて大きく、
ガスこんろを超す能力があり、例えば、中華料理などに
おける調理器としても優れていることが確認された。こ
のような試験結果からも、電磁調理器を、キッチンシス
テムのようにキッチンで主調理器として使用する場合、
大容量化が望まれている。
【０００９】本発明は、上記に鑑みてなされたもので、
第１に、スイッチング損失及びノイズを低減することが
でき、第２に容易に大電力化することができ、第３に基
板構造等を簡単化することができる電磁調理器を提供す
ることを目的とする。
第１に、スイッチング損失及びノイズを低減することが
でき、第２に容易に大電力化することができ、第３に基
板構造等を簡単化することができる電磁調理器を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、直流電源の正・負端子間に
直列に接続された単方向の第１、第２のスイッチング素
子と、該第１、第２のスイッチング素子にそれぞれ逆方
向に並列接続された第１、第２のダイオードと、前記第
１、第２のスイッチング素子の何れか一方の両端の間に
直列に接続された加熱コイル及び共振コンデンサと、該
共振コンデンサに並列に接続された第３のダイオード
と、前記加熱コイルおよび共振コンデンサが接続された
側のスイッチング素子の両端の間に直列に接続されたス
ナバコンデンサ及び単方向の第３のスイッチング素子
と、該第３のスイッチング素子に逆方向に並列接続され
た第４のダイオードとを有し、前記第１、第２のスイッ
チング素子は交互に導通制御を行うとともに、前記加熱
コイルおよび共振コンデンサが接続された側のスイッチ
ング素子は所定の固定された通電時間で通電し、他方の
スイッチング素子は出力に応じて通電時間を可変し、前
記第３のスイッチング素子は前記他方のスイッチング素
子の遮断後所定時間遅れて遮断し前記加熱コイルおよび
共振コンデンサが接続された側のスイッチング素子の通
電後所定時間遅れて通電するように構成してなることを
要旨とする。この構成により、加熱コイルおよび共振コ
ンデンサが接続された側のスイッチング素子の通電時間
は、例えば、一定周期Ｔ内において、固定されたＴ／２
時間で通電し、他方のスイッチング素子の通電時間は、
Ｔ／２時間内で可変することで、出力が０〜１００％の
範囲で可変される。出力の制御を周波数の変化で行って
いないので、干渉音の発生がなく、ノイズの発生を抑え
ることが可能となる。そして、高出力時にスイッチング
素子に格別、高電圧を印加する方式ではないので、大電
力化が容易となる。また、スナバコンデンサによりスイ
ッチング素子遮断時のスイッチング素子電圧の変化が緩
やかになり、スイッチング素子電圧が低減する。
に、請求項１記載の発明は、直流電源の正・負端子間に
直列に接続された単方向の第１、第２のスイッチング素
子と、該第１、第２のスイッチング素子にそれぞれ逆方
向に並列接続された第１、第２のダイオードと、前記第
１、第２のスイッチング素子の何れか一方の両端の間に
直列に接続された加熱コイル及び共振コンデンサと、該
共振コンデンサに並列に接続された第３のダイオード
と、前記加熱コイルおよび共振コンデンサが接続された
側のスイッチング素子の両端の間に直列に接続されたス
ナバコンデンサ及び単方向の第３のスイッチング素子
と、該第３のスイッチング素子に逆方向に並列接続され
た第４のダイオードとを有し、前記第１、第２のスイッ
チング素子は交互に導通制御を行うとともに、前記加熱
コイルおよび共振コンデンサが接続された側のスイッチ
ング素子は所定の固定された通電時間で通電し、他方の
スイッチング素子は出力に応じて通電時間を可変し、前
記第３のスイッチング素子は前記他方のスイッチング素
子の遮断後所定時間遅れて遮断し前記加熱コイルおよび
共振コンデンサが接続された側のスイッチング素子の通
電後所定時間遅れて通電するように構成してなることを
要旨とする。この構成により、加熱コイルおよび共振コ
ンデンサが接続された側のスイッチング素子の通電時間
は、例えば、一定周期Ｔ内において、固定されたＴ／２
時間で通電し、他方のスイッチング素子の通電時間は、
Ｔ／２時間内で可変することで、出力が０〜１００％の
範囲で可変される。出力の制御を周波数の変化で行って
いないので、干渉音の発生がなく、ノイズの発生を抑え
ることが可能となる。そして、高出力時にスイッチング
素子に格別、高電圧を印加する方式ではないので、大電
力化が容易となる。また、スナバコンデンサによりスイ
ッチング素子遮断時のスイッチング素子電圧の変化が緩
やかになり、スイッチング素子電圧が低減する。
【００１１】請求項２記載の発明は、直流電源の正・負
端子間に直列に接続された単方向の第１、第２のスイッ
チング素子と、該第１、第２のスイッチング素子にそれ
ぞれ逆方向に並列接続された第１、第２のダイオード
と、前記第１、第２のスイッチング素子の何れか一方の
両端の間に直列に接続された加熱コイル及び共振コンデ
ンサと、該共振コンデンサに並列に接続された第３のダ
イオードと、前記加熱コイルおよび共振コンデンサが接
続された側のスイッチング素子の両端の間に接続された
スナバコンデンサとを有し、前記第１、第２のスイッチ
ング素子は交互に導通制御を行うとともに、当該第１、
第２のスイッチング素子の通電比率を出力に応じて可変
するように構成してなることを要旨とする。この構成に
より、例えば、一定周期Ｔ内において、第１、第２のス
イッチング素子の通電比率を可変することで、出力が０
〜１００％の範囲で可変される。前記と同様に、出力の
制御を周波数の変化で行っていないので、干渉音の発生
がなく、ノイズの発生を抑えることが可能となる。ま
た、大電力化容易性及び他方のスイッチング素子の通断
電時におけるスイッチング損失の低減作用が前記と同様
にして行われる。
端子間に直列に接続された単方向の第１、第２のスイッ
チング素子と、該第１、第２のスイッチング素子にそれ
ぞれ逆方向に並列接続された第１、第２のダイオード
と、前記第１、第２のスイッチング素子の何れか一方の
両端の間に直列に接続された加熱コイル及び共振コンデ
ンサと、該共振コンデンサに並列に接続された第３のダ
イオードと、前記加熱コイルおよび共振コンデンサが接
続された側のスイッチング素子の両端の間に接続された
スナバコンデンサとを有し、前記第１、第２のスイッチ
ング素子は交互に導通制御を行うとともに、当該第１、
第２のスイッチング素子の通電比率を出力に応じて可変
するように構成してなることを要旨とする。この構成に
より、例えば、一定周期Ｔ内において、第１、第２のス
イッチング素子の通電比率を可変することで、出力が０
〜１００％の範囲で可変される。前記と同様に、出力の
制御を周波数の変化で行っていないので、干渉音の発生
がなく、ノイズの発生を抑えることが可能となる。ま
た、大電力化容易性及び他方のスイッチング素子の通断
電時におけるスイッチング損失の低減作用が前記と同様
にして行われる。
【００１２】請求項３記載の発明は、上記請求項１又は
２記載の電磁調理器において、前記スナバコンデンサに
直列に電流制限用の抵抗を接続してなることを要旨とす
る。この構成により、第３のスイッチング素子及びスナ
バコンデンサに流れる電流が制限されることで、第３の
スイッチング素子等の少容量化が可能となる。
２記載の電磁調理器において、前記スナバコンデンサに
直列に電流制限用の抵抗を接続してなることを要旨とす
る。この構成により、第３のスイッチング素子及びスナ
バコンデンサに流れる電流が制限されることで、第３の
スイッチング素子等の少容量化が可能となる。
【００１３】請求項４記載の発明は、上記請求項１又は
２記載の電磁調理器において、前記第１、第２のスイッ
チング素子のうちの何れか他方のスイッチング素子の遮
断速度を前記何れか一方のスイッチング素子よりも速
く、前記何れか一方のスイッチング素子の飽和電圧を前
記何れか他方のスイッチング素子よりも低く設定してな
ることを要旨とする。この構成により、加熱コイル及び
共振コンデンサが間に接続されたスイッチング素子は、
他方にスイッチング素子に比べてオン電流は大きいが、
遮断電流は比較的小さく、また、他方のスイッチング素
子は、遮断電流は大きいが、一方のスイッチング素子に
比べてオン電流は少ない。そこで、加熱コイル及び共振
コンデンサが間に接続されたスイッチング素子には低飽
和電圧スイッチング素子を用い、他方のスイッチング素
子には遮断速度の早いスイッチング素子を用いること
で、より一層の低損失化が可能となる。
２記載の電磁調理器において、前記第１、第２のスイッ
チング素子のうちの何れか他方のスイッチング素子の遮
断速度を前記何れか一方のスイッチング素子よりも速
く、前記何れか一方のスイッチング素子の飽和電圧を前
記何れか他方のスイッチング素子よりも低く設定してな
ることを要旨とする。この構成により、加熱コイル及び
共振コンデンサが間に接続されたスイッチング素子は、
他方にスイッチング素子に比べてオン電流は大きいが、
遮断電流は比較的小さく、また、他方のスイッチング素
子は、遮断電流は大きいが、一方のスイッチング素子に
比べてオン電流は少ない。そこで、加熱コイル及び共振
コンデンサが間に接続されたスイッチング素子には低飽
和電圧スイッチング素子を用い、他方のスイッチング素
子には遮断速度の早いスイッチング素子を用いること
で、より一層の低損失化が可能となる。
【００１４】請求項５記載の発明は、上記請求項１又は
２記載の電磁調理器において、前記第１のスイッチング
素子と前記第２のスイッチング素子の接続中点に前記第
３のダイオードを接続し、該第２のスイッチング素子、
第３のダイオード及び前記第２のダイオードを同一放熱
板に設けてなることを要旨とする。この構成により、第
３のダイオードの放熱板を別に設ける必要がなくなって
放熱構造が簡単となる。
２記載の電磁調理器において、前記第１のスイッチング
素子と前記第２のスイッチング素子の接続中点に前記第
３のダイオードを接続し、該第２のスイッチング素子、
第３のダイオード及び前記第２のダイオードを同一放熱
板に設けてなることを要旨とする。この構成により、第
３のダイオードの放熱板を別に設ける必要がなくなって
放熱構造が簡単となる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１６】図１乃至図５は、本発明の第１の実施の形
態を示す図である。まず、図１を用いて、本実施の形態
の電磁調理器の構成を説明する。商用電源１が整流ブリ
ッジ２に接続されている。整流ブリッジ２の正極にはチ
ョークコイル３が直列に接続され、チョークコイル３の
他端と整流ブリッジ２の負極との間に平滑用コンデンサ
４が接続されている。以下、この整流ブリッジ２、チョ
ークコイル３及び平滑用コンデンサ４を含めて、整流回
路又は直流電源５と云う。整流回路５の正・負端子間に
は、それぞれＩＧＢＴからなる単方向の第１のスイッチ
ング素子６と第２のスイッチング素子７が直列に接続さ
れている。第１のスイッチング素子６及び第２のスイッ
チング素子７には、それぞれ第１のダイオード８及び第
２のダイオード９が逆方向に並列接続されている。第１
のスイッチング素子６と第２のスイッチング素子７の接
続中点には、加熱コイル１０及び共振コンデンサ１１が
直列に接続され、共振コンデンサ１１の他端は整流回路
５の負端子に接続されている。共振コンデンサ１１には
第３のダイオード１２が並列接続されている。第３のダ
イオード１２は、加熱コイル１０と共振コンデンサ１１
の接続中点側がカソード、共振コンデンサ１１の他端側
がアノードとなっている。また、第１のスイッチング素
子６と第２のスイッチング素子７の接続中点には、スナ
バコンデンサ１３が接続され、スナバコンデンサ１３に
直列に、トランジスタからなる第３のスイッチング素子
１４が接続され、第３のスイッチング素子１４の他端は
整流回路５の負端子に接続されている。第３のスイッチ
ング素子１４には、第４のダイオード１５が逆方向に並
列接続されている。スナバコンデンサ１３は、第１のス
イッチング素子６が電流を遮断した時のスイッチング損
失を低減するために設けられている。
態を示す図である。まず、図１を用いて、本実施の形態
の電磁調理器の構成を説明する。商用電源１が整流ブリ
ッジ２に接続されている。整流ブリッジ２の正極にはチ
ョークコイル３が直列に接続され、チョークコイル３の
他端と整流ブリッジ２の負極との間に平滑用コンデンサ
４が接続されている。以下、この整流ブリッジ２、チョ
ークコイル３及び平滑用コンデンサ４を含めて、整流回
路又は直流電源５と云う。整流回路５の正・負端子間に
は、それぞれＩＧＢＴからなる単方向の第１のスイッチ
ング素子６と第２のスイッチング素子７が直列に接続さ
れている。第１のスイッチング素子６及び第２のスイッ
チング素子７には、それぞれ第１のダイオード８及び第
２のダイオード９が逆方向に並列接続されている。第１
のスイッチング素子６と第２のスイッチング素子７の接
続中点には、加熱コイル１０及び共振コンデンサ１１が
直列に接続され、共振コンデンサ１１の他端は整流回路
５の負端子に接続されている。共振コンデンサ１１には
第３のダイオード１２が並列接続されている。第３のダ
イオード１２は、加熱コイル１０と共振コンデンサ１１
の接続中点側がカソード、共振コンデンサ１１の他端側
がアノードとなっている。また、第１のスイッチング素
子６と第２のスイッチング素子７の接続中点には、スナ
バコンデンサ１３が接続され、スナバコンデンサ１３に
直列に、トランジスタからなる第３のスイッチング素子
１４が接続され、第３のスイッチング素子１４の他端は
整流回路５の負端子に接続されている。第３のスイッチ
ング素子１４には、第４のダイオード１５が逆方向に並
列接続されている。スナバコンデンサ１３は、第１のス
イッチング素子６が電流を遮断した時のスイッチング損
失を低減するために設けられている。
【００１７】１６は発振器であり、固定された所定の周
波数（例えば、２０ｋＨｚ）で発振を行う。発振器１６
の発振出力は、それぞれ出力端子ａ，ｂを介して、出力
制御回路１７及び第２のスイッチング素子７を駆動する
ための第２の駆動回路１９に入力されている。出力制御
回路１７の出力端子ｃは、第１のスイッチング素子６を
駆動するための第１の駆動回路１８に接続されている。
出力制御回路１７は、図示しないが、例えば、調理器筐
体のパネルに設けられた操作スイッチに連動、あるいは
回路内に設けられたマイコンなどの制御により出力パル
ス幅を変化する。そして、後述するように、第１の駆動
回路１８を介して第１のスイッチング素子６の導通時間
を可変し、出力を０〜１００％の範囲で制御するように
なっている。また、出力制御回路１７の出力端子ｃと発
振器１６の出力端子ｂが、第３のスイッチング素子１４
のオン・オフを制御するコンデンサ導通制御回路２０に
接続されている。
波数（例えば、２０ｋＨｚ）で発振を行う。発振器１６
の発振出力は、それぞれ出力端子ａ，ｂを介して、出力
制御回路１７及び第２のスイッチング素子７を駆動する
ための第２の駆動回路１９に入力されている。出力制御
回路１７の出力端子ｃは、第１のスイッチング素子６を
駆動するための第１の駆動回路１８に接続されている。
出力制御回路１７は、図示しないが、例えば、調理器筐
体のパネルに設けられた操作スイッチに連動、あるいは
回路内に設けられたマイコンなどの制御により出力パル
ス幅を変化する。そして、後述するように、第１の駆動
回路１８を介して第１のスイッチング素子６の導通時間
を可変し、出力を０〜１００％の範囲で制御するように
なっている。また、出力制御回路１７の出力端子ｃと発
振器１６の出力端子ｂが、第３のスイッチング素子１４
のオン・オフを制御するコンデンサ導通制御回路２０に
接続されている。
【００１８】次に、上述のように構成された電磁調理器
の動作を説明する。図２及び図３を用いて、強出力時動
作から説明する。図２は、出力最大のときの各部の動作
波形、図３は、各動作タイミングで電流がどのように流
れるかを説明するための図である。発振器１６は、約２
０ｋＨｚに相当する周期Ｔの間に、Ｔ／２幅のパルスを
出力端子ａ，ｂから出力する（図２（ａ））。出力制御
回路１７は、最大出力時にはＴ／２よりも若干短いｔ1
時間幅のパルスを第１の駆動回路１８に与える（図２
（ｂ））。第２の駆動回路１９には、発振器１６からの
Ｔ／２幅パルスが直接与えられる（図２（ｃ））。第
１、第２の駆動回路１８，１９は、各入力パルスに見合
った時間幅のオンパルスを第１のスイッチング素子６、
第２のスイッチング素子７にそれぞれ供給する。但し、
第１のスイッチング素子６と第２のスイッチング素子７
は、直列に接続されているので、公知のように、第１の
スイッチング素子６と第２のスイッチング素子７の各ス
イッチング時間には、それぞれ若干の遅れ時間Ｔa （デ
ッドタイム）が持たせてある（図２（ｄ），（ｅ））。
の動作を説明する。図２及び図３を用いて、強出力時動
作から説明する。図２は、出力最大のときの各部の動作
波形、図３は、各動作タイミングで電流がどのように流
れるかを説明するための図である。発振器１６は、約２
０ｋＨｚに相当する周期Ｔの間に、Ｔ／２幅のパルスを
出力端子ａ，ｂから出力する（図２（ａ））。出力制御
回路１７は、最大出力時にはＴ／２よりも若干短いｔ1
時間幅のパルスを第１の駆動回路１８に与える（図２
（ｂ））。第２の駆動回路１９には、発振器１６からの
Ｔ／２幅パルスが直接与えられる（図２（ｃ））。第
１、第２の駆動回路１８，１９は、各入力パルスに見合
った時間幅のオンパルスを第１のスイッチング素子６、
第２のスイッチング素子７にそれぞれ供給する。但し、
第１のスイッチング素子６と第２のスイッチング素子７
は、直列に接続されているので、公知のように、第１の
スイッチング素子６と第２のスイッチング素子７の各ス
イッチング時間には、それぞれ若干の遅れ時間Ｔa （デ
ッドタイム）が持たせてある（図２（ｄ），（ｅ））。
【００１９】ｔ1 の時間に第１のスイッチング素子６が
導通すると、電流は、図３（ａ）中の矢線Ａで示すよう
に、第１のスイッチング素子６、加熱コイル１０及び共
振コンデンサ１１を流れる。ｔ1 時間後、第１のスイッ
チング素子６が遮断されると、加熱コイル１０に蓄積さ
れたエネルギーにより、図３（ｂ）中の矢線Ｂで示すよ
うに、加熱コイル１０、共振コンデンサ１１及び第２の
ダイオード９を介して共振電流が流れ続けて共振コンデ
ンサ１１に充電される。この共振電流は、加熱コイル１
０のエネルギーが放電されると共振コンデンサ１１に充
電された電荷により反Ｂ方向に流れ始めることになる
が、ｔ2 の時間が短く、共振電流が反転する前にｔ3 の
タイミングとなる。ｔ3 のタイミングとなって第２のス
イッチング素子７が導通すると、図３（ｃ）中の矢線Ｃ
1 で示すように、共振電流が反転して加熱コイル１０、
共振コンデンサ１１及び第２のスイッチング素子７を介
して共振コンデンサ１１に充電された電荷が放電され
る。共振コンデンサ１１の電荷が放電された後も第３の
ダイオード１２を介して矢線Ｃ2 方向に電流は流れ続け
る。図３（ｄ）のタイミングは、第１のスイッチング素
子６が導通した後においても、加熱コイル１０と共振コ
ンデンサ１１に流れる共振電流は流れ続けることを示し
ている。コンデンサ導通制御回路２０で制御される第３
のスイッチング素子１４は、第１のスイッチング素子６
が遮断された後、数μｓ遅れて遮断され、第２のスイッ
チング素子７が通電された後、数μｓ遅れて通電され
る。そのため、最大入力時には、第１のスイッチング素
子６が遮断された後、第２のスイッチング素子７が通電
されるまでの時間が短いので、第３のスイッチング素子
１４は常時通電されることになる。図２（ｆ），（ｇ）
のＶｔ1 ，Ｖｔ2 は、第１のスイッチング素子６、第２
のスイッチング素子７のコレクタ・エミッタ間電圧であ
り、図２（ｇ）のＩL は加熱コイル１０の電流である。
導通すると、電流は、図３（ａ）中の矢線Ａで示すよう
に、第１のスイッチング素子６、加熱コイル１０及び共
振コンデンサ１１を流れる。ｔ1 時間後、第１のスイッ
チング素子６が遮断されると、加熱コイル１０に蓄積さ
れたエネルギーにより、図３（ｂ）中の矢線Ｂで示すよ
うに、加熱コイル１０、共振コンデンサ１１及び第２の
ダイオード９を介して共振電流が流れ続けて共振コンデ
ンサ１１に充電される。この共振電流は、加熱コイル１
０のエネルギーが放電されると共振コンデンサ１１に充
電された電荷により反Ｂ方向に流れ始めることになる
が、ｔ2 の時間が短く、共振電流が反転する前にｔ3 の
タイミングとなる。ｔ3 のタイミングとなって第２のス
イッチング素子７が導通すると、図３（ｃ）中の矢線Ｃ
1 で示すように、共振電流が反転して加熱コイル１０、
共振コンデンサ１１及び第２のスイッチング素子７を介
して共振コンデンサ１１に充電された電荷が放電され
る。共振コンデンサ１１の電荷が放電された後も第３の
ダイオード１２を介して矢線Ｃ2 方向に電流は流れ続け
る。図３（ｄ）のタイミングは、第１のスイッチング素
子６が導通した後においても、加熱コイル１０と共振コ
ンデンサ１１に流れる共振電流は流れ続けることを示し
ている。コンデンサ導通制御回路２０で制御される第３
のスイッチング素子１４は、第１のスイッチング素子６
が遮断された後、数μｓ遅れて遮断され、第２のスイッ
チング素子７が通電された後、数μｓ遅れて通電され
る。そのため、最大入力時には、第１のスイッチング素
子６が遮断された後、第２のスイッチング素子７が通電
されるまでの時間が短いので、第３のスイッチング素子
１４は常時通電されることになる。図２（ｆ），（ｇ）
のＶｔ1 ，Ｖｔ2 は、第１のスイッチング素子６、第２
のスイッチング素子７のコレクタ・エミッタ間電圧であ
り、図２（ｇ）のＩL は加熱コイル１０の電流である。
【００２０】図４及び図５を用いて、弱出力時動作を説
明する。図４は、出力を下げたときの各部の動作波形、
図５は、そのときの各動作タイミングで電流がどのよう
に流れるかを説明するための図である。図４（ａ）のｔ
1 の時間に第１のスイッチング素子６が導通する。前述
と同様に電流は、図５（ａ）中の矢線Ａの方向に流れ
る。次のｔ2 の時間で第１、第２のスイッチング素子
６，７がともに遮断されると、図５（ｂ）中の矢線Ｂ1
の方向に、加熱コイル１０と共振コンデンサ１１に共振
電流が流れ続ける。共振電流が反転して反Ｂ1 方向に電
流が流れると、図５（ｃ）中の矢線Ｂ2 のように、共振
コンデンサ１１、加熱コイル１０及び第１のダイオード
８を介して電流が流れる。ｔ3 のタイミングとなって第
２のスイッチング素子７が導通すると、図５（ｄ）に示
すように、電流は矢線Ｃ1 のように流れる。ここで、第
３のスイッチング素子１４は、前述のように、第１のス
イッチング素子６が遮断された約３μｓ後に遮断され
る。そして第２のスイッチング素子７が通電した約３μ
ｓ後に導通する。図４（ｇ），（ｈ）のＶｔ1 ，Ｖｔ2
は、第１のスイッチング素子６、第２のスイッチング素
子７のコレクタ・エミッタ間電圧である。図４に示すよ
うに、第１のスイッチング素子６が導通している時に
は、第２のスイッチング素子７に電源電圧が加わる。し
かし、次の図５（ｂ）に示すタイミングでは第２のダイ
オード９がオンするため、図４に示すように、第２のス
イッチング素子７には電圧が加わらない。一方、共振電
流が反転した図５（ｃ）のタイミングでは、第２のスイ
ッチング素子７に電源電圧が加わることになる。このと
きの加熱コイル１０に流れる電流はＩL で示すようにな
る（図４（ｉ））。ところで、スナバコンデンサ１３の
電荷に着目すると、図４中のＰ1時点で電荷が放電され
る。しかし、第３のスイッチング素子１４は、Ｐ1 から
Ｐ3 の間遮断されるので、この間は電荷充電されない。
このため、Ｐ3 時点で第２のスイッチング素子７が導通
する時、電荷はないので、単にコンデンサを接続した場
合に発生する第２のスイッチング素子７がコンデンサの
電荷を放電することによる損失をなくすことができる。
このように、強出力、弱出力何れの場合においても、ス
イッチング時の損失を大幅に低減できる。
明する。図４は、出力を下げたときの各部の動作波形、
図５は、そのときの各動作タイミングで電流がどのよう
に流れるかを説明するための図である。図４（ａ）のｔ
1 の時間に第１のスイッチング素子６が導通する。前述
と同様に電流は、図５（ａ）中の矢線Ａの方向に流れ
る。次のｔ2 の時間で第１、第２のスイッチング素子
６，７がともに遮断されると、図５（ｂ）中の矢線Ｂ1
の方向に、加熱コイル１０と共振コンデンサ１１に共振
電流が流れ続ける。共振電流が反転して反Ｂ1 方向に電
流が流れると、図５（ｃ）中の矢線Ｂ2 のように、共振
コンデンサ１１、加熱コイル１０及び第１のダイオード
８を介して電流が流れる。ｔ3 のタイミングとなって第
２のスイッチング素子７が導通すると、図５（ｄ）に示
すように、電流は矢線Ｃ1 のように流れる。ここで、第
３のスイッチング素子１４は、前述のように、第１のス
イッチング素子６が遮断された約３μｓ後に遮断され
る。そして第２のスイッチング素子７が通電した約３μ
ｓ後に導通する。図４（ｇ），（ｈ）のＶｔ1 ，Ｖｔ2
は、第１のスイッチング素子６、第２のスイッチング素
子７のコレクタ・エミッタ間電圧である。図４に示すよ
うに、第１のスイッチング素子６が導通している時に
は、第２のスイッチング素子７に電源電圧が加わる。し
かし、次の図５（ｂ）に示すタイミングでは第２のダイ
オード９がオンするため、図４に示すように、第２のス
イッチング素子７には電圧が加わらない。一方、共振電
流が反転した図５（ｃ）のタイミングでは、第２のスイ
ッチング素子７に電源電圧が加わることになる。このと
きの加熱コイル１０に流れる電流はＩL で示すようにな
る（図４（ｉ））。ところで、スナバコンデンサ１３の
電荷に着目すると、図４中のＰ1時点で電荷が放電され
る。しかし、第３のスイッチング素子１４は、Ｐ1 から
Ｐ3 の間遮断されるので、この間は電荷充電されない。
このため、Ｐ3 時点で第２のスイッチング素子７が導通
する時、電荷はないので、単にコンデンサを接続した場
合に発生する第２のスイッチング素子７がコンデンサの
電荷を放電することによる損失をなくすことができる。
このように、強出力、弱出力何れの場合においても、ス
イッチング時の損失を大幅に低減できる。
【００２１】次いで、スナバコンデンサ１３の動作につ
いて説明する。スナバコンデンサ１３には、第３のスイ
ッチング素子１４が直列に接続され、この第３のスイッ
チング素子１４がコンデンサ導通制御回路２０で制御さ
れて、図４（ｄ）に示すタイミングで通断電される。第
１のスイッチング素子６が断電するタイミングＰ1 で
は、スナバコンデンサ１３は接続された状態となってお
り、ｔ1 の時間、スナバコンデンサ１３は充電をされて
いる。そこで、Ｐ1 の点では第４のダイオード１５を介
してスナバコンデンサ１３の電荷が放電されることにな
る。このため、Ｐ1 の時点での第１のスイッチング素子
６の電圧の立上がり方は、スナバコンデンサ１３の作用
により緩慢になる。また、電流の切れ方は変わらず電圧
変化が緩やかになるので、第１のスイッチング素子６の
スイッチング損失は、スナバコンデンサ１３が接続され
ていないときに比べて大きく減少することになる。この
時点でスナバコンデンサ１３の電荷は放電される。次
に、Ｐ2 の時点では、スイッチングする素子はないの
で、スイッチング損失は関係ない。第２のスイッチング
素子７が導通する時、この場合は、図５（ｄ）のタイミ
ングであり、第２のスイッチング素子７の両端電圧が加
わっている状態であるが、Ｂ2 の電流は小さな値であ
り、大きな損失とならない。Ｐ4 時点について説明す
る。Ｐ4 時点では、電流は図５（ｄ）のタイミングであ
り、Ｃ1 方向に電流が流れている。そして、共振コンデ
ンサの電圧が０になると電流はＣ2 のように流れる。こ
の時点で、第２のスイッチング素子７を遮断して、第１
のスイッチング素子６を通電するが、第１のスイッチン
グ素子６はＰ4 時点で通電された時点では電流が流れな
いのでスイッチング損失が発生しないことになる。ま
た、第２のスイッチング素子７には、Ｃ2 に示す方向の
電流が流れているが、これを遮断する時、スナバコンデ
ンサの効果により、スイッチング損失は小さい値とな
る。そして、Ｐ5 のタイミングまでＤ方向の電流が流れ
続け、Ｐ5 の時点で電流が反転し、図５（ａ）に示すＡ
方向の電流となる。以上説明したように、本実施の形態
の電磁調理器におけるインバータ回路は、従来技術に比
べてスイッチング損失が非常に小さな値となる。
いて説明する。スナバコンデンサ１３には、第３のスイ
ッチング素子１４が直列に接続され、この第３のスイッ
チング素子１４がコンデンサ導通制御回路２０で制御さ
れて、図４（ｄ）に示すタイミングで通断電される。第
１のスイッチング素子６が断電するタイミングＰ1 で
は、スナバコンデンサ１３は接続された状態となってお
り、ｔ1 の時間、スナバコンデンサ１３は充電をされて
いる。そこで、Ｐ1 の点では第４のダイオード１５を介
してスナバコンデンサ１３の電荷が放電されることにな
る。このため、Ｐ1 の時点での第１のスイッチング素子
６の電圧の立上がり方は、スナバコンデンサ１３の作用
により緩慢になる。また、電流の切れ方は変わらず電圧
変化が緩やかになるので、第１のスイッチング素子６の
スイッチング損失は、スナバコンデンサ１３が接続され
ていないときに比べて大きく減少することになる。この
時点でスナバコンデンサ１３の電荷は放電される。次
に、Ｐ2 の時点では、スイッチングする素子はないの
で、スイッチング損失は関係ない。第２のスイッチング
素子７が導通する時、この場合は、図５（ｄ）のタイミ
ングであり、第２のスイッチング素子７の両端電圧が加
わっている状態であるが、Ｂ2 の電流は小さな値であ
り、大きな損失とならない。Ｐ4 時点について説明す
る。Ｐ4 時点では、電流は図５（ｄ）のタイミングであ
り、Ｃ1 方向に電流が流れている。そして、共振コンデ
ンサの電圧が０になると電流はＣ2 のように流れる。こ
の時点で、第２のスイッチング素子７を遮断して、第１
のスイッチング素子６を通電するが、第１のスイッチン
グ素子６はＰ4 時点で通電された時点では電流が流れな
いのでスイッチング損失が発生しないことになる。ま
た、第２のスイッチング素子７には、Ｃ2 に示す方向の
電流が流れているが、これを遮断する時、スナバコンデ
ンサの効果により、スイッチング損失は小さい値とな
る。そして、Ｐ5 のタイミングまでＤ方向の電流が流れ
続け、Ｐ5 の時点で電流が反転し、図５（ａ）に示すＡ
方向の電流となる。以上説明したように、本実施の形態
の電磁調理器におけるインバータ回路は、従来技術に比
べてスイッチング損失が非常に小さな値となる。
【００２２】図６には、本発明の第２の実施の形態を示
す。図６において前記図１との相違は、共振コンデンサ
１１と第３のダイオード１２の並列回路と、加熱コイル
１０との接続順が逆になっている。本実施の形態の電磁
調理器の回路動作は、図１の回路の動作と全く同様であ
るが、第３のダイオード１２のカソードと、第２のスイ
ッチング素子７のコレクタと、第２のダイオード９のカ
ソードが一点Ｅで接続されることになる。ところで、ス
イッチング素子としては一般的にトランジスタを用いる
が、トランジスタのコレクタは放熱板に接触する面であ
り、ダイオードのカソードは同様に放熱板に接触する面
である。そこで、上記のような接続構成とすることで、
３個の素子７，９，１２を同一放熱板上に設けることが
可能となり、第３のダイオード１２の放熱板を別に設け
る必要がないので、冷却構造が簡単となり、プリント基
板を小型化することができる。
す。図６において前記図１との相違は、共振コンデンサ
１１と第３のダイオード１２の並列回路と、加熱コイル
１０との接続順が逆になっている。本実施の形態の電磁
調理器の回路動作は、図１の回路の動作と全く同様であ
るが、第３のダイオード１２のカソードと、第２のスイ
ッチング素子７のコレクタと、第２のダイオード９のカ
ソードが一点Ｅで接続されることになる。ところで、ス
イッチング素子としては一般的にトランジスタを用いる
が、トランジスタのコレクタは放熱板に接触する面であ
り、ダイオードのカソードは同様に放熱板に接触する面
である。そこで、上記のような接続構成とすることで、
３個の素子７，９，１２を同一放熱板上に設けることが
可能となり、第３のダイオード１２の放熱板を別に設け
る必要がないので、冷却構造が簡単となり、プリント基
板を小型化することができる。
【００２３】図７には、本発明の第３の実施の形態を示
す。本実施の形態は、第２のスイッチング素子７と第２
のダイオード９を同一の素子内に１個のモジュール２１
として配置したものである。第２のダイオード９の持つ
容量を介して電流が流れる機会は、図３に示すタイミン
グ（ｄ）から（ａ）又は図５に示すタイミング（ｅ）か
ら（ａ）に移る時に発生する。しかし（ｄ）又は（ｅ）
のタイミングの時には、第２のダイオード９に既に電圧
が加わっており、電荷が充電されている。そこで、
（ａ）のタイミングとなった時に第２のダイオード９の
電圧が加わっても、この第２のダイオード９の容量を介
して電流が流れない。即ち、第２のダイオード９の逆回
復時間は遅くて良いことになる。一般的にトランジスタ
と同一基板上に組み込まれたダイオードの逆回復時間は
遅く、従来のハーフブリッジ回路では、逆回復時間の速
いダイオードを外部に用いていたので、部品点数が多く
なり、大型化するとともにコスト高になっていた。しか
し、本実施の形態では、図７に示すように、第２のスイ
ッチング素子７と第２のダイオード９を同一のシリコン
基板に組み込んだ素子を用いることにより、部品点数が
少くなり、小型化できるとともにコストも安くなる。ま
た、第２のスイッチング素子７は、第１のスイッチング
素子６に比べて大きな電流が流れる。しかし、遮断電流
は比較的小さい。また、第１のスイッチング素子６は、
前記Ｐ1 の時点で大きな電流を遮断するが第２のスイッ
チング素子７に比べてオン電流は少ない。そこで、第１
のスイッチング素子６には第２のスイッチング素子７に
比べて遮断速度の早いスイッチング素子を用い、第２の
スイッチング素子７には第１のスイッチング素子６に比
べて飽和電圧の小さな素子を使用することにより、より
一層低損失化を行うことが可能となる。
す。本実施の形態は、第２のスイッチング素子７と第２
のダイオード９を同一の素子内に１個のモジュール２１
として配置したものである。第２のダイオード９の持つ
容量を介して電流が流れる機会は、図３に示すタイミン
グ（ｄ）から（ａ）又は図５に示すタイミング（ｅ）か
ら（ａ）に移る時に発生する。しかし（ｄ）又は（ｅ）
のタイミングの時には、第２のダイオード９に既に電圧
が加わっており、電荷が充電されている。そこで、
（ａ）のタイミングとなった時に第２のダイオード９の
電圧が加わっても、この第２のダイオード９の容量を介
して電流が流れない。即ち、第２のダイオード９の逆回
復時間は遅くて良いことになる。一般的にトランジスタ
と同一基板上に組み込まれたダイオードの逆回復時間は
遅く、従来のハーフブリッジ回路では、逆回復時間の速
いダイオードを外部に用いていたので、部品点数が多く
なり、大型化するとともにコスト高になっていた。しか
し、本実施の形態では、図７に示すように、第２のスイ
ッチング素子７と第２のダイオード９を同一のシリコン
基板に組み込んだ素子を用いることにより、部品点数が
少くなり、小型化できるとともにコストも安くなる。ま
た、第２のスイッチング素子７は、第１のスイッチング
素子６に比べて大きな電流が流れる。しかし、遮断電流
は比較的小さい。また、第１のスイッチング素子６は、
前記Ｐ1 の時点で大きな電流を遮断するが第２のスイッ
チング素子７に比べてオン電流は少ない。そこで、第１
のスイッチング素子６には第２のスイッチング素子７に
比べて遮断速度の早いスイッチング素子を用い、第２の
スイッチング素子７には第１のスイッチング素子６に比
べて飽和電圧の小さな素子を使用することにより、より
一層低損失化を行うことが可能となる。
【００２４】図８及び図９には、本発明の第４の実施の
形態を示す。本実施の形態は、第３のスイッチング素子
とこれに並列に接続された第４のダイオード及び第３の
スイッチング素子を制御するコンデンサ導通制御回路を
取り除いた構成となっている。図９は、動作時の各部の
波形を示している。上述した各実施の形態の制御方法
は、第１のスイッチング素子６のみの通断電時間を可変
制御する方法であったが、本実施の形態の制御方法で
は、周期Ｔの中で、第１のスイッチング素子６の通電時
間を短くするとともに第２のスイッチング素子７の通電
時間を長くするように制御する（図９（ｄ），
（ｅ））。即ち、第１のスイッチング素子６と第２のス
イッチング素子７の通電比率を可変制御する。これによ
り、加熱コイル１０の電流ＩL は、図９に示すように、
Ｐ1 の時点で第１のスイッチング素子６が断電される。
その後、第２のスイッチング素子７が通電されるので加
熱コイル１０に流れている電流は、Ｐ1 からＰ2 の時間
まで同一方向に流れ、Ｐ2 の時点で流れる方向が変わ
る。そして、Ｐ2 からＰ3 の間は、前記と同様に、共振
コンデンサ１１の電荷が放電されると第３のダイオード
１２を介して加熱コイル１０のエネルギーが放電する。
Ｐ3 の時点で再度第１のスイッチング素子６が通電する
と、Ｐ4 の時点で電流が反転して再度電流の方向が変わ
ることになる。このように、Ｐ1 ，Ｐ3 の時点で第１、
第２のスイッチング素子６，７が通断電されるが、スナ
バコンデンサ１３により電圧の立上がり方が緩やかとな
り、スイッチング素子の損失を大幅に低減できる。ま
た、第１のスイッチング素子６と第２のスイッチング素
子７の通電幅の和は、出力の如何に関わらず、ほぼＴと
なっており、スイッチング部のタイミングは常に同じ動
作を行う。そこで、スナバコンデンサ１３の効果は常時
同じような効果を得ることができる。
形態を示す。本実施の形態は、第３のスイッチング素子
とこれに並列に接続された第４のダイオード及び第３の
スイッチング素子を制御するコンデンサ導通制御回路を
取り除いた構成となっている。図９は、動作時の各部の
波形を示している。上述した各実施の形態の制御方法
は、第１のスイッチング素子６のみの通断電時間を可変
制御する方法であったが、本実施の形態の制御方法で
は、周期Ｔの中で、第１のスイッチング素子６の通電時
間を短くするとともに第２のスイッチング素子７の通電
時間を長くするように制御する（図９（ｄ），
（ｅ））。即ち、第１のスイッチング素子６と第２のス
イッチング素子７の通電比率を可変制御する。これによ
り、加熱コイル１０の電流ＩL は、図９に示すように、
Ｐ1 の時点で第１のスイッチング素子６が断電される。
その後、第２のスイッチング素子７が通電されるので加
熱コイル１０に流れている電流は、Ｐ1 からＰ2 の時間
まで同一方向に流れ、Ｐ2 の時点で流れる方向が変わ
る。そして、Ｐ2 からＰ3 の間は、前記と同様に、共振
コンデンサ１１の電荷が放電されると第３のダイオード
１２を介して加熱コイル１０のエネルギーが放電する。
Ｐ3 の時点で再度第１のスイッチング素子６が通電する
と、Ｐ4 の時点で電流が反転して再度電流の方向が変わ
ることになる。このように、Ｐ1 ，Ｐ3 の時点で第１、
第２のスイッチング素子６，７が通断電されるが、スナ
バコンデンサ１３により電圧の立上がり方が緩やかとな
り、スイッチング素子の損失を大幅に低減できる。ま
た、第１のスイッチング素子６と第２のスイッチング素
子７の通電幅の和は、出力の如何に関わらず、ほぼＴと
なっており、スイッチング部のタイミングは常に同じ動
作を行う。そこで、スナバコンデンサ１３の効果は常時
同じような効果を得ることができる。
【００２５】図１０には、本発明の第５の実施の形態を
示す。本実施の形態は、上記図１０の回路において、ス
ナバコンデンサ１３に直列に抵抗２２を接続して、スナ
バコンデンサ１３に流れる電流を制限したものである。
示す。本実施の形態は、上記図１０の回路において、ス
ナバコンデンサ１３に直列に抵抗２２を接続して、スナ
バコンデンサ１３に流れる電流を制限したものである。
【００２６】図１１には、本発明の第６の実施の形態を
示す。本実施の形態は、前記図１の回路において、上記
と同様に、スナバコンデンサ１３に直列に抵抗２２を接
続したものである。上記と同様に電流を制限できるの
で、第３のスイッチング素子１４の損失を低減できる。
示す。本実施の形態は、前記図１の回路において、上記
と同様に、スナバコンデンサ１３に直列に抵抗２２を接
続したものである。上記と同様に電流を制限できるの
で、第３のスイッチング素子１４の損失を低減できる。
【００２７】図１２には、本発明の第７の実施の形態を
示す。本実施の形態は、前記図８の回路において、加熱
コイル１０の他端を整流回路５の正端子側に接続したも
のである。図１２と図８は、交流的には全く同様の回路
であることは、周知である。
示す。本実施の形態は、前記図８の回路において、加熱
コイル１０の他端を整流回路５の正端子側に接続したも
のである。図１２と図８は、交流的には全く同様の回路
であることは、周知である。
【００２８】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、直流電源の正・負端子間に直列に接続され
た単方向の第１、第２のスイッチング素子と、該第１、
第２のスイッチング素子にそれぞれ逆方向に並列接続さ
れた第１、第２のダイオードと、前記第１、第２のスイ
ッチング素子の何れか一方の両端の間に直列に接続され
た加熱コイル及び共振コンデンサと、該共振コンデンサ
に並列に接続された第３のダイオードと、前記加熱コイ
ルおよび共振コンデンサが接続された側のスイッチング
素子の両端の間に直列に接続されたスナバコンデンサ及
び単方向の第３のスイッチング素子と、該第３のスイッ
チング素子に逆方向に並列接続された第４のダイオード
とを有し、前記第１、第２のスイッチング素子は交互に
導通制御を行うとともに、前記加熱コイルおよび共振コ
ンデンサが接続された側のスイッチング素子は所定の固
定された通電時間で通電し、他方のスイッチング素子は
出力に応じて通電時間を可変し、前記第３のスイッチン
グ素子は前記他方のスイッチング素子の遮断後所定時間
遅れて遮断し前記加熱コイルおよび共振コンデンサが接
続された側のスイッチング素子の通電後所定時間遅れて
通電するように構成したため、出力の制御を周波数の変
化で行っていないので、干渉音の発生がなく、ノイズの
発生を抑えることができる。高出力時にスイッチング素
子に格別、高電圧を印加する方式ではないので、大電力
化が容易となる。また、スナバコンデンサによりスイッ
チング素子遮断時のスイッチング素子電圧の変化が緩や
かになり、スイッチング素子電圧を低減することができ
る。
明によれば、直流電源の正・負端子間に直列に接続され
た単方向の第１、第２のスイッチング素子と、該第１、
第２のスイッチング素子にそれぞれ逆方向に並列接続さ
れた第１、第２のダイオードと、前記第１、第２のスイ
ッチング素子の何れか一方の両端の間に直列に接続され
た加熱コイル及び共振コンデンサと、該共振コンデンサ
に並列に接続された第３のダイオードと、前記加熱コイ
ルおよび共振コンデンサが接続された側のスイッチング
素子の両端の間に直列に接続されたスナバコンデンサ及
び単方向の第３のスイッチング素子と、該第３のスイッ
チング素子に逆方向に並列接続された第４のダイオード
とを有し、前記第１、第２のスイッチング素子は交互に
導通制御を行うとともに、前記加熱コイルおよび共振コ
ンデンサが接続された側のスイッチング素子は所定の固
定された通電時間で通電し、他方のスイッチング素子は
出力に応じて通電時間を可変し、前記第３のスイッチン
グ素子は前記他方のスイッチング素子の遮断後所定時間
遅れて遮断し前記加熱コイルおよび共振コンデンサが接
続された側のスイッチング素子の通電後所定時間遅れて
通電するように構成したため、出力の制御を周波数の変
化で行っていないので、干渉音の発生がなく、ノイズの
発生を抑えることができる。高出力時にスイッチング素
子に格別、高電圧を印加する方式ではないので、大電力
化が容易となる。また、スナバコンデンサによりスイッ
チング素子遮断時のスイッチング素子電圧の変化が緩や
かになり、スイッチング素子電圧を低減することができ
る。
【００２９】請求項２記載の発明によれば、直流電源の
正・負端子間に直列に接続された単方向の第１、第２の
スイッチング素子と、該第１、第２のスイッチング素子
にそれぞれ逆方向に並列接続された第１、第２のダイオ
ードと、前記第１、第２のスイッチング素子の何れか一
方の両端の間に直列に接続された加熱コイル及び共振コ
ンデンサと、該共振コンデンサに並列に接続された第３
のダイオードと、前記加熱コイルおよび共振コンデンサ
が接続された側のスイッチング素子の両端の間に接続さ
れたスナバコンデンサとを有し、前記第１、第２のスイ
ッチング素子は交互に導通制御を行うとともに、当該第
１、第２のスイッチング素子の通電比率を出力に応じて
可変するように構成したため、前記と同様に、出力の制
御を周波数の変化で行っていないので、干渉音の発生が
なく、ノイズの発生を抑えることができる。また、前記
と同様に、大電力化容易性及びスイッチング損失の低減
効果を得ることができる。
正・負端子間に直列に接続された単方向の第１、第２の
スイッチング素子と、該第１、第２のスイッチング素子
にそれぞれ逆方向に並列接続された第１、第２のダイオ
ードと、前記第１、第２のスイッチング素子の何れか一
方の両端の間に直列に接続された加熱コイル及び共振コ
ンデンサと、該共振コンデンサに並列に接続された第３
のダイオードと、前記加熱コイルおよび共振コンデンサ
が接続された側のスイッチング素子の両端の間に接続さ
れたスナバコンデンサとを有し、前記第１、第２のスイ
ッチング素子は交互に導通制御を行うとともに、当該第
１、第２のスイッチング素子の通電比率を出力に応じて
可変するように構成したため、前記と同様に、出力の制
御を周波数の変化で行っていないので、干渉音の発生が
なく、ノイズの発生を抑えることができる。また、前記
と同様に、大電力化容易性及びスイッチング損失の低減
効果を得ることができる。
【００３０】請求項３記載の発明によれば、前記スナバ
コンデンサに直列に電流制限用の抵抗を接続したため、
第３のスイッチング素子等を少容量とすることができ
る。
コンデンサに直列に電流制限用の抵抗を接続したため、
第３のスイッチング素子等を少容量とすることができ
る。
【００３１】請求項４記載の発明によれば、前記第１、
第２のスイッチング素子のうちの何れか他方のスイッチ
ング素子の遮断速度を前記何れか一方のスイッチング素
子よりも速く、前記何れか一方のスイッチング素子の飽
和電圧を前記何れか他方のスイッチング素子よりも低く
設定したため、加熱コイル及び共振コンデンサが間に接
続されたスイッチング素子は、他方のスイッチング素子
に比べてオン電流は大きいが、遮断電流は比較的小さ
く、また、他方のスイッチング素子は、遮断電流は大き
いが、一方のスイッチング素子に比べてオン電流は少な
くなる。このため、加熱コイル及び共振コンデンサが間
に接続されたスイッチング素子には低飽和電圧スイッチ
ング素子を用い、他方のスイッチング素子には遮断速度
の早いスイッチング素子を用いることで、より一層の低
損失化を可能とすることができる。
第２のスイッチング素子のうちの何れか他方のスイッチ
ング素子の遮断速度を前記何れか一方のスイッチング素
子よりも速く、前記何れか一方のスイッチング素子の飽
和電圧を前記何れか他方のスイッチング素子よりも低く
設定したため、加熱コイル及び共振コンデンサが間に接
続されたスイッチング素子は、他方のスイッチング素子
に比べてオン電流は大きいが、遮断電流は比較的小さ
く、また、他方のスイッチング素子は、遮断電流は大き
いが、一方のスイッチング素子に比べてオン電流は少な
くなる。このため、加熱コイル及び共振コンデンサが間
に接続されたスイッチング素子には低飽和電圧スイッチ
ング素子を用い、他方のスイッチング素子には遮断速度
の早いスイッチング素子を用いることで、より一層の低
損失化を可能とすることができる。
【００３２】請求項５記載の発明によれば、前記第１の
スイッチング素子と前記第２のスイッチング素子の接続
中点に前記第３のダイオードを接続し、該第２のスイッ
チング素子、第３のダイオード及び前記第２のダイオー
ドを同一放熱板上に設けたため、第３のダイオードの放
熱板を別に設ける必要がないことから、放熱構造を簡単
にすることができる。
スイッチング素子と前記第２のスイッチング素子の接続
中点に前記第３のダイオードを接続し、該第２のスイッ
チング素子、第３のダイオード及び前記第２のダイオー
ドを同一放熱板上に設けたため、第３のダイオードの放
熱板を別に設ける必要がないことから、放熱構造を簡単
にすることができる。
【図１】本発明に係る電磁調理器の第１の実施の形態を
示す回路図である。
示す回路図である。
【図２】上記第１の実施の形態において強出力時の各部
の動作波形を示すタイミングチャートである。
の動作波形を示すタイミングチャートである。
【図３】上記第１の実施の形態において強出力時の各部
の動作を説明するための図である。
の動作を説明するための図である。
【図４】上記第１の実施の形態において弱出力時の各部
の動作波形を示すタイミングチャートである。
の動作波形を示すタイミングチャートである。
【図５】上記第１の実施の形態において弱出力時の各部
の動作を説明するための図である。
の動作を説明するための図である。
【図６】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図７】本発明の第３の実施の形態を示す回路図であ
る。
る。
【図８】本発明の第４の実施の形態を示す回路図であ
る。
る。
【図９】上記第４の実施の形態において動作時の各部の
波形を示すタイミングチャートである。
波形を示すタイミングチャートである。
【図１０】本発明の第５の実施の形態を示す回路図であ
る。
る。
【図１１】本発明の第６の実施の形態を示す回路図であ
る。
る。
【図１２】本発明の第７の実施の形態を示す回路図であ
る。
る。
【図１３】従来の電磁調理器を示す回路図である。
【図１４】上記従来技術において強出力時の動作波形を
示すタイミングチャートである。
示すタイミングチャートである。
【図１５】上記従来技術において弱出力時の動作波形を
示すタイミングチャートである。
示すタイミングチャートである。
５ 整流回路（直流回路） ６ 第１のスイッチング素子 ７ 第２のスイッチング素子 ８ 第１のダイオード ９ 第２のダイオード １０ 加熱コイル １１ 共振コンデンサ １２ 第３のダイオード １３ スナバコンデンサ １４ 第３のスイッチング素子 １５ 第４のダイオード ２２ 抵抗
Claims (5)
- 【請求項１】 直流電源の正・負端子間に直列に接続さ
れた単方向の第１、第２のスイッチング素子と、該第
１、第２のスイッチング素子にそれぞれ逆方向に並列接
続された第１、第２のダイオードと、前記第１、第２の
スイッチング素子の何れか一方の両端の間に直列に接続
された加熱コイル及び共振コンデンサと、該共振コンデ
ンサに並列に接続された第３のダイオードと、前記加熱
コイルおよび共振コンデンサが接続された側のスイッチ
ング素子の両端の間に直列に接続されたスナバコンデン
サ及び単方向の第３のスイッチング素子と、該第３のス
イッチング素子に逆方向に並列接続された第４のダイオ
ードとを有し、前記第１、第２のスイッチング素子は交
互に導通制御を行うとともに、前記加熱コイルおよび共
振コンデンサが接続された側のスイッチング素子は所定
の固定された通電時間で通電し、他方のスイッチング素
子は出力に応じて通電時間を可変し、前記第３のスイッ
チング素子は前記他方のスイッチング素子の遮断後所定
時間遅れて遮断し前記加熱コイルおよび共振コンデンサ
が接続された側のスイッチング素子の通電後所定時間遅
れて通電するように構成してなることを特徴とする電磁
調理器。 - 【請求項２】 直流電源の正・負端子間に直列に接続さ
れた単方向の第１、第２のスイッチング素子と、該第
１、第２のスイッチング素子にそれぞれ逆方向に並列接
続された第１、第２のダイオードと、前記第１、第２の
スイッチング素子の何れか一方の両端の間に直列に接続
された加熱コイル及び共振コンデンサと、該共振コンデ
ンサに並列に接続された第３のダイオードと、前記加熱
コイルおよび共振コンデンサが接続された側のスイッチ
ング素子の両端の間に接続されたスナバコンデンサとを
有し、前記第１、第２のスイッチング素子は交互に導通
制御を行うとともに、当該第１、第２のスイッチング素
子の通電比率を出力に応じて可変するように構成してな
ることを特徴とする電磁調理器。 - 【請求項３】 前記スナバコンデンサに直列に電流制限
用の抵抗を接続してなることを特徴とする請求項１又は
２記載の電磁調理器。 - 【請求項４】 前記第１、第２のスイッチング素子のう
ちの何れか他方のスイッチング素子の遮断速度を前記何
れか一方のスイッチング素子よりも速く、前記何れか一
方のスイッチング素子の飽和電圧を前記何れか他方のス
イッチング素子よりも低く設定してなることを特徴とす
る請求項１又は２記載の電磁調理器。 - 【請求項５】 前記第１のスイッチング素子と前記第２
のスイッチング素子の接続中点に前記第３のダイオード
を接続し、該第２のスイッチング素子、第３のダイオー
ド及び前記第２のダイオードを同一放熱板上に設けてな
ることを特徴とする請求項１又は２記載の電磁調理器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24503296A JP3592458B2 (ja) | 1996-09-17 | 1996-09-17 | 電磁調理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24503296A JP3592458B2 (ja) | 1996-09-17 | 1996-09-17 | 電磁調理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092564A true JPH1092564A (ja) | 1998-04-10 |
| JP3592458B2 JP3592458B2 (ja) | 2004-11-24 |
Family
ID=17127575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24503296A Expired - Lifetime JP3592458B2 (ja) | 1996-09-17 | 1996-09-17 | 電磁調理器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592458B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260835A (ja) * | 2001-03-06 | 2002-09-13 | Toshiba Corp | 誘導加熱調理器 |
| JP2003077639A (ja) * | 2001-09-05 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
| JP2004014218A (ja) * | 2002-06-05 | 2004-01-15 | Hitachi Ltd | 電磁誘導加熱装置 |
| JP2007080700A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
| JP2007287600A (ja) * | 2006-04-20 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
-
1996
- 1996-09-17 JP JP24503296A patent/JP3592458B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260835A (ja) * | 2001-03-06 | 2002-09-13 | Toshiba Corp | 誘導加熱調理器 |
| JP2003077639A (ja) * | 2001-09-05 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
| JP2004014218A (ja) * | 2002-06-05 | 2004-01-15 | Hitachi Ltd | 電磁誘導加熱装置 |
| JP2007080700A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
| JP4710503B2 (ja) * | 2005-09-15 | 2011-06-29 | パナソニック株式会社 | 誘導加熱装置 |
| JP2007287600A (ja) * | 2006-04-20 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3592458B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884664B2 (ja) | 誘導加熱装置 | |
| JP2009512147A (ja) | 誘導加熱装置を動作させる方法 | |
| JP2007194006A (ja) | 誘導加熱装置 | |
| JP2001095265A (ja) | インバータ回路 | |
| JP3592458B2 (ja) | 電磁調理器 | |
| JP2004014218A (ja) | 電磁誘導加熱装置 | |
| KR100692634B1 (ko) | 유도가열 조리기 구동회로 및 그 구동방법 | |
| JP2982364B2 (ja) | 誘導加熱用インバータ | |
| Saoudi et al. | A new multiple coils topology for domestic induction cooking system | |
| CN112888100B (zh) | 半桥电磁器具的电磁加热控制方法和半桥电磁器具 | |
| JP2973575B2 (ja) | 誘導加熱用インバータ | |
| JP2624283B2 (ja) | 高周波加熱装置 | |
| JP3060562B2 (ja) | 高周波インバータ | |
| JP2003151752A (ja) | 電磁調理器 | |
| JP3399214B2 (ja) | 高周波インバータ | |
| JP3394273B2 (ja) | 誘導加熱調理器 | |
| JP2000286051A (ja) | 調理機器 | |
| JP2002075620A (ja) | 誘導加熱調理器 | |
| JPS6310551B2 (ja) | ||
| JP2006134690A (ja) | 誘導加熱装置 | |
| JPH06111928A (ja) | 誘導加熱調理器 | |
| JPH06231876A (ja) | 高周波インバータ | |
| JP2003077639A (ja) | 誘導加熱装置 | |
| KR20110008960A (ko) | 유도 가열 조리 장치 | |
| JPH0711986B2 (ja) | 電磁調理器の出力制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |