JPH1074753A - 半導体装置の製造方法およびその製造装置 - Google Patents
半導体装置の製造方法およびその製造装置Info
- Publication number
- JPH1074753A JPH1074753A JP8232021A JP23202196A JPH1074753A JP H1074753 A JPH1074753 A JP H1074753A JP 8232021 A JP8232021 A JP 8232021A JP 23202196 A JP23202196 A JP 23202196A JP H1074753 A JPH1074753 A JP H1074753A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chamber
- manufacturing
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Sトンネルダイオード、MOSトランジスタ、容量にお
いて絶縁膜−半導体界面における界面準位密度を低減す
ることにより高性能のMISデバイスを得る。 【解決手段】 半導体基板表面をシアノイオンCN- に
暴露させることにより、絶縁膜−半導体界面の界面準位
密度を低減させる。シアン処理の方法としてはシアン化
合物溶液中に半導体ウエハを浸漬させるか、シアン化合
物ガスに暴露させることにより、CN- イオンを半導体
表面のダングリングボンドに結合させ界面準位の低い絶
縁膜−半導体界面を得る。
Description
太陽電池などに用いられる金属−絶縁膜−半導体、すな
わち、MIS(Metal Insulator Se
miconductor)デバイスの高性能化、とりわ
け、絶縁膜−半導体界面の界面準位の低減に関するもの
である。
−半導体デバイス、すなわち、MISデバイスの絶縁膜
−半導体界面に存在する半導体バンドギャップ内のエネ
ルギー準位、すなわち、界面準位はMISデバイスの電
気特性に悪影響を与えるため、低減化が要求されてい
る。
るMOS(金属−酸化膜−半導体)デバイスでは酸化膜
−半導体界面に存在する界面準位はキャリアの移動度を
低下させたり、フラットバンド電圧の不安定性や酸化膜
の絶縁破壊信頼性の低下や、リーク電流の増加をもたら
すものであり、特に、そのリーク電流の低減は重要な課
題である。
に酸化膜を形成した後、水素雰囲気や窒素、アルゴンな
どの不活性ガス雰囲気中で加熱する方法が用いられてき
た。(例えば、B.E.Deal,ジャーナル・オブ・
エレクトロケミカルソサエティー、114巻、226
頁、1967年)。例えば、水素雰囲気中で熱処理する
と、水素が半導体表面の未結合手を終端することによ
り、未結合手を電気的に不活性にすることにより界面準
位密度が低減できると考えられている。
方法では、半導体を水素雰囲気の場合400〜1200
℃で、窒素やアルゴン雰囲気の場合は900〜1200
℃以上の高温で加熱する必要があった。また、水素を用
いた場合は半導体−水素結合は結合力が強固ではないた
め、400℃程度の低温で容易に未結合手を終端できる
かわりに、水素処理に用いた熱処理温度以上の高温の加
熱処理により結合した水素が容易に解離し、効果が失わ
れてしまうため、水素処理以降の熱処理温度が制限され
るという問題があった。
の高温アニールは窒素やアルゴン原子による半導体の未
結合手の終端を目的としたものではなく、高温アニール
による半導体結晶の整合化を狙ったものであり、そのた
め、900℃以上の高温熱処理を必要としていた。微細
デバイスにおいては拡散長が深くなるのを防止するた
め、熱処理温度の低温化が要求されており、900℃以
上の高温熱処理はこれら低温化の要求を満足することが
できない。
方法の問題点を解決するため、水素や高温加熱を用いず
に半導体−絶縁膜界面の界面準位の低減化を図り得る半
導体装置の製造方法およびその製造装置を提供すること
を目的とする。
体基板表面にシアノイオンCN- を暴露する工程と、こ
の半導体基板上に絶縁膜を形成する工程と施すようにし
たものである。 (2)半導体装置の製造方法において、一導電型の半導
体基板表面にシアノイオンCN- を暴露する工程と、こ
の半導体基板上に絶縁膜を形成する工程と、この絶縁膜
上に電極として導電膜を形成する工程と、この導電膜を
加工し電極を形成する工程を施すようにしたものであ
る。
導電型の半導体基板表面にシアノイオンCN- を暴露す
る工程と、この半導体基板上に薄い絶縁膜を形成する工
程と、この絶縁膜上に透明電極を形成する工程を施すよ
うにしたものである。 (4)上記(1)、(2)又は(3)記載の半導体装置
の製造方法において、前記一導電型の半導体基板表面に
シアノイオンCN- を暴露する工程におけるシアノイオ
ンCN- の暴露が、前記半導体基板をシアノイオンCN
- を含有するシアノ化合物の溶液中に浸漬することによ
る。
の半導体装置の製造方法において、前記一導電型の半導
体基板表面にシアノイオンCN- を暴露する工程が、前
記半導体基板をシアノ化合物の気体と接触させることに
よる。 (6)上記(4)又は(5)記載の半導体装置の製造方
法において、前記シアノ化合物としてシアン化カリウム
(KCN)、シアン化ナトリウム(NaCN)、シアン
化水素(HCN)又は、ジシアン〔(CN)2 〕を用い
るようにしたものである。
の半導体装置の製造方法において、前記半導体基板が単
結晶シリコン、多結晶シリコン、アモルファスシリコ
ン、砒化ガリウム、又は燐化インジウムである。 (8)上記(1)、(2)又は(3)記載の半導体装置
の製造方法において、前記絶縁膜が二酸化シリコン膜、
酸窒化膜、窒化シリコン膜、5酸化タンタル膜(Ta2
O5 )、BST(BaSrTiO3 )、STO(SrT
iO3 )である。
の半導体装置の製造方法において、前記半導体基板にシ
アノイオンCN- を暴露する際に、この半導体基板を加
熱するか、紫外線を照射するか、もしくはその両方を行
うようにしたものである。 (10)半導体装置の製造装置において、シアン化処理
を行うための装置であって、半導体ウエハを出し入れす
る予備室とシアン化処理を行うための反応室とシアン化
処理の後処理をするための後処理室と、それぞれ予備
室、反応室、後処理室との間を半導体ウエハを搬送する
ための搬送室を有し、シアン化処理を行う反応室は耐腐
食性の透明材料で形成されており、半導体ウエハはチャ
ンバー内に枚葉で水平に保持され、チャンバー上部には
紫外線を照射するための光源を備えており、チャンバー
下部には赤外線を照射するための光源を備えており、シ
アン化合物はチャンバー内に半導体ウエハ表面と平行に
導入され、排気され、かつチャンバーには真空排気可能
な設備を備えており、後処理室として半導体ウエハの裏
面を保持しながらウエハを回転させ、ウエハ上部のノズ
ルから超純水および窒素ガスを導入することが可能な機
構を設けるようにしたものである。
や不活性ガス中の高温アニールを用いることなく、低温
でかつ短時間に絶縁膜−半導体界面に存在する界面準位
密度を低減せしめることが可能であり、また、その効果
はその後の熱処理でも失われることなく、金属−絶縁膜
−半導体デバイスとりわけMOSデバイス、PN接合ホ
トダイオード、MOSトンネルダイオードの高性能化を
実現することができる。
て図面を参照しながら詳細に説明する。図1は本発明の
第1実施例を示すMOSトンネルダイオードの製造工程
断面図である。ここでは、シアン化合物を用いることに
より、半導体−絶縁膜界面の界面準位を低減化する方法
について説明する。
結晶シリコン、多結晶シリコン、非晶質シリコン、砒化
ガリウム、燐化インジウムなどが挙げられる。また、絶
縁膜としては、二酸化シリコン膜(SiO2 )、窒化シ
リコン膜(Si3 N4 )、5酸化タンタル膜(Ta2 O
5 )、BST(BaSrTiO3 )などが挙げられる。
また、シアン化合物としては、シアン化カリウム(KC
N)、シアン化ナトリウム(NaCN)、シアン化水素
(HCN)、ジシアン〔(CN)2 〕などが挙げられ
る。
導体基板としてCZ法により成長させた単結晶シリコン
基板1(以下、単にシリコン基板)を用いた。ここで
は、シリコン基板1上に自然酸化膜2が生成している。 (2)次に、図1(b)に示すように、シリコン基板1
表面を洗浄するために、公知のRCA洗浄(W.Ker
n,D.A.Plutien:RCAレビュー31、1
87ページ、1970年)法により、ウエハを洗浄した
後、希釈フッ化水素酸(0.5容量%水溶液)に5分間
浸し、シリコン表面の自然酸化膜2を除去した。シリコ
ン基板1表面に高品質の極薄酸化膜を形成するために
は、清浄なシリコン表面が必要であり、シリコン基板表
面の自然酸化膜の完全な除去およびシリコン基板表面の
不純物の除去が重要である。
純水でシリコン基板1を5分間洗浄した後、シリコン基
板1を濃度0.1モルのシアン化カリウム水溶液3に1
秒間浸した。その後、シリコン基板1を沸騰水で10分
間洗浄した。 (4)その後、図1(d)に示すように、空気中450
℃で加熱することにより、極薄シリコン酸化膜4を形成
した。
モル比で10:1のInCl3 とSnCl4 を含む溶液
を、電気炉中で450℃に加熱したシリコン基板1(シ
リコンウエハ)に吹きつけ塗布することにより、極薄シ
リコン酸化膜4上に透明電極として、インジウム錫酸化
膜(ITO)5を堆積した。X線光電子スペクトルの観
測から、シリコン酸化膜4の膜厚は約2nmと見積もら
れた。このMOSトンネルダイオードの表面のITO透
明電極5と、シリコン基板1裏面からリード線を引出し
電気的測定を行った。
処理を行ったMOSトンネルダイオード(曲線a)およ
びこのKCN化処理を行わず従来の方法により作製され
たMOSトンネルダイオード(曲線b)のコンダクタン
ス−電圧(G−V)特性図である。この図から明らかな
ように、KCN化処理を行った場合、コンダクタンスは
大幅に減少しており、このことは界面準位密度が低減さ
れていることを示唆している。
処理を行ったMOSトンネルダイオードの電流−電圧
(I−V)特性図であり、温度をパラメータとしてい
る。図4はKCN化処理を行わず従来の方法で形成され
たMOSトンネルダイオードの電流−電圧(I−V)特
性図であり、温度をパラメータとしている。これらの図
から明らかなように、KCN化処理を行った場合、25
0mV以下の低バイアス電圧領域でのリーク電流の電流
密度が大幅に減少していることが分かる。また、この領
域における曲線の傾斜、すなわち、dlogI/dV
(I:電流密度、V:バイアス電圧)が減少しているこ
とがわかる。これらの実験結果もシアン化処理により界
面準位密度が減少したことを示すものである。
ン化ナトリウム、シアン化水素などを用いた場合も同様
の効果があった。このシアン化処理による酸化膜−半導
体界面の界面準位の低減についての化学的な説明は、ま
だなされていないが、結合力の強固なシアノイオン(C
N- )が半導体基板表面に存在するダングリングボンド
に結合し、ダングリングボンドを電気的に不活性にする
ため起こる効果と予想される。
晶シリコン基板を用いて説明したが、同様の方法は砒化
ガリウム、燐化インジウム、非晶質シリコン、多結晶シ
リコンなど他の半導体基板にも適用することができる。
また、SiGe、SiGeCなどのヘテロ接合基板にお
いても同様の効果が期待できる。更に、絶縁膜としては
窒化シリコン膜、酸窒化膜、5酸化タンタル膜、BS
T、STO、PZT、PLZT、PLT、Y1など他の
絶縁膜にも適用できる。
量の製造工程断面図である。 (1)まず、図5(a)に示すように、半導体基板とし
てはCZ法により作製した面方位(100)、比抵抗1
0〜15ΩcmのP型シリコン基板11を用い、分離領
域として350nmの公知のLOCOS分離酸化膜12
を形成する。次いで、MOSデバイスを作製する活性領
域を公知のRCA洗浄法により洗浄し、表面の金属汚
染、粒子汚染、有機汚染を除去する。その後、更に表面
を清浄化するために、HClガスにより室温で10秒
間、シリコン基板11表面を気相洗浄し、重金属を除去
した後、20重量%のオゾン/酸素ガスにより30秒間
シリコン基板11の表面を気相洗浄し、有機物を除去す
るとともにシリコン基板表面に薄い酸化膜(自然酸化
膜)13を形成した。
水フッ酸(AHF)により10秒間シリコン基板11の
表面の自然酸化膜13を除去した。これらの前処理はす
べてドライ雰囲気で行われており、今回は純水でのリン
スは行っていないが、もちろんこれらの処理の後、純水
でのリンスを行ってもよい。
リコン基板11をシアン化水素ガスに10秒間、200
℃で暴露した。このとき、シアン化処理は自然酸化膜や
重金属除去などを行った同一チャンバーにて行った。シ
アン化処理には今回、シアン化水素ガスを用いたが、常
温で液体のシアン化合物についても、恒温槽中にシアン
化化合物の液体を所定の温度で設置し、窒素やアルゴン
などの不活性ガスにてバブリングすることにより、チャ
ンバーには気体で導入することができる。また、今回は
使用していないが、温度を上げる代わりにシアン化処理
中に紫外線を照射してもよく、また加熱と紫外線照射を
同時に行ってもよい。
のシリコン基板11を急速熱処理装置(図示なし)を用
い、1050℃、乾燥酸素雰囲気で70秒間加熱し、8
nmのシリコン酸化膜14を形成した。この酸化処理の
前、本実施例では純水によるリンスは行っていないが、
必要により純水リンスを実施すればよい。 (5)その後、図5(e)に示すように、公知の減圧気
相成長法により、電極として燐ドープドシリコン膜を、
堆積温度540℃でリン濃度5×1020cm-3で200
nm堆積した。その後、公知の光リソグラフィー技術に
より、ゲート電極15を形成し、MOS容量を形成し
た。
スを用いる方法を示したが、もちろん、第1実施例に示
すようにシアン化合物溶液に浸す方法でも、同様の効果
が得られる。また、使用する半導体基板や絶縁膜の種
類、シアン化合物についても、第1実施例と同様のもの
が使用できることはいうまでもない。
で示したが、MOSトランジスタにおいても全く同様で
ある。また、本技術はMOS構造だけでなく、CCD
(電荷結合素子)などの撮像素子に用いられるフォトダ
イオードの形成工程に応用すれば、フォトダイオード表
面の界面準位密度を大幅に低減することができ、CCD
においては界面準位に起因する白点不良などの画像不良
を大幅に低減することができる。
は半導体との結合力が極めて強いため、その後の熱処理
によっても、水素のように界面準位低減効果が失われる
こともなく、また、シアン化処理には高温の熱処理を必
要としないので、実際のデバイスへ適用が極めて容易で
ある。図6は本発明の第2実施例で示したシアン化化合
物ガスによりシアン化処理を行う装置の配置図、図7は
図6に示す反応室の構成図、図8は図6に示す後処理室
の構成図である。
予備室、300は後処理室、400はトランスファーチ
ャンバーである。図7において、101はサファイアチ
ャンバー、102は半導体ウエハ、103は紫外線アー
クランプ、104はガス導入口、105は排気口、10
6は真空ポンプ、107は赤外線ランプ、108はHC
l、109はオゾン、110は無水HF、111はシア
ン化水素(HCN)ライン、112は恒温槽、113は
バブラー、114は不活性ガス、115〜117、12
1〜123はバルブ、118〜120、124、125
はマスフローコントローラである。
ァイアチャンバー101から構成されており、半導体ウ
エハ102はこのサファイアチャンバー101内に、1
枚ずつ水平に設置される。サファイアチャンバー101
上部には、波長域150〜450nmの紫外線アークラ
ンプ103が複数本取り付けられており、このアークラ
ンプ103により、半導体ウエハ102は紫外線照射が
可能となっている。
ガス導入口104から導入され、そのまま排気口105
へ排気される。排気は自然排気およびガスの置換効率を
考慮し真空ポンプ106を備えており、真空排気が可能
である。本実施例の装置では、短波長の紫外線照射を可
能とするため、ガスが半導体ウエハ表面を平行に流れる
ようにしているが、短波長領域の紫外線に対し適当な透
明材料があれば、半導体ウエハ上部にシャワーヘッドの
形でガス導入口を設けることができる。
は赤外線ランプ107を複数本備えており、この赤外線
ランプ107による赤外線照射により、半導体ウエハ1
02は裏面から加熱される。本実施例の装置では、40
0℃程度までの処理が可能である。処理を行うガス系と
しては、半導体基板の洗浄、重金属除去、自然酸化膜除
去を行うため、重金属除去用にHCl108、有機物除
去用にオゾン109、自然酸化膜除去用に無水HF11
0を備えている。
N)ライン111も備えている。また、シアン化化合物
のうち常温で液体のものを使用するため恒温槽112を
備えており、シアン化カリウム(KCN)などは、バブ
ラー113中で窒素、アルゴンなど不活性ガス114に
よるバブリングによりサファイアチャンバー101に導
入される。
ンバー101に導入するための予備室200および後処
理として超純水または、オゾン水によるリンスを行うた
めの後処理室300も備えている。図8に示すように、
後処理では半導体ウエハ102はそのウエハ周辺をチャ
ック131で保持され、純水もしくはオゾン水は、半導
体ウエハ102上部のノズル132から吐出されると同
時に、半導体ウエハ102は低速回転し、リンスした
後、半導体ウエハ102表面に窒素ガスをノズル133
から噴出させると同時に高速回転を行い、乾燥できるよ
うになっている。
トランスファーチャンバー400を介して予備室20
0、後処理室300、サファイアチャンバー101の間
を自由に搬送することができ、トランスファーチャンバ
ー400に熱処理装置や成膜装置を接続すれば、ゲート
電極形成まで連続して行うことができる。なお、本発明
は上記実施例に限定されるものではなく、本発明の趣旨
に基づいて種々の変形が可能であり、これらを本発明の
範囲から排除するものではない。
よれば、水素アニールや不活性ガス中の高温アニールを
用いることなく、低温でかつ短時間に絶縁膜−半導体界
面に存在する界面準位密度を低減せしめることが可能で
あり、また、その効果はその後の熱処理でも失われるこ
となく、金属−絶縁膜−半導体デバイスとりわけMOS
デバイス、PN接合ホトダイオード、MOSトンネルダ
イオードの高性能化を実現することができる。
オードの製造工程断面図である。
たMOSトンネルダイオードおよびこのKCN化処理を
行わず従来の方法により作製されたMOSトンネルダイ
オードのコンダクタンス−電圧(G−V)特性図であ
る。
たMOSトンネルダイオードの電流−電圧(I−V)特
性図である。
MOSトンネルダイオードの電流−電圧(I−V)特性
図である。
程断面図である。
スによりシアン化処理を行う装置の配置図である。
ローラ 131 チャック 132,133 ノズル 200 予備室 300 後処理室 400 トランスファーチャンバー
Claims (10)
- 【請求項1】 一導電型の半導体基板表面にシアノイオ
ンCN- を暴露する工程と、該半導体基板上に絶縁膜を
形成する工程を施すことを特徴とする半導体装置の製造
方法。 - 【請求項2】 一導電型の半導体基板表面にシアノイオ
ンCN- を暴露する工程と、該半導体基板上に絶縁膜を
形成する工程と、該絶縁膜上に電極として導電膜を形成
する工程と、該導電膜を加工し電極を形成する工程を施
すことを特徴とする半導体装置の製造方法。 - 【請求項3】 一導電型の半導体基板表面にシアノイオ
ンCN- を暴露する工程と、該半導体基板上に薄い絶縁
膜を形成する工程と、該絶縁膜上に透明電極を形成する
工程を施すことを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1、2又は3記載の半導体装置の
製造方法において、前記一導電型の半導体基板表面にシ
アノイオンCN- を暴露する工程が、前記半導体基板を
シアノイオンCN- を含有するシアノ化合物の溶液中に
浸漬することによる半導体装置の製造方法。 - 【請求項5】 請求項1、2又は3記載の半導体装置の
製造方法において、前記一導電型の半導体基板表面にシ
アノイオンCN- を暴露する工程におけるシアノイオン
CN- の暴露が、前記半導体基板をシアノ化合物の気体
と接触させることによる半導体装置の製造方法。 - 【請求項6】 請求項4又は5記載の半導体装置の製造
方法において、前記シアノ化合物としてシアン化カリウ
ム(KCN)、シアン化ナトリウム(NaCN)、シア
ン化水素(HCN)又は、ジシアン〔(CN)2 〕を用
いることを特徴とする半導体装置の製造方法。 - 【請求項7】 請求項1、2又は3記載の半導体装置の
製造方法において、前記半導体基板が単結晶シリコン、
多結晶シリコン、アモルファスシリコン、砒化ガリウ
ム、又は燐化インジウムであることを特徴とする半導体
装置の製造方法。 - 【請求項8】 請求項1、2又は3記載の半導体装置の
製造方法において、前記絶縁膜が二酸化シリコン膜、酸
窒化膜、窒化シリコン膜、5酸化タンタル膜(Ta2 O
5 )、BST(BaSrTiO3 )、STO(SrTi
O3 )であることを特徴とする半導体装置の製造方法。 - 【請求項9】 請求項1、2又は3記載の半導体装置の
製造方法において、前記半導体基板にシアノイオンCN
- を暴露する際に、該半導体基板を加熱するか、紫外線
を照射するか、もしくはその両方を行うことを特徴とす
る半導体装置の製造方法。 - 【請求項10】 シアン化処理を行うための装置であっ
て、半導体ウエハを出し入れする予備室とシアン化処理
を行うための反応室とシアン化処理の後処理をするため
の後処理室と、それぞれ予備室、反応室、後処理室との
間を半導体ウエハを搬送するための搬送室を有し、シア
ン化処理を行う反応室は耐腐食性の透明材料で形成され
ており、半導体ウエハはチャンバー内に枚葉で水平に保
持され、チャンバー上部には紫外線を照射するための光
源を備えており、チャンバー下部には赤外線を照射する
ための光源を備えており、シアン化合物はチャンバー内
に半導体ウエハ表面と平行に導入され、排気され、かつ
チャンバーには真空排気可能な設備を備えており、後処
理室として半導体ウエハの裏面を保持しながらウエハを
回転させ、ウエハ上部のノズルから超純水および窒素ガ
スを導入することが可能な機構を備えた半導体装置の製
造装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23202196A JP3160205B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置の製造方法およびその製造装置 |
US08/916,376 US6022813A (en) | 1996-09-02 | 1997-08-22 | Method and apparatus for manufacturing semiconductor devices |
TW086112367A TW365015B (en) | 1996-09-02 | 1997-08-28 | Method and apparatus for manufacturing semiconductor devices |
SG1997003153A SG53055A1 (en) | 1996-09-02 | 1997-08-28 | Method and apparatus for manufacturing semiconductor devices |
KR1019970045544A KR100361194B1 (ko) | 1996-09-02 | 1997-09-02 | 반도체디바이스의제조방법및장치 |
EP97115185A EP0834910A3 (en) | 1996-09-02 | 1997-09-02 | Method and apparatus for wet treating semiconductor wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23202196A JP3160205B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置の製造方法およびその製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1074753A true JPH1074753A (ja) | 1998-03-17 |
JP3160205B2 JP3160205B2 (ja) | 2001-04-25 |
Family
ID=16932726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23202196A Expired - Lifetime JP3160205B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置の製造方法およびその製造装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6022813A (ja) |
EP (1) | EP0834910A3 (ja) |
JP (1) | JP3160205B2 (ja) |
KR (1) | KR100361194B1 (ja) |
SG (1) | SG53055A1 (ja) |
TW (1) | TW365015B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057429A (ja) * | 1999-06-29 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のトランジスタ及びその製造方法 |
JP2001189484A (ja) * | 1999-10-19 | 2001-07-10 | Hikari Kobayashi | シリコン光電変換素子,その製造方法及びその処理方法 |
US6433269B1 (en) | 1999-10-19 | 2002-08-13 | Matsushita Electric Industrial Co., Ltd. | Silicon photoelectric conversion device, method of fabricating the same and method of processing the same |
JP2002289886A (ja) * | 2001-03-27 | 2002-10-04 | Hikari Kobayashi | 半導体膜の処理方法,光起電力素子の製造方法及び光起電力素子 |
WO2004102676A1 (ja) * | 2003-05-14 | 2004-11-25 | Japan Science And Technology Agency | 光電変換半導体装置、その製造方法及び製造方法で用いる処理装置 |
JP2006295007A (ja) * | 2005-04-13 | 2006-10-26 | Osaka Univ | 半導体処理液の製造方法、製造装置及び製造システム |
JP2008066349A (ja) * | 2006-09-04 | 2008-03-21 | Osaka Univ | 光半導体デバイスおよびその製造方法並びにその製造装置 |
WO2012011188A1 (ja) * | 2010-07-23 | 2012-01-26 | 株式会社Kit | 太陽電池およびその製造方法、並びに太陽電池の製造装置 |
US10074517B2 (en) | 2011-07-15 | 2018-09-11 | Sony Corporation | Plasma treatment method, plasma treatment apparatus, and semiconductor device manufacturing method |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100467016B1 (ko) * | 2002-05-30 | 2005-01-24 | 삼성전자주식회사 | 반도체기판의 세정방법 |
JP4737366B2 (ja) * | 2004-02-25 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7968433B2 (en) * | 2008-04-03 | 2011-06-28 | National Institute Of Standards And Technology | Fabrication of nanowires and nanodevices |
JP6098015B2 (ja) * | 2013-08-21 | 2017-03-22 | パナソニックIpマネジメント株式会社 | 配線装置及びそれを用いた配線システム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2316097A1 (de) * | 1973-03-30 | 1974-10-17 | Siemens Ag | Verfahren zur nachbehandlung von siliziumkoerpern mit geaetzter oxydschicht |
US4339340A (en) * | 1975-11-26 | 1982-07-13 | Tokyo Shibaura Electric Co., Ltd. | Surface-treating agent adapted for intermediate products of a semiconductor device |
US4350541A (en) * | 1979-08-13 | 1982-09-21 | Nippon Telegraph & Telephone Public Corp. | Doping from a photoresist layer |
JPS59213145A (ja) * | 1983-05-18 | 1984-12-03 | Toshiba Corp | 半導体装置及びその製造方法 |
US4769682A (en) * | 1984-11-05 | 1988-09-06 | Energy Conversion Devices, Inc. | Boron doped semiconductor materials and method for producing same |
US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
US4801474A (en) * | 1986-01-14 | 1989-01-31 | Canon Kabushiki Kaisha | Method for forming thin film multi-layer structure member |
JPS6441194A (en) * | 1987-08-07 | 1989-02-13 | Komatsu Mfg Co Ltd | Manufacture of thin film electroluminescent element |
US5296407A (en) * | 1990-08-30 | 1994-03-22 | Seiko Epson Corporation | Method of manufacturing a contact structure for integrated circuits |
JP3213540B2 (ja) * | 1995-03-27 | 2001-10-02 | 三洋電機株式会社 | アクティブマトリクス型液晶表示装置 |
-
1996
- 1996-09-02 JP JP23202196A patent/JP3160205B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-22 US US08/916,376 patent/US6022813A/en not_active Expired - Lifetime
- 1997-08-28 SG SG1997003153A patent/SG53055A1/en unknown
- 1997-08-28 TW TW086112367A patent/TW365015B/zh not_active IP Right Cessation
- 1997-09-02 EP EP97115185A patent/EP0834910A3/en not_active Withdrawn
- 1997-09-02 KR KR1019970045544A patent/KR100361194B1/ko not_active IP Right Cessation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057429A (ja) * | 1999-06-29 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のトランジスタ及びその製造方法 |
JP2001189484A (ja) * | 1999-10-19 | 2001-07-10 | Hikari Kobayashi | シリコン光電変換素子,その製造方法及びその処理方法 |
US6433269B1 (en) | 1999-10-19 | 2002-08-13 | Matsushita Electric Industrial Co., Ltd. | Silicon photoelectric conversion device, method of fabricating the same and method of processing the same |
US6593164B2 (en) | 1999-10-19 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Silicon photoelectric conversion device, method of manufacturing the same and method of processing the same |
JP2002289886A (ja) * | 2001-03-27 | 2002-10-04 | Hikari Kobayashi | 半導体膜の処理方法,光起電力素子の製造方法及び光起電力素子 |
WO2004102676A1 (ja) * | 2003-05-14 | 2004-11-25 | Japan Science And Technology Agency | 光電変換半導体装置、その製造方法及び製造方法で用いる処理装置 |
JP2006295007A (ja) * | 2005-04-13 | 2006-10-26 | Osaka Univ | 半導体処理液の製造方法、製造装置及び製造システム |
JP2008066349A (ja) * | 2006-09-04 | 2008-03-21 | Osaka Univ | 光半導体デバイスおよびその製造方法並びにその製造装置 |
WO2012011188A1 (ja) * | 2010-07-23 | 2012-01-26 | 株式会社Kit | 太陽電池およびその製造方法、並びに太陽電池の製造装置 |
US10074517B2 (en) | 2011-07-15 | 2018-09-11 | Sony Corporation | Plasma treatment method, plasma treatment apparatus, and semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
SG53055A1 (en) | 1998-09-28 |
EP0834910A3 (en) | 1998-06-17 |
KR19980024278A (ko) | 1998-07-06 |
KR100361194B1 (ko) | 2003-01-24 |
TW365015B (en) | 1999-07-21 |
JP3160205B2 (ja) | 2001-04-25 |
US6022813A (en) | 2000-02-08 |
EP0834910A2 (en) | 1998-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法 | |
JP3160205B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
TWI414041B (zh) | Semiconductor device manufacturing method | |
US4608097A (en) | Method for producing an electronically passivated surface on crystalline silicon using a fluorination treatment and an organic overlayer | |
US6689645B2 (en) | Method of surface treatment on the improvement of electrical properties for doped silicon oxides (SiO2) films | |
US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
US5880031A (en) | Method for vapor phase wafer cleaning | |
US6232239B1 (en) | Method for cleaning contact holes in a semiconductor device | |
US6977229B2 (en) | Manufacturing method for semiconductor devices | |
JP3526284B2 (ja) | 基板表面の処理方法 | |
JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
Hao et al. | Surface cleaning effect on dielectric integrity for ultrathin oxynitrides grown in N2O | |
JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
JP2002289612A (ja) | 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法 | |
JP2003218121A (ja) | 半導体装置の製造方法 | |
JPH05160095A (ja) | 半導体ウェハーの洗浄乾燥方法 | |
JP2001015772A (ja) | 半導体装置の製造方法 | |
JPH06151304A (ja) | 化合物半導体ウェーハ | |
JP2001094067A (ja) | 半導体素子の製造方法 | |
JP4355785B2 (ja) | 半導体装置製造用基板の製造方法および半導体装置の製造方法 | |
JP4393235B2 (ja) | 半導体装置の製造方法、及び半導体製造装置 | |
JP3489329B2 (ja) | シリコンウエーハ表面の処理方法 | |
JP4027913B2 (ja) | 半導体装置の製造方法 | |
JPH0684865A (ja) | 半導体装置の乾式清浄化方法 | |
JPH0311633A (ja) | 化合物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |