JP4393235B2 - 半導体装置の製造方法、及び半導体製造装置 - Google Patents

半導体装置の製造方法、及び半導体製造装置 Download PDF

Info

Publication number
JP4393235B2
JP4393235B2 JP2004072717A JP2004072717A JP4393235B2 JP 4393235 B2 JP4393235 B2 JP 4393235B2 JP 2004072717 A JP2004072717 A JP 2004072717A JP 2004072717 A JP2004072717 A JP 2004072717A JP 4393235 B2 JP4393235 B2 JP 4393235B2
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
semiconductor device
gas
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004072717A
Other languages
English (en)
Other versions
JP2005260147A (ja
Inventor
忠弘 大見
章伸 寺本
浩史 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foundation for Advancement of International Science
Original Assignee
Foundation for Advancement of International Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foundation for Advancement of International Science filed Critical Foundation for Advancement of International Science
Priority to JP2004072717A priority Critical patent/JP4393235B2/ja
Publication of JP2005260147A publication Critical patent/JP2005260147A/ja
Application granted granted Critical
Publication of JP4393235B2 publication Critical patent/JP4393235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体表面の水素終端性を保持方法に関すると共に、当該保持処理を実行する装置、前記保持処理を行うことによって得られた半導体デバイス等の製品に関するものである。
従来の半導体領域に形成された集積回路を構成する電界効果トランジスタの製造工程を、LDD(Lightly Doped Drain)構造のn型電界効果トランジスタを例にし、図1を用いて説明する。
まず、半導体基板であるp型(100)面シリコン101の表面に、例えばSTI(Shallow Trench Isolation)法により素子分離を行い、素子領域102を形成する(図1(a))。
素子領域102に対し、RCA洗浄などの酸化前洗浄を行い(図1(b))、有機物、パーティクル、メタル不純物を除去した後、希フッ酸処理に引き続き純水リンスを施し、素子領域102を水素で終端103する(図1(c))。ウェハを乾燥後(図1(d))、ゲート絶縁膜(SiO2)104を形成する(図1(e))。
次に、シリコン101の全面に、しきい値電圧を制御するため、ボロンをイオン注入する(f)。
次に、シリコン101の全面に、多結晶シリコン膜を堆積させ、これをパターニングして素子領域102のゲート絶縁膜104上に、多結晶シリコン電極105を形成する(図1(g))。
次にリンを低濃度でイオン注入して高電界を緩和するn−ソース及びドレイン領域106を形成する(図1(h))。
次に、CVD法などにより、ゲート電極105を被覆するように、シリコン酸化膜(SiO2)を、シリコン101の全面に堆積させ、異方性エッチングを行って、ゲート電極105の側壁に側壁絶縁膜107を形成する(図1(i))。
その後、砒素などのn型不純物を高濃度にイオン注入してn+ソース及びドレイン領域108を形成する(図1(j))。
本発明者等は、先に、特願2003−283560号(特許文献1)において、洗浄工程中における水素終端性が劣化することを指摘し、その解決手段を提案した。
特願2003−283560号
図1に示された電界効果トランジスタ形成方法の場合、希フッ酸処理し、水素終端化103させた後、ゲート絶縁膜104を形成するまでの工程が非連続となる。ウェハ乾燥後、ウェハは搬送容器に入れられ、ゲート酸化処理装置まで搬送され、ゲート酸化が行われるという段階を踏むこととなるが、この場合、乾燥後からゲート酸化まで、ウェハはクリーンルーム雰囲気に晒される。その間で、素子領域102表面に形成された終端水素103は、時間経過と共に損なわれ、表面の酸化が進行する(図1(d))。表面に形成される自然酸化膜は、素子領域102の上に不均一に形成され、また膜自体の密度も低いことから、その後に形成されるゲート絶縁膜104の膜質を劣化させる一要因となる。
以上はn型電界効果トランジスタを例として説明したが、p型電界効果トランジスタ、TFT、CCDやIGBT等の半導体素子についても、同様なことが言える。
以上のような問題から、希フッ酸処理後の乾燥工程からゲート酸化までを、真空搬送で行うことや、N2雰囲気の中で搬送することも試みられている。しかしながら、真空搬送では、素子領域102表面に、有機物が付着することが知られているし、N2雰囲気中での搬送においても、放置時間増加と共に、水素終端性が損なわれることから、自然酸化膜成長抑制の完全解とはなっていない。
他方、特許文献1は、洗浄工程における水素終端性の劣化を指摘しているだけで、真空搬送中にも水素終端性の劣化が生じることについて開示していない。
本発明は、このような事情によりなされたものであり、搬送中に水素終端性が失われる原因を解明して、より効率的な水素終端性維持方法を提供することを目的とする。さらには水素終端性を維持し、自然酸化膜の成長を抑えることで、電気的信頼性が高いゲート絶縁膜を有する半導体装置及びその製造方法を提供することにある。
本発明は、水素終端表面を、水素を含む不活性ガス中に晒すことで、水素終端性を保持することに特徴がある。図2に、水素終端性のクリーンルーム放置時間による変化挙動を示す。測定は、FTIR−ATR法を用いて行った。Si(100)面をFPM処理(純水中に0.5%DHFと0.5%H2O2を加えた溶液)し、引き続きN2ブロー乾燥を施した後、クリーンルームに放置した際の、シリコンハイドライドの吸収ピークの変化の様子を調べた。放置は、3分、2時間、4時間、1日と変化させている。シリコンハイドライドピークは、2060〜2170cm−1に分布しており、2110cm−1付近の鋭いピークは、シリコンダイハイドライドに起因するピークである。放置によりシリコンハイドライドのピーク強度は低下し、1日の放置では完全に消失している。シリコンハイドライドピークの低下に従い、2200、2250cm−1付近には、別のピークが現れている。このピークは、Si−H結合のSiバックボンドに酸素が挿入反応した際に生じるピークであり、Si−O−Si結合が形成されたことを意味する。酸化の初期反応過程の一つと言える。
Si−H結合の低下挙動をもう少し分かり易く示す為、図3において、2050〜2170cm−1をSi−H系ピーク、2170〜2300cm−1をバックボンドに酸素が挿入された形のハイドライドピークとして切り分け、それぞれの積分面積とクリーンルーム放置時間の関係を調べた。結果を図4に示す。
図4(a)に示すように、シリコンハイドライドピーク面積は、放置開始直後から低下が始まり、6時間後には、ほぼピークが消失する。これに対して、図4(b)に示すように、バックボンドに酸素が挿入された形のハイドライドピークは、放置直後から面積が増え始め、4時間後には最大値に達し飽和する。本データから、クリーンルーム放置だと、水素終端性を保つことが出来ないことが分かる。本データは、Si(100)面について行ったものであるが、Si(110)やSi(111)面についても同様の傾向があること確認している。
そこで、酸素分圧が非常に低い雰囲気、例えば、不活性ガス雰囲気中で放置すれば、表面の酸化反応を防ぐことが出来るのではと考え、Ar及びN2雰囲気中で放置した結果を図5に示す。サンプルはFPM処理し、N2ブロー乾燥直後にメタル容器に入れ、ArまたはN2を1slm流して保管した。縦軸は、図3において示したSi−H系のシリコンハイドライドピーク面積である。図より、水素終端性の低下レートは遅くなるも、低下を完全に抑えることが出来ていないことが分かる。
本発明者等は、水素終端表面の酸化種の発生原因を検討した。まず、Arガス中の酸素濃度は、数pptレベルであることが確認できている。Arガス中に存在している酸素がウェハ表面に全て吸着したとしても、24時間放置で6×1012個程度である。Si表面のSi−H終端の数は1014乗台であり、終端を全て酸化反応で消し去ることは出来ない。従って、水素終端性を低下させる要因は、Arガス中に含まれている酸素では無い。
そこで、その酸素は、表面に吸着した水分中に溶け込んだ溶存酸素であると考えた。乾燥後のウェハ表面には、水分子が〜100分子層にも渡り吸着することが知られている(Yoshinori Nakagawa et al., “Measurement of Adsorbed Moisture Concentration on Solid Surface by Using Anhydrous Hydrogen Fluoride,” Proceedings, Microcontamination 93, San Jose, pp.586-595, September 1993.)。100分子層の水の中には、ph=7のHイオン、OHイオンの他、溶存酸素も存在していると推測される。OHイオンは、水中でSi−Hの酸化反応の触媒として作用することが知られており(E.P.Boonekamp et al., JAP.75,8121(1994))、OHイオンと溶存酸素の相互作用により、Si−H終端性の低下並びに、Si表面の酸化反応が生じているものと推測される。
この推測のもとに、表面の酸化反応を抑制させる方策として、1、表面吸着水分中のOHイオンの量を低下させること、2、溶存酸素の量を低下させること、3、酸化反応を抑制させるべく酸化還元電位を低下させること、の3つが挙げられる。今回、1については吸着水分のpHを変えることは現状困難であり、2については不活性ガス雰囲気で保管することで、液層から気相に溶存酸素が脱離することが予想されるが、実際は図5の通り、水素終端性低下を完全に抑制することは出来ない。そこで、3を実現すべく、Ar雰囲気に水素を添加した環境でウェハを放置してみた。この状態では、添加された水素が吸着した水中に溶け込み、さらには吸着した水中に含まれていた溶存酸素は、気中に脱離し、溶存酸素と溶存水素のモル比が逆転した時点で、酸化還元電位が急激に低下し、酸化反応は抑制されると推測した。図6に結果を示す。H2の添加割合について説明すると、ArとH2の混合ガスに対するH2の体積濃度が3%に調整し、混合ガスの流量は、1slmとなるようにした。圧力は大気圧である。図より、Ar+H2雰囲気(1slm)に6時間放置後のスペクトルは、放置3分後のスペクトルと比較し、変化が無いことが分かる。Arガスに3%水素を添加することで、表面酸化が抑制されることが確認出来た。
なお、ArとH2の混合ガスに対するH2の体積濃度を3%とした理由について説明すると、水素の爆発下限界は4%であり、4%以上とするには大気混入時において危険が伴うことから現実ではない。実用的には最大3%が妥当と判断した。同様の効果は、20ppmの水素を混ぜた不活性ガスを用いても得られる。さらには、不活性ガス雰囲気中、H2の分子の数がO2の分子の数よりも大きいことでも良い。その場合、水にはより多くのH2分子が溶け込むことで、水の酸化還元電位を下げることが可能となる。
ウェハ表面に付着した水中には、約5ppm程度の溶存酸素が溶け込んでいるが、10ppmの水素を混ぜた不活性ガスに触れることで、溶存酸素は不活性ガス中に脱離し、さらに不活性ガス中の水素が水中に溶け込む。溶存酸素と溶存水素のモル比は、瞬時に入れ替わり、酸化還元電位の低下をもたらす。その際、溶存酸素と溶存水素の置換効率を上げるべく、容器内には、常に10sccm以上の不活性ガスと水素の混合ガスを流入させることでも良い。さらには、密閉容器中に、水素を含む不活性ガスを導入して封入することでも良い。
不活性ガス中に不純物として混入している酸素濃度も管理する必要があるが、通常の半導体グレードで用いられているN2やArは、酸素濃度が10ppm以下で管理されている。この不純物レベルであれば、水素の溶解により酸化還元電位を下げることは容易であり、水素終端性の低下を効率良く防ぐことが出来る。
本発明のように、不活性ガス中に水素ガスを添加することで、希フッ酸処理後に形成される水素終端を損なうことなく、ウェハを保管することが出来た。本技術は、SMIFなどのウェハ搬送ボックスへの導入も容易である。さらには、半導体製造装置におけるウェハトランスファー部に不活性ガスと水素ガスの混合ガスを導入することでも効果が期待される。シリコン表面に自然酸化膜が形成されないことから、ゲート絶縁膜の信頼性も向上する。
半導体領域に形成された集積回路を構成する電界効果トランジスタの製造工程を、LDD(Lightly Doped Drain)構造のn型電界効果トランジスタを例にし、説明する。図7にはトランジスタフロー、また図8には、水素終端化処理からゲート酸化を行うまでのウェハハンドリング方法を示す概略図を示す。
p型(100)シリコンウェハ701の表面に、例えばSTI(Sallow Trench Isolation)法により素子分離を行い、ソース、ドレイン及びチャネル領域を含む素子領域702を形成する(図7(a))。
引き続き、水素終端化を行う第1の工程に移る。
図8において記されている水素終端化を行う薬液処理装置を用い、素子領域702に対し、有機物、パーティクル、メタル汚染除去の為、酸化前洗浄を施す(図7(b))。
その後、FPM処理などの希フッ酸系の処理に引き続き、純水リンスとウェハ乾燥を施し、素子領域702を水素終端化703する(図7(c))。なお、水素終端化処理は、FPM処理の他、DHF処理、NH4F処理、温水処理、純水処理などで水素終端化を行うことでも良い。また水素終端化雰囲気は、ArとH2の混合ガス(水素の混合ガスに対する体積比3%)雰囲気で行うことでも良い。さらには、水素終端化処理中において、静電気除去の為、真空紫外線または軟X線照射を行いながら処理をしても良い。なお純水リンスであるが、水素が添加された純水を用いても良い。水素が添加された水は、予め酸化還元電位が下げられた水であり、シリコン表面の酸化を効果的に抑止してくれる。純水中のH2分子の数は、純水中の酸素分子の数より大きいことでも良い。
図8は希フッ酸処理後と純水リンス、ウェハ乾燥を、ArとH2の混合ガス雰囲気で行った例である。
その後、第2の工程に移る。図8においては、ウェハ搬送ボックス内を、ArとH2の混合ガス(水素の混合ガスに対する体積比3%)雰囲気に保ち、その中でウェハを晒すことを実現している。
ウェハ搬送ボックスに入れて、ゲート酸化装置まで搬送する(図8)。なお、ArとH2の混合ガスを10sccm以上の流量で流入させている状態で搬送しても良い。さらには、ゲート酸化まで、ウェハを放置する場合、ArとH2の混合ガス雰囲気を形成している容器内で保管しても良い。その間、水素終端性を損なうことは無く、自然酸化膜成長も見られない。
ゲート酸化直前まで自然酸化膜を成長させない状態を保つ為に、図8の場合は、酸化装置の内部も、ArとH2の混合ガス雰囲気としている。ゲート酸化膜形成装置により、素子領域のシリコン表面を酸化し、5nmのゲート絶縁膜(SiO2)704を形成する(図7(e))。なお本発明において形成されるシリコン酸化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどが1層以上積層形成された絶縁膜を用いても良い。またシリコン酸化膜の代わりに、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの単層または積層構造を用いても良い。さらには、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜の何れか一つ以上を含む膜を用いても良い。
次に、シリコン701の全面に、しきい値電圧を制御するため、ボロンをイオン注入する(図7(f))。
次に、シリコン701の全面に、多結晶シリコン膜を堆積させ、これをパターニングして素子領域702のゲート絶縁膜704上に、多結晶シリコン電極705を形成する(図7(g))。
次にリンを低濃度でイオン注入して高電界を緩和するn−ソース及びドレイン領域706を形成する(図7(h))。
次に、CVD法などにより、ゲート電極305を被覆するように、シリコン酸化膜(SiO2)を、シリコン701の全面に堆積させた後、異方性エッチングを行って、ゲート電極705の側壁に側壁絶縁膜707を形成する(図7(i))。
その後、砒素などのn型不純物を高濃度にイオン注入してn+ソース及びドレイン領域708を形成する(図7(j))。
水素終端性の低下を防ぐために、H2を添加した不活性ガス中でウェハを保管する手法は、いずれの面方位のシリコンであっても同様な効果が得られるし、SiGeやGeなどの他の半導体においても効果が有る。さらには、
図7のMOSFETだけではなく、例えばコンタクトホールを形成し、DHF処理した後のウェハ保管などにも使用できる。
本発明はMOSトランジスタのゲート絶縁膜を有する半導体装置及びその製造方法だけでなく、TFT、CCD、IGBT等の半導体装置にも適用できる。
(a)〜(j)は従来技術における電界効果トランジスタの作製フローを説明するための概略図である。 FTIR−FTR測定による水素終端性のCR放置時間依存性を説明するグラフである。 シリコンハイドライドピークとSi−Si結合のバックボンドに酸素が入り込んだハイドライドピークの放置時間依存性を説明するグラフである。 (a)及び(b)は図2及び図3に示されたピーク面積の放置時間依存性を示すグラフである。 N2またはAr雰囲気中に放置されたサンプルのシリコンハイドライドピーク面積の変化挙動を示すグラフである。 H2が添加されたAr雰囲気に放置したサンプルのIRスペクトルをCR放置のサンプルのIRスペクトルと比較して説明するグラフである。 (a)〜(j)は本発明による電界効果トランジスタの作成フローを説明する概略図である。 水素終端化装置からゲート絶縁膜形成に至るまでの本発明に係るウェハハンドリングの例を示す図である。

Claims (33)

  1. 半導体表面を水素終端化する第1の工程終了後に、H2ガスと不活性ガスとの混合ガス雰囲気であって、前記混合ガスに対するH2ガスの体積濃度が20ppm乃至3%である雰囲気に半導体を晒す第2の工程に移ることで、水素終端性を保持することを特徴とする、半導体装置の製造方法。
  2. 請求項1に記載された半導体装置の製造方法において、第1の工程を、不活性ガスとH2ガスとの混合ガス雰囲気で水素終端化することを特徴とする半導体装置の製造方法。
  3. 請求項2に記載された半導体製造方法において、前記混合ガスに対するH2ガスの体積比は3%であることを特徴とする半導体装置の製造方法。
  4. 請求項1または2に記載された半導体装置の製造方法において、前記不活性ガス、N2またはArの少なくとも一つを含むガスであることを特徴とする半導体装置の製造方法。
  5. 請求項1に記載された半導体装置の製造方法において、前記不活性ガス中の酸素濃度は、10ppb以下であることを特徴とする半導体装置の製造方法。
  6. 請求項1、4、または5に記載された半導体装置の製造方法において、H2ガスを含む前記混合ガスは、10sccm以上の流量で流し続けることを特徴とする半導体装置の製造方法。
  7. 請求項1記載の半導体装置の製造方法において、前記第1の工程は、半導体乾燥工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項1に記載された半導体装置の製造方法において、前記第1の工程と第2の工程を、連続して行うことを特徴とする半導体装置の製造方法。
  9. 請求項1乃至8のいずれか一項に記載された半導体装置の製造方法において、前記半導体、シリコンであることを特徴とする半導体装置の製造方法。
  10. 請求項1乃至9のいずれか一項に記載された半導体装置の製造方法において、前記第2の工程は、半導体搬送容器内で行うことを特徴とする半導体装置の製造方法。
  11. 請求項1乃至9のいずれか一項に記載された半導体装置の製造方法において、前記第2の工程は、半導体保管容器内で行うことを特徴とする半導体装置の製造方法。
  12. 請求項1乃至9のいずれか一項に記載された半導体装置の製造方法において、前記第2の工程を、前記第1の工程を行う半導体製造装置内で行うことを特徴とする半導体装置の製造方法。
  13. 請求項1乃至12のいずれか一項に記載された半導体装置の製造方法において、前記第1及び前記第2の少なくとも一方の工程で、または両工程の間で、半導体は除電の為、真空紫外線または軟X線の照射を同時に行うことを特徴とする半導体装置の製造方法。
  14. 請求項1乃至13のいずれか一項に記載された半導体装置の製造方法において、H2ガスを含む前記混合ガス雰囲気中、H2の分子の数はO2の分子の数よりも大きいことを特徴とする、半導体装置の製造方法。
  15. 請求項1に記載された半導体装置の製造方法において、前記第1の工程は、HF系の薬液を用いて水素終端化することを特徴とする、半導体装置の製造方法。
  16. 請求項1に記載された半導体装置の製造方法において、前記第1の工程は、水素終端化後、H2が添加されたH2Oでリンスされることを特徴とする、半導体装置の製造方法。
  17. 請求項16に記載された半導体装置の製造方法において、H2が添加されたH2O中の添加されたH2分子の数は、H2O中の溶存酸素分子の数より大きいことを特徴とする、半導体装置の製造方法。
  18. 半導体表面を水素終端化する第1の工程終了後に、H2ガスと不活性ガスとの混合ガス雰囲気であって、前記混合ガスに対するH2ガスの体積濃度が20ppm乃至3%である雰囲気に半導体を晒す第2の工程に移ることで、水素終端性を保持することを特徴とする、半導体製造装置。
  19. 請求項18に記載された半導体製造装置において、前記第1の工程を、H2ガスと不活性ガスを含む混合ガス雰囲気で水素終端化することを特徴とする半導体製造装置。
  20. 請求項19に記載された半導体製造装置において、前記混合ガスに対するH2ガスの体積比は3%であることを特徴とする半導体製造装置。
  21. 請求項18または19に記載された半導体製造装置において、前記不活性ガスは、N2またはArの少なくとも一つを含むガスであることを特徴とする半導体製造装置。
  22. 請求項18記載された半導体製造装置において、前記不活性ガス中の酸素濃度は、10ppb以下であることを特徴とする半導体製造装置。
  23. 請求項18記載された半導体製造装置において、H2ガスを含む不活性ガスは、10sccm以上の流量で流し続けることを特徴とする半導体製造装置。
  24. 請求項18に記載された半導体製造装置において、前記第1の工程は、半導体乾燥工程を含むことを特徴とする半導体製造装置。
  25. 請求項18に記載された半導体製造装置において、前記第1の工程と前記第2の工程を、連続して行うことを特徴とする半導体製造装置。
  26. 請求項18乃至25のいずれか一項に記載された半導体製造装置において、前記第2の工程は、半導体搬送容器内で行うことを特徴とする半導体製造装置。
  27. 請求項18乃至25のいずれか一項に記載された半導体製造装置において、前記第2の工程は、半導体保管容器内で行うことを特徴とする半導体製造装置。
  28. 請求項18乃至25のいずれか一項に記載された半導体製造装置において、前記第2の工程を、前記第1の工程を行う半導体製造装置内で行うことを特徴とする半導体製造装置。
  29. 請求項18乃至28のいずれか一項に記載された半導体製造装置において、前記第1及び第2の少なくとも一方の工程で、または両工程の間で、半導体は除電の為、真空紫外線または軟X線の照射を同時に行うことを特徴とする半導体製造装置。
  30. 請求項18記載された半導体製造装置において、H2ガスを含む前記混合ガス雰囲気中、H2の分子の数はO2の分子の数よりも大きいことを特徴とする、半導体製造装置。
  31. 請求項18に記載された半導体製造装置において、前記第1の工程は、HF系の薬液を用いて水素終端化することを特徴とする、半導体製造装置。
  32. 請求項18に記載された半導体製造装置において、前記第1の工程は、水素終端化後、H2が添加されたH2Oでリンスされることを特徴とする、半導体製造装置。
  33. 請求項32に記載された半導体製造装置において、H2が添加されたH2O中の添加されたH2分子の数は、H2O中の溶存酸素分子の数より大きいことを特徴とする、半導体製造装置。
JP2004072717A 2004-03-15 2004-03-15 半導体装置の製造方法、及び半導体製造装置 Expired - Fee Related JP4393235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004072717A JP4393235B2 (ja) 2004-03-15 2004-03-15 半導体装置の製造方法、及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004072717A JP4393235B2 (ja) 2004-03-15 2004-03-15 半導体装置の製造方法、及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2005260147A JP2005260147A (ja) 2005-09-22
JP4393235B2 true JP4393235B2 (ja) 2010-01-06

Family

ID=35085552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004072717A Expired - Fee Related JP4393235B2 (ja) 2004-03-15 2004-03-15 半導体装置の製造方法、及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP4393235B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5641538B2 (ja) * 2011-03-30 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Screenホールディングス 熱処理方法

Also Published As

Publication number Publication date
JP2005260147A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101232470B1 (ko) 반도체 장치 및 그 제조 방법
JP3360300B2 (ja) 半導体装置を形成する方法
JPH09106971A (ja) 半導体デバイスの製造方法
JP2008283182A (ja) Pmosトランジスタ製造方法及びcmosトランジスタ製造方法
JP3160205B2 (ja) 半導体装置の製造方法およびその製造装置
JP4393235B2 (ja) 半導体装置の製造方法、及び半導体製造装置
US8895410B2 (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
JP4007864B2 (ja) 半導体装置の製造方法
TWI402885B (zh) 半導體裝置之製造方法及半導體製造設備
KR20080045260A (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
JP3588994B2 (ja) 酸化膜の形成方法及びp形半導体素子の製造方法
JP3324579B2 (ja) 半導体記憶装置の製造方法
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
KR20060072498A (ko) 반도체 소자와 그의 제조방법
JP3173655B2 (ja) 半導体装置の製造方法
JP2006019615A (ja) 半導体装置及びその製造方法
KR100486825B1 (ko) 반도체 소자의 제조방법
JP2774019B2 (ja) 半導体装置の製造方法
JP4027913B2 (ja) 半導体装置の製造方法
JP2005129711A (ja) 半導体装置及びその製造方法
JPH05109652A (ja) 半導体装置の製造方法
KR19990016940A (ko) 게이트산화막 형성방법
JP2004193156A (ja) 半導体装置の製造方法
KR20040048504A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060810

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees