KR20080045260A - 반도체 장치의 제조 방법 및 반도체 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR20080045260A
KR20080045260A KR1020087007942A KR20087007942A KR20080045260A KR 20080045260 A KR20080045260 A KR 20080045260A KR 1020087007942 A KR1020087007942 A KR 1020087007942A KR 20087007942 A KR20087007942 A KR 20087007942A KR 20080045260 A KR20080045260 A KR 20080045260A
Authority
KR
South Korea
Prior art keywords
semiconductor
gas
inert gas
mentioned
manufacturing
Prior art date
Application number
KR1020087007942A
Other languages
English (en)
Inventor
다다히로 오미
아키노부 데라모토
히로시 아카호리
Original Assignee
다다히로 오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다다히로 오미 filed Critical 다다히로 오미
Priority to KR1020087007942A priority Critical patent/KR20080045260A/ko
Publication of KR20080045260A publication Critical patent/KR20080045260A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G2201/00—Indexing codes relating to handling devices, e.g. conveyors, characterised by the type of product or load being conveyed or handled
    • B65G2201/02—Articles
    • B65G2201/0297—Wafer cassette
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G2249/00—Aspects relating to conveying systems for the manufacture of fragile sheets
    • B65G2249/02—Controlled or contamination-free environments or clean space conditions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

수소 가스를 함유하는 불활성 가스 분위기 중에 웨이퍼를 유지함으로써, 반송 박스 (20) 등에 있어서, 웨이퍼 표면에 있어서의 수소종단성이 악화되는 것을 억제한다.
수소종단화, 불활성 가스 분위기, 반도체 반송, 연 X 선 조사, 반도체 건조

Description

반도체 장치의 제조 방법 및 반도체 제조 장치{PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR PRODUCING APPARATUS}
기술분야
본 발명은, 반도체 표면의 수소종단성을 유지 처리하는 방법, 당해 유지 처리를 실행하는 장치, 및 상기 유지 처리를 실시함으로써 얻어진 반도체 디바이스 등의 제품에 관한 것이다.
배경기술
반도체 영역에 형성된 집적 회로를 구성하는 전계 효과 트랜지스터의 제조 공정을 LDD (Lightly Doped Drain) 구조의 n 형 전계 효과 트랜지스터를 예로 하여, 도 1 을 이용하여 설명한다.
먼저, 반도체 기판인 p 형 (100) 면 실리콘 (101) 의 표면에, 예를 들어 STI (Shallow Trench Isolation) 법에 따라 소자 분리를 실시하여, 소자 영역 (102) 을 형성한다 (도 1 (a)).
소자 영역 (102) 에 대해서, RCA 세정 등의 산화전 세정을 실시하여 (도 1 (b)), 유기물, 파티클, 메탈 불순물을 제거한 후, 희불소화산 처리에 이어 순수 린스를 실시하여, 소자 영역 (102) 을 수소에 의해 종단 (103) 한다 (도 1 (c)). 웨이퍼를 건조 후 (도 1 (d)), 게이트 절연막 (104, SiO2) 을 형성한다 (도 1 (e)).
다음으로, 실리콘 (101) 의 전체면에, 임계값 전압을 제어하기 위해 붕소를 이온 주입한다 (도 1 (f)).
다음으로, 실리콘 (101) 의 전체면에 다결정 실리콘막을 퇴적시키고, 이것을 패터닝하여 소자 영역 (102) 의 게이트 절연막 (104) 상에 다결정 실리콘에 의한 게이트 전극 (105) 을 형성한다 (도 1 (g)).
다음으로, 인을 저농도로 이온 주입하여 고전계를 완화시키는 n- 소스 및 드레인 영역 (106) 을 형성한다 (도 1 (h)).
다음으로, CVD 법 등에 의해, 게이트 전극 (105) 을 피복하도록, 실리콘 산화막 (SiO2) 을 실리콘 (101) 의 전체면에 퇴적시키고, 이방성 에칭을 실시하여 게이트 전극 (105) 의 측벽에 측벽 절연막 (107) 을 형성한다 (도 1 (i)).
그 후, 비소 등의 n 형 불순물을 고농도로 이온 주입하여 n+ 소스 및 드레인 영역 (108) 을 형성한다 (도 1 (j)).
본 발명자들은, 먼저 특허 문헌 1 에 있어서, 세정 공정 중에 있어서의 수소종단성이 열화되는 것을 지적하고, 그 해결 수법을 제안하였다.
도 1 에 나타내는 전계 효과 트랜지스터 형성 방법의 경우, 희불소화산 처리하고, 수소종단화 (103) 한 후, 게이트 절연막 (104) 을 형성할 때까지의 공정이 비연속이 된다. 웨이퍼 건조 후, 웨이퍼는 반송 용기에 넣어져 게이트 산화 처리 장치까지 반송되고, 게이트 산화가 실시되는 단계를 밟는다. 이 경우, 건조 후부터 게이트 산화까지, 웨이퍼는 CR (클린룸) 분위기에 노출된다. 그 동안에, 소자 영역 (102) 표면에 형성된 종단 수소 (103) 는 시간 경과와 함께 손상되어 표면의 산화가 진행된다 (도 1 (d)). 표면에 형성되는 자연 산화막은 소자 영역 (102) 상에 불균일하게 형성되고, 또 막 자체의 밀도도 낮기 때문에, 그 후에 형성되는 게이트 절연막 (104) 의 막질을 열화시키는 한 요인이 된다.
이상에서는 n 형 전계 효과 트랜지스터를 예로서 설명했지만, p 형 전계 효과 트랜지스터, TFT, CCD 나 IGBT 등의 반도체 소자에 대해서도 동일한 것을 말할 수 있다.
이상과 같은 문제로부터, 희불소화산 처리 후의 건조 공정부터 게이트 산화까지를 진공 반송에서 실시하는 것, 또는 N2 분위기 중에서 웨이퍼 반송하는 것도 시험되고 있다. 그러나, 진공 반송에서는 소자 영역 (102) 표면에 유기물이 부착되는 것이 알려져 있고, N2 분위기 중에서의 반송에서도 방치 시간 증가와 함께, 수소종단성이 손상되는 점에서, 자연 산화막 성장 억제의 완전한 해결은 되지 않았다.
한편, 특허 문헌 1 은, 세정 공정에 있어서의 수소종단성의 열화를 지적하고 있을 뿐, 진공 반송 중에도 수소종단성의 열화가 발생하는 것에 대하여 개시하고 있지 않다.
특허 문헌 1 : 일본 공개특허공보 2005-51141호
발명의 개시
발명이 해결하고자 하는 과제
본 발명은, 이와 같은 사정에 의해 이루어진 것으로서, 웨이퍼 반송 중에 수소종단성이 없어지는 원인를 해명하여, 보다 효율적인 수소종단성 유지 방법을 제공하는 것을 과제로 한다. 또한 수소종단성을 유지하고, 자연 산화막의 성장을 억제함으로써 전기적 신뢰성이 높은 게이트 절연막을 갖는 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단
본 발명은, 수소종단 표면을 수소를 함유하는 불활성 가스 중에 노출시킴으로써 수소종단성을 유지하는 것에 특징이 있다. 도 2 에서는 수소종단성 클린룸 방치 시간에 따른 변화 거동을 나타낸다. 측정은, FTIR-ATR 법을 이용하여 실시하였다. Si (100) 면을 FPM 처리 (순수 중에 0.5% DHF 와 0.5% H2O2 를 첨가한 용액) 하고, 이어서 N2 블로우 건조를 실시한 후, 클린룸에 방치했을 때의 실리콘 하이드라이드의 흡수 피크의 변화의 모습을 조사하였다. 방치는 3 분 , 2 시간, 4 시간, 1 일로 변화시키고 있다. 실리콘 하이드라이드 피크는, 2060∼2170㎝-1 에 분포되어 있고, 2110㎝-1 부근의 날카로운 피크는, 실리콘 다이하이드라이드에서 기인하는 피크이다. 방치에 의해 실리콘 하이드라이드의 피크 강도는 저하되고, 1 일의 방치에서는 완전하게 소실되어 있다. 실리콘 하이드라이드 피크의 저하에 따라, 2200, 2250㎝-1 부근에는, 다른 피크가 나타나고 있다. 이 피크는, Si-H 결합의 Si 백 본드에 산소가 삽입 반응되었을 때에 발생하는 피크로서, Si-0-Si 결합이 형성된 것을 의미한다. 산화의 초기 반응 과정의 하나라고 할 수 있다.
Si-H 결합의 저하 거동을 좀 더 알기 쉽게 나타내기 위해, 도 3 에 있어서, 2050∼2170㎝- 1 를 Si-H 계 피크, 2170∼2300㎝- 1 를 백 본드에 산소가 삽입된 형태의 하이드라이드 피크로서 분리하고, 각각의 적분 면적과 클린룸 방치 시간의 관계를 조사하였다. 결과를 도 4 에 나타낸다.
도 4 (a) 에 나타내는 바와 같이, 실리콘 하이드라이드 피크 면적은, 방치 개시 직후부터 저하가 시작되어, 6 시간 후에는 피크가 거의 소실된다. 이에 비해, 도 4 (b) 에 나타내는 바와 같이 백 본드에 산소가 삽입된 형태의 하이드라이드 피크는, 방치 직후부터 면적이 증가하기 시작하여 4 시간 후에는 최대치에 달하여 포화된다. 본 데이터로부터 클린룸 방치이면, 수소종단성을 유지할 수 없다는 것을 알 수 있다. 본 데이터는 Si (100) 면에 대해서 실시한 것이지만, Si (110) 나 Si (111) 면에 대해서도 동일한 경향이 있는 것이 확인되고 있다.
그래서, 산소 분압이 매우 낮은 분위기, 예를 들어, 불활성 가스 분위기 중에서 방치하면, 표면의 산화 반응을 방지할 수 있는 것은 아닐까하고 생각하여, Ar 및 N2 분위기 중에서 방치한 결과를 도 5 에 나타낸다. 샘플은 FPM 처리하고, N2 블로우 건조 직후에 메탈 용기에 넣어 Ar 또는 N2 를 1slm 흘려 보관하였다. 종축은, 도 3 에 있어서 나타낸 Si-H 계의 실리콘 하이드라이드 피크 면적이다. 도 5 로부터 수소종단성 저하 레이트는 늦어지지만, 저하를 완전하게 억제할 수 없다는 것을 알 수 있다.
본 발명자들은 수소종단 표면의 산화종의 발생 원인을 검토하였다. 먼저, Ar 가스 중의 산소 농도는, 수 ppt 레벨인 것을 확인할 수 있다. Ar 가스 중에 존재하고 있는 산소가 웨이퍼 표면에 모두 흡착되었다고 하더라도, 24 시간 방치에서 6×1012 개 정도이다. Si 표면의 Si-H 종단의 수는 1014 대이고, 종단을 모두 산화 반응으로 없앨 수는 없다. 따라서, 수소종단성을 저하시키는 요인은, Ar 가스 중에 함유되어 있는 산소가 아니다.
그래서, 그 산소는 표면에 흡착된 수분 중에 용해된 용존 산소라고 생각하였다. 건조 후의 웨이퍼 표면에는 수분자가 ∼100 분자층에까지 걸쳐 흡착되는 것이 알려져 있다 (Yoshinori Nakagawa et al.,“Measurement of Adsorbed Moisture Concentration on Solid Surface by Using Anhydrous Hydrogen Fluoride," Proceedings, Microcontamination 93, San Jose, pp. 586-595, September 1993.). 100 분자층의 수중에는, ph=7 의 H 이온, OH 이온 외에, 용존 산소도 존재하고 있다고 추측된다. OH 이온은 수중에서 Si-H 의 산화 반응의 촉매로서 작용하는 것이 알려져 있고 (E.P.Boonekamp et al., JAP.75,8121 (1994)), OH 이온과 용존 산소의 상호작용에 의해, Si-H 종단성의 저하 그리고, Si 표면의 산화 반응이 발생하는 것으로 추측된다.
이 추측하에서, 표면의 산화 반응을 억제시키는 방책으로서, (1) 표면 흡착 수분 중의 OH 이온의 양을 저하시키는 것, (2) 용존 산소의 양을 저하시키는 것, (3) 산화 반응을 억제시키기 위해 산화 환원 전위를 저하시키는 것의 3 개를 들 수 있다. 이번, 상기 (1) 에 대해서는 흡착 수분의 pH 를 변경하는 것은 현상황 에서는 곤란하다. 상기 (2) 에 대해서는 불활성 가스 분위기에서 보관함으로써, 액층으로부터 기상으로 용존 산소가 이탈하는 것이 예상되지만, 실제로는 도 5 와 같이, 수소종단성 저하를 완전하게 억제할 수는 없다. 그래서, 상기 (3) 을 실현하기 위해서 Ar 분위기에 수소를 첨가한 환경에서 웨이퍼를 방치해 보았다. 이 상태에서는, 첨가된 수소가 흡착된 수중에 용해되고, 또는 흡착된 수중에 함유되어 있던 용존 산소는 대기 중으로 이탈하고, 용존 산소와 용존 수소의 몰비가 역전된 시점에서, 산화 환원 전위가 급격하게 저하되어, 산화 반응은 억제된다고 추측하였다. 도 6 에 결과를 나타낸다. H2 의 첨가 비율에 대하여 설명하면, Ar 과 H2 의 혼합 가스에 대한 H2 의 체적 농도를 3% 로 조정하고, 혼합 가스의 유량은 1slm 가 되도록 하였다. 압력은 대기압이다. 도 6 으로부터, Ar+H2 분위기 (1slm) 에 6 시간 방치 후의 스펙트럼은, 방치 3 분 후의 스펙트럼과 비교하여 변화가 없다는 것을 알 수 있다. Ar 가스에 3% 수소를 첨가함으로써, 표면 산화가 억제되는 것을 확인할 수 있었다.
또한, Ar 과 H2 의 혼합 가스에 대한 H2 의 체적 농도를 3% 로 한 이유에 대해서 설명하면, 수소의 폭발 하한계는 4% 이며, 4% 이상으로 하려면 대기 혼입시 에 있어서 위험이 수반되기 때문에 현실적이지 못하다. 실용적으로는 최대 3% 가 타당하다고 판단하였다. 동일한 효과는 20ppm 의 수소를 혼합한 불활성 가스를 이용해도 얻을 수 있다. 또한, 불활성 가스 분위기 중, H2 의 분자 수가 O2 의 분자 수보다 큰 것이어도 된다. 그 경우, 물에는 보다 많은 H2 분자가 용해됨으로써, 물의 산화 환원 전위를 낮출 수 있게 된다.
웨이퍼 표면에 부착된 수분 중에는, 약 5ppm 정도의 용존 산소가 용해되어 있는데, 10ppm 의 수소를 혼합한 불활성 가스에 접촉됨으로써, 용존 산소는 불활성 가스 중으로 이탈하고, 또한 불활성 가스 중의 수소가 수중에 용해된다. 용존 산소와 용존 수소의 몰비는 순간적으로 교체되어 산화 환원 전위의 저하를 초래한다. 그때, 용존 산소와 용존 수소의 치환 효율을 올리기 위해서, 용기 내에는 항상 10sccm 이상의 불활성 가스와 수소의 혼합 가스를 유입시키는 것이도 된다. 또한, 밀폐 용기 중에 수소를 함유하는 불활성 가스를 도입하여 봉입하는 것이어도 된다.
불활성 가스 중에 불순물로서 혼입되어 있는 산소 농도도 관리할 필요가 있는데, 통상적인 반도체 그레이드에서 이용되고 있는 N2 나 Ar 은, 산소 농도가 10ppm 이하로 관리되고 있다. 이 불순물 레벨이면, 수소의 용해에 의해 산화 환원 전위를 낮추는 것은 용이하여, 수소종단성의 저하를 효율적으로 방지할 수 있다.
발명의 효과
본 발명과 같이, 불활성 가스 중에 수소 가스를 첨가함으로써, 희불소화산 처리 후에 형성되는 수소종단을 손상시키는 일 없이, 웨이퍼를 보관할 수 있었다. 본 기술은, SMIF 등의 웨이퍼 반송 박스에 대한 도입도 용이하다. 또한, 반도체 제조 장치에 있어서의 웨이퍼 트랜스퍼부에 불활성 가스와 수소 가스의 혼합 가스를 도입하는 것으로도 효과가 기대된다. 실리콘 표면에 자연 산화막이 형성되지 않는 점에서 게이트 절연막의 신뢰성도 향상된다.
도면의 간단한 설명
도 1 (a) ∼ 도 1 (j) 은, 종래 기술에 있어서의 전계 효과 트랜지스터의 제조 플로우를 설명하기 위한 개략도이다.
도 2 는, FTIR-FTR 측정에 의한 수소종단성의 CR 방치 시간 의존성을 설명하는 그래프이다.
도 3 은, 실리콘 하이드라이드 피크와 Si-Si 결합의 백 본드에 산소가 삽입된 하이드라이드 피크의 방치 시간 의존성을 설명하는 그래프이다.
도 4 (a) 및 도 4 (b) 는 도 2 및 도 3 에 나타내는 피크 면적의 방치 시간 의존성을 나타내는 그래프이다.
도 5 는, N2 또는 Ar 분위기 중에 방치된 샘플의 실리콘 하이드라이드 피크 면적의 변화 거동을 나타내는 그래프이다.
도 6 은, H2 가 첨가된 Ar 분위기에 방치한 샘플의 IR 스펙트럼을 CR 방치의 샘플의 IR 스펙트럼과 비교하여 설명하는 그래프이다.
도 7 (a) ∼ 도 7 (j) 은 본 발명에 의한 전계 효과 트랜지스터의 제조 플로 우를 설명하는 개략도이다.
도 8 은, 수소종단화로부터 게이트 절연막 형성에 이를 때까지의 본 발명 에 관련된 웨이퍼 핸들링의 예를 나타내는 도면이다.
발명을 실시하기 위한 최선의 형태
반도체 영역에 형성된 집적 회로를 구성하는 전계 효과 트랜지스터의 제조 공정을, LDD (Lightly Doped Drain) 구조의 n 형 전계 효과 트랜지스터를 예로 하여 설명한다. 도 7 에는 트랜지스터 플로우를 나타내고, 도 8 은 본 발명의 실시예에 의한 반도체 제조 장치의 일부를 개략적으로 나타내고, 수소종단화 처리로부터 게이트 산화를 실시할 때까지의 웨이퍼 핸들링 방법을 설명하기 위한 도면이다.
p 형 (100) 실리콘 웨이퍼 (701) 의 표면에, 예를 들어 STI (Shallow Trench Isolation) 법에 따라 소자 분리를 실시하여, 소스, 드레인 및 채널 영역을 포함한는 소자 영역 (702) 을 형성한다 (도 7 (a)).
이어서, 수소종단화를 실시하는 제 1 공정으로 이동한다.
도 8 에서 기록되어 있는 수소종단화를 실시하는 약액 처리 장치 (웨이퍼 세정 장치 (10)) 를 이용하여, 소자 영역 (702) 에 대해서 유기물, 파티클, 메탈 오염 제거를 위해, 산화전 세정을 실시한다 (도 7 (b)).
그 후, FPM 처리 등의 희불소화산계의 처리에 이어서, 순수 린스와 웨이퍼 건조를 실시하여, 소자 영역 (702) 을 수소종단화 (703) 한다 (도 7 (c)). 또 한, 수소종단화 처리는 FPM 처리 외에, DHF 처리, NH4F 처리, 온수 처리, 순수 처리 등에 의해 실시하는 것이어도 된다. 또 수소종단화 분위기는 Ar 과 H2 의 혼합 가스 (수소의 혼합 가스에 대한 체적비 3%) 분위기에서 실시하는 것이어도 된다. 또한, 수소종단화 처리 중에 있어서, 정전기 제거를 위해서, 진공 자외선 또는 연 X 선 조사를 실시하면서 처리해도 된다. 진공 자외선 또는 연 X 선 조사는, 반도체에 직접 실시되어도 되지만, 직접 조사가 아니라 반도체가 존재하는 공간에 실시되어도 된다. 또한 순수 린스이지만, 수소가 첨가된 순수를 이용해도 된다. 수소가 첨가된 물은, 미리 산화 환원 전위가 낮춰진 물로서, 실리콘 표면의 산화를 효과적으로 억제해 준다. 순수 중의 H2 분자 수는 순수 중의 산소 분자 수보다 큰 것이어도 된다.
도 8 은 희불소화산 처리 후와 순수 린스, 웨이퍼 건조를 Ar 과 H2 의 혼합 가스 분위기에서 실시한 예이다.
그 후, 제 2 공정으로 이동한다. 도 8 에 있어서는, 웨이퍼 반송 박스 (20) 내를, Ar 과 H2 의 혼합 가스 (수소의 혼합 가스에 대한 체적비 3%) 분위기로 유지하고, 그 중에서 웨이퍼를 노출시키는 것을 실현하고 있다 (도 7 (d)).
웨이퍼 반송 박스 (20) 에 넣어, 게이트 산화 장치 (30) 까지 반송한다 (도 8). 또한, Ar 과 H2 의 혼합 가스를 10sccm 이상의 유량으로 유입시키고 있는 상태에서 반송해도 된다. 또한, 게이트 산화까지 웨이퍼를 방치하는 경우, Ar 과 H2 의 혼합 가스 분위기를 형성하고 있는 용기 내에서 보관해도 된다. 그 동안, 수소종단성을 손상시키지 않으며, 자연 산화막 성장도 관찰되지 않는다.
게이트 산화 직전까지 자연 산화막을 성장시키지 않는 상태를 유지하기 위해, 도 8 의 경우에는, 게이트 산화 장치 (30) 의 내부도, Ar 과 H2 의 혼합 가스 분위기로 하고 있다. 게이트 산화 장치 (30) 에 의해, 소자 영역의 실리콘 표면을 산화시켜, 5㎚ 의 게이트 절연막 (704, SiO2) 을 형성한다 (도 7 (e)). 또한 본 발명에 있어서 형성되는 실리콘 산화막은, 적어도 실리콘과 접하는 부분에 존재하면 되고, 그 상층에 이종의 재료, 알칼리 토금속, 희토류 금속, 전이 금속을 이용한 산화물, 질화물, 산질화물, 실리케이트 등이 1 층 이상 적층 형성된 절연막을 이용해도 된다. 또 실리콘 산화막 대신에, 알칼리 토금속, 희토류 금속, 전이 금속을 이용한 산화물, 질화물, 산질화물, 실리케이트 등의 단층 또는 적층 구조를 이용해도 된다. 또한, 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 중 어느 하나 이상을 포함하는 막을 이용해도 된다.
다음으로, 실리콘 웨이퍼 (701) 의 전체면에 임계값 전압을 제어하기 위해서, 붕소를 이온 주입한다 (도 7 (f)).
다음으로, 실리콘 웨이퍼 (701) 의 전체면에 다결정 실리콘막을 퇴적시키고, 이것을 패터닝하여 소자 영역 (702) 의 게이트 절연막 (704) 상에, 다결정 실리콘에 의한 게이트 전극 (705) 을 형성한다 (도 7 (g)).
다음으로 인을 저농도로 이온 주입하여 고전계를 완화시키는 n- 소스 및 드 레인 영역 (706) 을 형성한다 (도 7 (h)).
다음으로, CVD 법 등에 의해, 게이트 전극 (705) 을 피복하도록, 실리콘 산화막 (SiO2) 을, 실리콘 웨이퍼 (701) 의 전체면에 퇴적시킨 후, 이방성 에칭을 실시하여 게이트 전극 (705) 의 측벽에 측벽 절연막 (707) 을 형성한다 (도 7 (i)).
그 후, 비소 등의 n 형 불순물을 고농도로 이온 주입하여 n+ 소스 및 드레인 영역 (708) 을 형성한다 (도 7 (j)).
수소종단성의 저하를 방지하기 위해서, H2 를 첨가한 불활성 가스 중에서 웨이퍼를 보관하는 수법은, 어떤 면방위의 실리콘이어도 동일한 효과가 얻어지고, SiGe 나 Ge 등의 그 밖의 반도체에 있어서도 효과가 있다. 또한, 도 7 의 MOSFET 뿐만 아니라, 예를 들어 컨택트 홀을 형성하여 DHF 처리한 후의 웨이퍼 보관 등에도 사용할 수 있다.
산업상이용가능성
본 발명은 M0S 트랜지스터의 게이트 절연막을 갖는 반도체 장치 및 그 제조 방법 뿐만 아니라, TFT, CCD, IGBT 등의 반도체 장치에도 적용할 수 있다.

Claims (33)

  1. 반도체 표면을 수소종단화하는 제 1 공정 종료 후에, H2 가스를 함유하는 불활성 가스 분위기에 상기 반도체를 노출시키는 제 2 공정으로 이동시킴으로써, 수소종단성을 유지하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 공정을, H2 가스를 함유하는 불활성 가스 분위기에서 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    불활성 가스와 H2 가스의 혼합 가스에 대한 H2 가스의 체적 농도는, 20ppm 내지 3% 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 불활성 가스는, N2 또는 Ar 중 적어도 하나를 함유하는 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 불활성 가스 중의 산소 농도는, 10ppb 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 H2 가스를 함유하는 불활성 가스는, 10sccm 이상의 유량으로 계속 흐르게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 1 공정은, 반도체 건조 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 제 1 공정과 제 2 공정을 연속하여 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서,
    상기 반도체는 실리콘인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항에 있어서,
    상기 제 2 공정은, 반도체 반송 용기 내에서 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 1 항에 있어서,
    상기 제 2 공정은, 반도체 보관 용기 내에서 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 1 항에 있어서,
    상기 제 2 공정을, 상기 제 1 공정을 실시하는 반도체 제조 장치 내에서 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 1 항에 있어서,
    상기 제 1, 제 2 공정의 적어도 일방에서, 또는 양 공정의 사이에서, 상기 반도체의 제전 (除電) 을 위해, 진공 자외선 또는 연 X 선의 조사를 상기 반도체가 존재하는 공간에 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 1 항에 있어서,
    상기 H2 가스를 함유하는 불활성 가스 분위기 중, 상기 H2 의 분자 수는 O2 의 분자 수보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 1 항에 있어서,
    상기 제 1 공정은, HF 계의 약액을 이용하여 수소종단화하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 1 항에 있어서,
    상기 제 1 공정은, 수소종단화 후, H2 가 첨가된 H2O 로 린스되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 H2 가 첨가된 H2O 중의 첨가된 상기 H2 분자 수는, 상기 H2O 중의 용존 산소 분자 수보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 반도체 표면을 수소종단화하는 제 1 공정 종료 후에, H2 가스를 함유하는 불활성 가스 분위기에 반도체를 노출시키는 제 2 공정으로 이동시킴으로써, 수소종단성을 유지하는 것을 특징으로 하는 반도체 제조 장치.
  19. 제 18 항에 있어서,
    상기 제 1 공정을, H2 가스를 함유하는 불활성 가스 분위기에서 실시하는 것 을 특징으로 하는 반도체 제조 장치.
  20. 제 18 항에 있어서,
    불활성 가스와 H2 가스의 혼합 가스에 대한 H2 가스의 체적 농도는, 20ppm 내지 3% 인 것을 특징으로 하는 반도체 제조 장치.
  21. 제 18 항에 있어서,
    상기 불활성 가스는, N2 또는 Ar 중 적어도 하나를 함유하는 가스인 것을 특징으로 하는 반도체 제조 장치.
  22. 제 18 항에 있어서,
    상기 불활성 가스 중의 산소 농도는, 10ppb 이하인 것을 특징으로 하는 반도체 제조 장치.
  23. 제 18 항에 있어서,
    상기 H2 가스를 함유하는 불활성 가스는, 10sccm 이상의 유량으로 계속 흐르게 하는 것을 특징으로 하는 반도체 제조 장치.
  24. 제 18 항에 있어서,
    상기 제 1 공정은, 반도체 건조 공정을 포함하는 것을 특징으로 하는 반도체 제조 장치.
  25. 제 18 항에 있어서,
    상기 제 1 공정과 제 2 공정을 연속하여 실시하는 것을 특징으로 하는 반도체 제조 장치.
  26. 제 18 항에 있어서,
    상기 제 2 공정은, 반도체 반송 용기 내에서 실시하는 것을 특징으로 하는 반도체 제조 장치.
  27. 제 18 항에 있어서,
    상기 제 2 공정은, 반도체 보관 용기 내에서 실시하는 것을 특징으로 하는 반도체 제조 장치.
  28. 제 18 항에 있어서,
    상기 제 2 공정을, 상기 제 1 공정을 실시하는 반도체 제조 장치 내에서 실시하는 것을 특징으로 하는 반도체 제조 장치.
  29. 제 18 항에 있어서,
    상기 제 1, 제 2 공정의 적어도 일방에서, 또는 양 공정의 사이에서, 상기 반도체의 제전을 위해, 진공 자외선 또는 연 X 선의 조사를 상기 반도체가 존재하는 공간에 실시하는 것을 특징으로 하는 반도체 제조 장치.
  30. 제 18 항에 있어서,
    상기 H2 가스를 함유하는 불활성 가스 분위기 중, H2 의 분자 수는 O2 의 분자 수보다 큰 것을 특징으로 하는 반도체 제조 장치.
  31. 제 18 항에 있어서,
    상기 제 1 공정은, HF 계의 약액을 이용하여 수소종단화하는 것을 특징으로 하는 반도체 제조 장치.
  32. 제 18 항에 있어서,
    상기 제 1 공정은, 수소종단화 후, H2 가 첨가된 H2O 로 린스되는 것을 특징으로 하는 반도체 제조 장치.
  33. 제 32 항에 있어서,
    상기 H2 가 첨가된 H2O 중의 첨가된 상기 H2 분자 수는, 상기 H2O 중의 용존 산소 분자 수보다 큰 것을 특징으로 하는 반도체 제조 장치.
KR1020087007942A 2008-04-01 2005-09-13 반도체 장치의 제조 방법 및 반도체 제조 장치 KR20080045260A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020087007942A KR20080045260A (ko) 2008-04-01 2005-09-13 반도체 장치의 제조 방법 및 반도체 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020087007942A KR20080045260A (ko) 2008-04-01 2005-09-13 반도체 장치의 제조 방법 및 반도체 제조 장치

Publications (1)

Publication Number Publication Date
KR20080045260A true KR20080045260A (ko) 2008-05-22

Family

ID=39662717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087007942A KR20080045260A (ko) 2008-04-01 2005-09-13 반도체 장치의 제조 방법 및 반도체 제조 장치

Country Status (1)

Country Link
KR (1) KR20080045260A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596778B1 (ko) * 2015-06-29 2016-02-23 주식회사 엘피케이 서브스트레이트의 수분건조장치 및 그 건조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596778B1 (ko) * 2015-06-29 2016-02-23 주식회사 엘피케이 서브스트레이트의 수분건조장치 및 그 건조방법

Similar Documents

Publication Publication Date Title
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101232470B1 (ko) 반도체 장치 및 그 제조 방법
US5821158A (en) Substrate surface treatment method capable of removing a spontaneous oxide film at a relatively low temperature
US8440547B2 (en) Method and structure for PMOS devices with high K metal gate integration and SiGe channel engineering
CN101160664B (zh) 压缩SiGe<110>生长的MOSFET器件及其制造方法
WO2012018975A2 (en) Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls
US7972922B2 (en) Method of forming a semiconductor layer
KR101810301B1 (ko) 반도체 구조물 및 그 제조 방법
JPH09106971A (ja) 半導体デバイスの製造方法
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
JP2006196910A (ja) 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
US6864149B2 (en) SOI chip with mesa isolation and recess resistant regions
JP4978847B2 (ja) シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置
JP3359794B2 (ja) 半導体装置の作製方法
KR20080045260A (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
JP4393235B2 (ja) 半導体装置の製造方法、及び半導体製造装置
US8895410B2 (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
JP2006114747A (ja) 半導体装置の製造方法
TWI402885B (zh) 半導體裝置之製造方法及半導體製造設備
JP4007864B2 (ja) 半導体装置の製造方法
JP3588994B2 (ja) 酸化膜の形成方法及びｐ形半導体素子の製造方法
KR20060072498A (ko) 반도체 소자와 그의 제조방법
JP2006073704A (ja) 半導体装置の製造方法
JPH0684865A (ja) 半導体装置の乾式清浄化方法
KR0151619B1 (ko) 반도체 집적회로 유전체막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant