JPH1070359A - 半導体装置の実装方法及び実装構造 - Google Patents
半導体装置の実装方法及び実装構造Info
- Publication number
- JPH1070359A JPH1070359A JP9144056A JP14405697A JPH1070359A JP H1070359 A JPH1070359 A JP H1070359A JP 9144056 A JP9144056 A JP 9144056A JP 14405697 A JP14405697 A JP 14405697A JP H1070359 A JPH1070359 A JP H1070359A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- width
- solder cream
- solder
- cream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体装置の実装工程において、端子へのはん
だクリームの塗布時にはんだブリッジが発生することが
なく、またリフローによりはんだクリームがリードの奥
に引き込まれることもない半導体装置の表面実装構造を
得る。 【解決手段】端子に塗布するはんだクリームの幅Ｗ１
と、端子の幅Ｗとの関係をＷ＞Ｗ１≧０．６Ｗに設定す
る。また、端子に塗布するはんだクリームの量が、端子
の内側よりも外側の方が多くなるように塗布する。 【効果】はんだブリッジが発生しないため、その除去の
ために多くの時間をかける必要がなく、はんだクリーム
の付着状態の検査も容易になり、生産性の向上に貢献で
きる。
だクリームの塗布時にはんだブリッジが発生することが
なく、またリフローによりはんだクリームがリードの奥
に引き込まれることもない半導体装置の表面実装構造を
得る。 【解決手段】端子に塗布するはんだクリームの幅Ｗ１
と、端子の幅Ｗとの関係をＷ＞Ｗ１≧０．６Ｗに設定す
る。また、端子に塗布するはんだクリームの量が、端子
の内側よりも外側の方が多くなるように塗布する。 【効果】はんだブリッジが発生しないため、その除去の
ために多くの時間をかける必要がなく、はんだクリーム
の付着状態の検査も容易になり、生産性の向上に貢献で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
構造に係り、さらに詳しくは、プリント基板等に設けた
端子に半導体装置のリードを接続するためのはんだクリ
ームの塗布位置の改良に関するものである。
構造に係り、さらに詳しくは、プリント基板等に設けた
端子に半導体装置のリードを接続するためのはんだクリ
ームの塗布位置の改良に関するものである。
【０００２】
【従来の技術】半導体装置をプリント基板等に取り付け
る場合、従来は半導体装置のリードをプリント基板等の
端子に設けたスルーホールに挿通してはんだ付けしてい
たが、最近は電子機器の小形化、薄形化等の要請から、
プリント基板等の表面に半導体装置を載置して、リード
を直接端子に接続する表面実装方式が増加している。
る場合、従来は半導体装置のリードをプリント基板等の
端子に設けたスルーホールに挿通してはんだ付けしてい
たが、最近は電子機器の小形化、薄形化等の要請から、
プリント基板等の表面に半導体装置を載置して、リード
を直接端子に接続する表面実装方式が増加している。
【０００３】特に最近は、客先の仕様に応じて製造する
分野が拡大しており、高機能化によるI/0 端子の増大に
伴って半導体装置はますます多リード化する傾向にあ
る。例えば、外径２８mm×２８mm、厚さ３．６mmの半導
体装置において、リードの数は１６０本、各リードの幅
が３０μm、間隔が６５０μm程度のものが実用されてお
り、したがって、この半導体装置のリードが接続される
プリント基板等の端子もこれに整合するものでなければ
ならない。
分野が拡大しており、高機能化によるI/0 端子の増大に
伴って半導体装置はますます多リード化する傾向にあ
る。例えば、外径２８mm×２８mm、厚さ３．６mmの半導
体装置において、リードの数は１６０本、各リードの幅
が３０μm、間隔が６５０μm程度のものが実用されてお
り、したがって、この半導体装置のリードが接続される
プリント基板等の端子もこれに整合するものでなければ
ならない。
【０００４】図６はこのような実装構造の一例を拡大し
て示したもので、（ａ）は正面図、（ｂ）は側面図、
（ｃ）は平面図である。図において、１はプリント基板
等、２はプリント基板等の表面に形成された導電パター
ンの如き端子、１１はプリント基板等１に実装される半
導体装置、１２はそのリードである。３ははんだの微粉
末とフラックスとをねり合わせてなるいわゆるはんだク
リームで、例えば図７に示すように、端子２の寸法、形
状に整合した窓８を有するマスク７を用い、端子２の表
面にスキージにより印刷したものである（以下塗布とい
う）。
て示したもので、（ａ）は正面図、（ｂ）は側面図、
（ｃ）は平面図である。図において、１はプリント基板
等、２はプリント基板等の表面に形成された導電パター
ンの如き端子、１１はプリント基板等１に実装される半
導体装置、１２はそのリードである。３ははんだの微粉
末とフラックスとをねり合わせてなるいわゆるはんだク
リームで、例えば図７に示すように、端子２の寸法、形
状に整合した窓８を有するマスク７を用い、端子２の表
面にスキージにより印刷したものである（以下塗布とい
う）。
【０００５】このようにして、各端子２にはんだクリー
ム３を塗布したのち、半導体装置１１をプリント基板等
１の上に載置してリード１２を端子２にそれぞれ当接
し、リフロー装置によりリフローすれば、リード１２と
端子２はそれぞれ接続され、半導体装置１１はプリント
基板等１に実装される。
ム３を塗布したのち、半導体装置１１をプリント基板等
１の上に載置してリード１２を端子２にそれぞれ当接
し、リフロー装置によりリフローすれば、リード１２と
端子２はそれぞれ接続され、半導体装置１１はプリント
基板等１に実装される。
【０００６】
【発明が解決しようとする課題】上記のような半導体装
置の実装構造においてはマスク７の窓８の寸法、形状
は、端子２の寸法、形状と全く同じに形成されており、
一方、端子２の幅及び間隔はますます狭くなっているた
め、マスク７を利用してはんだクリームを塗布する際、
に８示すようにはんだクリーム３が隣接する端子２間を
橋絡するいわゆるはんだブリッジ４が発生しやすい。は
んだブリッジ４が発生したときは、手作業によりこれを
除去しているので、外観検査及びはんだクリーム３の修
正に多くの時間と人手がかかるばかりでなく、はんだク
リーム３の修正によって二次的不良が発生することもあ
る。
置の実装構造においてはマスク７の窓８の寸法、形状
は、端子２の寸法、形状と全く同じに形成されており、
一方、端子２の幅及び間隔はますます狭くなっているた
め、マスク７を利用してはんだクリームを塗布する際、
に８示すようにはんだクリーム３が隣接する端子２間を
橋絡するいわゆるはんだブリッジ４が発生しやすい。は
んだブリッジ４が発生したときは、手作業によりこれを
除去しているので、外観検査及びはんだクリーム３の修
正に多くの時間と人手がかかるばかりでなく、はんだク
リーム３の修正によって二次的不良が発生することもあ
る。
【０００７】また、リフロー装置によってリード１２を
端子２に接続すると、図９に示すように、はんだは外端
部５には裾を引かず、外部から見難いリード１２の奥の
方（内側）６に引き込まれるため、外観検査によっては
んだ付けの良否を判定することが困難であった。
端子２に接続すると、図９に示すように、はんだは外端
部５には裾を引かず、外部から見難いリード１２の奥の
方（内側）６に引き込まれるため、外観検査によっては
んだ付けの良否を判定することが困難であった。
【０００８】本発明は上記の問題点を解決すべくなされ
たもので、端子へのはんだクリームの塗布時にはんだブ
リッジが発生することがなく、またリフローによりはん
だクリームがリードの奥に引き込まれることもない半導
体装置の表面実装構造を得ることを目的としたものであ
る。
たもので、端子へのはんだクリームの塗布時にはんだブ
リッジが発生することがなく、またリフローによりはん
だクリームがリードの奥に引き込まれることもない半導
体装置の表面実装構造を得ることを目的としたものであ
る。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、プリント基板等の端子に塗布するはん
だクリームの幅を端子の幅より狭くした。
達成するために、プリント基板等の端子に塗布するはん
だクリームの幅を端子の幅より狭くした。
【００１０】また、プリント基板等の端子に塗布するは
んだクリームの量を端子の内側は少なく外側は多くし
た。
んだクリームの量を端子の内側は少なく外側は多くし
た。
【００１１】さらに、はんだクリームの幅を端子の幅よ
り狭くすると共に、はんだクリームの量を端子の内側は
少なく外側は多くしたものである。
り狭くすると共に、はんだクリームの量を端子の内側は
少なく外側は多くしたものである。
【００１２】
【作用】はんだクリームの幅を端子の幅より狭くするこ
とによりはんだブリッジの発生を防止する。
とによりはんだブリッジの発生を防止する。
【００１３】また、はんだクリームの量を端子の内側は
少なく外側は多くすることにより、リフロー時のはんだ
クリームの内側への引込みを防止する。
少なく外側は多くすることにより、リフロー時のはんだ
クリームの内側への引込みを防止する。
【００１４】さらに、両者を組み合せることにより、は
んだブリッジの発生を防止すると共に、リフロー時のは
んだクリームの内側への引込みを防止することができ
る。
んだブリッジの発生を防止すると共に、リフロー時のは
んだクリームの内側への引込みを防止することができ
る。
【００１５】
【発明の実施の形態】図１は本発明実施例の平面図であ
る。本実施例においては、はんだクリーム３の塗布長ｌ
１ を端子２の長さｌに対しｌ≠ｌとし、その幅Ｗ１
を端子の幅Ｗに対してＷ１ ＜Ｗとしたものである。実
施例でははんだクリーム３の幅Ｗ１を０．６〜０．９Ｗ
とした。
る。本実施例においては、はんだクリーム３の塗布長ｌ
１ を端子２の長さｌに対しｌ≠ｌとし、その幅Ｗ１
を端子の幅Ｗに対してＷ１ ＜Ｗとしたものである。実
施例でははんだクリーム３の幅Ｗ１を０．６〜０．９Ｗ
とした。
【００１６】図５ははんだクリーム３の幅Ｗ１ とリー
ド１２の付着強度との関係を示す線図で、端子２に接続
したリード１２に引張力を与えてその付着強度を試験し
たものである。図から明らかなように、Ｗ１ ／Ｗが１
〜０．７までは６kg／mm２以上の付着強度を有し、０．
６で約４kg／mm２ となるが、０．５になると２kg／mm
２ と急に低下する。したがって、Ｗ１ ／Ｗがほぼ
０．６〜０．９の範囲であれば、信頼性を失うことなく
実用に耐えうることがわかった。
ド１２の付着強度との関係を示す線図で、端子２に接続
したリード１２に引張力を与えてその付着強度を試験し
たものである。図から明らかなように、Ｗ１ ／Ｗが１
〜０．７までは６kg／mm２以上の付着強度を有し、０．
６で約４kg／mm２ となるが、０．５になると２kg／mm
２ と急に低下する。したがって、Ｗ１ ／Ｗがほぼ
０．６〜０．９の範囲であれば、信頼性を失うことなく
実用に耐えうることがわかった。
【００１７】また、Ｗ１ ／Ｗが０．５〜１．０窓を有
するマスクを使用してそれぞれはんだクリーム３を印刷
したところ、はんだブリッジ４の発生はおおむね表１の
通りであった。
するマスクを使用してそれぞれはんだクリーム３を印刷
したところ、はんだブリッジ４の発生はおおむね表１の
通りであった。
【００１８】
【表１】
【００１９】図２は本発明の別の実施例を示すもので、
（ａ）図の実施例は、はんだクリーム３の幅Ｗ１ は端
子２の幅Ｗと同じでＷ １ ≠Ｗであるが、端子２の半導
体装置１１が載置される側（以下内側という）の端部に
ははんだクリーム３を塗布せず、反対側（以下外側とい
う）は端子２からはみ出してはんだクリーム２を塗布し
たものである。換言すれば、端子２とほぼ同じ長さで同
じ幅のはんだクリーム３を、端子２に対して外側にずら
せて塗布したものである。
（ａ）図の実施例は、はんだクリーム３の幅Ｗ１ は端
子２の幅Ｗと同じでＷ １ ≠Ｗであるが、端子２の半導
体装置１１が載置される側（以下内側という）の端部に
ははんだクリーム３を塗布せず、反対側（以下外側とい
う）は端子２からはみ出してはんだクリーム２を塗布し
たものである。換言すれば、端子２とほぼ同じ長さで同
じ幅のはんだクリーム３を、端子２に対して外側にずら
せて塗布したものである。
【００２０】実施例では、はんだクリーム３を塗布しな
い部分の端子２の長さｌ２ と、端子２からはみ出した
部分のはんだクリーム３の長さｌ３ を、端子２の長さ
ｌに対してそれぞれ０．１〜０．４１とした。この場
合、ｌ２ ＝ｌ３ とする必要はなく、適宜変更するこ
とができる。
い部分の端子２の長さｌ２ と、端子２からはみ出した
部分のはんだクリーム３の長さｌ３ を、端子２の長さ
ｌに対してそれぞれ０．１〜０．４１とした。この場
合、ｌ２ ＝ｌ３ とする必要はなく、適宜変更するこ
とができる。
【００２１】（ｂ）図の実施例は、端子２とほぼ同じ幅
のはんだクリーム３を、長さ方向に３つに分割（３ａ，
３ｂ，３ｃ）し、各はんだクリーム３ａ，３ｂ，３ｃを
適宜間隔で塗布すると共に、外側のはんだクリーム３ｃ
を端子２からはみ出して塗布したものである。なお、上
記の実施例では、はんだクリーム３を３つに分割した場
合を示したが、２つに分割してもよく、あるいは４つ以
上に分割してもよい。
のはんだクリーム３を、長さ方向に３つに分割（３ａ，
３ｂ，３ｃ）し、各はんだクリーム３ａ，３ｂ，３ｃを
適宜間隔で塗布すると共に、外側のはんだクリーム３ｃ
を端子２からはみ出して塗布したものである。なお、上
記の実施例では、はんだクリーム３を３つに分割した場
合を示したが、２つに分割してもよく、あるいは４つ以
上に分割してもよい。
【００２２】また、（Ｃ）図の実施例は、はんだクリー
ム３を内側は端子２の幅より狭く、外側は広くかつ外側
にはみ出すように塗布したものであり、さらに（ｄ）図
の実施例は（ｃ）図の実施例のはんだクリーム３を分割
したものである。
ム３を内側は端子２の幅より狭く、外側は広くかつ外側
にはみ出すように塗布したものであり、さらに（ｄ）図
の実施例は（ｃ）図の実施例のはんだクリーム３を分割
したものである。
【００２３】上記図３（ａ）〜（ｄ）に示した実施例に
おいては、はんだクリーム３を内側は小量に、外側は多
量に塗布したので、図４に示すようにリフローの際はん
だクリーム３が内側に引き込まれることはほとんどな
く、また先端部は充分裾を引くことができる。
おいては、はんだクリーム３を内側は小量に、外側は多
量に塗布したので、図４に示すようにリフローの際はん
だクリーム３が内側に引き込まれることはほとんどな
く、また先端部は充分裾を引くことができる。
【００２４】内側のはんだクリーム３を塗布しない部分
の長さｌ２ を種々変えて実験した結果は、表２の通り
である。
の長さｌ２ を種々変えて実験した結果は、表２の通り
である。
【００２５】
【表２】
【００２６】図３は本発明のさらに別の実施例の平面図
で、（ａ）図の実施例は図１と図２（ａ）の実施例を組
み合せたもの、（ｂ）図の実施例は図１と図２（ｂ）の
実施例を組み合わせたもので、これらによれば、はんだ
クリーム３を塗布した際のはんだブリッジの発生を防止
できるばかりでなく、リフロー時のはんだクリームの内
側への引込みを防止することができる。
で、（ａ）図の実施例は図１と図２（ａ）の実施例を組
み合せたもの、（ｂ）図の実施例は図１と図２（ｂ）の
実施例を組み合わせたもので、これらによれば、はんだ
クリーム３を塗布した際のはんだブリッジの発生を防止
できるばかりでなく、リフロー時のはんだクリームの内
側への引込みを防止することができる。
【００２７】以上の説明から明らかなように、図１の実
施例は端子２の幅Ｗとはんだクリーム３の幅Ｗ１ との
関係をＷ＞Ｗ１ ≧０．６Ｗに設定したことにより、は
んだクリーム３を塗布した際にはんだプリッジ４の発生
を防止することができるので、端子間隔の狭いプリント
基板等１に半導体装置１１を実装する場合に実施して、
特に有効である。
施例は端子２の幅Ｗとはんだクリーム３の幅Ｗ１ との
関係をＷ＞Ｗ１ ≧０．６Ｗに設定したことにより、は
んだクリーム３を塗布した際にはんだプリッジ４の発生
を防止することができるので、端子間隔の狭いプリント
基板等１に半導体装置１１を実装する場合に実施して、
特に有効である。
【００２８】また、図２の実施例は、はんだクリーム３
の幅は端子２の幅とほぼ同じであるが、はんだクリーム
３の塗布量を内側は少なく外側は多くしたので、リフロ
ー時にはんだクリーム３が内側に引き込まれることがな
く、また外側端部には充分裾を引かせることができる。
したがって、端子間隔の比較的広い場合に実施して特に
有効である。
の幅は端子２の幅とほぼ同じであるが、はんだクリーム
３の塗布量を内側は少なく外側は多くしたので、リフロ
ー時にはんだクリーム３が内側に引き込まれることがな
く、また外側端部には充分裾を引かせることができる。
したがって、端子間隔の比較的広い場合に実施して特に
有効である。
【００２９】さらに、図３の実施例は、端子２の幅Ｗと
はんだクリーム３の幅Ｗ１ との関係をＷ＞Ｗ１ ≧
０．６Ｗに設定すると共に、はんだクリーム３の塗布量
を内側は少なく、外側は多くしたので、はんだクリーム
３を塗布した際はんだブリッジの発生を防止するばかり
でなく、リフロー時にはんだクリーム３が内側に引き込
まれるのを防止し、外側端部には充分裾を引かせること
ができる。したがって、本実施例は、半導体装置を各種
の寸法、形状の端子を有するプリント基板等に実装する
場合に実施してきわめて有効である。
はんだクリーム３の幅Ｗ１ との関係をＷ＞Ｗ１ ≧
０．６Ｗに設定すると共に、はんだクリーム３の塗布量
を内側は少なく、外側は多くしたので、はんだクリーム
３を塗布した際はんだブリッジの発生を防止するばかり
でなく、リフロー時にはんだクリーム３が内側に引き込
まれるのを防止し、外側端部には充分裾を引かせること
ができる。したがって、本実施例は、半導体装置を各種
の寸法、形状の端子を有するプリント基板等に実装する
場合に実施してきわめて有効である。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
は端子に塗布するはんだクリームの幅Ｗ１ と端子の幅
Ｗとの関係をＷ＞Ｗ１ ≧０．６Ｗに設定し、またはん
だクリームの塗布量を内側は少なく外側は多くし、さら
にはこれらを組み合わせるようにしたので、はんだクリ
ームを塗布する際はんだブリッジが発生するおそれがな
く、またリフロー時にはんだクリームの引込みを生ずる
こともない。
は端子に塗布するはんだクリームの幅Ｗ１ と端子の幅
Ｗとの関係をＷ＞Ｗ１ ≧０．６Ｗに設定し、またはん
だクリームの塗布量を内側は少なく外側は多くし、さら
にはこれらを組み合わせるようにしたので、はんだクリ
ームを塗布する際はんだブリッジが発生するおそれがな
く、またリフロー時にはんだクリームの引込みを生ずる
こともない。
【００３１】このためはんだブリッジの除去のために多
くの時間をかける必要がなく、はんだクリームの付着状
態の検査も容易になる等、生産性の向上に大きく貢献す
ることができる。
くの時間をかける必要がなく、はんだクリームの付着状
態の検査も容易になる等、生産性の向上に大きく貢献す
ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）はいずれも本発明実施例の平面
図。
図。
【図２】（ａ）〜（ｄ）はいずれも本発明実施例の平面
図。
図。
【図３】（ａ）、（ｂ）はいずれも本発明実施例の平面
図。
図。
【図４】その作用説明図。
【図５】本発明に係るはんだクリームの幅と端子の幅と
の関係と、付着強度との関係を示す線図。
の関係と、付着強度との関係を示す線図。
【図６】表面実装構造を説明するためのもので、（ａ）
は正面図、（ｂ）は側面図、（Ｃ）は平面図。
は正面図、（ｂ）は側面図、（Ｃ）は平面図。
【図７】端子とマスクとの関係を示す斜視図。
【図８】はんだブリッジの発生状態を示す平面図。
【図９】従来のリフロー後の状態を示す側面図である。
１…プリント基板等 ２…端子 ３…はんだクリーム ４…はんだブリッジ ６…引込み ７…マスク ８…窓 １１…半導体装置 １２…リード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年６月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】本願発明の半導体装置の
表面実装方法は、基板に設けられた多数の端子の表面に
はんだクリームを印刷等によって塗布し、前記プリント
基板等に載置した半導体装置のリードを前記端子に直接
接続する表面実装構造において、前記プリント基板等の
端子に塗布するはんだクリームの幅Ｗ1と該端子の幅Ｗ
との関係をＷ＞Ｗ1≧０．６Ｗに設定し、前記プリント
基板等の端子に塗布するはんだクリームの量を、該端子
の内側は少なく外側は多くしたことを特徴とする。
表面実装方法は、基板に設けられた多数の端子の表面に
はんだクリームを印刷等によって塗布し、前記プリント
基板等に載置した半導体装置のリードを前記端子に直接
接続する表面実装構造において、前記プリント基板等の
端子に塗布するはんだクリームの幅Ｗ1と該端子の幅Ｗ
との関係をＷ＞Ｗ1≧０．６Ｗに設定し、前記プリント
基板等の端子に塗布するはんだクリームの量を、該端子
の内側は少なく外側は多くしたことを特徴とする。
Claims (3)
- 【請求項１】プリント基板等に設けられた多数の端子の
表面にはんだクリームを印刷等によって塗布し、前記プ
リント基板等に載置した半導体装置のリードを前記端子
に直接接続する表面実装構造において前記プリント基板
等の端子に塗布するはんだクリームの幅１ と該端子の
幅Ｗとの関係をＷ＞Ｗ１ ≧０．６Ｗに設定したことを
特徴とする半導体装置の表面実装構造。 - 【請求項２】プリント基板等に設けられた多数の端子の
表面にはんだクリームを印刷等によって塗布し、前記プ
リント基板等に載置した半導体装置のリードを前記端子
に直接接続する表面実装構造において、前記プリント基
板等の端子に塗布するはんだクリームの量を、該端子の
内側は少なく外側は多くしたことを特徴とする半導体装
置の表面実装構造。 - 【請求項３】前記はんだクリームの幅Ｗ１ と前記端子
の幅Ｗとの関係をＷ＞Ｗ１ ≧０．６Ｗに設定したこと
を特徴とする請求項２記載の半導体装置の表面実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9144056A JP2924856B2 (ja) | 1997-06-02 | 1997-06-02 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9144056A JP2924856B2 (ja) | 1997-06-02 | 1997-06-02 | 半導体装置の実装方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63112615A Division JP2832716B2 (ja) | 1988-05-11 | 1988-05-11 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070359A true JPH1070359A (ja) | 1998-03-10 |
| JP2924856B2 JP2924856B2 (ja) | 1999-07-26 |
Family
ID=15353295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9144056A Expired - Lifetime JP2924856B2 (ja) | 1997-06-02 | 1997-06-02 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924856B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1263273A2 (en) * | 2001-06-01 | 2002-12-04 | Nec Corporation | A structure comprising a printed circuit board with electronic components mounted thereon and method for manufacturing the same |
| WO2003092345A1 (en) * | 2002-04-24 | 2003-11-06 | Honeywell International Inc. | Modified aperture for surface mount technology (smt) screen printing |
-
1997
- 1997-06-02 JP JP9144056A patent/JP2924856B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1263273A2 (en) * | 2001-06-01 | 2002-12-04 | Nec Corporation | A structure comprising a printed circuit board with electronic components mounted thereon and method for manufacturing the same |
| EP1263273A3 (en) * | 2001-06-01 | 2004-06-02 | Nec Corporation | A structure comprising a printed circuit board with electronic components mounted thereon and method for manufacturing the same |
| KR100489152B1 (ko) * | 2001-06-01 | 2005-05-17 | 닛폰 덴키 가부시끼 가이샤 | 전자 부품들이 장착된 프린팅된 회로 기판을 포함하는구조체 및 이를 제조하기 위한 방법 |
| US7057293B2 (en) | 2001-06-01 | 2006-06-06 | Nec Corporation | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same |
| WO2003092345A1 (en) * | 2002-04-24 | 2003-11-06 | Honeywell International Inc. | Modified aperture for surface mount technology (smt) screen printing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2924856B2 (ja) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070359A (ja) | 半導体装置の実装方法及び実装構造 | |
| JPH02155209A (ja) | 表面実装用チップ部品 | |
| JPH07226240A (ja) | 端子および該端子の回路基板への取付構造 | |
| JP2832716B2 (ja) | 半導体装置の実装方法 | |
| JP2002368403A (ja) | 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法 | |
| JPH04336490A (ja) | リフローハンダの形成方法 | |
| JPS6314474Y2 (ja) | ||
| JPH0846343A (ja) | リード端子の半田付け方法とその方法に用いるスクリーン | |
| JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ | |
| JPH0661634A (ja) | 電子部品の接着方法および接着剤塗布ノズル | |
| JPS59145592A (ja) | 印刷配線基板への電子部品の取付法 | |
| JPH1134473A (ja) | パターン印刷方法 | |
| JP4720033B2 (ja) | スルーホール電極のはんだコーティング用マスクおよびはんだコーティング方法 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH0691178B2 (ja) | 厚膜ｉｃへの半田付け方法 | |
| JPH04196286A (ja) | チップ部品仮止用接着剤の塗布方法 | |
| JP3051132B2 (ja) | 電子部品の実装方法 | |
| JPH08162745A (ja) | 電子部品の固定端子構造 | |
| JP2512529Y2 (ja) | ハイブリッドｉｃ基板に対するリ―ド端子の接続構造 | |
| JPH06334064A (ja) | リードレス面実装型ハイブリッドｉｃ | |
| JP2006222155A (ja) | フレキシブル基板およびその接続方法 | |
| JPH0533573U (ja) | 面実装用接着剤塗布装置 | |
| JPH08195557A (ja) | プリント基板用リレー装置 | |
| KR20050068087A (ko) | 다용도 인쇄용 스퀴지를 이용한 인쇄방법 및 다용도인쇄용 스퀴지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |