JPH10506489A - マスターおよびスレイブ−ユニットを有する装置 - Google Patents

マスターおよびスレイブ−ユニットを有する装置

Info

Publication number
JPH10506489A
JPH10506489A JP8516421A JP51642196A JPH10506489A JP H10506489 A JPH10506489 A JP H10506489A JP 8516421 A JP8516421 A JP 8516421A JP 51642196 A JP51642196 A JP 51642196A JP H10506489 A JPH10506489 A JP H10506489A
Authority
JP
Japan
Prior art keywords
unit
master
slave
access
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8516421A
Other languages
English (en)
Inventor
アベルト、ミヒアエル
キユーラース、ユルゲン
レンシユラー、アルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19944440789 external-priority patent/DE4440789B4/de
Priority claimed from DE1995104136 external-priority patent/DE19504136A1/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH10506489A publication Critical patent/JPH10506489A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421Multiprocessor system
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/22Pc multi processor system
    • G05B2219/2231Master slave
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/25Pc structure of the system
    • G05B2219/25217Configure communication protocol, select between several

Abstract

(57)【要約】 本発明は、バスを介してそれぞれメモリを有するスレイブ‐ユニットと接続されている少なくとも1つのマスター‐ユニットを有し、メモリのデータレコードにマスター‐ユニットが読出しおよび/または書込みアクセスを実行する装置に関する。適当な手段により、マスター‐ユニットがデータアクセスを統一的にスレイブ‐ユニットの各々に予め定められた通信プロトコルに従って開始することが可能にされる。さらに、このプロトコルによるマスター‐ユニットとの通信に適しているスレイブ‐ユニットが提案される。本発明は自動化装置に応用される。

Description

【発明の詳細な説明】 マスターおよびスレイブ‐ユニットを有する装置 本発明は、バスを介してそれぞれメモリを有するスレイブ‐ユニットと接続さ れている少なくとも1つのマスター‐ユニットを有し、メモリのデータレコード にマスター‐ユニットが読出しおよび/または書込みのためにアクセスする装置 に関する。 このような装置はシーメンス‐カタログST54.1「SIMATIC S5 、自動化装置」1994年発行から知られている。高度に利用可能な自動化装置 の取付ラックにおいて中央モジュールの形態の多数のマスター‐ユニットが並列 に構成されている背壁バスを介してディジタル入力/出力‐、アナログ入力/出 力‐、信号前処理‐または通信モジュールとして構成されている多数のスレイブ ‐ユニットと接続されている。 マスター‐ユニットは読出しまたは書込みのためにスレイブ‐ユニットにアク セスし、またさまざまな形式のデータ、たとえばプロセス‐、パラメータ化‐ま たは診断データがマスター‐ユニットとスレイブ‐ユニットとの間で交換される 。そのためにスレイブ‐ユニットは一般にメモリを有し、そのなかにデータがそ のために設けられている範囲に格納され、これらのデータにマスター‐ユニット が相応のアドレスでアクセスする。これらのデータへの無障害のアクセスを可能 にするため、マスター‐ユニットはメモリの大きさおよびその種々の範囲への分 割もこれらの範囲内の相い異なるデータの形式および配置も知っていなければな らない。たとえばマスター‐ユニットが、診断機能を有しておらず従ってまた診 断データを持っていないスレイブ‐ユニットの診断データにアクセスしようと試 みるとき、特に自動化装置においてたとえば延長されたバス占有の形態での障害 が生じてはならない。このような障害を回避するため、バスに接続されているす べてのスレイブ‐ユニットに等しい大きさのメモリを設け、また範囲の分割なら びにデータの形式および配置を統一的に構成することができる。しかしながらこ のことは、スレイブ‐ユニットのそのつどのメモリを最大のメモリにも配置の最 大 のメモリ範囲にも適合させることを意味する。それによりいくつかのスレイブ‐ ユニットが過大な大きさに定められ、またメモリ範囲の大きさを変更することが できない。 ドイツ特許出願第P4440789.0号明細書には、マスター‐ユニットにより読出し および/または書込みアクセスをされるそれぞれメモリを有するスレイブ‐ユニ ットとバスを介して接続されている少なくとも1つのマスター‐ユニットを有す る装置が提案されている。スレイブ‐ユニットはそれぞれプロトコル範囲を有し 、それを介してマスター‐ユニットがそのつどのスレイブ‐ユニットに間近いメ モリアクセスを指示し、その際にそのつどのスレイブ‐ユニットがマスター‐ユ ニットにこのプロトコル範囲を介してアクセス権限を付与し、または拒絶し、そ の際にスレイブ‐ユニットがアクセス権限の場合にはマスター‐ユニットにメモ リのアドレス範囲を割当て、その位置をマスター‐ユニットがプロトコル範囲か ら読出す。スレイブ‐メモリのアドレス範囲はそれによってバスのアドレス範囲 と関係している。 本発明の課題は、冒頭に記載した種類の装置であって、マスター‐ユニットが データアクセスを統一的にスレイブ‐ユニットの各々に予め定められた通信プロ トコルに従って開始する装置を提供することにある。さらに、本発明の課題は、 このプロトコルによるマスター‐ユニットとの通信に適したスレイブ‐ユニット を提供することにある。 この課題は、装置に関しては請求項1の特徴部分に記載されている措置により 、またスレイブ‐ユニットに関しては請求項10の特徴部分に記載されている措 置により解決される。 バスに接続されているすべてのスレイブ‐ユニットは、マスター‐ユニットが 統一的に読出しまたは書込みのためにアクセスするプロトコル範囲を設けられて いる。スレイブ‐ユニットとの意図された通信をマスター‐ユニットはスレイブ ‐ユニットにプロトコル範囲のリクエストセルにおいて指示し、またスレイブ‐ ユニットがこのプロトコル範囲の回答セルへの記入により肯定応答する。通信に 関与するスレイブ‐ユニットのリクエストセルおよび回答セルをマスター‐ユニ ットは常に等しいアドレスのもとでアドレス指定する。スレイブ‐ユニットがア クセス権限を付与する場合には、スレイブ‐ユニットは回答セルに転送アドレス を記入し、この転送アドレスのもとにマスター‐ユニットが1つのデータレコー ドまたは多数のデータレコードにアクセスする。データ伝送の終了をマスター‐ ユニットはスレイブ‐ユニットにリクエストセルへの相応の記入により指示し、 それに再びスレイブ‐ユニットが回答セルへの記入により肯定応答する。 マスター‐ユニットのすべてのデータレコード‐アクセスは同一の転送アドレ スのもとに行われ、そのビット幅は好ましくはバスのそれに一致している。スレ イブ‐ユニットはデータレコードにメモリ内に格納するための転送アドレスとは 異なるアドレスを割当てる。スレイブ‐メモリのアドレス範囲はそれによってバ スのアドレス範囲と無関係であり、メモリの大きさはスレイブ‐ユニットの必要 性に適合され得る。 スレイブ‐ユニット自体がそのメモリを管理し、マスター‐ユニットはメモリ の大きさも種々の範囲へのメモリの分割も知らず、それによってスレイブ‐ユニ ットのメモリに関するマスター‐ユニットの“カタログ知識”は必要でなく、ま た所要時間が短縮される。このメモリの大きさおよび分割は専ら種々のスレイブ ‐ユニットの機能に合わされている。それにより特にスレイブ‐ユニットにおい て、たとえば単に診断データを備えまたはそもそもデータレコードを処理し得ず 、従ってまたプロセス‐、パラメータ化‐および診断データに対するメモリを有 していないメモリモジュールが節減される。 書込むべき、または読出すべきデータレコードはそれぞれデータレコード番号 を付けられており、また書込みアクセスの際にマスター‐ユニットは書込むべき データレコードの長さをリクエストセルに記入し、また読出しアクセスの際にス レイブ‐ユニットは読出すべきデータレコードの長さを回答セルに記入する。こ れらの長さ指示により相い異なるデータレコード、たとえば8、16または32 バイトのデータレコードがサポートされ、またスレイブ‐ユニットが装置への反 作用なしに、メモリおよびデータレコードの拡大を必要とする新しい機能を増設 できる。 そもそもこのようなデータレコードに対するメモリを有していないこれらのス レイブ‐ユニットが通信プロトコルに関与し得るように、マスター‐ユニットに 回答セル内の固定設定された識別子によりデータレコードへのアクセスが常に拒 絶される。このようなスレイブ‐ユニット、たとえばディジタル入力/出力ユニ ットの形態のスレイブ‐ユニットにマスター‐ユニットは一般に差し込み場所ア ドレスおよび応答すべき入力または出力に対する識別子によりアクセスする。 装置は、スレイブ‐ユニットがこの必要なプロトコル範囲を備えており、それ を介してマスター‐ユニットがスレイブ‐ユニットとの通信を開始し得ることを 前提条件として、相い異なる機能を有する別のスレイブ‐ユニットを増設するこ とができる。 装置は、それぞれ識別子を設けられている多数のマスター‐ユニットを含んで いてよい。書込みまたは読出しアクセスを実行するマスター‐ユニットはその識 別子をリクエストセルに記入し、その際に各マスター‐ユニットはスレイブ‐ユ ニットにそれに対応付けられている転送アドレスのもとにアクセスする。 通信プロトコルの構成文は開始テレグラムおよび終了テレグラムであり、それ らのうち開始テレグラムはデータレコード‐アクセスの開始に対する識別子の記 入を、また終了テレグラムはデータレコード‐アクセスの終了に対する識別子の 記入を含んでいる。開始テレグラムは目下のデータレコード‐アクセスを中断す る。その際にデータレコード番号およびデータレコードのなお伝送すべきデータ のメモリアドレス範囲がスレイブ‐ユニットのプロトコル‐メモリに格納される 。スレイブ‐ユニットのプロトコル‐メモリはいくつかの範囲に分割されており 、その際に各マスター‐ユニットに1つの範囲が対応付けられている。それによ りそのつどのマスター‐ユニットに対してもスレイブ‐ユニットに対してもリク エストと回答との間の正しい対応付けが保証され、またスレイブ‐ユニットは所 望のように個々のマスター‐ユニットと通信することができる。 本発明の他の実施態様は他の従属請求項に示されている。 本発明は特に自動化装置に使用される。 以下、本発明の実施例を示す図面により本発明ならびにその実施形態および利 点を一層詳細に説明する。 図1はスレイブ‐ユニットのプロトコル範囲を示す図であり、 図2ないし図4はスレイブ‐ユニット‐メモリ管理の機能説明図であり、また 図5はスレイブ‐ユニットの評価回路のブロック回路図である。 図1にはスレイブ‐モジュールのプロトコル範囲が示されており、このプロト コル範囲はリクエストセル1および回答セル2を含んでおり、それのうちリクエ ストセル1は3つのレジスタ3、4、5から、また回答セル2は2つのレジスタ 6、7から成っている。レジスタ3…7はアドレスadr1…adr5によりア ドレス指定され、その際にマスター‐ユニットはレジスタ3、4、5に書込みア クセスをし、レジスタ6、7に読出しアクセスをし、またスレイブ‐ユニットは レジスタ6、7に書込みアクセスをし、またレジスタ3、4、5に読出しアクセ スをする。メモリアクセスを開始するためには、マスター‐ユニットが先ずレジ スタ3に多数の識別子を記入する。すなわちレジスタ3のセルに間近い書込み または読出しアクセスに対する識別子を、セルおよびにアクセスの開始に対 する識別子を、またセルおよびにアクセスすべきマスター‐ユニットに対す る識別子を記入する。セルは書込まれずに、可能な機能拡張のために残し て置く。レジスタ4にマスター‐ユニットは、スレイブ‐ユニットのメモリに書 込むべき、またはこれから読出すべきデータレコードの番号を格納する。書込み アクセスの場合に対してマスター‐ユニットはレジスタ5に、書込むべきデータ レコードの長さに対する識別子を格納する。それに対して、読出しアクセスの場 合に対してスレイブ‐ユニットはレジスタ6に、読出すべきデータレコードの長 さに対する識別子を格納する。このことは、書込みアクセスの際にマスター‐ユ ニットがリクエストセルのレジスタ3、4、5に書込み、これらのレジスタから スレイブ‐ユニットが読出すこと、またスレイブ‐ユニットがレジスタ7のみに 書込み、それからマスター‐ユニットが読出すことを意味する。それに対して、 開始すべき読出しアクセスの際にはマスター‐ユニットはレジスタ3、4のみに 書込み、またスレイブ‐ユニットはレジスタ7に追加して回答セルのレジスタ6 に書込む。マスター‐ユニットがデータレコード番号により指定されたデータレ コードへの読出しアクセスを実行する権限またはスレイブ‐ユニットのメモリへ のこのデータレコードを書込む権限を付与されているかどうかをスレイブ‐ユニ ットはマスター‐ユニットにレジスタ7のセルおよびへの相応の記入により 知らせる。その際にスレイブ‐ユニットは、スレイブ‐ユニットがデータレコー ドをまさに処理しているので、このマスター‐ユニットが指定されたデータレコ ードに一時的にアクセスし得ないこと、たとえばスレイブ‐ユニットが要求され るデータレコードをそもそも識別しないのでマスター‐ユニットがデータレコー ドにそもそもアクセスし得ないこと、またはマスター‐ユニットが要求されるデ ータレコードにアクセスし得ることを指示できる。その際に、マスター‐ユニッ トが要求されるデータレコードにアクセスし得る場合にはスレイブ‐ユニットは マスター‐ユニットに、マスター‐ユニットがデータレコードにアクセスするた めの転送アドレスをレジスタ7のセルにおいて指示する。レジスタ7のセ ルは占められておらず、また同じく場合によっては行われる機能拡張のために 考慮に入れることができる。 レジスタ3…7への記入の後に、アクセス権限が付与されている場合には、マ スター‐ユニットがスレイブ‐ユニットのメモリに格納されているデータに指定 された転送アドレスのもとにアクセスする。すなわち、スレイブ‐ユニットとマ スター‐ユニットとの間のデータ伝送がこのアドレスのもとに行われる。アクセ スの終了をマスター‐ユニットはスレイブ‐ユニットにレジスタ3のセルおよ びへの相応の識別子の新たな記入により指示する。スレイブ‐ユニットは、そ れがそのために設けられている識別子をレジスタ7のセルおよびに書込むこ とによって、アクセス終了を肯定応答する。 本発明の実際的な実施例ではレジスタ3…7に対して下記の識別子が設けられ ている。 レジスタ3のセルおよび: 00=マスター‐ユニット1 01=マスター‐ユニット2 10=マスター‐ユニット3 11=マスター‐ユニット4 レジスタ3のセルおよび: 00=リザーブ 01=アクセスの開始 10=アクセスの終了 11=中断/リセット レジスタ3のセル: 0=書込み 1=読出し レジスタ4のデータレコードの番号: 0…255 レジスタ5および6のデータレコードの長さ(バイト): 0…255 レジスタ7のセルおよび: 00=リザーブ 01=否定応答(一時的) 10=肯定応答 11=否定応答(一般的、すなわちスレイブ‐ユニットがデータレコードの番号 を識別しない) レジスタ7のセルおよび: 12=転送アドレス176 13=転送アドレス180 14=転送アドレス184 15=転送アドレス188 16=転送アドレス192 17=転送アドレス196 18=転送アドレス200 19=転送アドレス204 20=転送アドレス208 21=転送アドレス212 ・ ・ ・ レジスタ3のセルおよびレジスタ7のセルはリザーブされている。 図2にはスレイブ‐ユニットのメモリ10が示されており、このメモリにユー ザーはスレイブ‐ユニットのパラメータ化のためのパラメータデータを書込まな ければならない。図1および図2中の等しい部分には等しい符号が付されており 、その際にいまの例ではプロトコル範囲はプロトコルメモリ8の構成部分である 。パラメータ化のためには、ユーザーがこのユニットに対して定められているパ ラメータ化規則に相応してパラメータをデータレコード番号30を有するデータ レコードに格納することが必要である。マスター‐ユニットはプロトコルメモリ 8への書込みのために書込み信号WRを能動化し、またリクエストセルのレジス タ3に意図された書込みアクセスに対する識別子0(図1のセル)および書込 みアクセス(図1のセルおよび)の開始に対する識別子01(図示されてい ない)を書込み、レジスタ4にパラメータ化データレコードの番号30を書込み 、またレジスタ5にこのデータレコードの長さlae30を書込む。スレイブ‐ ユニットは先ずレジスタ3、4の内容を読出し、また、スレイブ‐ユニットに格 納されているテーブル9を用いて、パラメータ化データレコード番号30の書込 み のための書込みアクセスに対する権限(識別子10)が存在することを認識する 。続いてスレイブ‐ユニットがテーブルへのデータレコードの長さlae30を 伝送し、このデータレコードに転送アドレス176、177、178および17 9に対する識別子12を添え、またこの識別子12をレジスタ7(図1のセル)に書込む。マスター‐ユニットはいまレジスタ7の内容を読出すための読 出し信号RDを能動化し、またすぐ次ぎのステップでプロトコルメモリ8に転送 アドレス176…179のもとに長さlae30のパラメータ化データレコード を書込む。スレイブ‐ユニットはこのデータレコードにアドレスadr30を割 当て、またこのアドレスのもとにそのメモリ10にデータレコードを格納する。 もちろん、マスター‐ユニットが転送アドレス176…179のプロトコル範囲 に多重に書込み、またスレイブ‐ユニットがこの範囲を多重に読出すことが必要 である。これはたとえば、データレコード長さが4バイトよりも大きく、またプ ロトコルメモリの幅が8ビットしかない場合である。このことは、マスター‐ユ ニットがデータレコードアクセスの間に4バイトしか読出し得ないことを意味す る。 マスター‐ユニットが転送アドレス176…179を介してスレイブ‐ユニッ トのデータレコード番号30を有するデータレコードを伝送し終わった後に、マ スター‐ユニットはスレイブ‐ユニットに書込みアクセスの終了を指示する(図 示されていない)。そのためにマスター‐ユニットは再び書込み信号を能動化し 、またレジスタ3にアクセスの終了に対する識別子10を記入する。スレイブ‐ ユニットはレジスタ3を読出し、また回答セルのレジスタ7に識別子11を記入 することにより肯定応答する。書込みアクセスはこのようにして終了する。 図3にはスレイブ‐ユニットのメモリ10への読出しアクセスが示されている 。その際に、番号40を有するデータレコードを読出すべきであることが仮定さ れる。マスター‐ユニットは先ず書込み信号WRを能動化し、またレジスタ3に 意図される読出しアクセスに対する識別子1およびマクセス開始に対する識別子 01(図示されていない)を、またレジスタ4に読出すべきデータレコードの番 号40を記入する。スレイブ‐ユニットはレジスタ3および4を読出し、また、 データレコード番号40へのアクセスに対する権限が存在するので(テーブル9 中の識別子10)、スレイブ‐ユニットはデータレコードの長さlae40なら び に転送アドレス176、177、178および179に対する識別子12をテー ブル9から除去し、また回答セル2のレジスタ6および7に記入する。レジスタ 6および7の内容をマスター‐ユニットは読出し信号RDの能動化の後に読出し 、また転送アドレス176…179のもとにプロトコルメモリの内容(データレ コード番号40)にアクセスする。この内容はスレイブ‐ユニットによりメモリ 10からアドレスadr40のもとに読出され、またこれらの転送アドレスのも とにプロトコルメモリに記入されている。読出しアクセスに対しても、スレイブ ‐ユニットが転送アドレス176…179を有するプロトコル範囲を読出すべき データレコードの長さおよびプロトコルメモリの幅に関係して多重に書込み、ま たマスター‐ユニットが、データレコードを完全に読出すために、この範囲を多 重に読出さなければならないことが必要である。読出しアクセスの終了をマスタ ー‐ユニットは再びスレイブ‐ユニットのレジスタ3で指示し、スレイブ‐ユニ ットはこの指示にレジスタ7で肯定応答する。 図4ではプロトコルメモリ8はそれぞれ識別子00、01、10および11( 図1)を有する4つのマスター‐ユニットの1つに割当てられている4つのスタ ック範囲SB1…SB4を設けられている。プロトコル範囲1、2およびプロト コルメモリ8ならびに制御テーブル9およびスレイブ‐メモリ10が別々に示さ れていることは一般性の制限を意味しない。もちろん図2および図3による範囲 の分割または他の適当な分割も考えられる。 まず、前記のように、マスター‐ユニット1(識別子00)が、アクセスの開 始に対する識別子の記入およびアクセスするマスター‐ユニットに対する識別子 00を含んでいる第1の開始テレグラムによりデータレコードへのアクセスを開 始することが仮定される。スレイブ‐ユニットのプロトコル制御11はリクエス トセル1から開始テレグラムを読出し、アクセス権限を検査し、またアクセス権 限が付与されている場合には回答セル2に、このマスター‐ユニットに割当てら れている転送アドレス176…179に対する識別子12を書込む。マスター‐ ユニット1は、これらの転送アドレスのもとにアドレス指定可能であり、またス レイブ‐ユニットが要求されたデータの書込みまたは読出しを行うなスレイブ‐ ユニットのレジスタにアクセスする。いま、マスター‐ユニット1により処理す べき制御プログラムの設定に基づいてこのデータレコードアクセスが中断され、 またマスター‐ユニット1が他のデータレコードにアクセスしなければならない ことが生じ得る。マスター‐ユニット1はそのために第2の開始テレグラムをリ クエストセル1に書込む。その結果として、プロトコル制御11が先ず、伝送が 中断されたデータレコードの目下のデータレコード番号nr aktと、このデ ータレコードのなお伝送すべきデータレコード長さlae aktと、まだ伝送 されていないデータがスレイブ‐メモリ10に格納されている目下のメモリアド レスadr aktとをスタックメモリSB1に記入する。このデータセキュリ ティの後にスレイブ‐ユニットは第2の開始テレグラムにより開始されたデータ 転送を処理する。このデータ転送が終了されている場合には(このことをマスタ ー‐ユニット1はスレイブ‐ユニットに終了テレグラムにより指示する)、中断 されたデータ転送が再開される。そのためには先ず、データ伝送を継続するため 、プロトコル制御11が先ずスタック範囲SB1に格納された情報(データレコ ード番号nr akt、データレコード長さlae akt、メモリアドレスa dr akt)を読入れることが必要である。伝送の終了をマスター‐ユニット 1はスレイブ‐ユニットに再びこのデータレコードに割当てられている終了テレ グラムにより指示する。 以下ではスレイブ‐ユニットによる多数のマスター‐ユニットのプロトコルの 処理を考察する。その際に、マスター‐ユニット2が開始テレグラムをデータレ コードへの書込みアクセスの間に、まさにマスター‐ユニット1が書込みアクセ スする(重なり合った書込みアクセス)リクエストセル1に記入することが仮定 される。この場合、スレイブ‐ユニットはこのマスター‐ユニット2のアクセス に回答セル2において一時的に否定応答する(図1の識別子01)。重なり合っ た読出しアクセス、すなわち等しいデータレコードへの多数のマスター‐ユニッ トの読出しアクセスが可能であり、その際に性能上の理由から“重なり合い深さ ”は過度に高く選ばれてはならないであろう。各マスター‐ユニットに固有の転 送アドレスが割当てられており、この転送アドレスのもとにそのつどのマスター ユニットがデータレコードにアクセスする。データレコードへの同時の重なり合 った書込みおよび読出しアクセスを可能にするため、スレイブ‐ユニット10は 書込み範囲および読出し範囲に分割されている。書込みアクセスにより変更され たデータレコードをスレイブ‐ユニットはこの変更の後に読出し範囲に格納し、 その際にそれぞれ等しいデータレコード番号がこれらのデータレコードに割当て られる。 決定論的な挙動を達成するため、すべてのスレイブ‐ユニットはマスター‐ユ ニットのアクセスに特定の時間内に肯定応答しなければならない。多数のマスタ ー‐ユニットがデータレコードにアクセスしたい場合には、スレイブ‐ユニット が最初にアクセスすべぎマスター‐ユニットには意図されたアクセスに肯定応答 し、それに対してすべての他のマスター‐ユニットにはアクセスの試みに一時的 に否定応答することが必要である。 図5はスレイブ‐ユニットの簡単な評価回路のブロック回路図を示す。この評 価回路はデータレコード番号51、52、53を付されている3つの相い異なる データレコードを評価するのに適している。以下では書込みアクセスを考察する 。バスBUを介して能動的な書込み信号WRの間にリクエストセル1に、評価す べき相応の信号が供給される。いまの例では、しかしながら、アクセスするマス ター‐ユニットの識別子MKおよびデータレコード長さlaeは評価されない。 データレコードは、マスター‐ユニットがデータレコード51、52、53にア クセスする権限を付与されているかどうかを検査する比較器V1、V2、V3に 与えられる。リクエスト開始、リクエスト終了およびリクエスト中断に対する識 別子Keは離散的な論理回路により検査される。エンコーダENがデータレコー ドに転送アドレスAdrを割当て、また、データレコード51、52、53の1 つおよび識別子Keへのアクセスが許されている場合には、肯定応答が回答レジ スタ2に格納される。回答セル2は能動的な読出し信号RDの際にマスター‐ユ ニットにより読出され、また読出された転送アドレスAdrを介してデータレコ ード51、52、53がマスター‐ユニットとスレイブ‐ユニットとの間を伝送 される。多重リクエストの認識および相互ロックは図示されている簡単な評価回 路では可能でない。
【手続補正書】 【提出日】1997年5月14日 【補正内容】 請求の範囲 1.バスを介して少なくとも1つのマスター‐ユニットと接続可能であり、また マスター‐ユニットにより読出しおよび/または書込みのためにアクセスされる データレコードを含んでいるメモリを有するスレイブ‐ユニットにおいて、 スレイブ‐ユニットが通信プロトコルに対して記述可能なプロトコル範囲(1 、2)を有し、それを介してマスター‐ユニットがスレイブ‐ユニットに間近い メモリアクセスを指示し、またスレイブ‐ユニットがマスター‐ユニットのアク セス権限の付与または拒絶のために設けられており、また レイブ‐ユニットがアクセス権限の場合にはマスター‐ユニットに少なくと も1つの転送アドレスを割当て、この転送アドレスをマスター‐ユニットがプロ トコル範囲(1、2)から読出し、またこの転送アドレスのもとでマスター‐ユ ニットがデータレコードにアクセスする ことを特徴とするスレイブ‐ユニット。 2.スレイブ‐ユニットがデータレコードにそのメモリ内への格納のためのアド レスを割当てることを特徴とする請求項1記載のスレイブ‐ユニット。 3.マスター‐ユニットの各データアクセスに対して同一の転送アドレスが用意 されていることを特徴とする請求項1または2記載のスレイブ‐ユニット。 4.プロトコル範囲がリクエストセル(1)および回答セル(2)を含んでおり 、それらからマスター‐ユニットが書込みまたは読出し識別子、アクセスの開始 および/または終了に対する識別子、および書込みアクセスの場合には書込むべ きデータレコードの長さ識別子(lae30)を有するリクエストセル(1)を 、またスレイブ‐ユニットがアクセス権限に対する識別子、転送アドレスおよび 読出しアクセスの場合には読出すべきデータレコードの長さ識別子(lae40 )を有する回答セル(2)を記述することを特徴とする請求項1ないし3の1つ に記載のスレイブ‐ユニット。 5.データレコードがデータレコード番号(30、40)を付けられており、こ れらのデータレコード番号をマスター‐ユニットがリクエストセル(1)に記入 することを特徴とする請求項1ないし4の1つに記載のスレイブ‐ユニット。 6.通信プロトコルが開始テレグラムおよび終了テレグラムから成っており、そ の際に開始テレグラムはデータレコードアクセスの開始に対する識別子の記入を 、また終了テレグラムはデータレコードアクセスの終了に対する識別子の記入を 含んでいることを特徴とする請求項1ないし5の1つに記載のスレイブ‐ユニッ 。 7.開始テレグラムが目下のデータレコードアクセスを中断し、また スレイブ‐ユニットがプロトコルメモリを設けられており、このメモリに中断 されたデータレコードアクセスに対してデータレコードのなお伝送すべきデータ のデータレコード番号およびメモリアドレス範囲が格納されている ことを特徴とする請求項6記載のスレイブ‐ユニット。 8.バスを介して少なくとも1つのマスター‐ユニットと接続可能であるスレイ ブ‐ユニットにおいて、 スレイブ‐ユニットが通信プロトコルに対して記述可能なプロトコル範囲(1 、2)を有し、それを介してマスター‐ユニットがスレイブ‐ユニットに間近い メモリアクセスを指示し、また プロトコル範囲(1、2)が、マスター‐ユニットにより読出されて、スレイ ブ‐ユニットを介してマスター‐ユニットからの読出しおよび/または書込みア クセスを拒絶させる固定的な識別子を設けられている回答セルを含んでいる ことを特徴とするスレイブ‐ユニット。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),CN,CZ,HU,JP,K R,PL,SG,US (72)発明者 レンシユラー、アルベルト ドイツ連邦共和国 デー−76275 エトリ ンゲン ヨーゼフ−シユテーラー−ヴエー ク 11

Claims (1)

  1. 【特許請求の範囲】 1.バスを介してそれぞれメモリを有するスレイブ‐ユニットと接続されている 少なくとも1つのマスター‐ユニットを有し、メモリのデータレコードにマスタ ー‐ユニットが読出しおよび/または書込みのためにアクセスする装置において 、 −スレイブ‐ユニットが通信プロトコルに対して記述可能なそれぞれ1つのプロ トコル範囲(1、2)を有し、それを介してマスター‐ユニットがそのつどのス レイブ‐ユニットに間近いメモリアクセスを指示し、またスレイブ‐ユニットが マスター‐ユニットにアクセス権限を付与し、または拒絶し、また −そのつどのスレイブ‐ユニットがアクセス権限の場合にはマスター‐ユニット に少なくとも1つの転送アドレスを割当て、この転送アドレスをマスター‐ユニ ットがプロトコル範囲から読出し、またこの転送アドレスのもとでマスター‐ユ ニットがデータレコードにアクセスする ことを特徴とするマスターおよびスレイブ‐ユニットを有する装置。 2.−スレイブ‐ユニットがデータレコードにそのメモリ内への格納のためのア ドレスを割当てる ことを特徴とする請求項1記載の装置。 3.−マスター‐ユニットの各データアクセスに対して同一の転送アドレスが用 意されている ことを特徴とする請求項1または2記載の装置。 4.−プロトコル範囲がリクエストセル(1)および回答セル(2)を含んでお り、それらからマスター‐ユニットが書込みまたは読出し識別子、アクセスの開 始および/または終了に対する識別子、および書込みアクセスの場合には書込む べきデータレコードの長さ識別子(lae30)を有するリクエストセル(1) を、またスレイブ‐ユニットがアクセス権限に対する識別子、転送アドレスおよ び読出しアクセスの場合には読出すべきデータ レコードの長さ識別子(lae40)を有する回答セル(2)を記述する ことを特徴とする請求項1ないし3の1つに記載の装置。 5.−データレコードがデータレコード番号(30、40)を付けられており、 これらのデータレコード番号をマスター‐ユニットがリクエストセル(1)に記 入する ことを特徴とする請求項1ないし4の1つに記載の装置。 6.−通信プロトコルが開始テレグラムおよび終了テレグラムから成っており、 その際に開始テレグラムはデータレコードアクセスの開始に対する識別子の記入 を、また終了テレグラムはデータレコードアクセスの終了に対する識別子の記入 を含んでいる ことを特徴とする請求項1ないし5の1つに記載の装置。 7.−開始テレグラムが目下のデータレコードアクセスを中断し、また −スレイブ‐ユニットがプロトコルメモリを設けられており、このメモリに中断 されたデータレコードアクセスに対してデータレコードのなお伝送すべきデータ のデータレコード番号およびメモリアドレス範囲が格納されている ことを特徴とする請求項6記載の装置。 8.−装置が少なくとも1つの別のマスター‐ユニットを有し、 −各マスター‐ユニットが識別子を設けられており、 −データレコードアクセスを実行するマスター‐ユニットがその識別子をブロト コル範囲に記入し、また −マスター‐ユニットに対して相い異なる転送アドレスが用意されている ことを特徴とする請求項1ないし7の1つに記載の装置。 9.−プロトコル範囲を設けられている別のスレイブ‐ユニットを有し、その際 にプロトコル範囲が、マスター‐ユニットにより読出されて、スレイブ‐ ユニットをしてマスター‐ユニットからの読出しおよび/または書込みアクセス を拒絶させる固定的な識別子を設けられている回答セルを含んでいる ことを特徴とする請求項1ないし8の1つに記載の装置。 10.請求項1ないし9の1つによる装置に適したスレイブ‐ユニット。 11.請求項1ないし9の1つによる装置を有する自動化装置。
JP8516421A 1994-11-17 1995-06-06 マスターおよびスレイブ−ユニットを有する装置 Pending JPH10506489A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19944440789 DE4440789B4 (de) 1994-11-17 1994-11-17 Slave-Einheit
DE4440789.0 1995-02-09
DE1995104136 DE19504136A1 (de) 1995-02-09 1995-02-09 Anordnung mit Master- und Slave-Einheiten
DE19504136.4 1995-02-09
PCT/DE1995/000739 WO1996016366A1 (de) 1994-11-17 1995-06-06 Anordnung mit master- und slave-einheiten

Publications (1)

Publication Number Publication Date
JPH10506489A true JPH10506489A (ja) 1998-06-23

Family

ID=25942014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8516421A Pending JPH10506489A (ja) 1994-11-17 1995-06-06 マスターおよびスレイブ−ユニットを有する装置

Country Status (11)

Country Link
US (1) US6141736A (ja)
EP (1) EP0739509B1 (ja)
JP (1) JPH10506489A (ja)
KR (1) KR100267443B1 (ja)
CN (1) CN1088209C (ja)
AT (1) ATE149257T1 (ja)
CZ (1) CZ151197A3 (ja)
DE (2) DE59500117D1 (ja)
ES (1) ES2100102T3 (ja)
PL (1) PL320056A1 (ja)
WO (1) WO1996016366A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29604774U1 (de) * 1996-03-14 1996-06-05 Siemens Ag Slave-Einheit
JP3222821B2 (ja) * 1997-12-25 2001-10-29 株式会社東芝 プログラマブルコントローラ
JPH11341020A (ja) * 1998-05-22 1999-12-10 Yazaki Corp 多重通信システム
DE10222584A1 (de) * 2002-05-22 2003-12-11 Infineon Technologies Ag Verfahren und System zur Vergabe und Verwaltung von Zugriffsrechten für die Master in Multimaster Bussystemen
JP2005250833A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp バスシステム及びアクセス制御方法
AT503207B1 (de) * 2006-01-25 2009-04-15 Sigmatek Gmbh & Co Kg Verfahren und system zur ubertragung von daten
GB0616257D0 (en) * 2006-08-16 2006-09-27 Ibm Storage management system for preserving consistency of remote copy data
US7974793B2 (en) * 2007-08-31 2011-07-05 Siemens Industry, Inc. Systems, and/or devices to control the synchronization of diagnostic cycles and data conversion for redundant I/O applications
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业(深圳)有限公司 Spi设备通信电路
JP4575484B2 (ja) * 2008-09-26 2010-11-04 株式会社東芝 記憶装置及び記憶装置の制御方法
DE102011054729B4 (de) * 2011-10-21 2013-12-19 Nsm-Löwen Entertainment Gmbh Unterhaltungsspielgerät
EP2731298A1 (de) * 2012-11-07 2014-05-14 Siemens Aktiengesellschaft Kommunikationssystem
CN107590099B (zh) * 2017-08-31 2021-04-20 深圳市共济科技股份有限公司 一种多主机访问从机的方法、扩展装置及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2181281B (en) * 1985-10-03 1989-09-13 Isolation Systems Limited Device for controlling access to computer peripherals
US5341510A (en) * 1987-05-01 1994-08-23 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
US4969085A (en) * 1988-08-03 1990-11-06 Intellignet Computer Engineering Memory module for a memory-managed computer system
DE69327825T2 (de) * 1992-08-10 2000-10-12 Lucent Technologies Inc Funkübertragungssystem und Funkbasisstation zur Verwendung in einem derartigen System
DE4440789B4 (de) * 1994-11-17 2004-04-08 Siemens Ag Slave-Einheit

Also Published As

Publication number Publication date
DE59500117D1 (de) 1997-04-03
CN1163668A (zh) 1997-10-29
EP0739509B1 (de) 1997-02-26
CN1088209C (zh) 2002-07-24
US6141736A (en) 2000-10-31
DE29521444U1 (de) 1997-04-03
KR970707490A (ko) 1997-12-01
EP0739509A1 (de) 1996-10-30
WO1996016366A1 (de) 1996-05-30
CZ151197A3 (en) 1997-12-17
KR100267443B1 (ko) 2000-11-01
ATE149257T1 (de) 1997-03-15
ES2100102T3 (es) 1997-06-01
PL320056A1 (en) 1997-09-01

Similar Documents

Publication Publication Date Title
US4937736A (en) Memory controller for protected memory with automatic access granting capability
JPH10506489A (ja) マスターおよびスレイブ−ユニットを有する装置
CN1639666A (zh) 具有外围设备访问保护的数据处理系统及其方法
US4872110A (en) Storage of input/output command timeout and acknowledge responses
US5749093A (en) Enhanced information processing system using cache memory indication during DMA accessing
JPS629456A (ja) デ−タ転送装置
US5717931A (en) Method and apparatus for communicating between master and slave electronic devices where the slave device may be hazardous
JPH01298457A (ja) コンピュータシステム
JPS592933B2 (ja) 入出力装置共用制御装置
JPH09269934A (ja) 共有メモリのデータ一致化方法および伝送システム
HU220520B1 (hu) Slave egység
JP3371978B2 (ja) 情報処理装置
JP3036809B2 (ja) マイクロコンピュータにおけるバッファ管理方式
JP2726127B2 (ja) 共有メモリアクセス制御回路
KR0157457B1 (ko) 로보트의 제어방법
KR950014186B1 (ko) 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러
KR0155723B1 (ko) 로봇시스템과 피엘시 시스템을 가지는 공장자동화시스템 및 정보독출방법
JP2619385B2 (ja) Dmaコントローラ
JP2953584B2 (ja) マルチプロセッサシステムにおける各メモリボードの記憶保護方式
JPH0273591A (ja) 半導体記憶装置
JPS62274445A (ja) マイクロ・コンピユ−タ・システムにおける特権保護方式
JP2503059B2 (ja) 異種バス間接続装置
KR0165505B1 (ko) 공유메모리를 사용한 통신장치
JPH0460260B2 (ja)
JPH03147048A (ja) ポーリング制御方式