JP4575484B2

JP4575484B2 - 記憶装置及び記憶装置の制御方法

Info

Publication number: JP4575484B2
Application number: JP2008248328A
Authority: JP
Inventors: 稔向井; 賢治廣畑; 朋子門田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-09-26
Filing date: 2008-09-26
Publication date: 2010-11-04
Anticipated expiration: 2028-09-26
Also published as: US20100082913A1; US8482998B2; JP2010079675A; US8189412B2; US20120198293A1

Description

本発明は、記憶装置に関し、特に半導体メモリを搭載し損傷推定システムを備えた記憶装置及び記憶装置の制御方法に関する。

電子部品が搭載されている機器の高度化や多機能化などに伴い、電子部品とプリント基板を接合するはんだ接合部の数が非常に多数のものになってきている。その結果、電子機器の設計においては、接合部の信頼性の確保が重要である。

フラッシュメモリなどの半導体メモリを応用した記憶装置を備えた電子機器がある。半導体メモリを搭載したＢＧＡ型半導体メモリパッケージでは、はんだバンプ接合部を用いて、プリント基板上に半導体メモリが実装される。はんだバンプ接合部には様々な接合に関する信頼性問題が生じるが、特に重要な問題として、ＢＧＡ型半導体メモリパッケージとプリント基板の線膨張率差に起因した接合に関する信頼性低下がある。

装置の動作あるいは環境温度の変動に起因して、電子機器には温度変動が繰り返し生じる。この際、ＢＧＡ型半導体メモリパッケージとプリント基板の間の線膨張率に起因して、はんだバンプ接合部には厳しい応力が繰り返し生じ、疲労き裂が発生する可能性が高くなる。さらに、疲労き裂が進展して疲労破壊にいたると、半導体メモリとの電気的導通がとれなくなり、信頼性が著しく低下する。

記憶装置に複数個の半導体メモリパッケージが搭載されている場合、それぞれの半導体メモリパッケージに生じる熱応力の発生レベルは一様ではない。例えば、他の高発熱部品や、プリント基板の支持部が近傍の半導体メモリは、他の半導体メモリに比べ高いレベルの熱応力が発生し、はんだバンプ接合部は、より短い寿命で疲労破壊に至ることはいうまでもない。

記憶装置の信頼性については、記憶素子そのものの書き替え限度回数の問題に対処するために、多数の記憶素子に対して均等に書き換えることを目的としたウェアレベリング技術が広く知られている（例えば、特許文献１参照。）。
特開２００８−１３９９２７号公報

しかし、特許文献１記載の技術はメモリセルの劣化を検知するものであり、半導体メモリパッケージのプリント基板に対する、はんだ付けの実装信頼性とは全く異なる問題である。

半導体メモリを搭載した半導体メモリパッケージとプリント基板の間には、両者の線膨張率に起因した繰り返しの熱応力が生じる。その結果、両者を接続するはんだバンプ接合部は疲労破壊に至る可能性があり、半導体メモリへのアクセスに支障が生じ、電子データの書き込みと読み込みの不具合、特に蓄えられた貴重な電子データが読み取れなくなる虞があった。

そこで、本発明は、上記問題に鑑みてなされたもので、搭載した回路基板上の記憶装置の接合部における損傷を確実に推定することにより、記憶装置の信頼性を確保することが可能な損傷推定システムを備えた記憶装置及びその制御方法を提供することを目的とする。

本発明の一態様によれば、半導体メモリが搭載された複数個の半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置であって、前記記憶装置の状態に関する物理量を計測するセンサ部と、前記物理量から前記接合部の損傷を推定するための損傷推定用モデルベースを蓄積したデータベースと、前記損傷推定用モデルベースを利用して、前記物理量から前記接合部の損傷の推定値を演算する損傷推定部と、前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する制御部と、を備えたことを特徴とする記憶装置が提供される。

本発明の別の一態様によれば、半導体メモリが搭載された複数個の半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置であって、前記接合部よりも早く損傷が進行して、短い破断寿命となるように設計された検出用接合部と、前記接合部の電気特性から前記接合部の損傷を推定するための損傷推定用モデルベースを蓄積したデータベースと、前記損傷推定用モデルベースを利用して、前記検出用接合部の電気特性から前記接合部の損傷の推定値を演算する損傷推定部と、前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する制御部と、を備えたことを特徴とする記憶装置が提供される。

本発明によれば、半導体メモリパッケージに搭載された半導体メモリに記憶された電子データが、半導体メモリパッケージとプリント基板を接続する接合部の疲労破壊によって、書き込み、読み込みあるいは消去不能になることを抑制できる。

以下、本発明の実施の形態について図面を参照しながら説明する。各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。

図１は、本発明の実施形態に係る損傷推定手法を組み込んだ記憶装置の概略構成を示すブロック図である。図１に示すように、記憶装置１００は、センサ部１０と、損傷推定用モデルベース２０、損傷推定部３０と、制御部４０、メモリ５０を備えている。センサ部１０は、記憶装置１００に搭載される半導体メモリの近傍に配置され、記憶装置１００の状態に関する物理量を検出するものである。記憶装置１００の状態に関する物理量とは、例えば温度、歪、応力、加速度等が好適である。物理量が温度の場合には、センサ部１０は、例えば周知の温度センサで構成することが出来る。

損傷推定用モデルベース２０には、例えば記憶装置１００の接合部の状態に関する情報および接合部の設計情報から接合部の損傷の推定値を算出するための応答曲面データを蓄積している。

損傷推定部３０には、センサ部１０から計測された物理量、例えば温度幅が入力されるとともに、損傷推定用モデルベース２０から応答曲面データを取り込み、接合部１４の損傷の推定値を演算する。接合部１４の損傷の推定値は、制御部４０に送られる。

制御部４０では、接合部１４の損傷の推定値が後述する規定範囲外の場合に、メモリ５０への電子データの書き込み、読み取り、消去を選択的に制御するとともに、メモリに書き込まれたデータを移動あるいは複製する指令をメモリ５０に与える。本実施形態ではセンサ部１０と損傷推定部３０と制御部４０が記憶装置１００内に搭載されているが、それらの一部もしくはすべてが記憶装置外にあってもよい。記憶装置は、例えばフラッシュメモリを搭載したSSD(Solid State Drive)で構成することができる。

図２は、本実施形態に係る損傷推定が可能な記憶装置を搭載した電子機器の構成を示す略断面図である。図２に示すように、電子機器１１には、プリント基板１５の両面に半導体メモリパッケージ１３、２１が搭載されて、記憶装置を構成している。半導体メモリパッケージ１３、２１は、例えばＢＧＡ型半導体メモリパッケージとして構成することができる。半導体メモリパッケージ１３、２１には、複数個の半導体メモリ１２が搭載されている。プリント基板１５上には、半導体メモリ１２を制御するメモリ制御用半導体１６、電子機器全体の動作を制御するためのＣＰＵ装置１７、高発熱部品１９、温度センサ２２が搭載されている。ここで、高発熱部品１９とは、特別の機能を備えたものではなく、一般的に電子機器に搭載される部品の中で、発熱量の大きな部品を意味している。そして、高発熱部品１９の近傍に搭置される半導体メモリ１２は、高発熱部品１９から遠い位置に搭置される半導体メモリ１２に比べて、より損傷を受ける虞があると言っても差し支えない。温度センサ２２は、半導体メモリ１２の近傍に配置されており、物理量として温度を計測している。プリント基板１５は、支持部２３によって備えられている。半導体パッケージ１３、２１は、はんだバンプ接合部１４でプリント基板１５に接続されている。

図３は、記憶装置の損傷推定手法の流れを示す図である。

まず、記憶装置の状態に関する物理量を計測し、保存する（ステップＳ３０１）。本実施形態では、半導体メモリ１２の近傍に配置されたセンサ２２は温度を計測している。計測された温度はデータとしてメモリ保存される。

次いで、物理量からはんだバンプ接合部１４の損傷の推定値を演算する（ステップＳ３０２）。得られた推定値は、半導体メモリパッケージ１３とプリント基板１５を接続するはんだバンプ接合部１４の損傷を推定するための損傷推定用モデルベース２０に代入される。

ここで、損傷の推定値ついて説明する。一般的に、電子機器は使用の都度、電源が投入され、使用が終了すると電源断となる。このような電源ＯＮ／ＯＦＦの繰り返しに伴う電子機器内部の実装部品に熱応力が生じる。また、移動中の車内で使用する場合や、電子機器を落下させた場合には、電子機器内部の電子部品にも振動が加わる。このような電子部品に生じる熱応力や振動は損傷あるいは寿命を左右することになり、これを指標として表したものとしては、例えば、破損寿命、損傷値、破損寿命を用いた関数、損傷値を用いた関数などがある。

ここで、損傷値は次のように定義することができる。繰返し負荷が１サイクル加わった際の損傷値は、同一の繰返し負荷を与えたときの寿命サイクル数の逆数で表され、負荷が繰返し生じた場合の損傷値は、各サイクルで生じる損傷値を累積したものである。累計した損傷値が１に達したとき、接合部が破損したことを表す。

本実施形態における損傷推定用モデルベース２０には、センサ２２で取得された代表点における温度データの履歴から、各半導体メモリパッケージ１３、２１について、はんだバンプ接合部１４で生じる歪が算出される関数と、算出された歪をはんだバンプ接合部１４の疲労寿命に換算するための、はんだ材料の疲労寿命データベースが組み込まれている。したがって、本実施形態では、計測された温度データの履歴から、半導体メモリパッケージ１３、２１のはんだバンプ接合部１４の損傷値が算出される。これらの処理は、ＣＰＵ装置１７によって制御される。

図２に示すように、半導体メモリパッケージ１３は、高発熱部品１９や、プリント基板１５の支持部２３が近傍に配置されている。このため、半導体メモリパッケージ２１と比較して高いレベルの熱応力が発生する。したがって、高いレベルの熱応力が発生する半導体メモリパッケージ１３のはんだバンプ接合部１４の方が、半導体メモリパッケージ２１のはんだバンプ接合部１４より早い段階で損傷値が上昇して、疲労破壊のリスクが高まっていくと予測される。

半導体メモリパッケージ２１より早く疲労破壊すると予測された半導体メモリパッケージ１３のはんだバンプ接合部１４のみについて損傷値を推定し、規定範囲を超えているか否かを判定する（ステップＳ３０３）。

一回当たりの電子機器の使用に伴う温度の変動幅によって、1回当たりの歪量がどの程度の大きさとなり、その歪量はどの程度の損傷値に相当するか、損傷推定用モデルベース２０に保持されているデータを参照する。すなわち、一般に、はんだを初めとして、金属材料には素材そのものにバラツキが存在する。そこで、金属材料の使用に際しては、設計段階での条件によって決められ部材が破壊・変形しない許容応力と、用いる部材の性質によって決まるものでそれが破壊・変形する極限応力（基準の強さ）との比である安全率が考慮されている。本実施形態にあっては、損傷値についても、安全率と同じような設計上の余裕を考慮している。例えば、損傷値の５０〜６０％の規定範囲に達した場合には、損傷に至る蓋然性が極めて高いと推定するのである。そこで、損傷の推定値が当該規定範囲を超えている場合には、ＣＰＵ装置１７はメモリ制御用半導体１６に指令を発する。その指令は、当該の接合部によって接合されている半導体メモリパッケージに搭載された半導体メモリへの電子データの書き込みを抑制するアルゴリズムに切替る（ステップＳ３０４）という内容である。

尚、設計段階で最も早く疲労破壊する半導体メモリが予測されており、当該接合部のみ損傷値を演算する場合のほか、複数個の半導体メモリについて当該接合部の損傷値を演算し、規定範囲を超えた半導体メモリのみに対して指令を発することもできる。

次に、第１の実施形態の変形例について説明する。図４は、本変形例に係る記憶装置の損傷推定手法の流れを示す図である。図４に示すように、本変形例では、ステップＳ４０１乃至ステップＳ４０３までの流れは、上記したステップＳ３０１乃至ステップＳ３０３までの流れと同様である。接合部１４の損傷の推定値が当該規定範囲を超えた半導体メモリ１２について、ＣＰＵ装置１７からメモリ制御用半導体１６に指令を発する内容が、相違する。すなわち、当該の接合部１４によって接合されている半導体メモリパッケージ１３に搭載された半導体メモリ１２の電子データを、当該記憶装置１００の他の半導体メモリ１２あるいは他の記憶装置へ、移動、あるいは複製させるという内容である。当該記憶装置１００の他の半導体メモリ１２は、例えば半導体メモリパッケージ２１に搭載された半導体メモリ１２である。他の記憶装置としては例えば、ハードディスク装置や光ディスク装置がある。

他の半導体メモリ１２への電子データの移動には、ウェアレベリング技術を利用して電子データ書き込み操作が特定の半導体メモリの特定ブロックに集中して、そのブロックが極端に消耗して寿命が尽きることを避けるのが望ましい。そのため、ブロックごとの書き込み回数を管理して、書き込み対象のブロックを選択する時点で、頻度の少ないブロックを選び出すようにするのが好適である。書き込み回数の平準化を実現するには、例えば、1）書き込み回数の少ないブロックを選出する、2）特定ブロックに書き込みが集中しないようにする、ことが考えられる。前者は、全ブロックの中から最も書き込み回数の少ないブロックを選出して、次の書き込み対象ブロックの候補にするものである。例えば、工場出荷時に書かれたデータが変更なく保持されている所謂コールドブロックを利用するものである。コールドブロックに書かれたデータは書き換えられる可能性が少ないので、ある程度書き込み回数が多くなってしまったブロックに移しておけば、元の書き込み回数の少ないブロックが次の書き込みに使えるようになる。後者は、使用済み領域や空きのあるブロックのみを書き込み候補の対象とするものである。余分なデータ転送が存在しないため、シンプルなパフォーマンスが得られる。

また、上記した書き込み回数の平準化に加えて、高発熱部品あるいはプリント基板の支持部から出来るだけ離れた接合部に接合されている半導体メモリへ電子データの移動させることもできることは言うまでもない。

以上の説明は、ＢＧＡ型半導体メモリパッケージに搭載された半導体メモリに対する電子データの記録の制御であるが、半導体メモリの機能の維持あるいは制御に関わる部品の接合部、たとえばメモリ制御用半導体１６や電源回路（図示しない）の接合部の損傷推定値が上昇して規定範囲を超えた場合も、上述と全く同じ手続きで対応できる。

メモリ制御用半導体１６には記憶装置のオペレーションシステム（ＯＳ）やＩ／Ｏ情報が記憶されているが、メモリ制御用半導体１６とプリント基板１５の接合部が疲労破壊する場合に備えて、ＯＳやＩ／Ｏ情報を他の記憶装置や、他の半導体メモリに複製することも好適である。

尚、上述した損傷推定手法の流れは、電子機器内で全て自動で実行させてもよいし、損傷の推定値が一定の規定範囲を超えた時点で、電子機器の使用者に警告を提示し、その後の処理は使用者が選択する方法を採っても良い。

次に、本発明の第２の実施形態について説明する。図５は、第２実施形態に係る損傷推定が可能な記憶装置を搭載した電子機器の構成を示す略断面図である。電子機器１１は、プリント基板１５の両面に半導体メモリパッケージ１３、２１が搭載されて、記憶装置を構成している。半導体メモリパッケージ１３、２１は、例えばＢＧＡ型半導体メモリパッケージとして構成することができる。半導体メモリパッケージ１３、２１には、複数個の半導体メモリ１２が搭載されている。プリント基板１５上には、半導体メモリ１２を制御するメモリ制御半導体１６、電子機器全体の動作を制御するためのＣＰＵ装置１７、高発熱部品１９、検出用接合部２４が搭載されている。プリント基板１５は、支持部２３によって備えられている。検出用接合部２４は、半導体メモリパッケージ１３、２１とプリント基板１５を接続するはんだバンプ接合部１４よりも早く損傷が進行して、短い破断寿命となるように設計されたものである。例えば、はんだバンプ接合部１４が繰り返し使用１万回に耐える寿命であるとき、検出用接合部２４ははんだバンプ接合部１４の寿命の半分である繰り返し使用５０００回に耐える寿命となるように設計する。

寿命に相違が生じるような設計手法としては、多様なものがある。プリント基板１５に搭載された高発熱部品１９直下のプリント基板１５の裏側に、検出用接合部２４を配置する。このような配置にすると、検出用接合部２４における温度幅が他の部位よりも大きく、検出用接合部２４への熱疲労負荷は、はんだバンプ接合部１４への熱疲労負荷に比べて大きくなるため、より低寿命になる。

この場合、記憶装置の状態に関する物理量は、当該はんだバンプ接合部１４における電気特性であり、一般的には、電気抵抗、あるいは、静電容量が好適である。このような検出用接合部２４は一般的にカナリアデバイスと呼ばれるが、本実施形態のように、独立したデバイスとして備わっていても良いし、例えば、半導体メモリパッケージ１３と一体化していても良い。計測された電気特性はデータとしてメモリに保存され、半導体メモリパッケージ１３とプリント基板１５を接続する接合部１４の損傷を推定するための損傷推定用モデルベース２０に代入される。はんだバンプ接合部１４の損傷を推定するための損傷推定用モデルベース２０は、予め電子機器１１の設計時に作成されて、電子機器１１に組み込まれている。本実施形態においては、検出用接合部２４の電気特性から、複数個あるそれぞれの半導体メモリパッケージ１３について、プリント基板１５との接合部である、はんだバンプ接合部１４の損傷の推定値が算出される。例えば、電気抵抗の上昇幅から検出用接合部２４や疲労破壊を検知すると、検出用接合部２４は、半導体メモリパッケージ１３のはんだバンプ接合部１４よりも疲労破壊に至る寿命が一定割合短く設計してある、というモデルベース内の情報に基づいて、はんだバンプ接合部１４の損傷の推定値が算出される。これらの処理は、ＣＰＵ装置１７によって制御される。

損傷の推定値が算出された以降の処理の流れは、第１の実施形態と同様であるので、説明は省略する。

本実施の形態によれば、半導体メモリパッケージに搭載された半導体メモリに記憶された電子データが、半導体メモリパッケージとプリント基板を接続する接合部の疲労破壊によって、読み込み不能となるのを抑制できる。

なお、本発明は上記の実施形態のそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記の実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の実施形態に関する損傷推定手法を組み込んだ記憶装置の概略構成を示すブロック図である。本実施形態に係る損傷推定が可能な記憶装置を搭載した電子機器の構成を示す略断面図である。記憶装置の損傷推定手法の流れを示す図である。変形例に係る記憶装置の損傷推定手法の流れを示す図である。第２実施形態に係る損傷推定が可能な記憶装置を搭載した電子機器の構成を示す略断面図である。

符号の説明

１０・・・センサ部、１１…電子機器、１２…半導体メモリ、１３…半導体メモリパッケージ、１４…はんだバンプ接合部、１５…プリント基板、１６…メモリ制御用半導体、１７…ＣＰＵ装置、１８…疲労き裂、１９…高発熱部品、２０・・・損傷推定用モデルベース、２１…半導体メモリパッケージ、２２…センサ、２３…プリント基板の支持部、２４…検出用接合部、３０・・・損傷推定部、４０・・・制御部、５０・・・メモリ、１００・・・記憶装置。

Claims

半導体メモリが搭載された複数個の半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置であって、
前記記憶装置の状態に関する物理量を計測するセンサ部と、
前記物理量から前記接合部の損傷を推定するための損傷推定用モデルベースを蓄積したデータベースと、
前記損傷推定用モデルベースを利用して、前記物理量から前記接合部の損傷の推定値を演算する損傷推定部と、
前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する制御部と、
を備えたことを特徴とする記憶装置。
前記物理量が、温度、歪、応力、加速度の少なくともいずれか一つであることを特徴とする請求項１に記載の記憶装置。
前記接合部は、はんだ接合部であり、
前記損傷推定部は、前記損傷推定用モデルベースを利用して前記物理量から前記はんだ接合部に生じる歪を算出し、算出された歪とはんだ材料の疲労寿命データベースから、前記はんだ接合部の損傷を推定するものであることを特徴とする請求項１に記載の記憶装置。
前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み優先度を抑制することを特徴とする請求項１に記載の記憶装置。
前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへ書き込まれた電子データを該記憶装置内の他の半導体メモリへ移動、あるいは複製させることを特徴とする請求項１に記載の記憶装置。
前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへ書き込まれた電子データを他の記憶装置へ移動、あるいは複製させることを特徴とする請求項１に記載の記憶装置。
オペレーションシステムやＩ／Ｏ情報を記憶したメモリ制御用半導体を備えるとともに、
前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記メモリ制御用半導体に記憶されたオペレーションシステムやＩ／Ｏ情報を、他の半導体メモリ、あるいは他の記憶装置へ複製させることを特徴とする請求項１に記載の記憶装置。
半導体メモリが搭載された複数個の半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置であって、
前記接合部よりも早く損傷が進行して、短い破断寿命となるように設計された検出用接合部と、
前記接合部の電気特性から前記接合部の損傷を推定するための損傷推定用モデルベースを蓄積したデータベースと、
前記損傷推定用モデルベースを利用して、前記検出用接合部の電気特性から前記接合部の損傷の推定値を演算する損傷推定部と、
前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する制御部と、
を備えたことを特徴とする記憶装置。
半導体メモリが搭載された複数個の半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置の制御方法であって、
前記記憶装置の状態に関する物理量を計測し、
前記損傷推定用モデルベースを利用して、前記物理量から前記接合部の損傷の推定値を演算し、
前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する、
ことを特徴とする記憶装置の制御方法。