JP5330332B2 - 記憶装置及び記憶装置の制御方法 - Google Patents
記憶装置及び記憶装置の制御方法 Download PDFInfo
- Publication number
- JP5330332B2 JP5330332B2 JP2010182201A JP2010182201A JP5330332B2 JP 5330332 B2 JP5330332 B2 JP 5330332B2 JP 2010182201 A JP2010182201 A JP 2010182201A JP 2010182201 A JP2010182201 A JP 2010182201A JP 5330332 B2 JP5330332 B2 JP 5330332B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- storage device
- damage
- joint
- estimated value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
図1は、本実施形態に係る損傷推定手法を組み込んだ記憶装置の概略構成を示すブロック図である。図1に示すように、記憶装置100は、センサ部10と、損傷推定用モデルベース20、損傷推定部30と、制御部40、メモリ50を備えている。センサ部10は、記憶装置100に搭載される半導体メモリの近傍に配置され、記憶装置100の状態に関する物理量を検出するものである。記憶装置100の状態に関する物理量とは、例えば温度、歪、応力、加速度等が好適である。物理量が温度の場合には、センサ部10は、例えば周知の温度センサで構成することが出来る。
次に、第2の実施形態について説明する。図5は、第2実施形態に係る損傷推定が可能な記憶装置を搭載した電子機器の構成を示す略断面図である。電子機器11は、プリント基板15の両面に半導体メモリパッケージ13、21が搭載されて、記憶装置を構成している。半導体メモリパッケージ13、21は、例えばBGA型半導体メモリパッケージとして構成することができる。半導体メモリパッケージ13、21には、複数個の半導体メモリ12が搭載されている。プリント基板15上には、半導体メモリ12を制御するメモリ制御半導体16、電子機器全体の動作を制御するためのCPU装置17、高発熱部品19、検出用接合部24が搭載されている。プリント基板15は、支持部23によって備えられている。検出用接合部24は、半導体メモリパッケージ13、21とプリント基板15を接続するはんだバンプ接合部14よりも早く損傷が進行して、短い破断寿命となるように設計されたものである。例えば、はんだバンプ接合部14が繰り返し使用1万回に耐える寿命であるとき、検出用接合部24ははんだバンプ接合部14の寿命の半分である繰り返し使用5000回に耐える寿命となるように設計する。
Claims (9)
- 半導体メモリが搭載された半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置であって、
前記記憶装置の状態に関する物理量を計測するセンサ部と、
前記物理量から前記接合部の損傷の推定値を演算する損傷推定部と、
前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する制御部と、
を備えたことを特徴とする記憶装置。 - 前記物理量が、温度、歪、応力、加速度の少なくともいずれか一つであることを特徴とする請求項1に記載の記憶装置。
- 前記接合部は、はんだ接合部であり、
前記損傷推定部は、前記物理量から前記はんだ接合部に生じる歪を算出し、算出された歪とはんだ材料の疲労寿命データベースから、前記はんだ接合部の損傷を推定するものであることを特徴とする請求項1に記載の記憶装置。 - 前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み優先度を抑制することを特徴とする請求項1に記載の記憶装置。
- 前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへ書き込まれた電子データを該記憶装置内の他の半導体メモリへ移動、あるいは複製させることを特徴とする請求項1に記載の記憶装置。
- 前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへ書き込まれた電子データを他の記憶装置へ移動、あるいは複製させることを特徴とする請求項1に記載の記憶装置。
- オペレーションシステムやI/O情報を記憶したメモリ制御用半導体を備えるとともに、
前記制御部は、前記推定値が規定範囲を超えた場合に、前記接合部を介して実装されている前記メモリ制御用半導体に記憶されたオペレーションシステムやI/O情報を、他の半導体メモリ、あるいは他の記憶装置へ複製させることを特徴とする請求項1に記載の記憶装置。 - 半導体メモリが搭載された半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置であって、
前記接合部よりも早く損傷が進行して、短い破断寿命となるように設計された検出用接合部と、
前記検出用接合部の電気特性から前記接合部の損傷の推定値を演算する損傷推定部と、
前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する制御部と、
を備えたことを特徴とする記憶装置。 - 半導体メモリが搭載された半導体メモリパッケージがプリント基板に接合部を介して実装された記憶装置の制御方法であって、
前記記憶装置の状態に関する物理量を計測し、
前記物理量から前記接合部の損傷の推定値を演算し、
前記推定値に応じて、前記接合部を介して実装されている前記半導体メモリパッケージに搭載された前記半導体メモリへの電子データの書き込み、読み取り、消去を選択的に制御する、
ことを特徴とする記憶装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010182201A JP5330332B2 (ja) | 2010-08-17 | 2010-08-17 | 記憶装置及び記憶装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010182201A JP5330332B2 (ja) | 2010-08-17 | 2010-08-17 | 記憶装置及び記憶装置の制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248328A Division JP4575484B2 (ja) | 2008-09-26 | 2008-09-26 | 記憶装置及び記憶装置の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010257491A JP2010257491A (ja) | 2010-11-11 |
JP2010257491A5 JP2010257491A5 (ja) | 2011-10-13 |
JP5330332B2 true JP5330332B2 (ja) | 2013-10-30 |
Family
ID=43318251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010182201A Expired - Fee Related JP5330332B2 (ja) | 2010-08-17 | 2010-08-17 | 記憶装置及び記憶装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5330332B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330815A (ja) * | 2002-05-14 | 2003-11-21 | Nec System Technologies Ltd | メモリの予防保守方法及びメモリの予防保守システム |
US20040215912A1 (en) * | 2003-04-24 | 2004-10-28 | George Vergis | Method and apparatus to establish, report and adjust system memory usage |
JP3761544B2 (ja) * | 2003-06-25 | 2006-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 設定装置、情報処理装置、設定方法、プログラム、及び記録媒体 |
JP3870189B2 (ja) * | 2003-12-15 | 2007-01-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリアクセスに関する設定を行うデータ転送レート制御装置、情報処理装置、制御方法、プログラム、及び記録媒体 |
US7830690B2 (en) * | 2006-10-30 | 2010-11-09 | Intel Corporation | Memory module thermal management |
-
2010
- 2010-08-17 JP JP2010182201A patent/JP5330332B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010257491A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4575484B2 (ja) | 記憶装置及び記憶装置の制御方法 | |
US8970562B2 (en) | LCD module with thermal sensor integrated and its implementation | |
JP4843693B2 (ja) | 記憶装置 | |
JP5025676B2 (ja) | 監視装置および監視方法 | |
JP2015010873A (ja) | 温度測定装置及び温度測定方法 | |
US7484380B2 (en) | Determining maximum cooling for a component by retrieving an offset value | |
KR20110128244A (ko) | 지속적인 판독 기준 이동 | |
US20080307172A1 (en) | System and method for reproducing memory error | |
EP2856276B1 (en) | Ambient and processor temperature difference comparison | |
CN104049714A (zh) | 具有用于高温事件下的有保证操作的操作频率信息的处理器 | |
WO2022066249A1 (en) | Disaggregated computer systems | |
US20110093132A1 (en) | Platform-independent thermal management of components in electronic devices | |
JP5330332B2 (ja) | 記憶装置及び記憶装置の制御方法 | |
US8615627B2 (en) | Raid system based on calculated average of mechanical loads and solder joint damage and controlling method of the same | |
JP2007257062A (ja) | メモリエラー検出機能、メモリチップの温度検出機能を備えたメモリモジュール | |
JP2007234127A (ja) | 磁気ディスク装置 | |
EP3611523B1 (en) | Apparatuses and methods involving adjustable circuit-stress test conditions for stressing regional circuits | |
JP2019012377A (ja) | 半導体装置および半導体装置の制御方法 | |
JP2007286919A (ja) | 部品干渉チェックシステム、部品干渉チェック方法、及び部品干渉チェックプログラム | |
JP7377101B2 (ja) | 放熱経路診断装置 | |
JP6163823B2 (ja) | 冷却監視装置、冷却監視方法及びプログラム | |
WO2015155906A1 (ja) | メモリの温度上昇を抑制するための装置およびプログラム | |
US20240004749A1 (en) | Failed temperature sensor detection and mitigation within data storage devices | |
JP2008234358A (ja) | 記憶装置、情報処理装置及び不正書込検出方法 | |
JP2010257491A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5330332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |