JP4843693B2 - 記憶装置 - Google Patents

Description

本発明は、不良発生リスク等の指標を用いてデータの保護又はデータエラー低減を行う記憶装置に関する。

不揮発性半導体メモリ技術の進化により、フラッシュメモリが記憶装置として活用されるようになった。メモリデバイスの絶縁薄膜層には、データの書き込みや消去時において、厳しい電圧負荷及び温度変化にさらされ、時間とともに絶縁特性が劣化することが知られている。消去及びプログラミング中に酸化物に加わる高電界は、絶縁膜の構造的変化を引起し、酸化物層の電子トラップの欠陥を生成する。構造上の欠陥は浮遊ゲート中の電荷をリークさせてしまい、時間の経過とともに、一層多くの欠陥が生じ、最終的には酸化物層は破損に到る。トンネル酸化物は絶縁特性の劣化が閾値を越えると、メモリセルの消去やプログラミングができなくなる。そのため、フラッシュメモリの絶縁特性の劣化に起因する限られた寿命を延命するために、ウェアレベリングというデータマネジメントストラテジー手法がとられる。ウェアレベリングアルゴリズムは、消去／プログラムサイクルをすべてのデータ記憶領域（メモリセル／ブロック／ページ／プレーン）に均等に分散する。消去／プログラムサイクルをデバイス全体に分散することにより、データのホットスポットを防ぎ、デバイス（半導体メモリ）の絶縁特性の劣化による故障寿命を延ばす技術として採用されている。

しかし、ソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）などの複数の半導体メモリデバイスを配線基板に実装した記憶装置では、ユーザの使用履歴におけるメモリの劣化だけではなく、メモリと基板を結ぶはんだ接合部や基板配線の疲労破損も主要な不良モードとなる。

一方、電子機器のヘルスモニタリング技術によれば、電子機器に埋め込まれたセンサーや監視ツールにより取得できるデータ集合から、半導体実装基板上における、はんだ接合部や配線の疲労破損に対する不良発生確率あるいは余寿命をリアルタイムもしくは定期的に算定することが可能である。

特願２００７−０８１６８７号明細書 特願２００６−３２２８６８号明細書

ソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）などの複数の半導体メモリ（例えばフラッシュメモリ）から構成される記憶装置においては、データの書き込み及び読み出しの信頼性向上、さらには省電力化、高速化の要求が高い。これらを実現するにはデータを保護する仕組み、データエラーの発生を低減する仕組みが必要となる。半導体メモリの絶縁特性の劣化問題や近接メモリページ間の干渉問題については、これらの問題を解決するための手段が既に存在する。しかし、フラッシュメモリのような半導体メモリを用いた記憶装置におけるデータ破損は、絶縁特性の劣化や近隣のメモリページ間の干渉のみが原因ではない。例えば、ソリッドステートドライブにおける複数のフラッシュメモリパッケージやコントロールＩＣは、多数のはんだ接合部を介してプリント配線板に接続されるのであるが、温度サイクルや機械的な荷重により、はんだ接合部や配線は疲労破損を起こす恐れがある。

以上に鑑み、現実に不良セクタが発生した場合に対処することのみならず、データ転送先の不良セクタ（メモリセル／ブロック／ページ／プレーン）の発生リスクを考慮し、データを振り分けて転送することが好ましい。これは、不良セクタが存在する場合のエラー訂正コードによる重い対処が必要な場合、処理に余分な時間や消費電力を要することから、エラー訂正処理が必要となる状況を事前に回避するためである。また、不良セクタの発生リスクは、メモリセルの劣化破損のみならず、はんだ等の接合部や配線の疲労破損なども含めたシステムトータルの不良発生リスクから算出することが好ましい。

従って本発明は、メモリセルの劣化破損のみならず、はんだ等の接合部や配線の疲労破損なども含めたシステムトータルの不良発生リスク指標を考慮してデータの振り分けを行うようにした記憶装置を提供することを目的とする。

上記の課題を解決するために、本発明の一観点に係る記憶装置は、不良発生箇所アドレスの不良発生確率を表すテーブルを記憶し、前記不良発生箇所アドレスの不良発生確率にデータ記憶領域アドレスの不良発生確率を関連付ける第１の関連モデルから求まる各データ記憶領域アドレスの不良発生確率に、不良が発生した場合の各データ記憶領域アドレスの損失コストを乗ずることにより前記各データ記憶領域アドレスの不良発生リスク指標を算出する第１のモジュールと、前記不良発生リスク指標が最小となるデータ記憶領域アドレスの組み合せの候補を抽出し、前記各データ記憶領域アドレスの省電力指標と前記各データ記憶領域アドレスへアクセスするのに必要な単位データ容量あたりのアクセス速度指標との合計値が規定範囲内となる前記候補を選択することにより、対象ファイルについて、該対象ファイルの複製又は移動先のデータ記憶領域アドレスを表す振り分けテーブルを生成し、前記対象ファイルを前記複製又は移動先のデータ記憶領域アドレスに転送する第２のモジュールと、を具備することを特徴とする。

本発明によれば、システムトータルの不良発生リスク指標を考慮してデータの振り分けを行うようにした記憶装置を提供することができる。

本発明の一実施形態に係る記憶装置を示すブロック図 ＳＳＤのハードウェア構成の一例を示す図 記憶装置（メモリデバイス）内のデータ記憶領域アドレスの構成図 本実施形態に係る記憶装置がデータ振り分けを行う一連の動作手順を示すフローチャート 不良箇所アドレスと不良発生確率の対応テーブルの一例を示す図 データ記憶領域アドレスと不良箇所アドレスの関連モデルの一例を示す図 各データ記憶領域アドレスの不良発生確率とユーザに与える影響度（損失コスト）の関連モデルの一例を示す図 各データ記憶領域アドレスと各指標の対応テーブルの一例を示す図 振り分け用テーブルの一例を示す図

以下、図面を参照しながら本発明の実施形態を説明する。

図１は、本発明の一実施形態に係る記憶装置を示すブロック図である。本実施形態に係る記憶装置１は、情報処理装置２の本体外部あるいは内部に設けられる。

記憶装置１は、複数の半導体メモリから構成されるソリッドステートドライブ（ＳＳＤ）１５、さらには光学式磁気ディスク装置（ＯＤＤ）１６、磁気ディスク装置（ＨＤＤ）１７、磁気テープ１８のような異種の記憶媒体によるデータ記憶領域を有するハイブリッド型記憶装置とするが、特定の構成に限定されない。例えば、記憶装置１がＳＳＤ１５を一つのみ備える構成としてもよい。あるいは、ネットワークを介して情報処理装置２に接続されるオンライン上のデータベースサーバ３１をデータ記憶領域としてもよい。

図２は、ＳＳＤ１５のハードウェア構成の一例を示す図である。同図に示すように、１つのＳＳＤの基板２０上には複数（この例では８つ）のメモリパッケージ（半導体メモリ）２１が配置されており、これらを制御する１つのコントロールＩＣ２２に接続されている。コントロールＩＣ２２は、コネクタ３３及び図１に示した高速信号伝送線３０を介してメインホスト（情報処理装置２）に接続されている。

メモリパッケージ２１は、その内部にメモリデバイス２２を搭載している。メモリデバイス（Ｄｅｖｉｃｅ）２２は、基板配線（Ｌｉｎｅ／Ｃｅｌｌ）２３に対し、はんだ接合部（ＢＧＡ）２４を介して接続されている。基板配線２３には、パッド（Ｐａｄ）２５やバイア（Ｖｉａ）４０等が形成されている。データ記憶領域には、図３に示すようにデバイス（Ｄｅｖｉｃｅ）、プレーン（Ｂｌｏｃｋ）、ブロック（ページ）、ページ（Ｐａｇｅ）、ライン（Ｌｉｎｅ）、セル（Ｃｅｌｌ）というように階層的にアドレス（番地）が付与される。これらは、当該データ記憶領域のハードウェアを構成するいずれかの要素に対応付けられる。また、上述したはんだ接合部や基板配線といったハードウェアの部位について、例えばＢＧＡ０，ＢＧＡ１，．．．，ＢＧＡｎ、Ｌｉｎｅ０，Ｌｉｎｅ１，．．．，Ｌｉｎｅｎというようにこれらを特定可能な番号等が付与される。

図１に示すように、記憶装置１は、情報処理装置２からデータ記憶領域へのデータの転送を制御するコントロールモジュール９を有する。データの転送は、高速信号伝送線３０を介して行われる。

コントロールモジュール９は、不良発生リスク指標、省電力（消費電力）指標、及びアクセス速度指標に基づく振り分け用テーブルに従って、情報処理装置２からデータ記憶領域に転送されるデータの振り分けを行うモジュール１０と、各データ記憶領域と各指標テーブルの対応テーブルを生成するモジュール１１と、上記不良発生リスク指標、省電力（消費電力）指標、及びアクセス速度指標をそれぞれ算出するモジュール１２、１３、１４を有する。

算出した指標や、上記対応テーブル、及び振り分け用テーブル等は、コントロールモジュール９が利用可能な何らかの記憶手段に記憶される。この記憶手段は、例えばダイナミックＲＡＭ（ＤＲＡＭ）あるいはスタティックＲＡＭ（ＳＲＡＭ）等であり、データ記憶領域のいずれかを利用してもよいし、専用の記憶手段を設けてもよい。

なお、コントロールモジュール９は、各種プログラムを実行するＣＰＵやオペレーティングシステム（ＯＳ）等のハードウェア及びソフトウェア資源を提供する情報処理装置２（メインホスト）により実現してもよいし、このようなメインホストとは独立したホスト機能により実現してもよい。例えば、複数のＳＳＤ１５が内部に備えるコントロールＩＣ２２のいずれかにより実現してもよい。又は、コントロールモジュール９を実現する専用のコントロールＩＣ又はＣＰＵを設けてもよい。

コントロールモジュール９をメインホストの機能として実現する場合、該コントロールモジュール９が行うデータ振り分けに関して事前に実行可能な処理は、本来の機器のアベイラビリティ（Ａｖａｉｌａｂｉｌｉｔｙ）を損なわないように、メインホストのバックグラウンド処理として実行したり、メインホストの未使用時に実行することが好ましい。

情報処理装置２は、ヘルスモニタリング機能３を備えており、履歴４を有する。履歴４は、異常検知機能やカナリアデバイス機能により得られる、不良発生の記憶領域（セクタ）の履歴やカナリアデバイスの異常検出の履歴を記憶している。また、情報処理装置２は、別の履歴５を有する。履歴５は、記憶装置１内のメモリセルの劣化度合、パッケージ接合部、基板配線部の負荷、疲労度合等の履歴を記憶している。なお、ヘルスモニタリング機能３は、本実施形態では情報処理装置２が備えているが、記憶装置１が備えるようにしてもよい。

また、情報処理装置１は、各データ記憶領域の不良発生リスクモデルベース６を備えている。同モデルベース６は、関連モデル７及び関連モデル８等を有する。関連モデル７は、各データ記憶領域アドレスと不良箇所アドレスの関連を表す。関連モデル８は、各データ記憶領域アドレスの不良発生確率とユーザに与える影響度（損失コスト）の関連を表す。このようなモデルベース６は、例えば製造メーカ等からＷＥＢ上のデータ３２として与えられてもよい。

コントロールモジュール９は、書き込みや読み込みにより転送するデータの集合について、各データ記憶領域に関する不良発生リスク、省電力（消費電力）、各セルへのアクセス速度の少なくともいずれかの指標に基づいて各データを振り分ける。このためコントロールモジュール９は、これら指標を算出モジュールとして、不良発生リスク指標算出モジュール１２、省電力（消費電力）指標算出モジュール１３、アクセス速度指標算出モジュール１４を備える。なお、これらの指標のうち、いずれか１つの指標のみに基づいてデータ振り分けを行うことが可能である。なお、省電力指標算出モジュール１３を搭載している場合には、各半導体メモリに電力を供給するための回路を複数領域に分割し、各分割領域への電源供給を個別に行えるようにした電源供給制御モジュールを備える。

各指標に基づくデータ振り分けモジュール１０は、これら指標に基づき、対象データ集合に関する各データ記憶領域アドレスに各指標を対応付ける対応テーブルを算出する。

図４は、本実施形態に係るＳＳＤ記憶装置がデータ振り分けを行う一連の動作手順を示すフローチャートである。

（ステップＳ１）記憶装置に対するヘルスモニタリングにより各不良箇所アドレスの不良発生確率を算出する。

具体的には、ヘルスモニタリング機能により、温度センサーなどのセンサーや監視ツールの履歴データから、各不良箇所アドレスの不良発生確率を算出する。これにより図５に示すような不良箇所アドレスと不良発生確率の対応テーブルを更新し、保持する。

不良箇所アドレスとは、対象とする記憶装置の中で、不良発生が懸念される複数の箇所を、例えば各メモリセル（ＣｅｌｌＮｏ．１）、各はんだ接合部（ＢＧＡ１）、各領域ごとに区分けされた配線部（例えばメモリパッケージＮｏ．１の右下コーナ直下のはんだ接合部ＢＧＡ１とコントロールＩＣパッケージＮｏ．２のはんだ接合部を結ぶ基板配線部Ｌｉｎｅ１など）といった領域に、事前に分類され、記号や名前あるいは数値で表したアドレスのみで識別できるようになっているものを意味する。

なお、不良発生確率（不良発生リスク指標）の算出方法として、例えば負荷算定装置に関する上記特許文献１に記載の方法を利用してもよい。

また、ヘルスモニタリングの故障予兆検出結果により、上記対応テーブルあるいは不良発生確率を修正するモジュールを設けることが好ましい。

（ステップＳ２）不良発生リスク指標算出モジュール１２は、関連モデル７から各データ記憶領域アドレスの不良発生確率を算出する。

（ステップＳ３）不良発生リスク指標算出モジュール１２は、関連モデル８から各データ記憶アドレスの不良発生リスク指標を算出する。

上記ステップＳ２及びステップＳ３において、不良発生リスク指標算出モジュール１２は、図５に示した不良箇所アドレスと不良発生確率の対応テーブルと、図６に示す関連モデル７、及び図７に示す各データ記憶領域アドレスの不良発生確率とユーザに与える影響度（損失コスト）の関連モデル８から、全データ記憶領域あるいは特定領域のデータ集合について、不良発生リスク指標を算出し、データ記憶領域アドレスと不良発生リスク指標の対応テーブル（図示しない）を更新し、保持する。

関連モデル７とは、具体的には図６に示すように、基板配線ＣＡＤ、半導体パッケージＣＡＤ、メモリチップＣＡＤのデータ（例えばＦａｕｌｔ Ｔｒｅｅ（ＦＴ），Ｅｖｅｎｔ Ｔｒｅｅ（ＥＴ））から、どの不良箇所アドレスに不良が発生したら、どのデータ記憶領域が使えなくなるかといった関連図を、例えばフォールトツリーなどで表現した、ＡＮＤとＯＲなどの論理演算で構成された多入力多出力関数を意味する。この論理演算には、Ｄｅｌａｙ，Ｍａｔｒｉｘ，Ｑｕａｎｔｉｆｉｃａｔｉｏｎ，ｃｏｍｐａｒｉｓｏｎあるいは多状態間の確率的状態遷移関係を表す状態遷移図を含んでもよい。このブール論理線図からなる多入力多出力関数により、各不良箇所の発生イベントとシステム故障モードの間の偶発的関係を記述する。各不良箇所アドレスの不良発生確率を入力すると、この関連モデル７から各データ記憶領域の不良発生確率を算出できる。ただし、メモリセル／ブロック／ページ／プレーンはデータ記憶のためのデータ記憶領域アドレスを意味しており、単一のデータ記憶領域アドレスのメモリセルであっても、複数のデータ記憶領域アドレス集合を別の名前のアドレスで再定義したメモリセル／ブロック／ページ／プレーンであってもよい。

不良発生リスク指標としては、現時点で不良が発生する恐れのある箇所の不良発生確率、あるいは現時点での余寿命分布の期待値、現時点での不良発生確率に、不良が発生した場合の損失コストを乗じた損失コストの期待値（期待損失：不良発生確率×不良が発生した場合の影響度合）、アベイラビリティなどが挙げられる。なお、図７に示すように、損失コストは、該当記憶領域のデータ有無や重要度によって異なる。

（ステップＳ４）省電力（消費電力）指標算出モジュール１３が、各データ記憶領域アドレスと電源供給回路番号との関連モデルを用いて省電力指標を算出する。

各データ記憶領域アドレスと電源供給回路番号の関連モデル（不図示）とは、どの電源供給回路番号をオンにし、どの電源供給回路番号をオフにすれば、どれくらいの消費電力で、どこのデータ記憶領域にアクセスできるかといった関連を、ＡＮＤとＯＲなどの論理演算で構成した多入力多出力関数である。この各データ記憶領域アドレスと電源供給回路番号の関連モデルに対し、アクセス対象のデータ記憶領域に１を入力し、アクセス対象でないデータ記憶領域に０を入力すると、オンするべき電源供給回路番号と消費電力の値が出力される。不良箇所アドレスの破損状況に応じてこの関数は更新される。省電力（消費電力）指標算出モジュール１３は、各データ記憶領域アドレスと電源供給回路番号の関連モデルから出力された消費電力の値を、省電力指標とする。

このように、省電力指標は、対象とする複製／移動データ集合の容量と、各メモリデバイスへの電源供給回路の切り分け状態を関数として、データの複製／移動に必要な消費電力として算出する。すなわち、移動／複製すべきデータ集合の容量と、データ記憶領域がどのように分割されているかに応じて、該データ集合を移動又は複製するのに要する消費電力を省電力指標として算出する。転送先のデータ記憶領域アドレスがすべて同一のメモリデバイス内に存在する場合には、そのメモリデバイスのみに電源が供給されるように電源供給回路を設定すれば、省電力化が可能となる。

（ステップＳ５）アクセス速度指標算出モジュール１４が、各データ記憶領域アドレスへアクセスするのに必要な単位データ容量あたりのアクセス時間が記述されたデータベースを用いて各データ記憶領域へのアクセス速度指標を算出する。

アクセス速度指標算出モジュール１４は、対象とするデータ記憶領域を選択したときに、実際のメモリチップの物理領域にアクセスするための時間或いは速度を算出するための関数である。不良箇所アドレスの破損状況に応じてこの関数は更新される。

具体的には、アクセス速度指標は、対象とする複製／移動データ集合の容量と、転送候補の各記憶領域アドレスを関数として、単位時間あたりデータの複製／移動可能な容量、あるいは単位容量あたりのデータ複製／移動時間をもとに算出する。

（ステップＳ６）テーブル生成モジュール１１が、各データ記憶領域アドレスと各指標の対応テーブルを生成する。この対応テーブルの一例を図８に示す。

（ステップＳ７）各指標に基づくデータ振り分けモジュール１０が、対象とする複製／移動データについて、データ転送先のデータ記憶領域アドレスの組み合わせ候補ごとに、不良発生リスク指標と省電力指標とアクセス速度指標を記述したテーブル（振り分け用テーブル）を算出する。振り分け用テーブルの一例を図９に示す。

（ステップＳ８）省電力指標とアクセス速度指標が規定範囲内となる制約条件のもと不良発生リスク指標が最小となるデータ記憶領域アドレスの組み合わせを選定する。ここで、不良発生リスク指標が候補内で同じものが複数ある場合には、アクセス速度指標あるいは省電力指標が最小となるものを選定する。

具体的には、各指標に基づくデータ振り分けモジュール１０は、処理すべき対象ファイル（記憶装置への複製／移動対象）について、不良発生リスク指標が最小となるデータ記憶領域アドレスの組み合せを候補として抽出する。この場合、ステップＳ６で得られた対応テーブルからデータ記憶領域アドレスの省電力指標とアクセス速度指標（あるいは不良発生リスク指標）を示す値を求め、その合計値があらかじめ決められた規定範囲内（制約条件）に入るようにする。

（ステップＳ９）そして各指標に基づくデータ振り分けモジュール１０は、選定したデータ記憶領域アドレスへ、対象とする複製／移動データを転送開始する。

なお、データ振り分けの処理は、メモリセル単位、メモリブロック単位、メモリページ単位、メモリプレーン単位、メモリデバイス単位、のいずれの単位を対象として行ってもよい。

また、以上説明した動作手順では、不良発生リスク指標、省電力指標、及びアクセス速度指標のすべてを用いてデータの振り分けを行う場合について説明した。しかしながら、いずれかの指標のみを用いて振り分けを行うことも可能である。

不良発生リスク指標によりデータの振り分けを行う場合には、データ保存中のデータの消失リスクが最も小さくなるように、あるいはデータのアクセス時（転送時や書き込み時）においてエラー発生確率が最も小さくなるようにすることが可能となる。

省電力指標によりデータを振り分ける場合には、各半導体メモリへのデータアクセスにおいて、アクセスする複数の半導体メモリを、複数の電源供給回路の中の１つに絞りこんだ上で、１つの電源供給回路のみに電力供給することにより、最も省電力となるようにすることが可能となる。

アクセス速度指標によりデータを振り分ける場合には、対象とするデータ集合を、最も高速に複製／移動（転送、書き込み、読み込み）することが可能となる。

また、複数の指標を参照してデータ保存のトータルパフォーマンスを向上する場合には、各指標を変数とした関数（例えば総和）によりデータを振り分けてもよいし、トレードオフ問題となるときは、各指標の相関情報を有するテーブルあるいは相関モデルを事前に用意しておき、その相関情報によりパレート最適化となるように振り分けを行えばよい。

以上説明した実施形態によれば、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ（ＳＳＤ）などの複数の半導体メモリを用いた記憶装置において、データの保護やデータ書込／読込みの高速、省電力、高信頼性の要求を実現するために、データの転送先の不良セクタの発生リスクを考慮したデータの割り振りを行うことができる。不良セクタの発生リスクは、メモリセルの劣化破損だけではなく、はんだ接合部や配線の疲労破損なども含めたシステムトータルの不良発生リスク指標として算出する。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１…記憶装置；
２…情報処理装置；
３…ヘルスモニタリング機能；
４，５…履歴；
６…モデルベース；
７，８…関連モデル；
９…コントロールモジュール；
１０…振り分けモジュール；
１１…生成モジュール；
１２，１３，１４…指標算出モジュール；
１５…ソリッドステートドライブ（ＳＳＤ）；
１６…光学式磁気ディスク装置（ＯＤＤ）；
１７…磁気ディスク装置（ＨＤＤ）；
１８…磁気テープ；
３０…高速信号伝送線；
３１…データベースサーバ；
３２…ＷＥＢ上のデータ

Claims (4)

1. 不良発生箇所アドレスの不良発生確率を表すテーブルを記憶し、前記不良発生箇所アドレスの不良発生確率にデータ記憶領域アドレスの不良発生確率を関連付ける関連モデルから求まる各データ記憶領域アドレスの不良発生確率に、不良が発生した場合の各データ記憶領域アドレスの損失コストを乗ずることにより前記各データ記憶領域アドレスの不良発生リスク指標を算出する第１のモジュールと、
   前記不良発生リスク指標が最小となるデータ記憶領域アドレスの組み合せの候補を抽出し、前記各データ記憶領域アドレスの省電力指標と前記各データ記憶領域アドレスへアクセスするのに必要な単位データ容量あたりのアクセス速度指標との合計値が規定範囲内となる前記候補を選択することにより、対象ファイルについて、該対象ファイルの複製又は移動先のデータ記憶領域アドレスを表す振り分けテーブルを生成し、前記対象ファイルを前記複製又は移動先のデータ記憶領域アドレスに転送する第２のモジュールと、を具備することを特徴とする記憶装置。
2. データ記憶領域アドレスの不良発生履歴又はカナリアデバイスの異常検知履歴を含む不良発生状況を記憶し、前記不良発生状況に応じて前記不良発生箇所アドレスの不良発生確率を表すテーブルを更新する第３のモジュールをさらに具備することを特徴とする請求項１記載の記憶装置。
3. 前記データ記憶領域アドレスに対応するデータ記憶領域は、個別に電源供給を制御可能な複数の領域に分割されており、
   移動又は複製すべきデータ集合の容量と、前記データ記憶領域がどのように分割されているかに応じて、該データ集合を移動又は複製するのに要する消費電力を前記省電力指標として算出する第４のモジュールをさらに具備することを特徴とする請求項１又は２記載の記憶装置。
4. 不良発生箇所アドレスの不良発生確率を表すテーブルを記憶し、前記不良発生箇所アドレスの不良発生確率にデータ記憶領域アドレスの不良発生確率を関連付ける関連モデルから求まる各データ記憶領域アドレスの不良発生確率に、不良が発生した場合の各データ記憶領域アドレスの損失コストを乗ずることにより前記各データ記憶領域アドレスの不良発生リスク指標を算出する第１のモジュールと、
   前記不良発生リスク指標が最小となるデータ記憶領域アドレスの組み合せの候補を抽出することにより、対象ファイルについて、該対象ファイルの複製又は移動先のデータ記憶領域アドレスを表す振り分けテーブルを生成し、前記対象ファイルを前記複製又は移動先のデータ記憶領域アドレスに転送する第２のモジュールと、を具備することを特徴とする記憶装置。

Images