JP2006319153A - 半導体集積回路及びその制御方法 - Google Patents

半導体集積回路及びその制御方法 Download PDF

Info

Publication number
JP2006319153A
JP2006319153A JP2005140610A JP2005140610A JP2006319153A JP 2006319153 A JP2006319153 A JP 2006319153A JP 2005140610 A JP2005140610 A JP 2005140610A JP 2005140610 A JP2005140610 A JP 2005140610A JP 2006319153 A JP2006319153 A JP 2006319153A
Authority
JP
Japan
Prior art keywords
signal processing
processor
observation
temperature
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005140610A
Other languages
English (en)
Inventor
Tomochika Kaneki
朋睦 鹿子木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005140610A priority Critical patent/JP2006319153A/ja
Publication of JP2006319153A publication Critical patent/JP2006319153A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】効果的にリーク電流を抑制した半導体集積回路及びその制御方法を提供する。
【解決手段】各々独立して信号処理を実行する複数の演算手段と、これらの演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段を備えた半導体集積回路及びその制御方法において、各演算手段が設けられたそれぞれの領域の発熱状態を観測する観測手段と、この観測手段での観測結果を記憶する記憶手段を設け、実行制御手段は、記憶手段に記憶された観測結果に基づいて信号処理を実行させる演算手段を選択する。
【選択図】図3

Description

本発明は、半導体集積回路及びその制御方法に関するものであり、特に信号処理を実行するプロセッサで構成される演算手段を複数備えた半導体集積回路及びその制御方法に関するものである。
昨今、LSI(Large Scale Integration)などの複数のプロセッサを備えた半導体集積回路では、半導体回路の製造技術の発展にともなってより微細化された半導体回路の形成が可能となっており、高度に集積化された半導体集積回路が製造されている。
このような半導体集積回路では、高集積化が要求されるだけでなく、低消費電力化も要求されており、従来では低消費電力化への寄与が大きいアクティブ電流の低減化の様々な技術が提案され、実際に採用されている。ここで、アクティブ電流とは、半導体回路中のトランジスタのスイッチング動作にともなって発生する寄生容量の充放電や貫通電流として消費される電流である。
しかし、半導体集積回路の集積化が進むにつれて、アクティブ電流の低減化による低消費電力化への寄与が極めて小さくなってきており、その分、半導体回路中のトランジスタがオフとなっている際に発生するリーク電流の影響が極めて増大しており、昨今ではリーク電流の抑制の要求が高まっている。
このリーク電流を抑制する方法として、トランジスタのしきい値電圧を調整する方法が提案されている。すなわち、トランジスタをオフとしている場合には、トランジスタを形成している半導体基板に所定電圧を印加してしきい値電圧を上昇させることによりリーク電流を抑制するものである(例えば、特許文献1参照。)。
特開平9−83335号公報
しかしながら、上記に記載したしきい値電圧の制御だけでは十分なリーク電流の抑制が困難であるとともに、現実問題としてしきい値電圧の制御回路を設けることが困難であるという問題があった。
本発明者はこのような現状に鑑み、より効果的にリーク電流を抑制する技術を開発すべく研究を行っていたところ、リーク電流に温度依存性があることを知見した。すなわち、所要の半導体回路を形成した半導体基板の温度が上昇すると、温度上昇に応じてリーク電流が増大し、半導体基板の温度が高い状態で半導体回路を作動させると、半導体基板の温度が低い状態で半導体回路を作動させた場合よりも大きなリーク電流が発生するというものである。本発明者は、この知見に基づいて本発明を成すに至ったものである。
本発明の半導体集積回路では、各々独立して信号処理を実行する複数の演算手段と、これらの演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段を備えた半導体集積回路において、各演算手段が設けられたそれぞれの領域の発熱状態を観測する観測手段と、この観測手段での観測結果を記憶する記憶手段を設け、実行制御手段は、記憶手段に記憶された観測結果に基づいて信号処理を実行させる演算手段を選択するように構成しているものである。
さらに、以下の点にも特徴を有するものである。すなわち、
(1)記憶手段では、演算手段ごとに、その演算手段に近接した演算手段の観測手段による観測結果の平均値を記憶して、実行制御手段では、演算手段ごとの観測結果と平均値に基づいて信号処理を実行させる演算手段を選択するように構成したこと。
(2)記憶手段では、各演算手段がそれぞれ動作した動作時間と、その動作時間における各演算手段の観測結果との積である発熱量の累計を記憶して、実行制御手段では、演算手段ごとの観測結果と発熱量の累計に基づいて信号処理を実行させる演算手段を選択するように構成したこと。
また、本発明の半導体集積回路の制御方法では、各々独立して信号処理を実行する複数の演算手段と、これらの各演算手段が設けられたそれぞれの領域の発熱状態を観測する観測手段と、この観測手段での観測結果を記憶する記憶手段と、複数の演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段を備えた半導体集積回路の制御方法であって、実行制御手段が、記憶手段に記憶された観測結果に基づいて信号処理を実行させる演算手段を選択するステップと、選択された演算手段に信号処理を実行させるステップを有するものである。
請求項1記載の発明によれば、各々独立して信号処理を実行する複数の演算手段と、これらの演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段を備えた半導体集積回路において、各演算手段が設けられたそれぞれの領域の発熱状態を観測する観測手段と、この観測手段での観測結果を記憶する記憶手段を設け、実行制御手段は、記憶手段に記憶された観測結果に基づいて信号処理を実行させる演算手段を選択することによって、リーク電流の発生の少ない演算手段で信号処理を実行できるので、全体としてのリーク電流の発生を抑制できる。
請求項2記載の発明によれば、請求項1記載の半導体集積回路において、記憶手段では、演算手段ごとに、その演算手段に近接した演算手段の観測手段による観測結果の平均値を記憶して、実行制御手段では、演算手段ごとの観測結果と平均値に基づいて信号処理を実行させる演算手段を選択することによって、動作にともなって生じる温度上昇の少ない演算手段を選択して処理の実行を行うことができるので、その演算手段でのリーク電流の発生を抑制して、全体としてのリーク電流の発生を抑制できる。
請求項3記載の発明によれば、請求項1記載の半導体集積回路において、記憶手段では、の各演算手段がそれぞれ動作した動作時間と、その動作時間における各演算手段の観測結果との積である発熱量の累計を記憶して、実行制御手段では、演算手段ごとの観測結果と発熱量の累計に基づいて信号処理を実行させる演算手段を選択することによって、リーク電流の発生の少ない演算手段で信号処理を実行することにより全体としてのリーク電流の発生を抑制できるだけでなく、特定の演算手段への負荷の集中を抑制することができ、負荷の集中にともなって発生する演算手段の著しい劣化を抑制できる。
請求項4記載の発明によれば、各々独立して信号処理を実行する複数の演算手段と、これらの各演算手段が設けられたそれぞれの領域の発熱状態を観測する観測手段と、この観測手段での観測結果を記憶する記憶手段と、複数の演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段を備えた半導体集積回路の制御方法であって、実行制御手段が、記憶手段に記憶された観測結果に基づいて信号処理を実行させる演算手段を選択するステップと、選択された演算手段に信号処理を実行させるステップを有することによって、動作にともなって生じる温度上昇の少ない演算手段を選択して処理の実行を行うことができるので、その演算手段でのリーク電流の発生を抑制して、全体としてのリーク電流の発生を抑制できる。
本発明の半導体集積回路及びその制御方法では、各々独立して信号処理を実行する複数の演算手段と、これらの演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段を備えている半導体集積回路の実行制御手段が、半導体集積回路中の演算手段の中から発熱状態の低い演算手段を選択して、その演算手段に信号処理を実行させるようにしているものである。
このように複数設けた演算手段からいずれか1つを選択して信号処理を実行させる場合に、発熱状態の低い領域に設けられている演算手段に実行させることによってリーク電流の発生を抑制できる。
すなわち、リーク電流は、図1に模式的に示すように、演算手段が設けられている領域の発熱状態が低い場合には小さく、演算手段が設けられている領域の発熱状態が高まるにつれて増大することがわかっており、低い発熱状態の領域に設けられた演算手段を用いることによって全体的なリーク電流の発生を抑制することができる。
より具体的には、図2の模式的なグラフに示すように、縦軸を演算手段が設けられた半導体基板の発熱状態を示す温度、横軸をその演算手段での信号処理の実行時間とすると、図2(a)のように、図2(b)よりも処理開始時点での半導体基板の温度が高い演算手段では、同じ時間の信号処理を実行した場合に、実行終了までにより多くのリーク電流が発生していることが容易に分かる。
演算手段が設けられた領域の発熱状態は、演算手段に隣接させて設けた観測手段で観測しており、観測結果は各演算手段の配置情報とともに適宜の記憶手段に記憶している。
観測手段は、具体的には温度センサなどの温度または温度依存性を有する電流値若しくは電圧値を計測するものであればよく、観測手段が配設された領域の半導体基板の発熱状態を温度情報として取得可能となっていればよい。
観測手段の観測結果は、具体的な温度情報である必要はなく、温度をあらかじめ複数のレベルに区分した温度レベルのいずれの温度レベルに属するかという情報であってもよい。
以下において、図面に基づいて本発明の実施形態を詳説する。図3は、本実施形態の半導体集積回路を設けた半導体装置Aの説明用ブロック図である。
本実施形態の半導体集積回路には、演算手段としての第1〜9プロセッサ11〜19と、各第1〜9プロセッサ11〜19に接続したシステムバス20と、このシステムバス20を介して接続されたメインメモリ30と、各第1〜9プロセッサ11〜19の信号処理を実行制御であるタスクの管理を行う実行制御手段としてのタスクコントローラ90を設けている。
第1〜9プロセッサ11〜19はMPU(Micro Processing Unit)で構成しており、それぞれ並列的に接続して所要の信号処理を実行可能としている。本実施形態では、説明の便宜上、9つのプロセッサを設けているが、9つに限定するものではなく、複数備えていればよい。
第1〜9プロセッサ11〜19はそれぞれシステムバス20に接続しており、同じくシステムバス20に接続したメインメモリ30に記憶されている所要のデータ、あるいは図示しない他のメモリやレジスタなどからシステムバス20を介して入力されたデータを処理可能とし、処理結果をメインメモリ30あるいは図示しない他のメモリやレジスタなどにシステムバス20を介して出力するようにしている。
タスクコントローラ90は、第1〜9プロセッサ11〜19に対して発行するタスクの発行管理を行っており、タスク発行の要求にともなって第1〜9プロセッサ11〜19のうち、少なくともアイドル状態のプロセッサに対してタスクを発行するようにしている。第1〜9プロセッサ11〜19は、タスクコントローラ90からのタスクの発行に基づいて所要の処理を実行するようにしている。
本発明の半導体集積回路では、第1〜9プロセッサ11〜19がそれぞれ隣接させて観測手段としての第1〜9温度センサ51〜59を設けており、この第1〜9温度センサ51〜59によって第1〜9プロセッサ11〜19の動作にともなって発生した熱による半導体基板aの各第1〜9プロセッサ11〜19が設けられている領域41〜49の発熱状態、すなわち各領域41〜49の温度を計測するようにしている。
第1〜9温度センサ51〜59は、本実施形態では電気抵抗の大きさから温度を算出可能としている温度センサを用いており、しかも、温度の算出結果は、低温側から高温側にかけて10段階に区分した第1〜第10温度レベルのいずれのレベルであるかを出力するようにしている。
第1〜9温度センサ51〜59から出力された各領域41〜49の温度レベル情報は、図4に示す温度レベル情報テーブルを記憶するために設けたテーブル用メモリ60に記憶させている。テーブル用メモリ60は、SDRAMなどのメモリで構成してもよいし、単なるレジスタで構成してもよい。
テーブル用メモリ60は、ローカルバス70とブリッジ回路80を介してシステムバス20に接続し、テーブル用メモリ60に記憶された情報をタスクコントローラ90から参照可能としている。本実施形態では、テーブル用メモリ60に記憶された情報の読み出しを高速で行う必要がないために、テーブル用メモリ60をシステムバス20に接続していないが、必要に応じて、テーブル用メモリ60をシステムバス20に接続してもよい。ブリッジ回路80は、ローカルバス70とシステムバス20との間での同期のために設けているものである。
本実施形態では、テーブル用メモリ60には、図4に示すように、第1〜9プロセッサ11〜19がそれぞれ形成されている各領域41〜49の温度レベル情報からなる温度レベル情報テーブルを記憶している。
そして、新たなタスクの要求があった場合には、タスクコントローラ90は、図5に示すフローチャートに基づいてタスクの発行を行うようにしている。
すなわち、タスクコントローラ90は、タスクの発行要求があると、まず、タスクコントローラ90が管理している図6に示すタスク管理テーブルに基づいて、各第1〜9プロセッサ11〜19のタスク実行状態を確認する(ステップS101)。全てのプロセッサ11〜19が「実行中」であって、「アイドル」状態のプロセッサが存在しない場合には、「アイドル」状態のプロセッサがあらわれるまで繰り返しタスク実行状態を確認するようにしている。
図6では、第3プロセッサ13、第4プロセッサ14、第6プロセッサ16、第8プロセッサ18、第9プロセッサ19が「アイドル」状態であり、タスクコントローラ90は、テーブル用メモリ60に記憶された温度レベル情報テーブルを参照して、「アイドル」状態のプロセッサの温度レベル情報を抽出する(ステップS102)。
次いで、タスクコントローラ90は、抽出した温度レベル情報と、あらかじめ設定したしきい値情報とを比較して、しきい値温度以下となっている領域のプロセッサが存在するかを確認する(ステップS103)。しきい値温度以下となっている領域のプロセッサが存在しない場合には、しきい値温度以下となっている領域のプロセッサがあらわれるまで繰り返し温度レベル情報の抽出を行うようにしている。
本実施形態では、しきい値温度として、第6温度レベルと第7温度レベルの境界の温度を設定しており、第3プロセッサ13の領域43、第4プロセッサ14の領域44、第8プロセッサ18の領域48、第9プロセッサ19の領域49は、しきい値温度以下となっているので、タスクコントローラ90は、これらの領域に設けられているプロセッサのうち、最小の温度レベルとなっているプロセッサを選択する(ステップS104)。すなわち、本実施形態では、第4プロセッサ14の領域44が最も温度レベルが小さいので、タスクコントローラ90は、第4プロセッサ14を選択する。
そして、タスクコントローラ90は、選択した第4プロセッサ14に対してタスクを発行し、第4プロセッサ14において所要の信号処理を実行させている(ステップS105)。
このように、複数存在しているプロセッサのうち、そのプロセッサが存在している領域の温度が最も低い領域のプロセッサに所要の処理を実行させることによって、大きなリーク電流が生じることを抑制でき、全体としてリーク電流の発生量を抑制できる。
他の実施形態として、テーブル用メモリ60に、図4に示したように第1〜9温度センサ51〜59から出力された各領域41〜49の温度レベル情報だけを記録するのではなく、図7に示すように、各プロセッサに近接した領域の温度レベル情報の平均値を算出し、この平均値情報を合わせて温度レベル情報テーブルに記録して、この平均値も用いながらタスクが発行されるプロセッサを決定するようにしてもよい。
ここで、温度レベル情報の平均値の算出は、所定のプロセッサが設けられている領域の発熱状態に影響を与えることが考えられるプロセッサが設けられている領域で観測された温度レベル情報であればよい。
図7に示した温度レベル情報テーブルを用いた場合におけるタスクコントローラ90によるタスクの発行について、図8に示すフローチャートに基づいて説明する。
まず、タスクコントローラ90は、タスクの発行要求があると、タスクコントローラ90が管理している図6に示すタスク管理テーブルに基づいて、各第1〜9プロセッサ11〜19のタスク実行状態を確認する(ステップS201)。全てのプロセッサ11〜19が「実行中」であって、「アイドル」状態のプロセッサが存在しない場合には、「アイドル」状態のプロセッサがあらわれるまで繰り返しタスク実行状態を確認するようにしている。
図6では、第3プロセッサ13、第4プロセッサ14、第6プロセッサ16、第8プロセッサ18、第9プロセッサ19が「アイドル」状態であり、タスクコントローラ90は、テーブル用メモリ60に記憶された温度レベル情報テーブルを参照して、「アイドル」状態のプロセッサの温度レベル情報と平均値情報とを抽出する(ステップS202)。
次いで、タスクコントローラ90は、抽出した温度レベル情報と、あらかじめ設定したしきい値情報とを比較して、しきい値温度以下となっている領域のプロセッサが存在するかを確認する(ステップS203)。しきい値温度以下となっている領域のプロセッサが存在しない場合には、しきい値温度以下となっている領域のプロセッサがあらわれるまで繰り返し温度レベル情報の抽出を行うようにしている。
本実施形態でも、しきい値温度として、第6温度レベルと第7温度レベルの境界の温度を設定しており、第3プロセッサ13の領域43、第4プロセッサ14の領域44、第8プロセッサ18の領域48、第9プロセッサ19の領域49は、しきい値温度以下となっているので、タスクコントローラ90は、第3プロセッサ13の領域43の温度レベル情報と平均値情報の積、第4プロセッサ14の領域44の温度レベル情報と平均値情報の積、第8プロセッサ18の領域48の温度レベル情報と平均値情報の積、第9プロセッサ19の領域49の温度レベル情報と平均値情報の積を算出し、これらの領域に設けられているプロセッサのうち、積の値が最小となっているプロセッサを選択する(ステップS204)。すなわち、本実施形態では、第4プロセッサ14の領域44の温度レベル情報と平均値情報の積の値が最も小さいので、タスクコントローラ90は、第4プロセッサ14を選択する。
そして、タスクコントローラ90は、選択した第4プロセッサ14に対してタスクを発行し、第4プロセッサ14において所要の信号処理を実行させている(ステップS205)。
このように、複数存在しているプロセッサのうち、そのプロセッサが存在している領域の温度が最も低い領域のプロセッサに所要の処理を実行させることによって、大きなリーク電流が生じることを抑制でき、全体としてリーク電流の発生量を抑制できる。
しかも、所定のプロセッサの近隣に配置されたプロセッサによる発熱状態を平均値として考慮することにより、温度分布を考慮してタスクを発行することができるので、急激な発熱によるリーク電流の増大が生じることを抑制して、全体としてのリーク電流の発生を抑制できる。
上記した実施形態では、温度分布を考慮方法として平均値を用いているが、平均値を用いる場合だけでなく、プロセッサごとに重み付けの係数を用いるようにしてもよく、より正確に温度分布を考慮することができる算出方法を用いてもよい。
上記した実施形態では、温度レベル情報テーブルに平均値情報を記憶させるようにしているが、平均値情報は、温度レベル情報を取得したタスクコントローラ90で算出するようにしてもよい。また、上記した実施形態では、タスクコントローラ90において温度レベル情報と平均値情報の積の演算を行っているが、この積の演算結果を温度レベル情報テーブルにあらかじめ記憶させておいてもよい。
さらに、他の実施形態として、テーブル用メモリ60に、図4に示したように第1〜9温度センサ51〜59から出力された各領域41〜49の温度レベル情報だけを記録するのではなく、また、図7に示したように温度レベル情報と平均値情報を記録するのではなく、図9に示すように、プロセッサごとに、そのプロセッサが動作した動作時間と、その動作時間中における温度レベル情報との積からなる発熱量を算出して、その発熱量の累計情報を合わせて温度レベル情報テーブルに記録して、この発熱量の累計情報も用いながらタスクが発行されるプロセッサを決定するようにしてもよい。ここで、「発熱量」とは、一般的な発熱量とは異なり、発熱量に相当するエネルギーであることを示す語として用いている。
図9に示した温度レベル情報テーブルを用いた場合におけるタスクコントローラ90によるタスクの発行について、図10に示すフローチャートに基づいて説明する。
まず、タスクコントローラ90は、タスクの発行要求があると、タスクコントローラ90が管理している図6に示すタスク管理テーブルに基づいて、各第1〜9プロセッサ11〜19のタスク実行状態を確認する(ステップS301)。全てのプロセッサ11〜19が「実行中」であって、「アイドル」状態のプロセッサが存在しない場合には、「アイドル」状態のプロセッサがあらわれるまで繰り返しタスク実行状態を確認するようにしている。
図6では、第3プロセッサ13、第4プロセッサ14、第6プロセッサ16、第8プロセッサ18、第9プロセッサ19が「アイドル」状態であり、タスクコントローラ90は、テーブル用メモリ60に記憶された温度レベル情報テーブルを参照して、「アイドル」状態のプロセッサの温度レベル情報と発熱量の累積情報とを抽出する(ステップS302)。
次いで、タスクコントローラ90は、抽出した温度レベル情報と、あらかじめ設定したしきい値情報とを比較して、しきい値温度以下となっている領域のプロセッサが存在するかを確認する(ステップS303)。しきい値温度以下となっている領域のプロセッサが存在しない場合には、しきい値温度以下となっている領域のプロセッサがあらわれるまで繰り返し温度レベル情報の抽出を行うようにしている。
本実施形態でも、しきい値温度として、第6温度レベルと第7温度レベルの境界の温度を設定しており、第3プロセッサ13の領域43、第4プロセッサ14の領域44、第8プロセッサ18の領域48、第9プロセッサ19の領域49は、しきい値温度以下となっているので、タスクコントローラ90は、これらの領域に設けられているプロセッサのうち、発熱量の累計情報が最小の値となっているプロセッサを選択する(ステップS304)。すなわち、本実施形態では、第8プロセッサ18の領域48が最も温度レベルが小さいので、タスクコントローラ90は、第8プロセッサ18を選択する。
そして、タスクコントローラ90は、選択した第8プロセッサ18に対してタスクを発行し、第8プロセッサ18において所要の信号処理を実行させている(ステップS305)。
このように、複数存在しているプロセッサのうち、そのプロセッサが存在している領域の発熱量の累計が最も小さい領域のプロセッサに所要の処理を実行させることによって、リーク電流の発生を抑制しながら信号処理を実行できるので、全体としてのリーク電流の発生を抑制できる。
しかも、発熱量の累計が小さい領域のプロセッサを用いて信号処理を実行することにより、高温状態の半導体基板に対して低い(Negative)電圧をトランジスタのゲートに印加しつづけることによって駆動能力が劣化するというNBTI(Negative Bias Temperature Instability)が生じることを抑制でき、プロセッサの特性が著しく劣化することを抑制できる。
リーク電流の温度依存性を示した模式的なグラフである。 異なる発熱状態下におけるリーク電流総量の差を示す模式的なグラフである。 本発明に係る半導体集積回路の説明用ブロック図である。 温度レベル情報テーブルである。 タスクコントローラの動作を説明するフローチャートである。 タスク管理テーブルである。 他の実施形態の温度レベル情報テーブルである。 他の実施形態のタスクコントローラの動作を説明するフローチャートである。 他の実施形態の温度レベル情報テーブルである。 他の実施形態のタスクコントローラの動作を説明するフローチャートである。
符号の説明
11 第1プロセッサ
12 第2プロセッサ
13 第3プロセッサ
14 第4プロセッサ
15 第5プロセッサ
16 第6プロセッサ
17 第7プロセッサ
18 第8プロセッサ
19 第9プロセッサ
20 システムバス
30 メインメモリ
41〜49 領域
51 第1温度センサ
52 第2温度センサ
53 第3温度センサ
54 第4温度センサ
55 第5温度センサ
56 第6温度センサ
57 第7温度センサ
58 第8温度センサ
59 第9温度センサ
60 テーブル用メモリ
70 ローカルバス
80 ブリッジ回路
90 タスクコントローラ

Claims (4)

  1. 各々独立して信号処理を実行する複数の演算手段と、
    これらの演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段を備えた半導体集積回路において、
    前記の各演算手段が設けられたそれぞれの領域の発熱状態を観測する観測手段と、
    この観測手段での観測結果を記憶する記憶手段を設け、
    前記実行制御手段は、前記記憶手段に記憶された観測結果に基づいて信号処理を実行させる前記演算手段を選択するように構成したことを特徴とする半導体集積回路。
  2. 前記記憶手段では、前記演算手段ごとに、その演算手段に近接した演算手段の前記観測手段による観測結果の平均値を記憶して、
    前記実行制御手段では、前記演算手段ごとの前記観測結果と前記平均値に基づいて信号処理を実行させる前記演算手段を選択するように構成したことを特徴とする請求項1記載の半導体集積回路。
  3. 前記記憶手段では、前記の各演算手段がそれぞれ動作した動作時間と、その動作時間における前記各演算手段の前記観測結果との積である発熱量の累計を記憶して、
    前記実行制御手段では、前記演算手段ごとの前記観測結果と前記発熱量の累計に基づいて信号処理を実行させる前記演算手段を選択するように構成したことを特徴とする請求項1記載の半導体集積回路。
  4. 各々独立して信号処理を実行する複数の演算手段と、
    これらの各演算手段が設けられたそれぞれの領域の発熱状態を観測する観測手段と、
    この観測手段での観測結果を記憶する記憶手段と、
    前記の複数の演算手段の中からいずれか1つの演算手段を選択して信号処理を実行させる実行制御手段
    を備えた半導体集積回路の制御方法であって、
    前記実行制御手段が、
    前記記憶手段に記憶された観測結果に基づいて信号処理を実行させる前記演算手段を選択するステップと、
    選択された前記演算手段に信号処理を実行させるステップ
    を有する半導体集積回路の制御方法。
JP2005140610A 2005-05-13 2005-05-13 半導体集積回路及びその制御方法 Pending JP2006319153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005140610A JP2006319153A (ja) 2005-05-13 2005-05-13 半導体集積回路及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005140610A JP2006319153A (ja) 2005-05-13 2005-05-13 半導体集積回路及びその制御方法

Publications (1)

Publication Number Publication Date
JP2006319153A true JP2006319153A (ja) 2006-11-24

Family

ID=37539548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005140610A Pending JP2006319153A (ja) 2005-05-13 2005-05-13 半導体集積回路及びその制御方法

Country Status (1)

Country Link
JP (1) JP2006319153A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231360A (ja) * 2008-03-19 2009-10-08 Fujitsu Ltd 半導体装置
JP2012511788A (ja) * 2008-12-11 2012-05-24 クアルコム,インコーポレイテッド 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
JP2013168574A (ja) * 2012-02-16 2013-08-29 Nec Corp 劣化検出回路及び半導体集積装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247171A (ja) * 1984-05-22 1985-12-06 Toshiba Corp 半導体流速検出器
JPS62159448A (ja) * 1986-01-03 1987-07-15 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 集積回路ウエハ
JPH0677409A (ja) * 1992-03-20 1994-03-18 Philips Gloeilampenfab:Nv 半導体スイッチ及び温度感知回路
JPH0778941A (ja) * 1993-06-30 1995-03-20 Mitsubishi Electric Corp 半導体集積回路における過熱保護回路
JP2000031382A (ja) * 1998-06-17 2000-01-28 Internatl Business Mach Corp <Ibm> 冗長構成によって熱障害を防止する半導体デバイスおよびその方法
JP2003188062A (ja) * 2001-12-18 2003-07-04 Nec Yonezawa Ltd 半導体集積回路の温度管理回路
JP2005071364A (ja) * 2003-08-20 2005-03-17 Hewlett-Packard Development Co Lp Vlsi環境を制御するシステムおよび方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247171A (ja) * 1984-05-22 1985-12-06 Toshiba Corp 半導体流速検出器
JPS62159448A (ja) * 1986-01-03 1987-07-15 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 集積回路ウエハ
JPH0677409A (ja) * 1992-03-20 1994-03-18 Philips Gloeilampenfab:Nv 半導体スイッチ及び温度感知回路
JPH0778941A (ja) * 1993-06-30 1995-03-20 Mitsubishi Electric Corp 半導体集積回路における過熱保護回路
JP2000031382A (ja) * 1998-06-17 2000-01-28 Internatl Business Mach Corp <Ibm> 冗長構成によって熱障害を防止する半導体デバイスおよびその方法
JP2003188062A (ja) * 2001-12-18 2003-07-04 Nec Yonezawa Ltd 半導体集積回路の温度管理回路
JP2005071364A (ja) * 2003-08-20 2005-03-17 Hewlett-Packard Development Co Lp Vlsi環境を制御するシステムおよび方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231360A (ja) * 2008-03-19 2009-10-08 Fujitsu Ltd 半導体装置
JP2012511788A (ja) * 2008-12-11 2012-05-24 クアルコム,インコーポレイテッド 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
JP2013214313A (ja) * 2008-12-11 2013-10-17 Qualcomm Inc 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
US9043795B2 (en) 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
JP2015158938A (ja) * 2008-12-11 2015-09-03 クアルコム,インコーポレイテッド 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
JP2013168574A (ja) * 2012-02-16 2013-08-29 Nec Corp 劣化検出回路及び半導体集積装置

Similar Documents

Publication Publication Date Title
KR100974972B1 (ko) 저전력 디바이스의 대기 전력 제어를 위한 방법, 장치 및 시스템
JP5427981B2 (ja) 処理ノードにおける電力消費を制御するための機構
JP5985708B2 (ja) マルチコアプロセッサにおける電力消費の管理
KR101534450B1 (ko) 누설 전류 측정으로부터 열 관리 폴리시를 결정하는 시스템 및 방법
JP4808108B2 (ja) プロセッサシステム
KR101155757B1 (ko) 처리 장치, 및 프로세서 성능 조정 방법
US8612781B2 (en) Method and apparatus for application of power density multipliers optimally in a multicore system
US20170308146A1 (en) Multi-level cpu high current protection
US8595525B2 (en) On-chip thermal management techniques using inter-processor time dependent power density data for indentification of thermal aggressors
US20120023345A1 (en) Managing current and power in a computing system
US20150198991A1 (en) Predicting power management state durations on a per-process basis
JP7449276B2 (ja) 電源管理制御をサポートする電源管理アドバイザ
JP6236572B2 (ja) マルチプロセッサシステムにおける動的周波数スケーリング
US20090089543A1 (en) Integrated circuit performance improvement across a range of operating conditions and physical constraints
JP2014006905A (ja) 熱制御装置及び方法
KR20160139000A (ko) 에너지 효율적 동적 dram 캐시 사이징
US20170116058A1 (en) Increased refresh interval and energy efficiency in a dram
US20220188208A1 (en) Methods for configuring span of control under varying temperature
US10175893B2 (en) Predictive scheduler for memory rank switching
TW201433911A (zh) 資訊處理裝置、操作狀態控制方法及電腦程式產品
JP2006319153A (ja) 半導体集積回路及びその制御方法
JP2008180635A (ja) 半導体装置
US20110156167A1 (en) Methods for Consumption of Timing Margin to Reduce Power Utilization in Integrated Circuitry and Device Implementing the Same
JP2013003682A (ja) メモリ管理装置及びメモリ管理方法及びプログラム
US20090153572A1 (en) Apparatus and method for processing data

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823