JPS62159448A - 集積回路ウエハ - Google Patents

集積回路ウエハ

Info

Publication number
JPS62159448A
JPS62159448A JP61297877A JP29787786A JPS62159448A JP S62159448 A JPS62159448 A JP S62159448A JP 61297877 A JP61297877 A JP 61297877A JP 29787786 A JP29787786 A JP 29787786A JP S62159448 A JPS62159448 A JP S62159448A
Authority
JP
Japan
Prior art keywords
islands
physical parameter
wafer
island
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61297877A
Other languages
English (en)
Other versions
JP2553057B2 (ja
Inventor
ジヨセフ・カール・ローグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62159448A publication Critical patent/JPS62159448A/ja
Application granted granted Critical
Publication of JP2553057B2 publication Critical patent/JP2553057B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06596Structural arrangements for testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A、産業上の利用分野 B、従来技術 C0発明が解決しようとする問題点 り0問題点を解決するための手段 E、実施例 F0発明の効果 A、産業上の利用分野 本発明は、集積回路に関し、さらに具体的に言うと、集
積回路ウェハ上の使用済み回路アイランドと未使用回路
アイランドの間で回路負荷を動的に割り振りして、アイ
ランド間の熱勾配などの局所的物理パラメータを、ウェ
ハ全体で名目値の範囲内に収めることに関するものであ
る。
B、従来技術 集積回路業界は、集積回路を物理的故障メカニズム、主
として熱から好適に保護する方法をいくつか開発してい
る。集積回路モジュールをトラブルのない動作に適した
範囲の動作温度に保つための機構がいくつかある。それ
には、ウオームアツプ期間が必要なもの、モジュールを
空冷または水冷するもの、空調環境が必要なものなどが
ある。
これらの方法は、ゲート中に一緒に実装された多数の回
路モジュールにとって、永続的で総合的な解決方法であ
る。また、個々の集積回路モジュール中のウェハの熱放
散特性にも注意が払われているが、ウェハ上に数百数千
の回路デバイスがあるのに、ヒート・シンク以外には、
モジュール・レベル以下の物理パラメータ制御機構は余
り開発されていない。現在行われているやり方は1円形
の半導体ウェハをダイシングして多数の長方形チップに
し、それをモジュールに装着するものであるが、チップ
がますます大きくなり、ウェハ全体にまで及ぶようにな
る趨勢にある。本特許明細書では、「ウェハ」の語は、
寸法や形状は問わず、その上に回路デバイスを配列する
半導体材料のブロックを指すものとする。
集積回路業界は、収率減損因子の問題を解決しようとた
えず試み続けている。半導体工業における収率減損要因
は、1個または数個の回路が動作せずまたは動作不良と
なるために、ウェハが製品中で使用に適さなくなること
による、故障メカニズムにある。加工開始時のウェハに
対する使用可能なウェハの完成収率は、半導体製造の成
否を測定するための非常に重要なパラメータである。典
型的な収率減損要因は、半導体中のパイプ、絶縁体の欠
陥、フォトリソグラフィ工程での欠陥にある。個々の回
路がどんどん小さくなり、ウェハがどんどん大きくなっ
て、集積度が高まるにつれて、欠陥の生じる確率も高ま
り、収率が減少する。加工品質が向上しても、完全な集
積回路ウェハの収率が妥当な値にならないことがある。
1個または数個の故障があっても回路ウェハが使用でき
るようにするため、故障バイパス技術が必要である。
故障バイパス技術とは、動作負荷(operation
alduty)を不良回路アイランドからそれと等価な
ふつうは冗長な良い回路アイランドに割り当てをし直す
技術のことである。
集積回路技術で知られているように、ウェハは比較的大
きくてもよく、現在直径が50〜100mないしそれ以
上になっている半導体プールのスライス全体に及ぶこと
もある。ウェハは、多数の回路アイランドを含むことが
できる。このアイランドは、単にウェハのある場所に物
理的にまとまって配置されているグループであると考え
てよい。
アイランドは、たとえば四分の一区画、十六分の一区画
または、その他の格子内の画定された場所とすることが
できる。
集積回路業界では、冗長な回路アイランドを活動化して
故障した回路アイランドの動作負荷を引き受けさせる、
故障バイパス技術がいくつか報告されている。故障バイ
パス代替用の回路アイランドを単に「アイランド」と呼
ぶことがある。好ましい故障バイパス技術は、向き合っ
た1次ウェハと2次ウェハ上の面対称な回路のアイラン
ドが、故障の際にその対応する双子の片割れの動作負荷
を引き受けることができる、対向する相補形アイランド
の取換えである。電球の交換のような物理的取換えはな
く、近くの等価なソケットに入った電球をつけるのと同
様に負荷(duty)が割り当てし直される。
ウェハの形状と、ウェハ相互接続が論理回路に比べてか
なり大きいために、ウェハ間接続に使える相互接続の数
が限定される。また対向する相補形ウェハの熱膨張が異
なるために生じる線形せん断応力によっても、ウェハ間
接続がウエノ\のかなり小さな領域に限定される。へこ
みを調節したウェハ接続をウェハ表面のばらばらな場所
に配置すると、対向する相補形ウェハの熱膨張の違いの
問題が起こり、1本または数本のへこみを調節したウェ
ハ接続の疲労故障による接続故障が起こる可能性がある
。また突合せ表面が平面でないと、へこみを調節したは
んだボールが故障して、リフロ一工程中にできた間隙を
ふさぐことがある。
物理的応力はよく知られている問題であり、主として回
路負荷にもとづく熱蓄積によるものであることが知られ
ている。同じウェハ内のアイランド間に温度勾配ができ
ることはよく知られている。
通常の熱放散法では、ウェハ内の負荷に関係する高温ま
たは低温の回路アイランドができるのを完全には防止で
きない。ウェハ上のホット・スポットを冷却してそれを
防止することを含めて、冷却に努力が注がれてきたが、
アイランド間の温度平衡および他の物理パラメータの平
衡を作り出すためにウオームアツプ以上のことはほとん
ど行なわれていなかった。冗長回路アイランドの物理パ
ラメータは、ふつう無視されてきた。
従来技術の代表例としては、下記のものがある。
ログ(Logue)の米国特許第3879839号、“
多機能LSIウェハの製造方法(METHOD OFM
ANUFACTURING MULTI−FUNCTI
ON LSI l1lAFER3)”、1975年4月
29日、には対向相補ウェハ面対称アイランドの故障取
換え技術が示されている。
米国特許第3879839号の分割特許である、ログの
米国特許第3984860号、″多機能LSIウェハ(
MULTI−FIJNCTION LSI日FER3)
 ″、1976年10月5日、にも、同様に対向相補ウ
ェハ面対称アイランドの故障取換え技術が示されている
ログ等の”VLSI設計の技術的生産性を高めるための
技法(Techniques for Improvi
ngEngineering productivit
y of VLSI Designs)”、IBMジャ
ーナル・オブ・リサーチ・アンド・デベロップメント(
IBM Journal of Re5earch a
ndDevelopn+ent) 、 Vol、 25
、No、2−3,1981年5月、pp、 107−1
15、には、迅速な個性化と設計エラーの修復のために
プログラム式論理アレイ・マクロとレーザー光線を使っ
た、超大規模集積設計法が示されている。
本願発明者と協力者によるこれらの先行の開発技術は、
重要ではあるものの、アイランドが良い動作中のアイラ
ンド、良い冗長アイランド、それとも不良アイランドの
どれであっても、電子的にウェハ上の1次アイランドと
2次アイランドの間の物理状態のつりあいをもたらす本
発明を教示または示唆するものではない。
故障バイパスの対向相補ウェハ・アイランド法では、欠
陥のあるアイランドは、機械的または化学的過程によっ
てではなく、論理ゲートと電力ゲートで遮断されること
によって動作回路の負荷(duty)を解除される。ウ
ェハは面対称なので、各アイランドおよび双子の片割れ
である論理アイランドに関連するへこみを調節したウェ
ハ接続が突き合わせになる。論理ゲートと電力ゲートは
、1次ウェハおよびそれと面対称な2次ウェハに予め組
み込まれており、各ウェハ上で面対称の形で重複する全
体配線を介して信号を再経路指定し、論理回路負荷を動
作中のアイランドに割り振り、また良い冗長アイランド
ならびに故障アイランドをバイパスするのに使われる。
C1発明が解決しようとする問題点 集積回路ウェハ内の区画毎の物理パラメータの勾配を、
負荷(duty)割当ての如何にかがわらず。
また永続的勾配が半導体内の不純物、または良い冗長ア
イランドに指定されること、あるいは良い動作中のアイ
ランド中で、入力の変動に応じた頻繁なまたはまれな負
荷の動的変化のどれによって生じるにせよ、最小にする
ことが本発明の目的である。
本発明の一目的は、すべての回路アイランドの間で回路
負荷の熱作用またはその他の物理作用を動的につり合わ
せるための、熱またはその他の物理パラメータの均衡手
段を備えた、並列に配置された1次ウェハおよび2次ウ
ェハの個々の回路アイランドを提供することである。各
回路アイランドは、良い動作中の回路アイランドであれ
、良い冗長な回路アイランドであれ、不良回路アイラン
ドであれ、対向する回路アイランド間で、したがってモ
ジュールを形成する対向面対称ウェハ間で動的熱平衡ま
たは他の物理的平衡を維持するように設けられる。
本発明のさらに具体的な一目的は、電力分布および回路
負荷に対する物理パラメータの影響を動的に制御して、
ウェハ内での物理パラメータの勾配を除去し、または劣
化が起ころうと、また特定のアイランド中の回路が犠牲
になろうと、モジュールあるいはシステム全体の全体的
機能が最良になるように物理パラメータの勾配を最適化
することである。
D0問題点を解決するための手段 本発明によれば、重要と考えられる各アイランド内で回
路負荷(circuit exercise)を強制割
当てすることによって、故障バイパス・ウェハ回路モジ
ュール中の使用済み回路アイランドと未使用回路アイラ
ンドの間で、温度などの物理パラメータの値が、均衡化
される。個々の臨界負荷アイランド内で、サーモスタッ
トがヒータを制御し、あるいは他の物理パラメータ報告
手段が変換装置を制御して、物理パラメータを公称値に
戻させる。
負荷の重い動作中のアイランドと、負荷のない故障した
アイランドまたは良い冗長アイランドは、破壊的な熱勾
配を生じさせ、動作または接続の故障をもたらす恐れが
ある。かかる物理的勾配をなくすため、物理的平衡を維
持するだけの目的で、通常の回路負荷を受は取らないす
べての回路アイランドに、回路負荷を強制割当てする。
温度は最も重要な物理パラメータであるが、物理パラメ
ータには、圧電効果、静電容量、インダクタンス、磁性
、放射作用、電圧ならびにそれに関係するまたはそれか
ら派生する他の物理パラメータも含まれる。臨界負荷ア
イランドとして重要な各負荷アイランドは、物理パラメ
ータのセンサと、そのセンサによって制御されその物理
パラメータを修正する変換装置を含む、物理パラメータ
均衡手段を備えている。物理パラメータは、測定しても
、閾値で検出しても、また負荷事象カウントから推定に
よって算出してもよい。外部的にコンピュータでカウン
トしても、また内部的にアイランドの電子装置内に事象
カウンタを形成してもよい。電気と熱の複合分布用のイ
ンターポーザと導電液はオプションである。
本発明の一つの特徴は、アイランドの温度(物理パラメ
ータ)を制御するため、各回路アイランドの近傍にセン
サ(物理パラメータ報告手段)と埋込み大抵抗性半導体
回路(物理パラメータ変換回路)を組み込むことである
本発明の第2の特徴は、ホットスポットとコールドスポ
ットがなくなるように回路負荷を動的に指定する手段を
も備えたインターポーザを使って。
熱勾配なしに1次ウェハと2次ウェハを相互接続するこ
とである。
本発明の第3の特徴は、ウェハ内部の伝熱媒体として、
配電チャネル中にも屈折性導体または液体導体を使用す
ることである。
E、実施例 第1図ないし第7図は、回路アイランドでの動的負荷割
振りによって、アイランド間故障バイパスを実現し、ア
イランド間での物理パラメータ状態の不つり合いを最小
にするために多数の相互接続を備えた、本発明にもとづ
く対向する相補形ウェハのコンセプトを、省略して詳細
にかつ概略的に示したものである。
本発明にもとづく均衡化に適した物理パラメータは多数
あるが、温度上昇が最も強力である。1次回路負荷に関
係するパラメータの変化およびその結果生じる本発明に
もとづいて均衡化すべき故障のメカニズムとして、温度
という物理パラメータを取り上げ、それ以外の物理パラ
メータについては少し触れるだけにしておく。温度上昇
は熱勾配を生じるが、この熱勾配は、Vebに影響を与
え、また破壊的となる可能性もある熱膨張差を生み出す
。したがって、好ましい実施例では、一時的熱作用と累
積的熱作用の両方を考慮する。故障メカニズムとなり得
る他の物理パラメータとしては。
圧電効果、静電容量、インダクタンス、磁化、放射作用
、ひずみ、電圧などがある、これらおよびその他の物理
パラメータは、累積的機械作用や線形機械作用その他の
形で電子負荷と関係づけることができ、ウェハのアイラ
ンド間で同様の方法で均衡化ないし補償できる。
対向する相補形ウェハは必ずしも面対称でなくてもよい
が1面対称が好ましい。汎用ウェハを製造しやすくする
ために面対称を利用するコンセプトを、多数の論理アイ
ランドを含む2つのウェハを多数のへこみを調節したウ
ェハ接続で面対称の形に接合するところにまで拡張する
。へこみを調節したウェハ接続は非常に多数あり、非常
に小さく、かつ非常に広く隔離されているため、熱機械
的応力に応じて破壊される。2つのウェハが、主にウェ
ハ毎に全体的にであるが、ウェハ内のアイランド間でも
、熱的に厳密につり合わない限り。
熱機械的応力が発生する。ウェハ間の熱均衡は、対流に
よっても、相互接続での熱伝導によっても起こるが、こ
れらは局部的温度上昇の累積作用とつり合うには不充分
である。かかる温度上昇は、集積回路ウェハのアイラン
ドの負荷が重いパターン中で発生し得る。
ある種の回路アイランドは、ある期間中負荷が軽く、そ
の後別の期間中には非常に重い負荷がかかることがある
。負荷は、使い方ならびに故障バイパスの違いによって
変わるので、ある回路アイランドの負荷の相対頻度を予
想することはまず不可能である。電力ゲートを使って故
障アイランドへの電力を断ち、不必要に電力を消費しな
いようにすることができる。同様に、電力ゲートを使っ
て故障アイランドまたは冗長な良いアイランドへの供給
電力を増やし、そのアイランドからの論理出力が無視で
きる場合でも、熱均衡を強制することができる。半導体
シリコンは、比較的均質で熱膨張率が約3 X 10−
’/Cと比較的小さい熱良導体である。とはいえ、かか
る局部的熱蓄積の累積灼熱機械的作用によって、ウェハ
がそったり、疲労が生じて精巧な接続をせん断すること
がある。
ウェハ上の“ホット″・スポットと1コールド″・スポ
ットが熱機械的応力を生じて、へこみを調節したウェハ
接続に損傷の及ぶのを防止するため、物理状態均衡手段
が、重要なアイランドに組み込まれている。これを今後
パ臨界負荷アイランド″と呼ぶことにする。各物理状態
均衡手段は安価なので、ふつうはすべての回路アイラン
ドを臨界負荷アイランドとみなして、それに関連する物
理パラメータ均衡手段を備えるのが適切である。物理状
態均衡手段は、ふつう温度センサなどの物理パラメータ
報告手段、関連する物理パラメータ報告手段に応答する
制御ゲート、およびゲート式トランジスタ抵抗器などの
物理パラメータ変換手段を含んでいる。
温度センサは、ベース・エミッタ電流Ibeが一定の場
合のエミッタ・ベース電圧ebの温度変化によってアイ
ランドの温度を測定し、ゲートを制御することができる
。このゲートは負荷要求を関、連するゲート式変換器に
ゲートすることによってアイランドの温度状態を制御す
る。該当する場合、アイランド自体の回路の性能のため
というよりも、システム全体の性能を高めるために、必
要に応じて異なるアイランドで違う物理パラメータ値、
たとえばVebを強制割当てすることができる。ゲート
式変換器は、抵抗器または電力用トランジスタ、あるい
は精査中の物理パラメータを扱う品目のもつと複雑なア
レイである。温度パラメータの場合、熱膨張差による故
障メカニズムが関係しているが、物理パラメータ均衡手
段は温度センサ、センサで制御されるゲート、および負
荷中に熱を供給するためのゲート式抵抗器またはトラン
ジスタを含むことが好ましい。動作アイランド上の動作
回路またはその面対称な双子の片割れであるアイランド
上の物理パラメータ均衡回路の回路負荷は、各アイラン
ドを名目温度に加熱し、こうして熱機械的つり合いを維
持する。物理パラメータ均衡手段は、通常回路負荷がそ
のアイランドに加える応力がそのパラメータの名目閾値
にまで達しないとき、回路負荷を強制的に割当てる。物
理パラメータ(温度)均衡手段は、動作中のアイランド
内の論理負荷により、冷却機構に放散される熱ではなく
てアイランド内部で放散される電力の結果として、アイ
ランドの温度が名目レベルの範囲内に収まるとき休止す
る。ふつうは必要ではないが、一時休止や永続的運転停
止などの強いアクションを講じて、名目値以上の温度に
反応するように物理パラメータ均衡手段を接続すること
もできる。
好ましい実施例のアイランドは、第1図に示すようにグ
リッドを画定するアイランド中の隣接する矩形としてレ
イアウトされた単なるグリッド領域である。もつと複雑
なアイランドのレイアウトも考えられるが、シリコンは
熱伝導性と熱機械的均質性が非常によいので、ニレガン
トな臨界負荷アイランドの矩形グリッドがこの良好な実
施例では故障バイパスと状態均衡化の基準を充たしてい
る。物理パラメータ均衡手段は、互いにおよびグリッド
を画定するアイランドと同一のまたはわずかだけずれた
面対称グリッドを使ってレイアウトすると好都合である
。グリッドは、選択した均衡化すべき物理パラメータが
類似していなければならない。すなわち対向する臨界負
荷アイランドは、“双子″として好ましくは面対称の双
子として、互いに選択した物理パラメータが類似してい
なければならない。
好ましい実施例では、各アイランドは臨界負荷アイラン
ドである。実際には、アイランドのなかには、常に負荷
がかかつているか、または他の何かの理由で物理パラメ
ータの問題を免れており、したがって臨界負荷アイラン
ドとして設ける必要のないものもあることがわかってい
る。すなわち、一部のアイランドは、区画の物理パラメ
ータの変化を免かれ、あるいはかかる物理パラメータの
変化の結果故障にならないことがわかっており、したが
って物理パラメータ均衡手段を設ける必要がない。
物理パラメータ均衡手段は、様々な形をとれる。
1つの形は、完全に区画に分れていて、センサとセンサ
・ゲート式変換器が各アイランド内またはその近傍に配
置されているものである。もう1つの形は、計算によっ
てセンサをシミュレートすることができるものである。
この計算は局所や遠隔で行なうこともできる。変換器も
、専用変換器から、既存の回路を物理パラメータ変換器
として時分割使用するものまで、様々な形をとることが
できる。マスタースライスから論理デバイスを作成する
ための加工または個性化の前に、物理パラメータ均衡手
段を完全に配置、すなわち埋め込むことは、設計の自由
度の点で有利である。かかる場合、物理パラメータ均衡
手段は様々な形をとることができる。しかし、マスター
スライスから動作論理デバイスを作るのに必要な工程段
階または個性化中に、物理パラメータ均衡手段を作成す
ると、加工上非常に有利である。良好な実施例では、物
理パラメータ均衡手段を、個性化の前にマスタースライ
スに入れる。
第1図および第2図は、コンピュータ手段と対向する面
対称な相補形ウェハ対10を示したものである。コンピ
ュータ手段は、ウェハ外の上位コンピュータ8でもウェ
ハ上のコンピュータ9でもよい。ウェハ対10は、1次
ウェハ11と2次ウェハ12からなり、それぞれ多数の
アイランドO000−0111および1000〜111
]IC分割されている。どのアイランドも、アイランド
回路ノード14の間にふつうなら動作する回路中に故障
個所13が含まれることがある。アイランド0110と
1101が5それぞれ故障13を含むものとして示しで
ある。1次ウェハ11中のアイランド0110は、動作
アイランドとしては使えず、その動作負荷(opera
tional duty)は、故障バイパス手法によっ
て、コンピュータ手段8−9の制御下でそれと面対称な
双子の片割れであるアイランド1110に切り換えられ
、アイランド1110が動作アイランドとしてその負荷
(duty)を引き受ける。2次ウェハ12中のアイラ
ンド1101は、1次ウェハ11中のそれと面対称な双
子の片割れであるアイランド0101が動作しているた
め、動作アイランドではない。アイランド1101は、
冗長アイランドである。これは故障個所13を含んでい
るが、動作負荷がすでに良いアイランド0101に割当
てられているため、問題にはならない。故障バイパス接
続があるため、動作アイランドの全部が使用可能である
。各動作回路は、回路ノード14間にある種の良い回路
を含んでいる。多数の良い回路が冗長である。これらの
回路は、動作していないが、物理的に実在しており、物
理パラメータの作用を受ける。各アイランドは、物理パ
ラメータ均衡手段15を備えている。第1図では、すべ
ての物理パラメータ均衡手段が良いものであるとして示
しである。回路モジュールは、少数の故障した物理パラ
メータ均衡手段を許容できる。良い物理パラメータ手段
を強制割当てし、それを作成して収率が低くても経済的
に許容されるほど早期にテストするのが、経済的に実用
的である。物理パラメータ均衡手段を充分な高収率が得
られるほど入念にまたはうまく作ることも可能である。
故障のある物理パラメータ均衡手段を、加工の初期段階
でみつけ、選択した均衡化すべき物理パラメータの名目
値の範囲内に収まっていることがわかっている。動作回
路とアイランドを共用するウェハを、選んで使うことが
できる。1次ウェハ11は、ウェハ外の接続パッド16
を備えている。ウェハ11(第1図ないし第2図)は、
ウェハ外の入出力接続と電源接続16に延長部からアク
セスできるように、ウェハ12より少し大きく作っであ
る。2つのウェハ11と12を接合すると、露出した端
部を密封材でシールして、流体冷媒中の汚染物がウェハ
の作用部分に接触できないようにする。
本特許明細書では、パ1次″および″2次″の語は、説
明の便宜のために使ったもので、階層を意味しない。良
い臨界負荷アイランドのうちから動作回路アイランドを
うまく選ぶと、ランダム。
基盤目状その他便宜的にあるいは均衡化すべく選択した
他のパターンを含むどんなパターンでもできる。
ウェハ11と12は、へこみを調節した接続パッド17
を備えており、この接続パッドは、へこみを調節したウ
ェハ・コネクタ18によって接続される。へこみを調節
したウェハ・コネクタ18は、加工中界面張力のために
はんだボールとなる。
このはんだボールは、対向するはんだぬれ性バッド17
の間の隙間を架橋して、1次ウェハ回路と2次ウェハ回
路を接続する。接続は電気的か機械的である。接続の構
造は、はんだボールがパッド17間の受台を形成すると
き、表面張力によって制御される。へこみを調節したウ
ェハ・コネクタは、第1図では一般的な形では示さず、
代表的な接続の場合を破線で示しである。へこみ調節チ
ップ接続技法は、集積回路業界では周知であり、II 
C4,JTと呼ばれることが多い。砂時計形受台は。
リフロー溶融はんだの凝固によって一時に作られたすべ
てのへこみを調節した接続の表面張力ベクトルが自然に
最小になる結果である。へこみを調節した表面の張力は
、かなり大きい。高速顕微鏡映画にすると、ウェハは文
字通り表面張力によってばたんとはまるのがみえる。し
かし、へこみを調節したウェハ接続には機械的制限があ
る。とくに反復横応力による疲労破壊を受けやすい。ウ
ェハの曲り、あるウェハ中の負荷の重い回路アイランド
の局部的加熱、あるいは双子のアイランドの面対称な片
割れの列よりも加熱されたアイランド列の累積的膨張の
ために、かがる横応力が印加されることがある。
このプロセスは、これらの潜熱的横応力の問題を考慮に
入れて、始めに平坦性を確立することによってそれを最
小限に抑えようと試みることができる。たとえば、第3
図に示すように、好ましいプロセス中の2つのウェハを
平らな2枚のポットプレート19に真空チャックする。
ホットプレート19の配置は、ウェハ11−12を一緒
にしてへこみを調節したウェハ接続18をリフローする
前に、各ウェハ11−12上のへこみを調節したウェハ
接続が少くとも大体心合せされるように行なう。
回路アイランドの負荷は、物理的状態、最も重要なもの
として熱状態が、アイランド間でしたがってウェハ間で
一致するように、アイランド選択の熱またはコンピュー
タ・フィードバック制御によって、一致させることがで
きる。ウェハ11と12は、それぞれ第1図に示す相補
形アイランド0000−0111と1000−1111
が対向するように配置する。アイランドはそれぞれ多数
のトランジスタや他の回路デバイスを含む。図に示した
項目は、特定の回路の概略図ではなく、回路は無視して
、対向するアイランドの相補形(面対称)の性質を示す
のに使った絵文字である。
回路1101と0111は、第1図では故障したものと
して示してあり、欠陥13は、何らかの故障メカニズム
によって生じた故障を示す。選択ゲートを使って1周知
の故障バイパス法に従って、故障回路1101に優先し
て0101などの良い回路を、また故障回路0110に
優先して1110を選択する0両方のアイランドが良い
、あるいは片方が故障の場合でも、物理状態、主として
熱膨張を均衡させることが望ましい、熱機械的応力は、
温度勾配から推定できる。その他の物理状態は、機械的
ひずみ用ひずみゲージなど適当なセンサによって直接測
定できる。監視情報は上位コンピュータにフィードバッ
クされ、上位コンピュータで負荷パターンを決定する。
ある種の条件下では、上位コンピュータ8またはウェハ
上のコンピュータ9、あるいは両者が協力して、選択し
た回路アイランドに刻印された負荷パターンがら温度上
昇を計算し、物理パラメータの測定値がらではなく計算
値からフィードバックをもたらすことができる。別法と
して、ウェハ上のコンピュータ9がそのアイランドの負
荷事象カウンタとして働き、推定により温度上昇を負荷
事象のカウント、たとえば所与の点を通るパルスの関数
として計算してもよい。
第1図に示した回路は、電子的細部は示さず絵文字とし
て示したもので、人出カノード14の間に回路が存在す
ることだけを示し、それぞれへこみを調節したコネクタ
17で接合されたはんだ湿潤性パッド17を有する。
物理パラメータ均衡手段15は、物理パラメータ報告手
段を含んでおり、これはやはり物理パラメータ均衡手段
に含まれる物理パラメータ変換手段の負荷を制御する。
実際の物理パラメータ均衡手段を構成するデバイスは、
製造工程が容易になるように集積回路中の他のデバイス
と類似したものであることが好ましいが、原則として互
換性のあるデバイスなら何でもよい、たとえば、グリー
ム(Graame)の″動作増幅器を用いた設計(De
signing with operational 
Amplifiers)”、マグロ−ヒル社、ニューヨ
ーク、1977年のセクション9.5、“電子温度計(
ElectronicThern+ometers)”
、pp、254−257、を参照のこと。
物理パラメータが温度の場合、物理パラメータ均衡手段
は、本質的に各アイランドの下または近傍に埋め込んだ
サーモスタット制御式ヒータである。シリコンの熱伝導
度は大きいので、ヒータが自分のサーモスタットに影響
を与えないように絶縁は充分にしなければならないが、
サーモスタットとヒータを互いに隔置する必要はない6
物理パラメ一タ報告手段は、少くとも測定式、閾値検出
式、推定計算式の3つの型式のうちのどれがである。物
理パラメータ報告手段は、アイランドの境域内に配置す
るのが好ましいが、アイランド間の周縁部または当該の
アイランドの近傍のどこかに配置してもよい。推定計算
式の場合はとくに、大部分の、場合によってはすべての
物理パラメータ報告手段をアイランドから離して配置す
ることもできる。たとえば、コンピュータ8は発生して
いる処理のタイプから特定のアイランドでの温度上昇の
発生を計算するのに充分な情報をもつ。すなわち、コン
ピュータ8は、ウェハ上のコンピュータ9が採取してコ
ンピュータ8に送った負荷事象のカウントから、温度上
昇の推定値を計算することができる。計算、閾値および
カウントによるその他の推定法は、区画化された物理パ
ラメータの作用がよく理解できるようになると、便利に
なる。
物理パラメータ変換手段は、アイランドの境域内に配置
するのが好ましいが、アイランド間の周縁部または当該
のアイランドの近傍のどこかに配置してもよく、またレ
ーザなど遠隔照準可能な変換器でもよい。
唯一の動かせない規則は、物理パラメータ報告手段と物
理パラメータ変換手段が、その中に含まれる臨界負荷ア
イランド内の回路デバイスと協力して、関連する臨界負
荷アイランドを1通常動作中選択されたパラメータの名
目限界内に維持できることである。
物理パラメータ報告手段14が温度センサである場合、
適切な物理パラメータ変換手段15は、温度が名目値以
下のとき伝導するように温度センサによってゲートされ
る、埋込み半導体抵抗または埋込み半導体トランジスタ
である。名目温度を上回る温度は、高く設定された第2
の温度センサによって検出され、その高温域検出信号が
双子のアイランドへの負荷移転のための制御信号または
緊急手順を呼び出すための制御信号として使われる。 
第3図は、多数のへこみを調節したウェハ接続18によ
って面対称なウェハ11と12を接続するための加工具
を示したものである0分散真空ポートによって加熱プラ
テン19上にウェハを保持して、ウェハをプラテン表面
の平らな構造と共形にし、平面性と平行性を確保する。
プラテンを加熱すると、はんだがリフローして、接続1
8を形成する。
温度感知パラメータの一つはVebである。回路負荷は
予測できず、また駆動される回路の数は所与の回路の並
列ローディングの点でも、タンデム・チェーンの長さの
点でも非常にばらつきがあるため、Vebをウェハ中の
最悪の場合の熱勾配に合わせて設計するのが通例である
。また、バッチ毎のばらつきもある。最悪のケースに合
わせて設計すると、とくに全ウェハ集積の場合に、集積
回路の性能が著しく劣化することがある。
アイランド間の熱勾配を最小にするための面対称ウェハ
技法は、アイランド間の熱勾配を最小にして最悪の場合
を最適化するものである。また、論理トランジスタの全
体的Veb性能が最良になるようにアイランド間の熱勾
配を調節することにより、アイランド間の熱勾配が持続
したり、個々のアイランドが一時的に名目限界を越えた
りすることはあるものの、集積回路全体の性能を最適化
することができる。先に考察したVebは、シリコンの
温度測定に使ったデバイスのVebであったが、この場
合のVebは温度感知デバイスではなくて論理トランジ
スタのエミッタ・ベース電圧であることに注意されたい
第4図ないし第6図は、別の実施例を示したものである
。この方法では、ウェハに電力を分配するのに、3つの
金属被覆レベルが不要で、2つのウェハ11と12の間
に配置されたインターポーザ2oによる。このインター
ポーザ20は、ウェハの熱膨張率と一致するようにシリ
コンでできている。配電用配線は、電流を流す耐火金属
被覆とし、電力を両方の論理ウェハに配給するため、イ
ンターポーザの両側に配置することが好ましい。
インターポーザには、その両面をつなぐ論理信号用のヴ
アイア接続を設けなければならない。これは、ヒユーズ
(Hughes)法を使って実施できる。
この方法は、アルミニウム・スポットをシリコン製イン
ターポーザに付着して、インターポーザを高温ならびに
熱勾配を介して、アルミニウム・スポットをシリコン全
体に拡散させ、こうして両面をつなぐヴアイア接続を設
けるものである。
また、インターポーザ上にゲートを作成して。
ヴアイア接続を切断する、すなわち1次ウェハ上のある
アイランドからも1方のウェハ上のそれと対応するアイ
ランドへの接続を開にする能力を与えることも可能であ
る。これは、ウェハ上の線がアースまたは他の単一線に
短絡して、相補形ウェハ上の面対称な双子のアイランド
を両方とも動作不能にする問題を解決する際に有利であ
る。かかる故障は、動作負荷(operational
 duty)を双子の片割れ同志の間で移転して容易に
故障バイパスを設けることができず、キラー故障(ki
llerfault)と呼ばれる。
第5図に、物理パラメータ均衡手段15をアイランド(
0000−1111)中に配列した、インターポーザ2
0の上面と下面を示す。この物理パラメータ均衡手段は
、第1図の回路ウェハ11と12上のものと同様、パラ
メータ・センサ21、センサ制御式ゲート22、および
ゲート制御式変換器23を含んでいる。第5図は、わか
りやすいように動作論理を取り除いであるが、ウェハの
物理パラメータ均衡手段の配置図にもなっている。
第6図ないし第7図は、インターポーザ20(またはウ
ェハ)中に配電チャネル24がどう埋め込まれるかを示
したものである。対向する相補形ウェハの間には相互接
続が多数ある。下記の方法を使って、場所25にへこみ
を調節した接続によって配電チャネルを作成するのが好
都合である。
2つのシリコン・ウェハ(単結晶)から出発し、一方の
ウェハに、希望する配電線パターンと一致するパターン
のみぞをエッチする。みぞに耐火金属を付着させる。第
1のウェハよりもやや小さい第2のシリコン・ウェハを
みぞつきのウェハの上に置き、2つのウェハに電界と圧
力をかけながら温度を上げて、結晶格子内の原子結合を
確立し直す。配電用金属被覆に接続するためにバイアが
必要な場所に耐火金属被覆まで届くようにアルニウム・
スポットを高温で拡散させて、配電チャネル24に通じ
るヴアイアを作成する。
電力を供給する金属被覆を使ってウェハを冷却しながら
、ウェハ内で電力を分配するという第2の方法は、ポン
プ注入した水銀を使って、ウェハの電力供給と冷却を同
時に行なうものである。耐火金属の場合と同様にみぞを
作り、第2のウェハを貼り合わせ、次にトンネルを作り
、トンネル中にヴアイア25を付着して拡散される。完
了後にその次の操作中にトンネルに水銀をポンプで注入
する。水銀は同時に導体および熱交換材として使われる
。第7図には、ポンプ26と冷却用放熱器27を概略的
に示しである。この電力供給冷却用トンネルは、ウェハ
上の回路負荷アイランドと互換性がありさえすれば、第
4図に示すようにインターポーザ20中に配置しても、
ウェハ11−12自体の中に設けてもよい。水銀は、熱
と電気のすぐれた良導体であるが、腐食性と毒性がある
のが難点である。銅などの低融点金属を使って耐火金属
の機能を強化したり、ウッド合金(lilood’ 5
a11oy)などの低融点はんだを液体として使うこと
もできる。
回路負荷の熱勾配作用の測定値または計算値にもとづい
て、1次回路と2次回路のどちらか1方または両方の負
荷を制御して、ホットスポットとコールドスポットを最
小限にする。たとえば、すべての負荷をアイランド11
1oに割り振ると、アイランド0110が故障のため有
意な負荷から絶縁されることがある。アイランド111
oは加熱されて膨張するが、物理パラメータのつり合い
がないため、アイランド1110は低温のままになる。
ウェハ11と12の間に熱膨張応力が生じて、ウェハ1
1からウェハ12へのへこみを調節したウェハ接続にひ
ずみがかかる。あるいは、電子的に無意味な負荷をアイ
ランド111oに印加して、その温度上昇とそれと双子
のアイランド0110の温度上昇のつり合いをとる。電
子的結果は無視されるが、熱作用は残る。
操作中に両方のウェハ上の面対称な双子のアイランドが
良いアイランドであるが、その片方だけが動作中である
場合、物理パラメータ均衡手段が負荷を制御して、双子
のアイランドの熱的っり合いを保つ。双子のアイランド
が互いに面対称であるため、両方のアイランドはごく接
近して向がい合うことに注意すること。通常の負荷中、
1次つエバから2次ウェハへの熱対流は、熱勾配を名目
範囲内に保つのに充分であり、物理パラメータ均衡手段
は休止状態のままである。負荷が軽いときは、1次アイ
ランドも2次アイランドも著しい温度上昇を経験しない
が、どちらの物理パラメータ均衡デバイスも活動化され
ているため、熱膨張勾配がない。負荷が重いときは、動
作中のアイランドは温度上昇するが、それと面対称な双
子の片割れのアイランドは、その物理パラメータ均衡手
段によって名目温度に保たれる。
希望する場合、物理パラメータ報告手段に、様々な温度
でまたは相対温度で動作するセンサを設けることができ
る。その場合、複数の温度上昇水平域や差の決定が得ら
れる。ひずみゲージや機械収差を直接測定する他のセン
サも使用でき、このときは温度感知がより安定で簡単に
なる。
もう一つの方法は、電子回路に負荷カウンタを入れて、
負荷事象をカウントし、熱勾配を測定ではなく推定する
方法である。負荷カウンタは、直接にまたは双子のアイ
ランドのカウンタと比較して差分式に1次アイランドお
よび2次アイランド中の物理パラメータ変換器の切換え
を制御する。
もう一方の方法は、外部の監視コンピュータ中で負荷カ
ウントを行なって、それに応じてアイランド・ゲートを
制御するものである。
面対称な双子の良いアイランドの間で動作状況または冗
長状況を割り振ることにより、動作回路を物理パラメー
タ変換手段として使うことができる。たとえば、測定ま
たは推定によって動作アイランドが閾値温度に達したと
制御装置が判定したとき、面対称な双子の片割れである
アイランド、すなわち良い冗長な回路が動作アイランド
として負荷を引き継ぎ、もう1方の片割れは冗長アイラ
ンドとして休止し冷却するように、動作を指定し直すこ
とができる。物理パラメータの均衡化に必要な場合、1
方のアイランドの出力ゲートをオフにした状態で面対称
な双子の両方のアイランドを動作できるようにゲートさ
せ、両方のアイランドに負荷をかける。この方法は、故
障アイランドにも使えるが、故障はその性質上監視し難
いので、好ましくない。
友糞 本発明は、単一のウェハまたは面対称な対向するウェハ
として実施するとき、ウェハ構造はさておいて、最適パ
ラメータが不変になるように集積回路を動作させる方法
に従う。その基本ステップは、次の通りである。
集積回路を、負荷アイランドと故障バイパス用および物
理パラメータ均衡用の臨界負荷アイランドに分割する。
故障バイパス用として双子負荷領域により、各臨界負荷
アイランド毎に、対応する臨界負荷アイランドの回路の
ふつうは冗長な複製である双子の臨界負荷アイランドを
設け、それによって良い動、作アイランド、良い冗長ア
イランド、不良アイランドの3種の負荷アイランドのク
ラスを作る。
良い動作アイランドか良い冗長アイランドが。
不良アイランドかを問わず、各臨界負荷アイランドの物
理パラメータの値を報告する。
物理パラメータの値を使って、双子の両方の臨界負荷ア
イランド中での冗長なまたは再指定された回路負荷を同
時に、または交互に、または断続的に制御し、それによ
って動的操作のために良い動作中の臨界負荷アイランド
への適切な負荷の割り振りを指定し、また選択した物理
パラメータを名目値の範囲内に保つため適切な物理パラ
メータ均衡化操作を起こさせる。
面対称な対向するウェハと一緒に使う場合は、物理パラ
メータの均衡化の方が好ましい。その場合の基本ステッ
プは次の通りである。
集積回路を、負荷アイランドと故障バイパス用および物
理パラメータ均衡用の臨界負荷アイランドを備えた面対
称な対向するウェハに分割する。
この方法の一つのバリエーションは、全体的Veb性能
が最良になるようにアイランド間の熱勾配を調節するこ
とにより、アイランド間の勾配が持続したり個々のアイ
ランドが一時的にその個々の名目値を越えたりすること
はあっても、集積回路全体の性能を最適化する方法であ
る。これは、当該の臨界負荷アイランドの温度の値をコ
ンビュ−タに報告して、全体性能を最良にするためのア
ルゴリズムと突き合せ、臨界負荷アイランドの名目値を
個別に調節して実施する。
最適化の方法を、動作中の臨界負荷アイランドにまで拡
張して、全体の計算が良くなれば個々のアイランドの性
能劣化は構わないということでシステム性能を最適化す
るには、次のステップを用いる。
集積回路を、物理パラメータ均衡用の臨界負荷アイラン
ドに分割する。
臨界負荷アイランドに動作負荷(operationa
lduty)を割り当てる。
集積回路を動作させ、動作中に臨界負荷アイランドの物
理パラメータの値を報告する。
個々のアイランド毎に物理パラメータの値を名目値と突
き合わせる。
名目値を越えた物理パラメータの値が受は入れられるか
どうか、状況判定基準を見直す。
状況判定基準に応じて物理パラメータの名目値を調整す
るに の方法の極端な例は、防衛、健康、工業加工、輸送など
に関係するオンライン状況で有効なものであるが、モジ
ュールを犠牲にしても計算継続のためには差しつかえな
い場合、モジュールが破壊されるまで過熱されても、集
積回路モジュールを使い続けることである。
以上、ウェハ中の臨界負荷アイランド中の物理パラメー
タ、すなわち温度を制御することによって熱機械的応力
を除去する場合に重点を置きながら、本発明をその良好
な実施例に関して説明してきたが、当業者には自明のよ
うに、本発明の精神と範囲から外れることなく、形状と
細部に上記のおよびその他の変更を加えて、他の物理パ
ラメータの区画毎の累積的作用を制御することもできる
F1発明の効果 以上のように、この発明によれば、負荷(duty)の
割当てに拘らず、また物理パラメータの永続的勾配が半
導体中の不純物、良い冗長アイランドとして指定される
こと、あるいは良い動作アイランド中で入力の変化に応
じた頻繁なまたはまれな負荷の動的変化のどれによって
生じるものであろうと、集積回路ウェハ内での物理パラ
メータの区画毎の勾配を最小にすることができる。
本発明の良好な実施例の一つの利点は、面対称な回路ウ
ェハを使うことによって、製造用マスクが作りやすくな
り、設計者が理解しやすくなり、違ってはいるが類似す
る短い電気経路がもたらされ、また機能的に関連するア
イランドに物理的に緊密な関係を与えることにより、負
荷の均衡化により物理パラメータの適正状態が得られる
ようになることである。
本発明の第2の利点は、多数の異なる物理パラメータに
物理パラメータ均衡手法が使えることである。問題とな
る主な物理パラメータは温度であるが、同様のアイラン
ド間の均衡化または補償の対象となる他の物理パラメー
タには、圧電効果、磁気、インダクタンス、静電容量、
放射、ひずみ、電圧がある。
第3の利点は、回路アイランド・レベルでの物理パラメ
ータの比較的粗い制御を用いて、第2レベルの関係する
派生物理パラメータを制御できることである。たとえば
、回路アイランド・レベルでの温度制御を使って、Ve
bを調節することができる。
本発明の第4の利点は、それぞれ1個または複数の論理
的に不良なアイランドを含む面対称な2つのウェハを、
回路負荷が不つり合いなための熱機械的応力による故障
を心配せずに、使用できることである。故障のあるウェ
ハを、回路経路の複雑な再指定なしに互いに使える。不
良アイランドが互いに対向している場合はそうはできな
いが、それは制御でき、また面対称なウェハが加工事象
に関しては非常に違っているので余り起こらない。
全体的配線が対称形に重複しているので、複製配線は元
の配線と同じ特性をもち、同じ製造工程で作られ、信号
ドライブ回路に装荷静電容量を追加しない、X面やY面
ではなくZ次元での回路の重複により、冗長性がもたら
される。冗長性のために面内の回路面積が増すことはな
いので、性能は。
冗長性をもたないものと類似しており、回路面積を増す
場合には避けられない導体経路を長くする必要はない。
本発明の第5の利点は、熱膨張差によって相互接続が破
壊される危険を最小にしながら、ウェハの周辺だけに限
らず、簡単なウェハ相互接続をもたらすことである。
本発明の第6の利点は、マスタースライス中に物理パラ
メータ制御装置を組み込むため、制御しようと選択した
物理パラメータが何であれ、最大限の個性化の自由度が
与えられることである。
【図面の簡単な説明】
第1図は、本発明にもとづく温度均衡を伴う代表的な相
補形回路アイランドが見えるように開いた、面対称な2
つのウェハを示す、準概略的半開図である。 第2図は、対向する2つの相補形ウェハの準概略的側面
図である。 第3図は、熱応力および機械応力勾配をもつ相補形ウェ
ハを接続するための加工具の準概略図である。 第4図は、インターポーザが接続された面対称な対向す
る2つの相補形ウェハの準概略的側面図である。 第5図は、物理パラメータ均衡手段と回路アイランド位
置だけを示した、集積回路製造前の面対称な2つのウェ
ハの平面図に対応する。インターポーザの上面および下
面にある物理パラメータ制御手段の平面図である。 第6図は、配電・冷却用トンネルを示す、インターポー
ザの準概略的等角投影図である。 第7図は、接続および水銀ポンプによる冷却の細部を含
む、対向する相補形ウェハ・デバイスの準概略的側面図
である。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  山  本  仁  朗(外1名) 管 他の実施伊」

Claims (7)

    【特許請求の範囲】
  1. (1)区画にわかれており、物理パラメータの累積変化
    が、関係する臨界負荷アイランドの電子負荷から予想で
    きる結果となつている、動作負荷を選択された良いアイ
    ランドに割り当てることによつて、故障バイパス用の双
    子電子負荷アイランドの間で回路負荷を再指定する、故
    障バイパス接続手段によつて電子的に接続された、物理
    的に識別可能な電子負荷アイランドを備えている集積回
    路ウェハにおいて、 複数の臨界負荷アイランドを備えたウェハ手段、および 前記臨界負荷アイランド内の関係する物理パラメータを
    公称値の範囲内に収めるための、それぞれ前記臨界負荷
    アイランドの当該の一つと関連する、複数の物理パラメ
    ータ平衡手段を備えることを特徴とする、 集積回路ウェハ。
  2. (2)前記物理パラメータ平衡手段が、物理パラメータ
    報告手段、および前記物理パラメータ報告手段によつて
    制御され、関係するパラメータを処理する、物理パラメ
    ータ変換手段を含むことを特徴とする、 特許請求の範囲第(1)項に記載の集積回路ウエハ。
  3. (3)前記物理パラメータ報告手段が関係する物理パラ
    メータを測定することを特徴とする、 特許請求の範囲第(2)項に記載の集積回路ウエハ。
  4. (4)前記物理パラメータ報告手段で、関係する物理パ
    ラメータに対する閾値を検出することを特徴とする、 特許請求の範囲第(2)項に記載の集積回路ウエハ。
  5. (5)前記物理パラメータ報告手段が、選択された物理
    パラメータの値を負荷事象のカウントの関数として推定
    により計算することを特徴とする、特許請求の範囲第(
    2)項に記載の集積回路ウエハ。
  6. (6)前記物理パラメータは、圧電効果、静電容量、イ
    ンダクタンス、磁性、放射、ひずみ、温度、電圧のうち
    のどれかであることを特徴とする、特許請求の範囲第(
    2)項に記載の集積回路ウエハ。
  7. (7)前記ウェハが、動作温度で電気伝導性と熱伝導性
    の大きな液体の材料によつて電流を運び熱を伝えるため
    の、埋込みチャネルを含むことを特徴とする、 特許請求の範囲第(2)項に記載の集積回路ウエハ。
JP61297877A 1986-01-03 1986-12-16 集積回路ウエハ Expired - Lifetime JP2553057B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US816093 1986-01-03
US06/816,093 US4802099A (en) 1986-01-03 1986-01-03 Physical parameter balancing of circuit islands in integrated circuit wafers

Publications (2)

Publication Number Publication Date
JPS62159448A true JPS62159448A (ja) 1987-07-15
JP2553057B2 JP2553057B2 (ja) 1996-11-13

Family

ID=25219668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61297877A Expired - Lifetime JP2553057B2 (ja) 1986-01-03 1986-12-16 集積回路ウエハ

Country Status (4)

Country Link
US (1) US4802099A (ja)
EP (1) EP0227926B1 (ja)
JP (1) JP2553057B2 (ja)
DE (1) DE3678123D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319153A (ja) * 2005-05-13 2006-11-24 Sony Corp 半導体集積回路及びその制御方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2635617B2 (ja) * 1987-09-29 1997-07-30 株式会社東芝 半導体素子特性評価用の直交格子点の発生方法
JP2901087B2 (ja) * 1989-10-17 1999-06-02 株式会社東芝 半導体集積回路の電源配線設計方法及び電源配線設計装置
JP3215770B2 (ja) * 1994-08-09 2001-10-09 三菱電機株式会社 半導体集積回路の発熱量見積もり方法
JP4014652B2 (ja) * 1997-07-19 2007-11-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスアセンブリ及び回路
US6744346B1 (en) * 1998-02-27 2004-06-01 Micron Technology, Inc. Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece
US6229322B1 (en) * 1998-08-21 2001-05-08 Micron Technology, Inc. Electronic device workpiece processing apparatus and method of communicating signals within an electronic device workpiece processing apparatus
CA2563775C (en) 2004-04-20 2014-08-26 Visualsonics Inc. Arrayed ultrasonic transducer
WO2007067282A2 (en) * 2005-11-02 2007-06-14 Visualsonics Inc. Arrayed ultrasonic transducer
CA2628100C (en) 2005-11-02 2016-08-23 Visualsonics Inc. High frequency array ultrasound system
EP3309823B1 (en) * 2008-09-18 2020-02-12 FUJIFILM SonoSite, Inc. Ultrasound transducers
US9184369B2 (en) 2008-09-18 2015-11-10 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9173047B2 (en) 2008-09-18 2015-10-27 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9618399B1 (en) * 2012-09-26 2017-04-11 Analog Devices, Inc. Frequency correction of oscillators and related apparatus and methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6809256A (ja) * 1968-06-29 1969-12-31
US3879839A (en) * 1973-06-04 1975-04-29 Ibm Method of manufacturing multi-function LSI wafers
US3984860A (en) * 1973-06-04 1976-10-05 International Business Machines Corporation Multi-function LSI wafers
US4034356A (en) * 1975-12-03 1977-07-05 Ibm Corporation Reconfigurable logic array
US4222090A (en) * 1977-11-25 1980-09-09 Jaffe Richard A Micromodular electronic package
US4561006A (en) * 1982-07-06 1985-12-24 Sperry Corporation Integrated circuit package with integral heating circuit
JPS5961152A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置
JPS5988864A (ja) * 1982-11-12 1984-05-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4654752A (en) * 1984-12-04 1987-03-31 Kyle James C Terminal assembly and method of making terminal assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319153A (ja) * 2005-05-13 2006-11-24 Sony Corp 半導体集積回路及びその制御方法

Also Published As

Publication number Publication date
EP0227926A1 (en) 1987-07-08
DE3678123D1 (de) 1991-04-18
EP0227926B1 (en) 1991-03-13
US4802099A (en) 1989-01-31
JP2553057B2 (ja) 1996-11-13

Similar Documents

Publication Publication Date Title
JPS62159448A (ja) 集積回路ウエハ
US20210343690A1 (en) Densely packed electronic systems
CN102192921B (zh) 评价用半导体芯片、评价系统及其修复方法
US5541524A (en) Burn-in technologies for unpackaged integrated circuits
US5397997A (en) Burn-in technologies for unpackaged integrated circuits
KR100790988B1 (ko) 테스트 환경의 안정적 온도유지가 가능한 반도체 소자검사용 핸들러
JP4403073B2 (ja) 熱電気モジュールのための隙間を作る層間スペーサを有する熱制御アセンブリを備えるワークピースチャック
JPH0868832A (ja) 集積試験回路付マルチチップ・モジュールおよびその製造方法
Nakamoto et al. Simulation methodology and flow integration for 3D IC stress management
EP0320660B1 (en) Integrated circuit package
US11035898B1 (en) Device and method for thermal stabilization of probe elements using a heat conducting wafer
KR20010024445A (ko) 높은 열 방출 능력을 갖는 번인 보드
CN101946313B (zh) 探针晶片、探针装置以及测试系统
EP3937216A1 (en) Method for controlling temperature of substrate support and inspection apparatus
JP2002526936A (ja) ウエハ・レベル・バーンイン及び試験用の熱的チャック及び方法
JP4484520B2 (ja) 能動電子部品の直接冷却をともなう冷却アセンブリ
Emma et al. Opportunities and challenges for 3D systems and their design
Calhoun The pad relocation technique for interconnecting LSI arrays of imperfect yield
KR100632234B1 (ko) 열방출 공간을 갖는 프로브 스테이션
US6945054B1 (en) Method and apparatus for cooling microelectronic complexes including multiple discrete functional modules
US11546991B2 (en) Densely packed electronic systems
US11796589B1 (en) Thermal head for independent control of zones
US11828795B1 (en) Test system with a thermal head comprising a plurality of adapters for independent thermal control of zones
Sippel et al. Testing and simulation of lifetime for wire bond interconnections with varying bond foot angle
US20230276600A1 (en) Water cooled server