KR100267443B1 - 마스터 유니트 및 슬래이브 유니트를 가진 장치 - Google Patents

마스터 유니트 및 슬래이브 유니트를 가진 장치 Download PDF

Info

Publication number
KR100267443B1
KR100267443B1 KR1019970703285A KR19970703285A KR100267443B1 KR 100267443 B1 KR100267443 B1 KR 100267443B1 KR 1019970703285 A KR1019970703285 A KR 1019970703285A KR 19970703285 A KR19970703285 A KR 19970703285A KR 100267443 B1 KR100267443 B1 KR 100267443B1
Authority
KR
South Korea
Prior art keywords
master unit
data record
access
identifier
unit
Prior art date
Application number
KR1019970703285A
Other languages
English (en)
Other versions
KR970707490A (ko
Inventor
미하엘 아베르트
위르겐 퀼러스
알베르트 렌슬러
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19944440789 external-priority patent/DE4440789B4/de
Priority claimed from DE1995104136 external-priority patent/DE19504136A1/de
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR970707490A publication Critical patent/KR970707490A/ko
Application granted granted Critical
Publication of KR100267443B1 publication Critical patent/KR100267443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/22—Pc multi processor system
    • G05B2219/2231—Master slave
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25217—Configure communication protocol, select between several

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Programmable Controllers (AREA)
  • Soil Working Implements (AREA)
  • Prostheses (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Radio Relay Systems (AREA)
  • Storage Device Security (AREA)
  • Electrotherapy Devices (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 버스를 통하여 슬래이브 유니트에 연결된 적어도 하나의 마스터 유니트를 가진 장치에 관한 것이며, 상기 각각의 슬래이브 유니트는 마스터 유니트가 판독 및/또는 기록 동작을 수행하는 저장부를 가진다. 소정 통신 프로토콜에 따라 마스터 유니트가 각각의 슬래이브 유니트 위에 균일하게 데이터 액세스를 시작하는 것은 적당한 수단에 의하여 가능하게 된다. 상기 프로토콜에 따라 마스터 유니트와 통신하기에 적합한 슬래이브 유니트가 제안된다.
본 발명은 프로그램가능 제어기에 사용된다.

Description

마스터 유니트 및 슬래이브 유니트를 가진 장치
지멘스 카탈로그 ST 54.1, 지마틱 S5, 오토마티지에르즈레르라테, 1994판에서는 상기 종류의 슬래이브 유니트를 가진 장치를 기술한다. 고도로 이용가능한 프로그램가능 제어기의 마운팅 레일에는 디지탈 입력/출력, 아날로그 입력/출력, 신호 사전처리 모듈 또는 통신 모듈로서 형성된 몇 개의 슬래이브 유니트와 함께 중심 모듈 형태의 여러 개의 마스터 유니트가 병렬로 설계된 후면 버스에 의하여 연결된다.
마스터 유니트는 판독 또는 기록 방식으로 슬래이브 유니트를 액세스하고, 예를 들어 프로세스 데이터, 파라미터화 데이터 또는 진단 데이터와 같은 여러 종류의 데이터는 마스터 유니트와 슬래이브 유니트 사이에서 교환된다. 이를 위하여, 슬래이브 유니트는 일반적으로 메모리를 가지며, 상기 메모리에는 상기 목적을 위하여 제공되고 마스터 유니트가 적정 어드레스로 액세스하는 영역에 데이터가 배치된다. 상기 데이터에 문제없이 액세스가 가능하도록 하기 위하여, 마스터 유니트는 메모리의 사이즈와 상기 여러 가지 영역의 분할 및 이들 영역 내의 여러 가지 데이터 종류의 타입 및 배치를 알고 있어야 한다. 만약, 예를 들어 특히 프로그램가능 제어기에서 어떠한 진단 기능을 가지고 있지 않고 따라서 어떠한 진단 데이터가 제공되지 않은 슬래이브 유니트의 진단 데이터를 액세스하려고 한다면, 어떠한 장해도 예를 들어 확장된 버스 사용형태로 발생하면 안된다. 상기와 같은 장해를 방지하기 위하여, 버스에 연결된 모든 슬래이브 유니트에는 동일한 사이즈의 메모리가 제공되고 상기 영역의 분할 및 데이터 타입과 배열이 균일하게 지정될 수 있다. 그러나, 이는 슬래이브 유니트의 각각의 메모리가 가장 큰 메모리 및 장치의 가장 큰 메모리 영역 모두에 대하여 적응되어야 한다는 것을 의미한다. 그 결과, 몇 개의 슬래이브 메모리는 과도한 크기를 가지며 메모리 영역의 사이즈는 변경될 수 없다.
독일 특허 출원 P 44 40 789.0에서, 적어도 하나의 마스터 유니트를 가진 장치가 제안되는데, 상기 마스터 유니트는 버스에 의하여 슬래이브 유니트에 연결되고, 상기 각각의 슬래이브 유니트는 마스터 유니트가 판독 및/또는 기록 방식으로 액세스하는 메모리를 가진다. 각각의 슬래이브 유니트는 마스터 유니트가 슬래이브 유니트에 순간 메모리 액세스를 지시하는 프로토콜 영역을 가지는데, 각각의 슬래이브 유니트는 이러한 프로토콜 영역에 의하여 마스터 유니트에 대한 액세스 허가를 승인하거나 또는 거절하며, 액세스 허가가 승인된 경우 슬래이브 유니트는 메모리의 어드레스 영역을 마스터 유니트에 할당하며, 상기 어드레스 영역의 위치는 마스터 유니트가 프로토콜 영역으로부터 판독한다. 따라서 슬래이브 유니트의 어드레스 영역은 버스 어드레스 영역에 의존한다.
본 발명은 적어도 하나의 마스터 유니트가 버스를 통해 메모리를 가진 슬래이브 유니트에 연결될 수 있고, 상기 메모리의 데이터 레코드가 상기 마스터 유니트에 의하여 판독 및/또는 기록 방식으로 액세스되도록 구성된 장치에 관한 것이다.
도 1은 슬래이브 유니트의 프로토콜 영역을 도시한다.
도 2 내지 4는 슬래이브 유니트 메모리 관리의 기능을 도시한다.
도 5는 슬래이브 유니트의 등가회로의 블록도이다.
본 발명의 목적은 마스터 유니트가 미리 주어진 통신 프로토콜에 따라 슬래이브 유니트에 대한 데이터 액세스를 개시시키도록 구성된 장치를 제공하는 것이다. 또한, 특정 통신 프로토콜에 따라 마스터 유니트와 통신하기에 적합한 슬래이브 유니트를 형성하는 것이다.
본 발명의 목적은 청구범위 제 1 및 10항의 특징부에 의하여 달성된다.
버스에 연결된 모든 슬래이브 유니트에는 마스터 유니트가 균일하게 판독하거나 또는 기록하는 방식으로 액세스하는 프로토콜 영역이 제공된다. 마스터 유니트는 슬래이브 유니트와 의도된 통신을 프로토콜 영역의 요구 셀에서 슬래이브 유니트에 나타내고, 슬래이브 유니트는 상기 프로토콜 영역의 응답 셀로의 엔트리에 의하여 응답한다. 마스터 유니트는 요구 셀 및 동일 어드레스 하에서 항상 통신에 참가하는 슬래이브 유니트의 응답 셀을 어드레스한다. 슬래이브 유니트가 액세스 허가를 승인하는 경우에, 슬래이브 유니트는 응답 셀에 전송 어드레스를 입력시키고, 전송 어드레스 하에서 마스터 유니트는 하나의 데이터 또는 여러 개의 데이터 레코드를 액세스한다. 마스터 유니트는 응답 셀로의 적합한 엔트리에 의하여 데이타 전송의 종료를 슬래이브 유니트에 지시하고, 이를 슬래이브 유니트는 다음에 응답 셀로의 엔트리에 의하여 응답한다.
마스터 유니트의 모든 데이터 레코드 액세스는 동일 전송 어드레스 하에서 발생되며, 상기 전송 어드레스의 비트폭은 바람직하게 버스의 비트폭과 일치한다. 슬래이브 유니트는 데이터 레코드에 메모리에 배치된 어드레스를 할당하고, 상기 어드레스는 전송 어드레스와 상이하다. 따라서 슬래이브 메모리의 어드레스 영역은 버스 어드레스 영역에 대하여 독립적이고, 메모리 사이즈는 슬래이브 유니트의 요구에 적응될 수 있다.
슬래이브 유니트 자체는 그의 메모리를 관리하고, 마스터 유니트는 메모리 사이즈 또는 메모리의 여러 영역으로의 분할을 알지 못하며, 따라서 슬래이브 유니트 메모리에 대한 마스터 유니트의 "범위 인식"은 필요하지 않으며 동작시간은 짧아진다. 이러한 메모리의 사이즈 및 분할은 여러 가지 슬래이브 유니트의 기능에만 의존한다. 그 결과, 특히 슬래이브 유니트에 의하여 예를 들어 진단 데이터만이 제공되거나 또는 어떤 데이터 레코드를 처리할 수 없고 프로세서 데이터, 파라미터화 데이터 및 진단 데이터에 대한 어떠한 메모리를 가지지 않는 메모리 모듈을 줄인다. 기록되거나 판독될 데이터 레코드에는 각각 데이터 레코드 번호가 제공되며, 기록 액세스에 의하여 마스터 유니트는 기록될 데이터 레코드의 길이를 요구 셀에 입력시키고, 판독 액세스에 의하여 슬래이브 유니트는 판독될 데이터 레코드의 길이를 응답 셀에 입력시킨다. 이러한 길이 정보에 의하여, 예를 들어 8, 16 또는 32바이트 데이터 레코드와 같은 여러 가지 데이터 레코드가 지원되고, 슬래이브 유니트는 메모리 및 데이터 레코드의 확장을 요구하는 새로운 기능으로 장치의 반작용 없이 확장될 있다.
따라서 상기와 같은 데이터 레코드에 대하여 전혀 어떠한 메모리도 갖지 않는 슬래이브 유니트는 통신 프로토콜에 참여할 수 있으며, 마스터 유니트는 항상 응답 셀에서 고정된 식별자에 의하여 데이터 레코드에 대하여 항상 액세스가 거절된다. 예를 들어 디지탈 입력/출력 유니트 형태의 슬래이브 유니트와 같은 상기 슬래이브 유니트는 일반적으로 동작될 입력 및 출력에 대한 슬롯 어드레스 및 식별자에 의해 마스터 유니트에 의하여 어드레스된다.
상기 장치는 슬래이브 유니트가 마스터 유니트가 슬래이브 유니트와 통신할 수 있도록 하는 이러한 필요 프로토콜 영역을 제공하는 한 다른 슬래이브 유니트에 의하여 확장될 수 있다.
상기 장치는 각각 식별자가 제공되는 몇 개의 마스터 유니트를 포함한다. 기록 또는 판독 액세스를 수행하는 마스터 유니트는 그의 식별자를 요구 셀에 입력시키며, 각각의 마스터 유니트는 이와 관련된 전송 어드레스 하에 슬래이브 유니트를 액세스한다.
통신 프로토콜의 성분은 시작 텔레그램 및 종료 텔레그램이며, 상기 시작 텔레그램은 데이터 레코드 액세스의 시작부에 대한 식별자의 엔트리를 포함하며, 상기 종료 텔레그램은 데이터 레코드 액세스의 종료부에 대한 식별자의 엔트리를 포함한다. 시작 텔레그램은 현재 데이터 레코드 액세스를 인터럽트한다. 프로세스에서, 전송될 데이터 레코드의 데이터 레코드 번호 및 데이터 메모리 어드레스 영역은 슬래이브 유니트의 프로토콜 메모리에 배치된다. 슬래이브 유니트의 프로토콜 메모리는 영역으로 분할되며, 각각의 마스터는 소정 영역으로 할당된다. 이러한 방식으로 각각의 마스터 유니트 및 슬래이브 유니트에 대하여 요구 및 응답 사이의 정확한 할당이 보증되며, 슬래이브 유니트는 개별 마스터 유니트와 의도적으로 통신할 수 있다.
본 발명의 추가 개선은 부가된 종속항에 나타나 있다.
본 발명은 특히 프로그램가능 제어기에 사용된다.
이하 첨부된 도면을 참조로 본 발명을 설명한다.
도 1은 슬래이브 모듈의 프로토콜 영역을 도시하며, 이는 요구 셀(1) 및 응답 셀(2)을 포함하며, 상기 요구 셀(1)은 3개의 레지스터(3, 4, 5)를 포함하며, 상기 응답 셀(2)은 2개의 레지스터(6, 7)를 포함한다. 레지스터(3...7)는 어드레스(adr1...adr5)에 의하여 어드레스될 수 있으며, 마스터 유니트는 기록하기 위하여 레지스터(3, 4, 5)를 액세스하고 판독하기 위하여 레지스터(6, 7)를 액세스하며, 슬래이브 유니트는 기록 방식으로 레지스터(6, 7)를 액세스하고 판독 방식으로 레지스터(3, 4, 5)를 액세스한다. 메모리 액세스를 시작하기 위하여, 마스터 유니트는 무엇보다도 먼저 몇 개의 식별자를 레지스터(3)로 입력시킨다. 즉, 레지스터(3)의 셀(0)에 순간 기록 또는 판독 액세스를 위한 식별자를 입력시키고, 셀(1 및 2)에는 액세스의 시작부에 대한 식별자를 입력시키고, 셀(6 및 7)에는 액세싱 마스터 유니트에 대한 식별자를 입력시킨다. 셀(3 ... 5)은 기록되어 있지 않지만, 가능한 기능 확장을 위해 예약된다. 마스터 유니트는 슬래이브 유니트 메모리로 입력되거나 또는 상기 메모리로부터 판독될 데이터 레코드의 번호를 레지스터(4)에 입력한다. 기록 액세스인 경우에, 마스터 유니트는 기록될 데이터 레코드의 길이에 대한 식별자를 레지스터(5)에 입력한다. 이에 반하여, 판독 액세스인 경우에, 슬래이브 유니트는 판독될 데이터 레코드의 길이에 대한 식별자를 레지스터(6)에 입력한다. 이는 기록 액세스에 의하여 슬래이브 유니트가 판독하는 요구 셀의 레(3, 4, 5)를 마스터 유니트가 기록하고, 마스터 유니트가 판독하는 레지스터(7)만을 슬래이브 유니트가 기록한다는 것을 의미한다. 이에 반하여, 판독 액세스의 시작에 의하여, 마스터 유니트는 레지스터(3, 4)만을 기록하고 슬래이브 유니트는 응답 셀의 레지스터(7)외에 응답 셀의 레지스터(6)를 기록한다. 슬래이브 유니트는 마스터 유니트가 데이터 레코드 번호에 의하여 특정되는 데이터 레코드에 대한 판독 액세스를 수행하도록 허가 받았는지를 또는 레지스터(7)의 셀(0, 1)로의 적합한 엔트리에 의하여 슬래이브 유니트의 메모리로 상기 데이터 레코드를 입력시키도록 허가 받았는지를 마스터 유니트에 표시한다. 이와 관련하여, 슬래이브 유니트는 슬래이브 유니트가 데이터 레코드를 바로 전에 수행하기 때문에 마스터 유니트가 지시된 데이터 레코드를 임시적으로 액세스할 수 없다는 것을 표시하거나, 예를 들어 슬래이브 유니트가 요구된 데이터 레코드를 전혀 알지 못하기 때문에 마스터 유니트가 데이터 레코드를 전혀 액세스할 수 없다는 것을 표시하거나, 또는 마스터 유니트가 요구된 데이터 레코드를 액세스할 수 있다는 것을 표시하며, 상기 액세스할 수 있는 경우에, 슬래이브 유니트는 마스터 유니트에 전송 어드레스를 표시하며, 상기 전송 어드레스에 의하여 마스터 유니트는 레지스터(7)의 셀(2 ...6)에서 데이터 레코드를 액세스한다. 레지스터(7)의 셀(7)은 채워지지 않으며 나중의 기능 확장을 위하여 고려될 수 있다.
레지스터(3...7)로 입력한 후에, 현재의 액세스 허가의 경우에, 마스터 유니트는 지시된 전송 어드레스 하에서 글 메모리에 입력된 데이터를 액세스하는바, 즉 슬래이브 유니트와 마스터 유니트 사이의 데이터 전송이 상기 어드레스 하에서 발생한다. 마스터 유니트는 레지스터(3)의 셀(1, 2)로 적합한 식별자를 새롭게 입력함으로써 액세스의 종료를 슬래이브 유니트에게 표시한다. 슬래이브 유니트는 액세스 종료를 응답하며, 이 경우 슬래이브 유니트는 이러한 목적을 위하여 제공된 식별자를 레지스터(7)의 셀(0, 1)에 기록한다.
본 발명의 실시예에서, 다음 식별자가 레지스터(3...7)에 제공된다:
레지스터(3)의 셀(6, 7):
00 = 마스터 유니트 1
01 = 마스터 유니트 2
10 = 마스터 유니트 3
11 = 마스터 유니트 4
레지스터(3)의 셀(1, 2):
00 = 예약
01 = 액세스 시작
10 = 액세스 종료
11 = 분리/리세트
레지스터(3)의 셀(0):
0 = 기록
1 = 판독
레지스터(4)에서 데이터 레코드의 번호:
0 ... 255
레지스터(5, 6)에서 데이터 레코드의 길이(바이트 단위):
0 ... 255
레지스터(7)에서 셀(0, 1):
00 = 예약
01 = 부정 응답(임시)
10 = 긍정 응답
11 = 부정 응답(일반적으로, 즉 슬래이브 유니트는 데이터 레코드의 번호를 알 수 없다)
레지스터(7)에서 셀(2 ... 6):
12 = 전송 어드레스 176
13 = 전송 어드레스 180
14 = 전송 어드레스 184
15 = 전송 어드레스 188
16 = 전송 어드레스 192
17 = 전송 어드레스 196
18 = 전송 어드레스 200
19 = 전송 어드레스 204
20 = 전송 어드레스 208
21 = 전송 어드레스 212
.
.
.
레지스터(3)의 셀(3 ... 5) 및 레지스터(7)의 셀(7)은 예약되어 있다.
도 2는 슬래이브 유니트의 메모리(10)를 도시하며, 상기 메모리에는 사용자가 슬래이브 유니트의 파라미터화를 위한 파라미터 데이터를 입력한다. 도 1 및 2에 나타나는 동일 부재는 동일한 도면 부호를 병기하였으며, 따라서 본 발명의 실시예에서 프로토콜 영역은 프로토콜 메모리(8)의 소자이다. 파라미터화를 위하여, 사용자는 이를 위해 제공된 파라미터화 표준에 상응하는 데이터 레코드 번호 30을 가진 데이터 레코드에 파라미터를 입력할 것이 요구된다. 마스터 유니트는 프로토콜 메모리(8)에 기록하기 위하여 기록 신호(WR)를 활성화시키고 요구된 기록 액세스를 위한 식별자 0 (셀 0, 도 1)과 기록 액세스의 시작을 위한 식별자 01 (셀 1, 2, 도 1)을 요구 셀의 레지스터(3)에 기록하고, 파라미터화 데이터 레코드의 번호 30을 레지스터(4)에 기록하고, 상기 데이터 레코드의 길이 lae40을 레지스터(5)에 기록한다. 슬래이브 유니트는 무엇보다도 먼저 레지스터(3, 4)의 내용을 판독하고, 슬래이브 유니트에 입력된 테이블(9)을 기초로 파라미터화 데이터 레코드 번호 30에 기록하기 위하여 기록 액세스를 위한 허가(식별자 10)가 존재하는지를 인식한다. 다음에, 슬래이브 유니트는 테이블로 데이터 레코드의 길이 lae30을 전송하고, 전송 어드레스(176, 177, 178, 179)를 위한 식별자 12를 상기 데이터 레코드에 할당하며, 상기 식별자 12를 레지스터(7)(셀 2 ...6, 도 1)에 기록한다. 이제 마스터 유니트는 레지스터(7)의 내용을 판독하기 위하여 판독 신호(RD)를 활성화시키며, 다음 단계에서 전송 어드레스(176 ...179)에 의하여 길이 lae30의 파라미터화 데이터 레코드를 프로토콜 메모리(8)에 기록한다. 슬래이브 유니트는 상기 데이터 레코드에 어드레스 adr30을 할당하고 상기 어드레스에 의하여 메모리(10)에 데이터 레코드를 입력한다. 물론, 마스터 유니트가 전송 어드레스(176 ...179)의 프로토콜 영역을 반복적으로 기록하여야 하고, 슬래이브 유니트가 상기 영역을 반복적으로 판독하여야 할 필요가 있을 수 있다. 이는 다음과 같은 경우에 발생되는바, 즉 예를 들어 데이터 레코드 길이가 4바이트 보다 크고 프로토콜 메모리의 폭이, 8비트의 크기만을 가질 때, 즉 마스터 유니트가 데이터 레코드 액세스 중에 4바이트만을 판독할 수 있을 때 발생한다. 전송 어드레스(176 ... 179)에 의하여 데이터 레코드 번호 30을 가진 데이터 레코드를 슬래이브 유니트에 완전하게 전송한 후에, 마스터 유니트는 기록 액세스의 종료를 슬래이브 유니트에 표시한다(도시안됨). 또한, 다음에 마스터 유니트는 기록 신호를 활성화시키고 액세스의 종료에 대한 식별자 10을 레지스터(3)로 입력시킨다. 슬래이브 유니트는 레지스터(3)를 판독하고 응답 셀의 레지스터(7)로 식별자 11(긍정 응답)을 입력시킴으로써 응답한다. 그 결과 기록 액세스가 종료한다.
도 3은 슬래이브 유니트의 메모리(10)에 대한 판독 액세스를 도시한다. 이와 관련하여, 번호 40을 가진 데이터 레코드가 판독되는 것으로 가정한다. 먼저 마스터 유니트는 기록 신호(WR)를 활성화시키고 요구된 판독 액세스를 위한 식별자 1과 액세스의 시작을 위한 식별자 01 (도시안됨)을 레지스터(3)에 입력하고, 판독될 데이터 레코드의 번호 40을 레지스터(40)에 입력한다. 슬래이브 유니트는 레지스터(3, 4)를 판독하며, 데이터 레코드 번호 40(테이블 9에서 식별자 10에 대한 판독 액세스를 위한 허가가 존재하기 때문에, 슬래이브 유니트는 데이터 레코드 길이 lae 40 및 전송 어드레스(176, 177, 178, 179)에 대한 식별자 12를 제거하며, 이들을 응답 셀(2)의 레지스터(6, 7)로 입력한다. 판독 신호(RD)의 활성화 후에, 마스터 유니트는 레지스터(6, 7)의 내용을 판독하고 전송 어드레스(176 ... 179)에 의하여 프로토콜 메모리의 내용(데이터 레코드 번호 40)을 액세스하며, 슬래이브 유니트는 어드레스 adr40에 의하여 메모리(10)로부터 판독되며 프로토콜 메모리에 이들 전송 어드레스에 의하여 기록된다. 판독 액세스에 대하여, 판독될 데이터 레코드의 길이 및 프로토콜 메모리의 폭에 의존하여 슬래이브 유니트가 전송 어드레스(176 ... 179)에 의하여 프로토콜을 반복적으로 기록하여야 할 필요가 있을 수 있으며, 데이터 레코드를 완전하게 판독하기 위하여 마스터 유니트가 상기 영역을 반복적으로 판독하여야 할 필요가 있을 수 있다. 다음에 마스터 유니트는 레지스터93)에서 슬래이브 유니트에 판독 액세스의 종료를 표시하며, 슬래이브 유니트는 레지스터(7)에서 상기 표시에 대하여 응답한다.
도 4에서 프로토콜 메모리(8)에는 4개의 스택 영역(SB1 ...SB4)이 제공되며, 각각의 스택 영역은 식별자 00, 01, 10 및 11(도 1)에 의하여 4개의 마스터 유니트중 하나에 할당된다. 이는 프로토콜 영역(1, 2)과 프로토콜 메모리(8) 및 제어 테이블(9)과 슬래이브 메모리(10)가 별도로 도시되는 일반적인 제한을 의미하는 것은 아니다. 도 2 및 3에 따른 영역의 분할 또는 다른 적합한 분할은 물론 고려될 수 있다.
먼저, 이미 전술한 바와 같이 액세스의 시작을 위한 식별자 및 액세스 마스터 유니트를 위한 식별자 00을 위한 엔트리를 포함하는 제 1시작 텔레그램을 가진 마스터 유니트(1)(식별자 00)가 데이터 레코드에 액세스를 시작한다는 것을 가정한다. 슬래이브 유니트의 프로토콜 제어부(11)는 요구 셀(1)의 시작 텔레그램을 판독하고, 액세스 허가를 시험하고 그리고 액세스 허가가 승인된 경우에, 전송 어드레스(176 ... 179)를 위한 식별자 12를 응답 셀(2)에 기록하는데, 상기 식별자는 마스터 유니트(1)에 할당된다. 마스터 유니트(1)는 이들 전송 어드레스에 의하여 어드레스될 수 있는 슬래이브 유니트의 레지스터를 액세스하며, 상기 레지스터에 슬래이브 유니트는 요구된 데이터를 기록하고, 상기 레지스터로부터 슬래이브 유니트는 요구된 데이터를 판독한다. 마스터 유니트(1)에 의하여 처리될 제어 프로그램의 요구에 의하여, 상기 데이터 레코드 액세스는 인터럽트되어야 할 경우가 있으며, 마스터 유니트(1)가 다른 데이터 레코드를 액세스해야 될 경우가 있다. 이를 위하여, 마스터 유니트(1)는 요구 셀(1)에 제 2시작 텔레그램을 기록하고, 이는 프로토콜 제어부(11)가 먼저 그 전송이 인터럽트되었던, 데이터 레코드의 현재 데이터 레코드 번호 nr_akt, 아직 전송되지 않은 데이터 레코드의 데이터 레코드 길이 lae_akt 및 현재 메모리 어드레스 adr_akt를 스택 메모리에 입력하는 효과를 가지는데, 상기 현재 메모리 어드레스에 의하여 아직 전송되지 않은 데이터는 슬래이브 메모리(10)에 입력된다. 이와 같은 데이터 보호 후에, 슬래이브 유니트는 제 2시작 텔레그램에 의하여 시작되는 데이터 전송을 수행한다. 이러한 데이터 전송이 결정되면, 이 경우 마스터 유니트(1)가 종료 텔레그램에 의하여 슬래이브 유니트에 표시하며, 인터럽트된 데이터 전송의 데이터 전송은 다시 시작된다. 이를 위하여, 먼저 프로토콜 제어부(11)가 스택 영역(SB1)에 입력된 정보(데이터 레코드 번호 nr_akt, 데이터 레코드 길이 lae_akt, 메모리 어드레스 adr_akt)를 판독하여 데이터 전송을 계속할 것이 요구된다. 마스터 유니트(1)는 다음에 상기 데이터 레코드에 할당된 종료 텔레그램에 의하여 전송 종료를 슬래이브 유니트에 표시한다.
다음에, 슬래이브 유니트에 의한 몇 개의 마스터 유니트의 프로토콜 프로세싱이 설명된다. 이와 관련하여, 마스터 유니트(2)는 데이터 레코드에 대한 기록 액세스를 위하여 요구 셀(1)로 시작 텔레그램을 입력하며, 마스터 유니트(1)는 기록 방식(형성된 기록 액세스)으로 바로 그 때 액세스한다. 이러한 경우에, 슬래이브 유니트는 순간적인 부정 응답(식별자 01, 도 1)으로 응답 셀(2)에서 상기 마스터 유니트(2)의 액세스를 응답한다. 인터리브된 판독 액세스, 즉 동일 데이터 레코드에 대한 몇 개의 마스터 유니트의 판독 액세스가 가능하여, 실행에 의하여 "인터리빙된 깊이"는 너무 깊게 선택되지 않아야 한다. 특정 전송 어드레스는 각각의 마스터 유니트(2)에 대하여 할당되며, 상기 어드레스에 의하여 각각의 마스터 유니트는 데이터 레코드를 액세스한다. 동시에, 형성된 기록 및 판독 액세스를 데이터 레코드에 대하여 가능하게 하기 위하여, 슬래이브 유니트는 기록 및 판독 영역으로 분할된다. 기록 액세스에 의하여 변형된 데이터 레코드는 판독 영역으로의 이러한 변형 후에 슬래이브 유니트에 의하여 입력되며, 따라서 각각의 경우에 동일 데이터 레코드 번호가 이들 데이터 레코드에 할당된다.
결정적인 특성을 얻기 위하여, 모든 슬래이브 유니트는 소정 시간 내에 마스터 유니트의 액세스를 응답하여야 한다. 몇 개의 마스터 유니트가 데이터 레코드를 액세스하기를 원할 경우에, 먼저 액세스하는 마스터 유니트의 슬래이브 유니트가 모든 다른 마스터 유니트 중에서 요구된 액세스를 긍정적으로 응답하고, 한편으로는 의도된 액세스를 임시적으로 부정적으로 응답하는 것이 요구된다.
도 5는 슬래이브 유니트의 간단한 평가 회로의 블록도이며, 이는 데이터 레코드 번호 51, 52, 53이 제공된 3개의 다른 데이터 레코드를 평가하는데 적합하다. 다음에 기록 액세스가 설명된다. 액티브 기록 신호(WR) 중에, 평가될 적당한 식별자가 버스(BU)에 의하여 요구 셀(1)로 공급된다. 그러나, 실시예에서, 액세스 중인 마스터 유니트의 식별자 MK 및 데이터 레코드 길이 lae는 평가되지 않는다. 데이터 레코드는 비교기(V1, V2, V3)에 공급되며, 상기 비교기는 마스터 유니트가 데이터 레코드(51, 52, 53)를 액세스하도록 허가되는 지를 검사한다. 요구의 시작, 요구의 종료 또는 요구의 차단에 대한 식별자 Ke는 별도 로직에 의하여 검사된다. 엔코더(EN)는 데이터 레코드에 전송 어드레스 Adr를 할당하며, 데이터 레코드(51, 52, 53)중 하나 및 식별자 Ke에 대한 액세스가 허용될 경우 긍정 응답이 응답 레지스터(2)에 입력된다. 액티브 판독 신호(RD)에 의하여, 응답 셀(2)은 마스터 유니트에 의하여 판독되며 판독 전송 어드레스 Adr에 의하여 데이터 레코드(51, 52, 53)는 마스터 유니트와 슬래이브 유니트 사이에서 전송된다. 다중 요구의 인식 및 상호 록킹은 도시된 간단한 평간 회로로 가능하지 않다.

Claims (11)

  1. 적어도 하나의 마스터 유니트가 버스를 통해 메모리를 포함하는 슬래이브 유니트에 연결되며, 상기 메모리의 데이터 레코드가 상기 마스터 유니트에 의하여 판독 및/또는 기록 하기 위하여 액세스되도록 구성된 장치에 있어서,
    상기 슬래이브 유니트는 통신 프로토콜을 위하여 기록될 수 있는 프로토콜 영역(1, 2)을 가지며, 상기 프로토콜 영역에 의하여 마스터 유니트는 순간 메모리 액세스를 슬래이브 유니트에 표시하고, 상기 통신 프로토콜은 마스터 유니트에 액세스 허가를 승인 또는 거절하기 위하여 제공되며,
    액세스가 허가된 경우에 상기 슬래이브 유니트는 적어도 하나의 전송 어드레스를 마스터 유니트에 할당하며, 마스터 유니트는 상기 프로토콜 영역(1, 2)으로부터 상기 전송 어드레스를 판독하고, 상기 전송 어드레스에 의하여 마스터 유니트는 데이터 레코드를 액세스하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서, 상기 슬래이브 유니트는 그의 메모리에 저장하기 위한 어드레스를 데이터 레코드에 할당하는 것을 특징으로 하는 장치.
  3. 제 1 또는 2항에 있어서, 상기 마스터 유니트의 각각의 데이터 액세스를 위하여 동일한 전송 어드레스가 제공되는 것을 특징으로 하는 장치.
  4. 제 1 내지 3항중 어느 한 항에 있어서, 상기 프로토콜 영역은 요구 셀(1) 및 응답 셀(2)을 포함하며, 상기 마스터 유니트는 기록 또는 판독 식별자, 액세스의 시작 및/또는 종료에 대한 식별자, 및 기록 액세스인 경우 기록될 데이터 레코드의 길이 식별자(lae 30)를 요구 셀(1)에 기록하고, 슬래이브 유니트는 액세스 허가에 대한 식별자, 전송 어드레스, 및 판독 액세스인 경우 판독될 데이터 레코드의 길이 식별자(lae 40)를 응답 셀(2)에 기록하는 것을 특징으로 하는 장치.
  5. 제 1 내지 4항중 어느 한 항에 있어서, 상기 데이터 레코드에는 마스터 유니트가 요구 셀(1)에 입력하는 데이터 레코드 번호(30, 40)가 제공되는 것을 특징으로 하는 장치.
  6. 제 5항에 있어서, 상기 통신 프로토콜은 시작 텔레그램 및 종료 텔레그램으로 구성되며, 상기 시작 텔레그램은 데이터 레코드 액세스의 시작을 위한 식별자의 엔트리를 포함하며, 상기 종료 텔레그램은 데이터 레코드 액세스의 종료에 대한 식별자의 엔트리를 포함하는 것을 특징으로 하는 장치.
  7. 제 6항에 있어서,
    시작 텔레그램은 현재 데이터 레코드 액세스를 인터럽트하고,
    슬래이브 유니트에는 프로토콜 메모리가 제공되며, 상기 메모리에는 인터럽트된 데이터 레코드 액세스를 위하여 아직 전송되지 않은 데이터 레코드의 데이터의 데이터 레코드 번호 및 메모리 어드레스 영역이 저장되는 것을 특징으로 하는 장치.
  8. 제 1항 내지 7항중 어느 한 항에 있어서,
    장치가 적어도 하나의 또다른 마스터 유니트를 포함하고,
    각각의 마스터 유니트는 하나의 식별자를 가지며,
    데이터 레코드 액세스를 수행하는 마스터 유니트가 그것의 식별자를 프로토콜 영역 내로 입력하고,
    마스터 유니트에는 상이한 전송 어드레스가 제공되는 것을 특징으로 하는 장치.
  9. 제 1항 내지 8항중 어느 한 항에 있어서,
    프로토콜 영역을 갖춘 슬래이브 유니트가 제공되며, 상기 프로토콜 영역은 응답 셀을 포함하며, 상기 응답 셀에는 고정된 식별자가 제공되며, 상기 마스터 유니트는 상기 고정된 식별자를 판독하고, 상기 식별자에 의하여 슬래이브 유니트는 마스터 유니트에게 판독 및/또는 기록 액세스를 거절하는 것을 특징으로 하는 장치.
  10. 제 1항 내지 9항중 어느 한 항에 따른 장치에 적합한 슬래이브 유니트.
  11. 제 1항 내지 9항중 어느 한 항에 따른 장치를 포함하는 프로그램가능 제어기.
KR1019970703285A 1994-11-17 1995-06-06 마스터 유니트 및 슬래이브 유니트를 가진 장치 KR100267443B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19944440789 DE4440789B4 (de) 1994-11-17 1994-11-17 Slave-Einheit
DEP4440789.0 1994-11-17
DE1995104136 DE19504136A1 (de) 1995-02-09 1995-02-09 Anordnung mit Master- und Slave-Einheiten
DE19504136.4 1995-02-09

Publications (2)

Publication Number Publication Date
KR970707490A KR970707490A (ko) 1997-12-01
KR100267443B1 true KR100267443B1 (ko) 2000-11-01

Family

ID=25942014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970703285A KR100267443B1 (ko) 1994-11-17 1995-06-06 마스터 유니트 및 슬래이브 유니트를 가진 장치

Country Status (11)

Country Link
US (1) US6141736A (ko)
EP (1) EP0739509B1 (ko)
JP (1) JPH10506489A (ko)
KR (1) KR100267443B1 (ko)
CN (1) CN1088209C (ko)
AT (1) ATE149257T1 (ko)
CZ (1) CZ151197A3 (ko)
DE (2) DE59500117D1 (ko)
ES (1) ES2100102T3 (ko)
PL (1) PL320056A1 (ko)
WO (1) WO1996016366A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29604774U1 (de) * 1996-03-14 1996-06-05 Siemens Ag Slave-Einheit
JP3222821B2 (ja) * 1997-12-25 2001-10-29 株式会社東芝 プログラマブルコントローラ
JPH11341020A (ja) * 1998-05-22 1999-12-10 Yazaki Corp 多重通信システム
DE10222584A1 (de) * 2002-05-22 2003-12-11 Infineon Technologies Ag Verfahren und System zur Vergabe und Verwaltung von Zugriffsrechten für die Master in Multimaster Bussystemen
JP2005250833A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp バスシステム及びアクセス制御方法
AT503207B1 (de) * 2006-01-25 2009-04-15 Sigmatek Gmbh & Co Kg Verfahren und system zur ubertragung von daten
GB0616257D0 (en) * 2006-08-16 2006-09-27 Ibm Storage management system for preserving consistency of remote copy data
US7974793B2 (en) * 2007-08-31 2011-07-05 Siemens Industry, Inc. Systems, and/or devices to control the synchronization of diagnostic cycles and data conversion for redundant I/O applications
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
JP4575484B2 (ja) * 2008-09-26 2010-11-04 株式会社東芝 記憶装置及び記憶装置の制御方法
DE102011054729B4 (de) * 2011-10-21 2013-12-19 Nsm-Löwen Entertainment Gmbh Unterhaltungsspielgerät
EP2731298A1 (de) * 2012-11-07 2014-05-14 Siemens Aktiengesellschaft Kommunikationssystem
CN107590099B (zh) * 2017-08-31 2021-04-20 深圳市共济科技股份有限公司 一种多主机访问从机的方法、扩展装置及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2181281B (en) * 1985-10-03 1989-09-13 Isolation Systems Limited Device for controlling access to computer peripherals
US5341510A (en) * 1987-05-01 1994-08-23 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
US4969085A (en) * 1988-08-03 1990-11-06 Intellignet Computer Engineering Memory module for a memory-managed computer system
DE69327825T2 (de) * 1992-08-10 2000-10-12 Lucent Technologies Inc Funkübertragungssystem und Funkbasisstation zur Verwendung in einem derartigen System
DE4440789B4 (de) * 1994-11-17 2004-04-08 Siemens Ag Slave-Einheit

Also Published As

Publication number Publication date
ES2100102T3 (es) 1997-06-01
US6141736A (en) 2000-10-31
EP0739509B1 (de) 1997-02-26
DE29521444U1 (de) 1997-04-03
CN1088209C (zh) 2002-07-24
ATE149257T1 (de) 1997-03-15
CZ151197A3 (en) 1997-12-17
DE59500117D1 (de) 1997-04-03
KR970707490A (ko) 1997-12-01
JPH10506489A (ja) 1998-06-23
PL320056A1 (en) 1997-09-01
WO1996016366A1 (de) 1996-05-30
EP0739509A1 (de) 1996-10-30
CN1163668A (zh) 1997-10-29

Similar Documents

Publication Publication Date Title
KR100267443B1 (ko) 마스터 유니트 및 슬래이브 유니트를 가진 장치
JP2011507071A (ja) 共有多重ポートメモリ装置におけるバンク共有およびリフレッシュ
JPS61109164A (ja) バス制御方法
JPS62115564A (ja) インタ−フエ−ス回路
JPS6235702B2 (ko)
US4611275A (en) Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers
KR101050019B1 (ko) 다수의 프로세서 및 하나의 메모리 시스템을 갖는 시스템용메모리 인터페이스
KR910003015B1 (ko) 병렬로 동작하는 컴퓨터의 사이에서 우선도(優先度)를 할당하기 위한 장치
KR100343765B1 (ko) 신호처리장치
US7062588B2 (en) Data processing device accessing a memory in response to a request made by an external bus master
JP2651037B2 (ja) アドレスバス制御装置
US6529981B1 (en) Bus arbiter
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
HU220520B1 (hu) Slave egység
KR100453118B1 (ko) 마이크로프로세서및마이크로프로세서시스템
JP3005379B2 (ja) プログラマブルコントローラ間通信システム
JPH02163848A (ja) 共有メモリアドレス割当方法および情報処理システム
US6996646B2 (en) Bus system
JPH0226251B2 (ko)
JP2503059B2 (ja) 異種バス間接続装置
JPH0764849A (ja) プロセッサの共有メモリ制御装置
JPS63191398A (ja) 情報処理装置
JPS5921062B2 (ja) メモリ競合制御方式
KR19990058860A (ko) 인터럽트를 이용한 1:엔 프로세서간의 시분할 디피램통신 방법
KR19980072345A (ko) 주전산기 입.출력 보드의 직접 메모리 접근(dma)방식 입.출력장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee