DE10222584A1

DE10222584A1 - Verfahren und System zur Vergabe und Verwaltung von Zugriffsrechten für die Master in Multimaster Bussystemen

Info

Publication number: DE10222584A1
Application number: DE2002122584
Authority: DE
Inventors: Josef Riegebauer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-05-22
Filing date: 2002-05-22
Publication date: 2003-12-11

Abstract

Verfahren zur Steuerung von Zugriffsrechten auf Bus-Slaves für die Master eines Multi-Master Bussystems, bei dem die Zugriffsrechte für die Master über ein System, bestehend aus Dekodier- und Zugriffskontrollogik, im Bus-Slave verwaltet werden.

Description

Die Erfindung betrifft ein Verfahren und ein System zur Vergabe und Verwaltung von Zugriffsrechten für Master in Multimaster Bussystemen gemäß des Patentanspruchs 1 und 6.
Ein Bussystem ist ein übliches Mittel, eine Kommunikationsverbindung zwischen verschiedenen Subsystemen untereinander herzustellen. Die generelle Organisation eines Busses zeichnet sich durch Kontroll- und Steuersignale, Adressignale und Datensignale aus. Die Kontroll- und Steuersignale steuern die Anforderung und sind für die Bestätigung von Daten verantwortlich. Über die Adressleitungen wird gesteuert, welcher Empfänger für die. Daten vorgesehen ist. Die Informationen werden über die Datenleitungen übertragen. Eine Bustransaktion (Lesen und Schreiben) beinhaltet zwei Phasen: eine Request Phase, die für das Erteilen des Kommandos und der Ausgabe der Zieladresse zuständig ist sowie eine Data Phase, die die Ausführung des Datentransfers steuert. Hierbei startet der Bus Master die Bustransaktion durch Erteilung des Kommandos und der Zieladresse. Der Bus Slave antwortet auf das Kommando durch das Senden von Daten, wenn eine Lesetransaktion vorliegt oder durch das Empfangen von Daten vom Master, wenn eine Schreibtransaktion vorliegt. Das Busprotokoll spezifiziert die zeitliche Abfolge der Signale und deren Bedeutung bezüglich der Datenübertragung im Bus. Hierbei dienen Kontrollsignale wie zum beispiel "Request" und "Acknowledge" der Steuerung der zeitlichen Abfolge.
Die Speichermanagement Einheit, die auch üblich als Memory- Management-Unit (MMU)bezeichnet wird, verwaltet den Arbeitsspeicher. Der physikalische Arbeitsspeicher des RAM wird mit der MMU zu einem virtuellen Arbeitsspeicher erweitert. Die MMU erfüllt zwei primäre Funktionen: sie übersetzt virtuelle Adressen in physikalische Adressen um auf die externen Speicher zugreifen zu können und kontrolliert die Zugriffsrechte mittels einer Zugriffskontollogik. Die diese Funktionen ausübende erforderliche Hardware besteht üblicherweise aus einem Translation Lookaside Buffer (ILE), einer Zugriffskonrollogik und einer Übersetzungstabelle.
Enthält die TLB der MMU einen Eintrag für eine adressierte virtuelle Adresse, bestimmt die Zugriffskontrollogik, ob ein Zugriff erlaubt ist oder nicht. Ist ein Zugriff erlaubt, adressiert die MMU einen externen Bus-Slave mit einer der virtuellen Adresse entsprechenden physikalischen Adresse. Ist ein Zugriff nicht erlaubt, signalisiert die MMU der CPU, die Anfrage abzubrechen.
Ein Bussystem ist ein Leitungssystem, über das Informationen zwischen verschiedenen Informationseinheiten ausgetauscht werden. Zu einem bestimmten Zeitpunkt kann immer nur ein Datenelement auf dem Bus transportiert werden. Die einzelnen Busleitungen werden je nach Art der Information (Speicheradressen, Daten, Steuerinformation), die transportiert wird, in Adress-, Daten- oder Steuerbus unterteilt. Für die korrekte Adressierung der Funktionseinheiten ist der Adressbus zuständig. Die Steuerung der Adressierungs- und Datenübertragungsvorgänge wird über den Steuerbus organisiert.
Ein Buscontroller regelt den Zugang mehrerer Funktionseinheiten (Multi-Master) auf den Bus. Hierbei kann jede System Ressource ein Bus Master darstellen, wobei die Zugriffe auf den Bus gesteuert werden müssen. Ein Buscontroller trägt dafür Sorge, daß sich die Zugriffe der Master auf den Bus nicht überschneiden. Hierbei wird sich der Bus Arbitration bedient, die die Freigabe des Busses für den Zugriff der Master steuert. Ein spezieller Chip sorgt dafür, daß mehrere Master Zugriff auf den Bus erhalten. Ein Master, der sich über Arbitrierungssignale zur Kontrolle über den Bus angemeldet hat und die Kontrolle über den Bus übernimmt, wird Bus-Master genannt.
Heute sind MMU basierende Systeme zumindest der Anmelderin bekannt, bei denen in einer zentralen Adressverteilertabelle mit angeschlossener zentraler Dekodierlogik die Zugriffsrechte für Master über eine Systemsoftware adressbereichsabhängig über einen Bus-Master voreingestellt werden. Jeder Zugriff eines Masters auf einen Slave wird durch die MMU geprüft und je nach Zugriffsrechtevergabe verweigert oder erlaubt. Weiterhin sind, dem Stand der Technik entsprechend, Bussysteme, wie zum Beispiel FRT, bekannt, die eine Master-ID auf den Bus transferieren, diese jedoch für Funktionen wie Target-Locking einsetzen.
Daher liegt der Erfindung die Aufgabe zugrunde, ein Verfahren und ein System vorzusehen, bei dem die Vergabe und Verwaltung der Zugriffsrechte für Master in Multimaster Bussystemen weder adressabhängig durch die Programmierung einer zentralen MMU mit zentraler Dekodierlogik noch durch dedizierte Steuersignale zwischen bestimmten Master- und Slave Peripherals durchgeführt wird.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 und 6 angegebenen Maßnahmen gelöst.
Eine technische Lösung stellt das Verfahren zur Dekodierung von Zugriffsrechten für Master in einem Multimaster Bussystem dar, bei dem die Zugrifisrechte von einer auf einem Slave befindlichen Dekodierlogik anhand einer Master-ID ausgewertet werden. Fordert ein Master Daten von einem bestimmten Slave an, so kann die virtuelle Zieladresse weiterhin von einer zentralen MMU in eine physikalische Adresse übersetzt und an den entsprechenden Slave übermittelt werden, ohne eine Abfrage der Zugriffsrechte dieses Masters vorzunehmen. Ein Buscontroller generiert parallel die zugehörige Master-ID. Ein auf den Bus Slaves befindliches System, gemäß Patentanspruch 6, bestehend aus einer Zugriffs- und Dekodierlogik, wird aufgrund der erhaltenen Master-ID in die Lage versetzt, einen Zugriff des Masters zu erlauben oder abzulehnen. Es entfällt eine Auswertung der Zugriff srechte aufgrund der Absenderadresse des Masters. In Abhängigkeit der Auswertung generiert der Slave ein Acknowledge Signal, welches er über den Bus an den Master transferiert, und einem Zugriff zustimmt oder diesen ablehnt.
Weitere mögliche Ausführungsformen des Systems stellen die variablen Implementierungen der Zugriffskontrollogik dar. und nicht zur Zugriffssteuerung von Mastern nutzen. Die Integration der Zugriffs- und Dekodierlogik auf den Slaves sowie das Verfahren der Vergabe und Verwaltung von Zugriffsrechten im Slave über die Master-ID birgt den Vorteil, daß beispielsweise on-chip Bussysteme mit security slaves für den Zugriff weiterer Peripherie (Master und Slaves) anderer Bussysteme geöffnet werden können, ohne einen großen Eingriff in die adressabhängigen, konventionellen Zugriff sverfahren vornehmen zu müssen. Diese Implementierung verhilft zur Kompatibilität proprietärer Bussysteme und gibt einen Migrationspfad existierender proprietärer onchip Bussysteme an standardisierte Bussysteme.
Nachfolgend wird die Erfindung anhand einer Zeichnung näher erläutert.
Fig. 1 zeigt ein erfindungsgemäßes Ausführungsbeispiel als Blockschaltbild.
In Fig. 1 sind die in einer Kommunikationsbeziehung stehenden Komponenten wie Master 1 und Slave 3 über einen Adress/Daten Bus 4 miteinander verbunden. Ein Buscontroller 2 steuert und priorisiert die zeitliche Abfolge der Zugriffe der Master 1 und Slaves 3 auf den Bus 4. Beim Zugriff der Master 1 auf einen Slave 3 wird vom Buscontroller 2 die zugehörige Master-ID 5 generiert und über die Adressierung dem Slave 3 übermittelt.
Ein auf den Siaves 3 befindlicher Decoder 6 wertet die Master-ID 5 aus und erteilt aufgrund der auf den Siaves ebenfalls befindlichen Access Contol 7 (Zugriffskontrollogik) über festgelegte oder eingestellte Access Parameter 8 die Zugriffsrechte für die Master 1. Bezugszeichenliste 1 Master
2 Bus Control
3 Slave
4 Address/Data Bus
5 Master-ID
6 Decoder
7 Access Control
8 Access Parameter

Claims

1. Verfahren zur Steuerung von Zugriffsrechten auf Bus-Slaves für Master eines Multi-Master Bussystems, dadurch gekennzeichnet, daß die Zugriffsrechte für die Master im Bus Slave verwaltet werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Zugriff auf einen Slave eine den zugreifenden Master identifizierende Master-ID bereitgestellt wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Bus Slave eine durch einen Master Zugriff an seinen Adressbereich übermittelte Master-ID auf seine Zugriffsrechte hin auswertet und über ein Signal den Zugriff abweist oder zuläßt.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zugriffsrechte adressunabhängig und/oder unabhängig von besonders gekennzeichneten Steuerleitungen vergeben und verwaltet werden.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Bus-Master die Konfiguration der Bus-Slaves vornimmt.

6. System mit mehreren Mastern und zumindest einem Slave, die über einen Bus miteinander verbunden sind, dadurch gekennzeichnet, daß sich eine Zugriff skontrollogik und eine Dekodierlogik für die Steuerung der Zugriffsrechte auf dem Bus-Slave befinden.

7. System nach Anspruch 6, dadurch gekennzeichnet, daß die Zugriffskontrollogik festverdrahtet ist und vorgegebene, nicht veränderbare Zugriff srechte für die Master aufweist.

8. System nach Anspruch 6, dadurch gekennzeichnet, daß die Zugriffskontrollogik registerbasierend implementiert ist und die Konfiguration der Zugriffsrechte der Master über ein Kontroliregister durch einen Bus-Master mit Schreibrechten gegeben ist.

9. System nach Anspruch 6, dadurch gekennzeichnet, daß in der Zugriff skontrollogik die Zugriff srechte für einige Master-ID's festverdrahtet vorgegeben sind und zusätzlich für weitere Master-ID's die Zugriffsrechte registerbasierend vergeben werden.

10. System nach den Ansprüchen 6-9 dadurch gekennzeichnet, daß die Zugriff skontrollogik kommandoorientiert arbeitet und durch eine bestimmte Kommandofolge oder Dateninhalte von Schreibzugriffen der Slave seine aktuellen Zugriffsrechte für die Master ändert.

11. System nach den Ansprüchen 6-10, dadurch gekennzeichnet, daß die Zugriffskontrollogik dekodierend implementiert ist und bestimmte Adressbereiche im Slave mittels Dekodierung der Master-ID und der damit verbundenen Zugriffskontrolle ausschließbar sind.