DE3938018C2 - - Google Patents

Info

Publication number
DE3938018C2
DE3938018C2 DE3938018A DE3938018A DE3938018C2 DE 3938018 C2 DE3938018 C2 DE 3938018C2 DE 3938018 A DE3938018 A DE 3938018A DE 3938018 A DE3938018 A DE 3938018A DE 3938018 C2 DE3938018 C2 DE 3938018C2
Authority
DE
Germany
Prior art keywords
adapter
address
information processing
slot
slots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3938018A
Other languages
English (en)
Other versions
DE3938018C3 (de
DE3938018A1 (de
Inventor
Yuuji Saeki
Shiro Hadano Kanagawa Jp Ohishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3938018A1 publication Critical patent/DE3938018A1/de
Publication of DE3938018C2 publication Critical patent/DE3938018C2/de
Application granted granted Critical
Publication of DE3938018C3 publication Critical patent/DE3938018C3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0669Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676Configuration or reconfiguration with decentralised address assignment the address being position dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)

Description

Die Erfindung betrifft ein Informationsverarbeitungssystem und insbesondere ein System mit einer Informationsverarbeitungsvorrichtung, das eine Vielzahl von Einschubplätzen bzw. Slots, z. B. Verbinder oder Steckdosen, aufweist, in die eine Vielzahl von Adaptertypen montiert werden kann.
Ein Informationsverarbeitungssystem wie Computerendgeräte oder dgl., ist mit einer Anzahl von Adaptern versehen, die Schnittstellen für allgemeine Zwecke unterstützen bzw. bilden, um eine Vielzahl von Anforderungen des Benutzers zu erfüllen. Üblicherweise hat jede Art von Adaptern einen einheitlichen bzw. eindeutigen Adreßbereich, der diesem durch das System zugewiesen ist. Weiterhin ist jeder Adapter auf Anforderung bzw. auf Wunsch des Benutzers in jeden gewünschten der Slots montierbar.
In einem solchen System, welches erlaubt, daß jeder Adaptertyp in jeden Slot zu montieren ist, ist es notwendig, Steuerdaten zu setzen, um die Priorität von Interrupt-Anforderungen, direktem Speicherzugriff oder dgl. in Abhängigkeit von der Systemkonfiguration, d. h. der Arten bzw. Typen, und der Kombination der eingesetzten bzw. montierten Adapter zu steuern. Ein Lösungsvorschlag für diese Anforderung ist in der JP-OS 61-2 20 054 offenbart. In dieser Schrift wird eine eindeutige bzw. einzigartige Nummer physikalisch jedem der Schlitze bzw. Slots zugewiesen, und ein eindeutiger Adreßbereich wird jedem der Adaptertypen zugewiesen. Beim Bestimmen der Systemkonfiguration wird auf Adressen aller Adaptertypen sequentiell von einem Prozessor zugegriffen. Wenn der Adapter, auf den vom Prozessor zugegriffen wird, in irgendeinem der Slots montiert ist bzw. eingebracht ist, sendet der Adapter die dem Slot zugewiesene Nummer an den Prozessor. Somit weiß der Prozessor, welche Art von Adapter derzeit in welchem Slot eingesetzt ist, wodurch er automatisch die Prioritäts-Steuerdaten oder dgl. setzt.
Bei Computerendgeräten hoher Geschwindigkeit, hoher Leistungsfähigkeit und mit vielen Funktionen, wie "Workstations" (Arbeitsplatzrechner für den Ingenieur), die in den letzten Jahren auftraten bzw. herausgekommen sind, können viele Arten von externen Geräten mit diesem verbunden werden. Die externen Geräte umfassen Drucker, externe Festplattenlaufwerke, externe Diskettenlaufwerke, Modems, Kartenleser, Lichtgriffel usw. Diese externen Geräte werden mit der Workstation üblicherweise über Schnittstellen allgemeinen Zweckes wie RS-232C, GPIB, SCSI oder dgl. verbunden.
Um eine große Anzahl von solchen externen Geräten zu verbinden, benötigt die Workstation eine Anzahl von Adaptern, die in sie montierbar sind und die Schnittstellen allgemeinen Zweckes unterstützen bzw. bilden.
Es ist jedoch schwierig, zwei oder mehr Adapter des gleichen Typs zur gleichen Zeit zu montieren, da der Lösungsversuch des Standes der Technik einen eindeutigen bzw. einzigen Adreßbereich jedem Adaptertyp zuweist, um die Systemkonfiguration zu bestimmen. Obwohl dieser Nachteil überwunden werden kann, indem verschiedene Adressen Adaptern des gleichen Typs gegeben werden, führt dies zu einer virtuellen Erhöhung der Adapterarten bzw. Adaptertypen und zu einer Einschränkung bzw. Verknappung des Adreßraumes, der verfügbar ist, um die Adapter zuzuweisen. Weiterhin wird es aufgrund der verschiedenen Kombinationen der Adapter schwierig, diese zu verwalten.
Darüber hinaus erfordert der Lösungsansatz des Standes der Technik, zur Bestimmung der Systemkonfiguration ein mehrmaliges Zugreifen auf Adressen, da die Zugriffe sequentiell auf die Adressen ausgeführt werden, die allen Arten von Adaptern zugewiesen werden, um die montierten Adapter zu bestimmen.
DE 29 32 868 A1 zeigt einen programmierbaren Adreßspeicher an einem Peripheriegerät, dem eine Adresse zugeordnet werden kann, die durch ein Programm einer Zentraleinheit bestimmt worden ist. Die Speicherung der Adresse wird durch die Zentraleinheit gesteuert. Der Adreßspeicher ersetzt eine bislang notwendige feste Beschaltung bzw. Verdrahtung der Adreßvergleichsschaltung. Entsprechend der Programmierung der Zentral­ einheit kann jeder Peripherieeinheit eine dieser zugehörige Vergleichs­ adresse zugeordnet werden, ohne daß an der Vergleichsschaltung eine Manipulation vorgenommen werden muß. Bei einem Austausch von Peripheriegeräten wird, gesteuert durch die Zentraleinheit, eine neue Vergleichsadresse in dem Adreßspeicher des Peripheriegeräts abgespei­ chert.
EP 00 44 949 B1 offenbart ein Verfahren zum Zuordnen einer Adresse zu einem Peripheriegerät und eine entsprechende Vorrichtung. Dabei kann ein Hausprozessor jederzeit ein beliebiges Peripheriegerät auswählen und dessen Adresse auf einen gewünschten Wert einstellen. Jede Steue­ rungseinheit für ein Peripheriegerät ist mit einem aufladbaren Geräte­ adreßregister zum Halten einer Vorrichtungsadresse versehen, die ihrem Peripheriegerät zugeordnet ist. Die Vorrichtungsadresse wird dem Adreß­ register durch einen Prozessor zugeführt.
EP 01 87 453 B1 offenbart eine Peripherie-Eingabe/Ausgabe-Einheit bzw. -I/O-Einheit für einen Computer, wobei die I/O-Adressen programmäßig zugeordnet werden können. Die I/O-Adresse kann in die I/O-Einheit geschrieben werden, ohne den normalen Betrieb des Computers zu beeinflussen. Der Computer enthält einen RAM, der auf einen ersten Satz von Speicheradressen antwortet, einen ROM, der auf einen nicht überlappenden zweiten Satz von Speicheradressen antwortet, und einen Mikroprozessor zum selektiven Zugreifen auf den ROM und den RAM. Die I/O-Adressen sind in dem ROM gespeichert. Die I/O-Einheit weist ein I/O-Adreßregister auf zum Halten einer I/O-Adresse, die ihr zu­ geordnet ist. Wenn eine I/O-Adresse in die I/O-Einheit geladen wird, gibt der Mikroprozessor eine Zugriffsadresse des ROM aus, um eine Adresse davon zu lesen, wobei die I/O-Adresse dann in das I/O-Adreß­ register in der I/O-Einheit geschrieben wird, die mit der Zugriffsadresse des ROM mittels eines UND-Gatters in der I/O-Einheit verbunden wird. Wenn der Inhalt des ROM nicht geändert wird, ist das Zuteilen einer I/O-Adresse in dem ROM zu einer I/O-Einheit nur von dem Einstellen einer Eingabebedingung des UND-Gatters in den einzelnen I/O-Einheiten abhängig.
Es ist die Aufgabe der Erfindung, ein Informationsverarbeitungssystem und ein Verfahren zur Bestimmung dessen Konfiguration derart weiterzu­ bilden, daß die Bestimmung der Konfiguration erleichtert wird.
Demgemäß wird ein bekanntes Informationsverarbeitungssystem in der Art weitergebildet, daß eine Einrichtung Slot-ID-Signale erzeugt, die zum Erzeugen von Adressen dienen. Die Adressen werden an den jeweiligen Slots montierten Adaptern zugeordnet. In den Adaptern wird zudem ein Adapter-ID-Signal erzeugt, daß auf eine Anfrage bzw. sequentielles Zugreifen von der Informationsverarbeitungsvorrichtung an diese zurückge­ geben wird.
Durch die Erfindung wird erreicht, daß Adaptern Adressen nicht von außen zugeführt werden müssen. Ein sonst bei Informationsverarbeitungs­ systemen übliches aufwendiges Verhalten der Adressen entfällt. Zusätzlich wird Speicherplatz eingespart.
Erfindungsgemäß ist eine Zuordnung einer allgemeinen Adapteradresse zu einem Adapter nicht notwendig, da automatisch bestimmt bzw. erkannt wird, welche Adapteradresse einem Adapter zugeordnet ist. Die erfolgt durch die Slots, an denen der Adapter montiert ist. Bei der vorliegenden Erfindung muß zwar bestimmt werden, welcher Adaptertyp an dem Slot montiert ist, aber nicht zum Zuordnen von Adapteradressen, sondern zum Setzen von Daten, beispielsweise zur Prioritätssteuerung von Unter­ brechungen oder zur direkten Speichersteuerung.
Durch die Erfindung, wird die Systemkonfiguration automatisch dadurch erkannt, daß die Informationsverarbeitungsvorrichtung sequentiell alle Slots untersucht, um Adaptersignale zu empfangen. Die Untersuchung kann schnell durchgeführt werden, da die Anzahl der erforderlichen Untersuchungen konstant und auf die Anzahl der Slots begrenzt ist, ungeachtet der Anzahl der Adaptertypen.
Gemäß der vorliegenden Erfindung wird ein Informationsverarbeitungssystem geschaffen, welches eine Informationsverarbeitungsvorrichtung umfaßt mit einer Vielzahl von darin ausgebildeten Slots und einer Vielzahl von Adaptertypen, die in die Slots der Informationsverarbeitungsvorrichtung montierbar sind. Die Informationsverarbeitungsvorrichtung umfaßt Anschlüsse zum Erzeugen von Slot-ID-Signalen, von denen jedes eindeutig für jeden der Slots ist. Jeder der Vielzahl von Adaptern umfaßt einen Adreßzuweiser, der auf das Slot-ID-Signal anspricht zur Erzeugung von Adressen, die dem Adapter zuzuweisen sind, eine Einrichtung zum Erzeugen eines Adapter-ID-Signals des Adapters und eine weitere Einrichtung, die auf eine Anforderung von der Informationsverarbeitungsvorrichtung anspricht, um das Adapter-ID-Signal an diese zurückzusenden. Der Adreßzuweiser zum Erzeugen von Adressen kann durch irgendeine herkömmliche Einrichtung wie eine Kombinations-Logikschaltung, einen nicht-flüchtigen Speicher (ROM), festgelegte Potentiale usw. ausgebildet sein.
In diesem System kann die Vielzahl von Adaptern in eine Vielzahl von Gruppen unterteilt sein, wobei jeder der Gruppen eine eindeutige Adapter-ID zugewiesen wird und verschiedene Gruppen von Adaptern verschiedene Adreßzuweiser darin haben können, die verschiedene Adressen erzeugen, selbst wenn sie sich an einem identischen Slot befinden.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt das Informationsverarbeitungssystem eine Informationsverarbeitungsvorrichtung mit einer Vielzahl von Slots und einer Vielzahl von Adaptertypen, die in die Slots der Informationsverarbeitungsvorrichtung montierbar sind, wobei die Informationsverarbeitungsvorrichtung einen Adreßzuweiser zum Erzeugen von Adressen aufweist, die den Adaptern zuzuweisen sind, wobei jede der Adressen für jeden der Slots eindeutig ist. Jede der Vielzahl von Adaptern umfaßt eine Einrichtung zum Empfangen einer Adresse, die diesem zuzuweisen ist, und zwar von dem Slot, in den der Adapter montiert ist, eine Einrichtung zum Erzeugen eines Adapter-ID-Signals des Adapters und eine weitere Einrichtung, die auf eine Anforderung von der Informationsverarbeitungsvorrichtung anspricht, um das Adapter-ID-Signal an diese zurückzusenden.
Die Adressen von dem Adreßzuweiser zum Erzeugen von Adressen können einem Teil oder Bits höherer Ordnung der Adresse entsprechen, die von der Informationsverarbeitungsvorrichtung angelegt wird.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Informationsverarbeitungsvorrichtung geschaffen mit einer Vielzahl von Slots, in die eine Vielzahl von Adapter-Typen montierbar sind, wobei die Informationsverarbeitungsvorrichtung aufweist eine Einrichtung zum Erzeugen von Slot-ID-Signalen zum Identifizieren jedes der Slots, eine Einrichtung zum Anlegen des Slot-ID-Signals an den Adapter, der in dem Slot montiert ist, und eine Einrichtung zum sequentiellen Zugreifen auf Adressen, die den Slots zugewiesen sind, um dadurch Adapter-ID-Signale der Adapter zu empfangen, die in den Slots montiert sind.
Die Einrichtung zum Erzeugen der Slot-ID-Signale kann z. B. Pegel hohen und niedrigen Potentials umfassen, die eindeutig für jeden der Slots kombiniert werden.
Weiterhin wird ein Adapter geschaffen, der in irgendeinem der Vielzahl von Slots zu montieren ist, die in einer Informationsverarbeitungsvorrichtung vorgesehen sind, wobei der Adapter aufweist: eine Einrichtung zum Empfangen eines Slot-ID-Signals von dem Slot, in dem der Adapter montiert ist, einen Adreßzuweiser, der auf das empfangene Slot-ID-Signal anspricht zur Erzeugung einer dem Adapter zuzuweisenden Adresse, eine Einrichtung zum Erzeugen eines Adapter-ID-Signals, welches den Adapter identifiziert, und eine weitere Einrichtung, die auf eine Anforderung von der Informationsverarbeitungsvorrichtung anspricht, um das Adapter-ID-Signal auszugeben.
Die vorliegende Erfindung schafft weiterhin ein Informationssystem mit einem anderen Adapter, der in irgendeinem der Vielzahl von Slots zu montieren ist, die in der Informationsverarbeitungsvorrichtung vorgesehen sind, wobei der Adapter aufweist: eine Verbindungseinrichtung zum Empfangen eines Slot-ID-Signals von irgendeinem der Slots, das den Slot identifiziert, eine Adreßzuweisungseinrichtung zum Erzeugen einer Adresse, die dem Adapter in Übereinstimmung mit dem Slot-ID-Signal zuzuweisen ist, eine Komparatoreinrichtung zum Vergleichen der Ausgangsadresse von dem Adreßzuweiser mit einem Teil der Adresse, die von der Informationsverarbeitungsvorrichtung angelegt wird, eine Dekodiereinrichtung zum Dekodieren eines anderen Teils der Adresse von der Informationsverarbeitungsvorrichtung, und zwar wenn die Dekodiereinrichtung von dem Ausgang der Komparatoreinrichtung berechtigt wird, eine Einrichtung zum Erzeugen eines Adapter-ID-Signals, welche den Adapter identifiziert, und eine Steuereinrichtung zum Ausgeben des Adapter-ID-Signals an die Informationsverarbeitungsvorrichtung und zum Ausführen der Funktionen des Adapters.
Die vorliegende Erfindung schafft weiterhin ein Verfahren zum Bestimmen der Konfiguration eines Informationsverarbeitungssystems, das eine Informationsverarbeitungsvorrichtung aufweist mit einer Vielzahl von Slots, in die eine Vielzahl von Adaptertypen montierbar sind, wobei das Verfahren die folgenden Schritte aufweist: Zuweisen einer eindeutigen Adresse in dem System zu jedem der Slots; Zuordnen eines Adapter-ID-Signals zu jedem Adaptertyp; Veranlassen der Informationsverarbeitungsvorrichtung, sequentiell auf die den Slots zugewiesenen Adressen zuzugreifen; und Veranlassen jedes der Adapter, das Adapter-ID-Signals an die Informationsverarbeitungsvorrichtung zurückzusenden.
Insbesondere wird ein Verfahren geschaffen zum Zuweisen von Adressen zu Adaptern, die in die Slots montiert sind, die in einer Informationsverarbeitungsvorrichtung vorgesehen sind, wobei das Verfahren die folgenden Schritte aufweist: Zuweisen eines eindeutigen Adreßbereichs zu jedem der Slots; und dann, wenn ein Adapter in irgendeinem der Slots montiert ist, Zuteilen des Adreßbereiches, der dem Slot zugewiesen ist, in den der Adapter montiert ist.
In Übereinstimmung mit der vorliegenden Erfindung wird eine einem Adapter zuzuweisende Adresse definiert, und zwar nicht in Abhängigkeit von der Art des Adapters, sondern in Abhängigkeit von dem Slot, in dem der Adapter nun montiert ist. Obwohl dies verhindert, daß eindeutige Adressen aller Arten von Adaptern zugewiesen werden, besteht kein Problem, da die maximale Anzahl der in einer Informationsverarbeitungsvorrichtung zur gleichen Zeit montierbaren Adapter auf die Anzahl der Slots der Informationsverarbeitungsvorrichtung begrenzt ist, die am Anfang vorliegt. Dazu kommt, daß, da jeder der Slots eine unterschiedliche, einem Adapter zuzuweisende Adresse hat, jeder Adapter, der in den Slots montiert ist, eine separat zugewiesene Adresse hat, selbst wenn zwei oder mehr der Adapter vom gleichen Typ sind.
Aus dem gleichen Grund wird, wenn die Anzahl der Adaptertypen sich durch Einführen von neuentwickelten Adaptern erhöht, in dem System auch immer genug Adreßraum vorhanden sein, um einen Adreßbereich den neu hinzugefügten Adapterarten bzw. -typen zuzuweisen.
Zusätzlich ermöglicht eine Zuweisung von Adressen zu den Slots der Informationsverarbeitungsvorrichtung, einen Slot durch das Zugreifen auf Adressen zu identifizieren. Um zu bestimmen, welche Arten bzw. Typen von Adaptern in den Slots montiert sind und in welchem Slot jeder der Adapter montiert ist, werden sequentielle Zugriffe auf die Adressen, die den Slots zugewiesen sind, durchgeführt. Wenn irgendein Adapter in dem zugegriffenen Slot montiert ist, antwortet der Adapter mit einem Adapter-ID-Datum oder -Signal, welches den dem Adapter eigenen Typ wiedergibt. Somit ist es möglich, die Art des Adapters herauszufinden, der in dem zugegriffenen Slot montiert ist. Keine Antwort innerhalb einer vorbestimmten Zeitperiode bedeutet, daß kein Adapter in dem zugegriffenen Slot montiert ist.
Während in dem bekannten Verfahren zum Bestimmen der Systemkonfiguration sequentiell auf Adapteradressen zugegriffen wird, um herauszufinden, in welchem Slot der zugegriffene Adapter montiert ist, wird gemäß der vorliegenden Erfindung sequentiell auf Slotadressen zugegriffen, um den Adapter-Typ herauszufinden, der in dem zugegriffenen Slot montiert ist. Üblicherweise ist die Anzahl der Slots wesentlich geringer als die der Typen von Adaptern. Demgemäß benötigt der Lösungsansatz gemäß des Standes der Technik eine große Anzahl von Zugriffen, von denen die meisten ohne Ergebnis bleiben.
Im Gegensatz hierzu benötigt der Lösungsansatz der vorliegenden Erfindung weniger Zugriffszeit mit einer geringeren Wahrscheinlichkeit, daß keine Antwort erfolgt, womit das Verfahren bzw. der Prozeß zum Bestimmen der Systemkonfiguration erleichtert wird und die Verarbeitungszeit reduziert wird.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen erläutert.
Fig. 1 zeigt einen Adapter in seiner relativen Beziehung zu der Informationsverarbeitungsvorrichtung;
Fig. 2 ist ein Blockdiagramm eines Informationsverarbeitungssystems;
Fig. 3 erläutert die Adapter-Typen, die in dem System nach Fig. 2 eingesetzt werden;
Fig. 4 erläutert die Adressen, die den Slots für das in Fig. 2 gezeigte System zugewiesen werden;
Fig. 5 erläutert die Ausgänge des in Fig. 1 gezeigten Adreßzuweisers;
Fig. 6 erläutert die in dem System bestimmte und eingetragene Information der Systemkonfiguration; und
Fig. 7 erläutert eine alternative Anordnung des in Fig. 1 gezeigten Adreßzuweisers.
Ein Informationsverarbeitungssystem gemäß Fig. 2 umfaßt eine Informationsverarbeitungsvorrichtung und darin montierte Adapter, die aus den Adaptern A-Z (gezeigt in Fig. 3) auszuwählen sind und die von dem System unterstützt werden. Die Informationsverarbeitungsvorrichtung enthält einen Prozessor 12, einen Speicher 13 und vier Slots 14-17, in die jeder Adapter montierbar ist. Der Prozessor 12, der Speicher 13 und die Slots 14-17 sind über einen Bus miteinander verbunden. Zwei oder mehr Adapter des gleichen Typs können in die Slots zur gleichen Zeit montiert werden. In diesem Beispiel sind zwei Adapter des Typs C in den Slots 14 bzw. 17 montiert und ein Adapter vom Typ Z ist in dem Slot 15 montiert. Jeder der Slots 14-17 hat Anschlüsse a, b, die zur elektrischen Verbindung mit einem Adapter vorgesehen sind. Jeder der Anschlüsse ist entweder mit einem hohen oder mit einem niedrigen Potentialpegel verbunden, was erzielt wird, indem der Anschluß über einen Widerstand mit +5 Volt verbunden wird bzw. an Masse gelegt wird, wie es in diesem Beispiel in Fig. 2 gezeigt ist. Die Kombination der beiden Potentialpegel ermöglicht vier eindeutige und voneinander unterscheidbare Nummern 0-3, die den jeweiligen Slots 14-17 zugewiesen sind. Die Kombination der beiden Potentialpegel wir als ein Slot-ID-Signal verwendet. Während jeder der vier Slots in diesem Beispiel zwei Anschlüsse benötigt, sind für in der Anzahl darüber hinausgehende Slots mehr Anschlüsse notwendig.
In Fig. 1 ist eine Karte bzw. ein Board oder Adapter 1 in einem Slot 2 montiert (entsprechend einem der Slots 14-17 in Fig. 2).
Der Adapter 1 ist über den Slot 2 mit Adreß-, Daten- und Steuerbussen der Informationsverarbeitungsvorrichtung verbunden. Der Adapter 1 umfaßt einen Adreßzuweiser 6, eine Komparatoreinrichtung 7, einen Dekodiereinrichtung 8, eine I/O-Steuereinrichtung 9, einen Adapter-ID-Generator 10, ein Ausgangsgatter 11 und (nicht gezeigte) Blöcke, die notwendig sind für die Durchführung der Funktionen des Adapters 1. Der Adreßzuweiser 6 erzeugt Zuweisungs-Adreß-Daten 100 in Antwort auf das Slot-ID-Signal des Slots, in den der Adapter 1 montiert ist. Die Komparatoreinrichtung 7 vergleicht den Ausgang 100 von dem Adreßzuweiser 6 mit einem Teil (Bits höherer Ordnung) einer Adresse 102 von dem Adreßbus. Die Dekodiereinrichtung 8 dekodiert den anderen Teil (Bits niedriger Ordnung) der Adresse 102, wenn die Dekodiereinrichtung durch den Ausgang der Komparatoreinrichtung 7, die die Übereinstimmung bzw. die Gleichheit der beiden Adressen wiedergibt, berechtigt wird. Die I/O-Steuereinrichtung 9 ist ausgelegt, den Adapter 1 gemäß des Ausgangs der Dekodiereinrichtung derart zu steuern, daß die Funktionen des Adapters 1 erreicht werden. Der Adapter-ID-Generator 10 erzeugt einen Code oder einen Adapter-ID bzw. ein Adapter-ID-Signal, der bzw. das den Typ des Adapters 1 wiedergibt. Das Ausgangsgatter 11 legt den Adapter-ID auf den Datenbus 4 in Antwort auf das Berechtigungssignal von der I/O-Steuereinrichtung 9.
Jeder der Slots 0-3 hat eine eindeutige Adresse oder einen Adreßbereich, die bzw. der durch das System zugewiesen wird, wie es in Fig. 4 gezeigt ist. Die Ziffern mit dem Buchstaben "H" repräsentieren in den Figuren Hexadezimalzahlen. Der jedem der Slots zugewiesene Adreßbereich ist, wie in Fig. 5 gezeigt, durch die Bits höherer Ordnung (2¹⁵-2¹⁰) der Adresse 102 unterscheidbar. Indem innerhalb jedes Adapters ein Adreßzuweiser 6 vorgesehen wird, ist es möglich, die Adreßdaten 100 zu erzeugen, die in Abhängigkeit von der Kombination der Potentialpegel an den Anschlüssen a und b des Slots definiert sind. Der Adreßzuweiser 6 kann aus jeder Art von Schaltung bestehen, wie einer Kombinations-Logikschaltung, einer ROM-Tabelle oder dgl., die in Antwort auf einen vorbestimmten Eingang einen vorbestimmten Ausgang erzeugen. In dem Beispiel nach Fig. 5 können, da die beiden geringstwertigen Bits des Zuweiserausganges die gleichen sind wie die zwei Bits von den Anschlüssen a und b, die beiden Anschlußbits als die zwei geringstwertigen Bits für den Zuweiserausgang verwendet werden und die verbleibenden vier höheren Bits für den Zuweiserausgang können erzeugt werden, indem die Bits auf einen festgelegten hohen Potentialpegel hochgezogen bzw. hochgelegt werden. Dieser Zuweiserausgang oder die Adreßdaten 100 werden einem Eingang der Komparatoreinrichtung 7 zugeführt.
Andererseits werden sechs Bits höherer Ordnung der Adresse 102 auf dem Adreßbus 3, der über den Slot 2 an den Adapter 1 angelegt wird, an den anderen Eingang der Komparatoreinrichtung 7 angelegt, um mit den Adreßdaten 100 von Adreßzuweiser 6 verglichen zu werden. Die verbleibenden zehn geringerwertigen Bits der Adresse 102 werden an die Dekodiereinrichtung 8 angelegt.
Die Komparatoreinrichtung 7 vergleicht die eine Eingangsadresse mit der anderen und berechtigt die Dekodiereinrichtung 8, wenn die beiden Adressen gleich sind. Wenn berechtigt, dekodiert die Dekodiereinrichtung 8 die zehn Bits von dem Adreßbus 3, um ein dekodiertes Signal auf einer der Ausgangsleitungen zu erzeugen, die den dekodierten Eingangswert repräsentieren. Wenn die Dekodiereinrichtung 8 nicht berechtigt ist, erzeugt sie keinen Ausgang auf irgendeiner der Ausgangsleitungen.
Der Ausgang der Dekodiereinrichtung 8 wird an der I/O-Steuereinrichtung 9 zusammen mit Steuersignalen z. B. einem Lese-Strobe bzw. Lese-Takt, einem Schreib-Strobe usw. von dem Steuerbus 5 angelegt. Die I/O-Steuereinrichtung 9 ist ausgelegt, die ursprünglichen Funktionen des Adapters zu steuern und auch, wenn von der Informationsverarbeitungsvorrichtung angefordert, das Ausgangsgatter 11 zu berechtigen, um seine Adapter-ID auf den Datenbus 4 zu legen.
In der Systemkonfiguration nach Fig. 2, da ein Adapter C im Slot 14 montiert ist, dessen Anschlüsse a und b beide geerdet sind, erzeugt der Adreßzuweiser 6 des Adapters C Adreßdaten (111100)B, wie aus Fig. 5 bekannt, und legt diese Daten an die Komparatoreinrichtung 7 an. Auf ähnliche Weise erzeugt der im Slot 15 montierte Adapter Z Adreßdaten (111101)B in seinem Adreßzuweiser 6 und ein weiterer Adapter C im Slot 17 erzeugt Adreßdaten (111111)B in seinem Adreßzuweiser. Der Buchstabe "B" repräsentiert binäre Ziffern.
Wenn nun angenommen wird, daß ein Prozessor 12 auf den Adreßbus 3 eine Adresse innerhalb des Bereiches F000H-F3FFH anlegt, um auf den Adapter C im Slot 14 zuzugreifen, detektiert die Komparatoreinrichtung 7 des Adapters C im Slot 14 die Übereinstimmung der zwei Adressen, wodurch die Dekodiereinrichtung 8 berechtigt wird. Als ein Ergebnis führt der Adapter C eine Funktion aus, die der Dekodiereinrichtung 8 zugeordnet ist. Wenn die Instruktion des Prozessors 12 eine Anforderung auf die Adapter-ID ist, berechtigt die I/O-Steuereinrichtung 9 des Adapters C das Ausgangsgatter 11, so daß dieses seinen Adapter ID "02H" auf den Datenbus 4 (siehe Fig. 5) und zwar in Antwort auf den Ausgang von der Dekodiereinrichtung 8.
Andererseits erfassen die jeweils in den Slots 15 und 17 montierten Adapter Z und C eine Nichtübereinstimmung der Adressen in ihren Komparatoreinrichtungen 7, wodurch ihre Dekodiereinrichtungen 8 nicht berechtigt werden und sich kein Betrieb der Adapter Z und C in den Slots 15 und 17 ergibt.
Indem die vorangegangenen Prozeduren sequentiell an den Adressen, die allen Slots zugewiesen sind, wiederholt werden, wird die aktuelle Systemkonfiguration bestimmt, wobei ein Adapter C (Adapter-ID "02H") in dem Slot 0 montiert ist, ein Adapter Z (Adapter-ID "19H") in den Slot 1 montiert ist und ein weiterer Adapter C (Adapter-ID "02H") in dem Slot 3 montiert ist.
Die enthaltene Information bezüglich der Systemkonfiguration wird in der Informationsverarbeitungsvorrichtung eingetragen bzw. registriert, wie es in Fig. 6 gezeigt ist. Insbesondere die Adapter-ID′s der in den Slots montierten Adapter werden im Zusammenhang mit den Adreß-Zuweisungsdaten registriert. Einem Slot, in dem kein Adapter montiert ist, wird kein Adapter-ID zugewiesen und ein Code, wie z. B. "FFH", wird statt dessen eingetragen, was "kein Adapter montiert" repräsentiert.
Die oben beschriebenen Prozeduren zum Lesen und Registrieren der Adapter-ID′s können zu jeder Zeit, wenn benötigt, ausgeführt werden, werden jedoch typischerweise angewandt beim Einrichten oder Modifizieren des Systems.
Gemäß dieser Ausführungsform dürfen zwei oder mehr Adapter des gleichen Typs in die Slots montiert werden. Die Größe des Adreßraumes, der den Adaptern zuzuweisen ist, ist konstant, unabhängig von der Anzahl der Adaptertypen, und es ist daher möglich, zu vermeiden, daß der Adreßraum nicht ausreicht, selbst für den Fall einer Erhöhung der Anzahl der Typen. Auch die Verarbeitung des Prozessors wird aufgrund der slot-basierten Bestimmung der Systemskonfiguration erleichtert.
In der vorangegangenen Ausführungsform kann, während bislang der Adreßzuweiser 6 innerhalb des Adapters vorgesehen ist, dieser auch auf der Slot-Seite vorgesehen sein, d. h. jeder Slot selbst kann die Adreßdaten nach Fig. 5 erzeugen. Dies kann Adreßzuweiser 6 in all den Adaptern einsparen.
Zusätzlich kann während in der vorangegangenen Ausführungsform ein Adreßbereich für jeden Slot fixiert ist, ein Slot eine Vielzahl von Adreßbereichen haben, die in Abhängigkeit von funktionalen Gruppen der Adapter zugewiesen werden, wobei Adapter in eine Vielzahl von Funktionsgruppen unterteilt werden, z. B. Kommunikation, I/O-Schnittstelle oder zusätzliche Funktion. In diesem Fall haben, wie in Fig. 7 gezeigt, Adaptergruppen 1, 2 und 3 unterschiedliche Adreßzuweiser 1, 2 und 3, die unterschiedliche Adreßbereiche zu ihren Adaptern zuweisen, selbst wenn sie in einem identischen Slot montiert sind. Obwohl dies für die Adapter einen größeren Adreßraum benötigt als für den Fall nach Fig. 4, ist der notwendige Adreßraum dennoch weiterhin in seiner Größe konstant. Dies ist für den Fall hilfreich, wo die Anzahl von Adapter-ID′s auf eine festgelegte Anzahl begrenzt ist bei der bestehenden Möglichkeit, daß erhältliche Adapter-ID′s ausgehen bzw. nicht mehr verfügbar sind. Diese Anordnung erfordert, daß Adreßzuweiser innerhalb der Adapter vorgesehen sind.
Weiterhin kann die oben beschriebene Ausführungsform mit dem System des Standes der Technik kombiniert werden, welches einen eindeutigen Adreßbereich einem Adapter selbst zuweist. Dieses erlaubt einem Benutzer die herkömmlichen Adapter zusammen mit den Adaptern dieser Ausführungsform zu benutzen. Um dies zu erreichen, sind die herkömmlichen Adapter mit Adreßbereichen versehen, die sich von den den Slots zugewiesenen Adreßbereichen unterscheiden. Beim Bestimmen der Systemkonfiguration geben die konventionellen Adapter, wenn auf sie mit ihrer Adresse durch den Prozessor zugegriffen wird, die Slot-ID oder die Potentialpegel der Anschlüsse a und b des Slots, in den sie montiert sind, zurück. Der Prozessor ist somit in der Lage, sowohl mit neuen als auch mit herkömmlichen Adaptertypen zu arbeiten, während er die einen von den anderen unterscheidet. Obwohl diese Anordnung die oben erwähnten Vorteile der vorliegenden Erfindung mindert, sind Vorteile der Montierbarkeit des gleichen Typs von Adaptern, der Reduktion des Adreßraumes zur Zuweisung von Adaptern und die Erleichterung der Bestimmung der Systemkonfiguration weiterhin gültig.
Während die Erfindung in den Zeichnungen und der vorangegangenen Beschreibung erläutert und beschrieben worden ist, wobei dies als erläuternd und in keiner Weise begrenzend anzusehen ist, ist leicht zu verstehen, daß eine Reihe von Änderungen und Modifikationen vorgenommen werden kann.

Claims (6)

1. Informationsverarbeitungssystem, das aufweist: eine Informationsverarbeitungsvorrichtung (12 bis 17) mit einer Vielzahl von Slots (2), in die eine Vielzahl verschiedener Adaptertypen (1) montiert werden kann, dadurch gekennzeichnet, daß
die Informationsverarbeitungsvorrichtung (12 bis 17 ) Anschlüsse (a, b) zum Erzeugen von für jeden Slot (2) eindeutigen Slot-ID-Signalen aufweist, daß
ein Adreßzuweiser (6) zum Erzeugen von zumindest einer Adresse vorgesehen ist, die dem Adaptertypen (1) in Antwort auf eines der Slot-ID-Signale des Slots (2), an dem die Adaptertypen (1) gerade montiert sind, zugeordnet werden, und daß
jeder Adaptertyp (1) eine Einrichtung (10) zum Erzeugen eines Adapter-ID-Signals aufweist, das den Adaptertyp (1) identifiziert, und eine weitere Einrichtung (8, 9, 10) aufweist, die das Adapter-ID- Signal auf eine Anfrage von der Informationsverarbeitungsvorrichtung (12 bis 17) zu dieser zurückgibt.
2. Informationsverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Adreßzuweiser (6) zum Erzeugen einer Adresse in dem Adaptertypen (1) oder auf der Seite des Slots (2) in der Informationsverarbeitungseinrichtung (12 bis 17) vorgesehen ist.
3. Informationsverarbeitungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vielzahl von Adaptertypen (1) in eine Vielzahl von Gruppen unterteilt ist, wobei jeder Gruppe ein eindeutiges Adapter-ID-Signal zugeordnet wird, und wobei der Adreßzuweiser (6) zum Erzeugen einer Adresse für die unterschiedlichen Adaptergruppen, selbst in einem identischen Slot (2), jeweils unterschiedliche Adressen erzeugt.
4. Informationsverarbeitungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Adaptertypen (1) aufweisen:
eine Komparatoreinrichtung (7) zum Vergleichen der von dem Adreßzuweiser (6) zum Vergleichen der von dem mit einem Teil einer Adresse, die von der Informationsverarbeitungsvorrichtung (12 bis 17) zugeführt ist,
eine Dekodiereinrichtung (8) zum Dekodieren eines anderen Teils der Adresse von der Informationsverarbeitungsvorrichtung (12 bis 17), wenn es von dem Ausgang der Komparatoreneinrichtung (7) zugelassen ist, und
eine Steuereinrichtung (9) zum Ausführen der Funktionen der Adapterzypten (1).
5. Verfahren zum Bestimmen der Konfiguration eines Informationsverarbeitungssystems, das eine Informationsverarbeitungsvorrichtung mit einer Vielzahl von Slots enthält, an denen eine Vielzahl von Adaptertypen montiert werden kann, dadurch gekennzeichnet, daß
jedem der Vielzahl von Slots eine eindeutige Adresse oder ein eindeutiger Adreßbereich zugewiesen wird, daß
veranlaßt wird, daß die Informationsverarbeitungsvorrichtung sequentiell auf Adressen oder Adreßbereiche zugreift, die den Slots zugeordnet sind, und daß
veranlaßt wird, daß jeder Adaptertyp sein Adapter-ID-Signal zu der Informationsverarbeitungsvorrichtung in Antwort auf Zugriffe von dieser zurückgibt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die den Slots zugewiesenen Adressen oder Adreßbereiche jeweils dem an einem Slot montierten Adaptertyp zugeteilt werden.
DE3938018A 1988-11-15 1989-11-15 Informationsverarbeitungssystem und Verfahren zur Bestimmung von dessen Konfiguration Expired - Fee Related DE3938018C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63288336A JP2644554B2 (ja) 1988-11-15 1988-11-15 情報処理システム

Publications (3)

Publication Number Publication Date
DE3938018A1 DE3938018A1 (de) 1990-05-17
DE3938018C2 true DE3938018C2 (de) 1993-05-13
DE3938018C3 DE3938018C3 (de) 1997-10-16

Family

ID=17728874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3938018A Expired - Fee Related DE3938018C3 (de) 1988-11-15 1989-11-15 Informationsverarbeitungssystem und Verfahren zur Bestimmung von dessen Konfiguration

Country Status (4)

Country Link
US (1) US5581787A (de)
JP (1) JP2644554B2 (de)
KR (1) KR920010580B1 (de)
DE (1) DE3938018C3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309187C1 (de) * 1993-03-22 1994-06-16 Siemens Nixdorf Inf Syst Lüftersteuerung
DE4421344A1 (de) * 1994-06-17 1995-12-21 Hartmut B Dr Brinkhus Zusatzkarte für einen Computer

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04160550A (ja) * 1990-10-25 1992-06-03 Nec Corp パッケージ制御方式
DE4037143A1 (de) * 1990-11-22 1992-05-27 Bosch Gmbh Robert Steuerungssystem
DE4216242C2 (de) * 1992-05-16 1997-02-13 Leuze Electronic Gmbh & Co Identifizierung von Sensoren / Aktuatoren in Bussystemen
JPH07200431A (ja) * 1993-12-29 1995-08-04 Nec Corp 設定パラメータ自動変更システム
DE4407895C2 (de) * 1994-03-10 1997-05-22 Reko Electronic Gmbh Verfahren zur Konfiguration eines Informationsdatennetzes
DE4422523A1 (de) * 1994-06-28 1996-01-04 Schlafhorst & Co W Codierung von mehreren gleichgearteten Arbeitsstellen an einer Textilmaschine
JP2691140B2 (ja) * 1994-09-28 1997-12-17 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理装置及びその制御方法
JP2671852B2 (ja) * 1995-02-22 1997-11-05 日本電気株式会社 オプションボード識別装置
JP3297249B2 (ja) * 1995-05-26 2002-07-02 三菱電機株式会社 分散型リモートi/o式制御システムの制御方法
EP0852356A4 (de) * 1996-06-20 1999-08-18 Sega Enterprises Kk Spiel-, peripherie- und relaisgeräte
US5974489A (en) * 1996-12-18 1999-10-26 Sun Micro Systems Computer bus expansion
DE19857255C1 (de) 1998-12-11 2000-08-03 Hartmut B Brinkhus Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem
US6314482B1 (en) * 1999-03-19 2001-11-06 International Business Machines Corporation Method and system for indexing adapters within a data processing system
US6330656B1 (en) * 1999-03-31 2001-12-11 International Business Machines Corporation PCI slot control apparatus with dynamic configuration for partitioned systems
JP4167359B2 (ja) * 1999-09-30 2008-10-15 株式会社東芝 データ管理システム及びデータ管理方法
US6438625B1 (en) * 1999-10-21 2002-08-20 Centigram Communications Corporation System and method for automatically identifying slots in a backplane
KR100677074B1 (ko) * 1999-11-01 2007-02-01 삼성전자주식회사 멀티 신호 접속장치
KR100367588B1 (ko) * 2000-01-24 2003-01-10 엘지전자 주식회사 디지털데이터 플레이어의 상대주소 할당 장치 및 방법
US6715069B1 (en) * 2000-04-07 2004-03-30 International Business Machines Corporation Method and apparatus for identifying a version of an electronic assembly using a unique embedded identification signature for each different version
JP4025000B2 (ja) * 2000-08-30 2007-12-19 株式会社リコー 遠隔管理システムおよび遠隔管理方法とそれに使用する中央管理装置並びに記録媒体
FR2820524B1 (fr) * 2001-02-05 2003-12-12 Valeo Climatisation Programmation d'adresses de peripheriques, notamment pour un dispositif de climatisation de vehicule automobile
US7111100B2 (en) * 2002-04-26 2006-09-19 The Boeing Company Systems and methods for assigning an address to a network device added to an existing network
US7356619B2 (en) * 2002-05-09 2008-04-08 International Business Machines Corporation Method and apparatus for dynamic management of input/output subsystem addressing
EP1414217B1 (de) * 2002-10-24 2006-01-11 Sun Microsystems, Inc. System und Verfahren zur Erzeugung einer Kennung für einen DHCP Client
US6910083B2 (en) * 2003-06-26 2005-06-21 Promise Technology, Inc. Method for detecting channels of a host to which hard disk controllers belong
US7200687B2 (en) * 2003-09-25 2007-04-03 International Business Machines Coporation Location-based non-uniform allocation of memory resources in memory mapped input/output fabric
TWI281805B (en) * 2004-05-18 2007-05-21 Quanta Comp Inc System for automatically distributing communication port address
JP4732823B2 (ja) 2005-07-26 2011-07-27 株式会社日立産機システム モジュール間通信装置
US8762592B2 (en) * 2006-08-30 2014-06-24 Dell Products L.P. System and method for automatic module selection
DE102009002867A1 (de) * 2009-05-06 2010-11-18 Robert Bosch Gmbh Sensor-System, Fahrerassistenzsystem sowie Verfahren zum Betreiben eines Sensor-Systems
US10860521B2 (en) * 2016-12-30 2020-12-08 Intel Corporation Positionally aware communication with multiple storage devices over a multi-wire serial bus

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT355354B (de) * 1978-08-29 1980-02-25 Schrack Elektrizitaets Ag E Schaltungsanordnung mit einer zentraleinheit, an die mehrere peripheriegeraete angeschlossen sind
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
US4413319A (en) * 1981-03-09 1983-11-01 Allen-Bradley Company Programmable controller for executing block transfer with remote I/O interface racks
US4556953A (en) * 1982-02-24 1985-12-03 Caprio A Ronald Interchangeable interface circuitry arrangements for use with a data processing system
EP0089440B1 (de) * 1982-03-24 1986-08-13 International Business Machines Corporation Verfahren und Einrichtung zum Informationsaustausch zwischen Terminals und einer zentralen Steuereinheit
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
JPS6126158A (ja) * 1984-07-16 1986-02-05 Nec Corp 情報伝送装置
US4675813A (en) * 1985-01-03 1987-06-23 Northern Telecom Limited Program assignable I/O addresses for a computer
JPS61220054A (ja) * 1985-03-27 1986-09-30 Hitachi Ltd 情報処理システムの構成確認方式
JPS61273679A (ja) * 1985-05-30 1986-12-03 Toshiba Corp システム情報収集方式
JPS62245461A (ja) * 1986-04-18 1987-10-26 Fanuc Ltd ボ−ドスロツト番号の割当方法
JPS6375850A (ja) * 1986-09-18 1988-04-06 Sekisui Chem Co Ltd カ−ドの属性確認システム
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US4905182A (en) * 1987-03-13 1990-02-27 Apple Computer, Inc. Self-configuring memory management system with on card circuitry for non-contentious allocation of reserved memory space among expansion cards
US4931923A (en) * 1987-03-13 1990-06-05 Apple Computer, Inc. Computer system for automatically reconfigurating memory space to avoid overlaps of memory reserved for expansion slots
US4964038A (en) * 1987-10-28 1990-10-16 International Business Machines Corp. Data processing system having automatic address allocation arrangements for addressing interface cards
US4993019A (en) * 1989-12-15 1991-02-12 Alcatel Na Line unit interface circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309187C1 (de) * 1993-03-22 1994-06-16 Siemens Nixdorf Inf Syst Lüftersteuerung
DE4421344A1 (de) * 1994-06-17 1995-12-21 Hartmut B Dr Brinkhus Zusatzkarte für einen Computer

Also Published As

Publication number Publication date
JP2644554B2 (ja) 1997-08-25
JPH02133852A (ja) 1990-05-23
KR900008393A (ko) 1990-06-04
DE3938018C3 (de) 1997-10-16
DE3938018A1 (de) 1990-05-17
KR920010580B1 (ko) 1992-12-07
US5581787A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
DE3938018C2 (de)
DE3810231C2 (de)
DE3146356C2 (de) Vorrichtung zur Steuerung der Übertragung von Gerätesteuerinformation in einem Datenendgerät
DE3224034A1 (de) Mehrprozessorensystem
DE3049774C2 (de)
DE1801620A1 (de) Verfahren und Anordnung zur Adressierung eines Speichers in einer Datenverarbeitungsanlage
DE2718551B2 (de)
DE102020205765A1 (de) Systemkomponente und Verwendung einer Systemkomponente
EP0739509B1 (de) Anordnung mit master- und slave-einheiten
DE102004013635B4 (de) Verfahren zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen, sowie Multimaster-Bussystem zur Durchführung des Verfahrens
EP0141332A2 (de) Mehrfachbusanordnung für die Verbindung von Prozessoren und Speichern in einem Mehrprozessorsystem
CH495584A (de) Datenverarbeitungsanlage
DE3247083A1 (de) Mehrprozessorsystem
DE60209761T2 (de) Anschluss mehrerer prozessoren auf externen speicher mit burst mode
EP1567938B1 (de) Speichersystem mit mehreren speichercontrollern and verfahren zu deren synchronisierung
DE3149926A1 (de) Programmierbare vergleichsschaltung
EP0762260A2 (de) Vorrichtung zur Zuordnung der Benutzer in einem Computer-Netzwerk
DE19709975A1 (de) Mikrocomputer
DE4440789B4 (de) Slave-Einheit
EP0562151A1 (de) Integrierter Mikroprozessor
DE10110808B4 (de) Verarbeitungssystem
EP0377886B1 (de) Anordnung zum Übertragen von in mehrere Teile unterteilten Datenwörtern
EP0983555A1 (de) Adressierungsschema zur verdoppelung der übertragungsleistung einer mastergesteuerten slave-to-slave-kommunikation in einem beliebigen bussystem
DE10222584A1 (de) Verfahren und System zur Vergabe und Verwaltung von Zugriffsrechten für die Master in Multimaster Bussystemen
DE19642579A1 (de) Slave-Einheit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee