DE4421344A1 - Zusatzkarte für einen Computer - Google Patents
Zusatzkarte für einen ComputerInfo
- Publication number
- DE4421344A1 DE4421344A1 DE19944421344 DE4421344A DE4421344A1 DE 4421344 A1 DE4421344 A1 DE 4421344A1 DE 19944421344 DE19944421344 DE 19944421344 DE 4421344 A DE4421344 A DE 4421344A DE 4421344 A1 DE4421344 A1 DE 4421344A1
- Authority
- DE
- Germany
- Prior art keywords
- bus
- card
- address
- hardware
- call signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
Die Erfindung betrifft eine Zusatzkarte für einen Computer
mit einem Bussystem, zu dem ein Adreßbus, ein Kontrollbus
und ein Datenbus gehören, an denen anliegende Digitalsignale
die Karte empfängt und hardwaremäßig dekodiert.
Die Erweiterung von Computern mit zusätzlichen Funktionen ge
schieht herkömmlicherweise mit Steckkarten, die an einem Bus
liegen. Exemplarisch seien Steckkarten für Netzwerke und se
rielle Schnittstellen genannt. Der für Personal Computer am
weitesten verbreitete Bus ist der ISA Bus.
Bei einer jeden Steckkarte müssen die von dieser verwendeten
Adressen (Input/Output Adressen und/oder Memory-Adressen) und
die von der Karte verwendeten Interrupt- und DMA-Leitungen
per Jumper (Steckbrücken) oder Schalter eingestellt werden.
Diesen Vorgang bezeichnet man als Konfigurieren.
Der ISA Bus bietet nach dem Stand der Technik keine Möglichkeit,
die für das Konfigurieren erforderlichen Einstellungen per
Software vorzunehmen. Das hardwaremäßige Konfigurieren ist
für den Benutzer aber recht problematisch. Er braucht dafür
eine genaue Kenntnis der schon belegten und freien Adressen,
Interrupt- und DMA-Leitungen. Benutzer von PC′s sind in der
Regel nicht gewohnt, sich soweit mit der Hardware auseinanderzu
setzen. Das hardwaremäßige Konfigurieren wird daher als umständ
lich empfunden, und es ist fehlerträchtig. Fehleinstellungen
können gravierende Folgen haben; insbesondere droht im Fall
fehlerhafter Doppelbelegungen die Gefahr einer Beschädigung
der Karten und des PC′s.
Aufgabe der Erfindung ist es, eine Zusatzkarte der eingangs
genannten Art zu schaffen, die einfach, bedienungsfreundlich
und gegen Fehleinstellungen sicher konfiguriert werden kann,
ohne daß es benutzerseitig einer Kenntnis der Adreßbelegung
bedarf. Die Konfigurierung soll komplett oder wenigstens wei
testgehend softwaremäßig, d. h. auf einer für den Benutzer
bequemen Arbeitsebene erfolgen. Hardwareeinstellungen an den
Karten sollen erforderlichenfalls einfach und übersichtlich
sein. Die erfindungsgemäße Konfigurierung soll mit der schon
vorhandener Steckkarten kompatibel sein, so daß diese und er
findungsgemäß neu konfigurierte Karten gleichzeitig in einem
Computer arbeiten können. Hardware-Änderungen am Computer sollen
nicht erforderlich sein.
Zur Lösung dieser Aufgabe und Erfüllung der genannten Vorgaben
ist erfindungsgemäß vorgesehen, daß die Karte eine hardwaremäßig
vorgegebene, computerlesbare digitale Kennung hat, daß sie
ein an dem Adreßbus und Kontrollbus anliegendes universelles
Aufrufsignal hardwaremäßig identifiziert, und daß sie eine
erste Bitsequenz eines dem Aufrufsignal zugeordneten, an dem
Datenbus anliegenden Konfigurationssignals mit der Kennung
hardwaremäßig vergleicht und bei Übereinstimmung eine zweite
Bitsequenz des Konfigurationssignals als Input/Output Adresse
oder Memory-Adresse für das Bussystem übernimmt.
Die digitale Kennung der Karte kann eine Nummer sein. Bei mehre
ren Karten empfiehlt sich eine fortlaufende Numerierung. Der
Übersichtlichkeit halber kann die Nummer mit der Steckplatz
nummer (Slot-Nummer) der Karte übereinstimmen. Diese Form der
Kennung ist aber nicht zwingend. Im Fall mehrerer Zusatzkarten
für ein und denselben Computer muß zur Vermeidung von Doppelbe
legungen nur gewährleistet sein, daß die Kennungen paarweise
verschieden sind. Im übrigen können die Kennungen willkürlich
gewählt werden.
Zur Gewährleistung paarweise verschiedener Kennungen empfiehlt
sich deren hardwaremäßige Einstellbarkeit seitens des Benutzers.
Die Kennungen sollten für den Benutzer sichtbar und direkt
identifizierbar sein.
Die Einstellung voneinander paarweise verschiedener Kennungen
der Karten ist die einzige Hardwaremaßnahme, die der Benutzer
allenfalls noch vornehmen muß. Die ganze übrige Konfigurierung
geschieht per Software. Die Kennungen der Karten werden vom
Benutzer in die Software eingegeben. Die Software ordnet einer
jeden Kennung und Karte eine oder mehrere freie Input/Output
Adresse(n) oder Memory-Adresse(n) zu. Die Adreßverwaltung
geschieht softwaremäßig und bedarf keiner Hardwarekenntnis
des Benutzers. Die Input/Output Adresse(n) oder Memory-
Adresse(n) ist/sind der Kennung der Karte folgender Teil des
Konfigurationssignals, das dem universellen Aufrufsignal zuge
ordnet an dem Bussystem anliegt. Nach Übernahme der Input/Output
Adresse(n) oder Memory-Adresse(n) fragt die Karte im folgenden
den Bus auch mit dieser/diesen ab. Ist erst einmal die Kommuni
kation über die Input/Output Adresse(n) oder Memory-Adresse(n)
hergestellt, bietet die weitere softwaremäßige Konfigurierung
einem Fachmann keine Schwierigkeiten. Insbesondere können der
Karte im folgenden weitere Input/Output Adressen, Memory-Adres
sen, Interrupt- und DMA-Leitungen zugeordnet werden.
Insbesondere im Fall des ISA Bus können das Aufrufsignal an
dem Adreßbus und Kontrollbus und das Konfigurationssignal
an dem Datenbus gleichzeitig anliegen. Es gibt aber auch Multi
plex-Bussysteme, bei denen für den Adreßbus und Datenbus die
selben Busleitungen benutzt werden. Ein Signal des Kontrollbus
kann anzeigen, ob es sich bei den übertragenen Signalen um Daten
oder Adressen handelt. Bei Multiplex-Bussystemen werden das
Aufrufsignal und Konfigurationssignal zeitlich nacheinander
übertragen. Die Signale sind einander durch den Multiplexbetrieb
zugeordnet.
Bei einer bevorzugten Ausführungsform empfängt die erfindungs
gemäß konfigurierte Karte weiter das universelle Aufrufsignal
und ihre Kennung. Diese Signalkombination kann weiter dazu
verwendet werden, mit der Karte zu kommunizieren.
Bei einer bevorzugten Ausführungsform liegen mit der ersten
Bitsequenz des Konfigurationssignals, die mit der Kennung ver
glichen wird, zwei Befehlsbits an, die von der Zusatzkarte
hardwaremäßig verarbeitet werden. Dabei sind folgende Belegungen
möglich:
Befehlsbits "00" heißt "Konfigurieren und Zugriff freigegeben".
Die zweite Bitsequenz des Konfigurationssignals wird als neue
Input/Output Adresse oder Memory-Adresse übernommen.
Befehlsbits "01" heißt "Konfigurieren und Formatinformation
lesen".
Die zweite Bitsequenz des Konfigurationssignals wird als neue
Input/Output Adresse oder Memory-Adresse übernommen. Sodann
wird eine Formatinformation der Karte gelesen und über die
neue Adresse dem PC überstellt.
Befehlsbits "10" heißt "Reset".
Eine frühere Konfiguration wird für ungültig erklärt. Es folgt
keine zweite Bitsequenz des Konfigurationssignals.
Befehlsbits "11" heißt "erweiterte Befehle".
Die zweite Bitsequenz des Konfigurationssignals liefert keine
Input/Output Adresse oder Memory-Adresse, sondern einen Befehls
code für erweiterte Anwendungen.
Die Befehlsbits werden von der Zusatzkarte immer dann hardware
mäßig verarbeitet, wenn sie über das universelle Aufrufsignal
und ihre Kennung angesprochen wird.
Insbesondere im Fall eines Personal Computer mit ISA Bus liegt
das universelle Aufrufsignal vorzugsweise an dem Adreßbus
und dem Kontrollbus des Bussystems übereinstimmend gleichzeitig
an. Es kann sich um eine Input/Output Adresse handeln, und
zwar vorzugsweise eine normalerweise nicht benutzte Schreibad
resse. Dadurch ist die Datenflußrichtung vom PC an die Karte
vorgegeben. Bei einer bevorzugten Ausführungsform ist das Auf
rufsignal eine dem Druckerport nach IBM Standard folgende,
normalerweise nicht benutzte Schreibadresse. Geeignet sind
die Hexadezimalzahlen 37b und 27b.
Bei dem universellen Aufrufsignal kann es sich auch um eine
freie Memory-Adresse handeln.
Gegenstand der Erfindung ist auch ein Verfahren zum Konfigurie
ren einer Zusatzkarte für einen Computer mit einem Bussystem,
zu dem ein Adreßbus, ein Kontrollbus und ein Datenbus gehören,
an denen anliegende Digitalsignale die Karte empfängt und hard
waremäßig dekodiert. Erfindungsgemäß stellt man an der Karte
eine computerlesbare digitale Kennung hardwaremäßig ein. Man
legt an dem Adreßbus und dem Kontrollbus ein von der Karte
hardwaremäßig identifizierbares universelles Aufrufsignal und
an dem Datenbus ein dem Aufrufsignal zugeordnetes Konfigura
tionssignal an, von dem die Karte eine erste Bitsequenz mit
der Kennung hardwaremäßig vergleicht und bei Übereinstimmung
eine zweite Bitsequenz als Input/Output Adresse oder Memory-
Adresse für das Bussystem übernimmt.
Ein PC hat ISA Anschlüsse - sog. Slots - für mehrere Steck
karten, mit denen bestimmte Zusatzfunktionen realisiert werden.
Die Steckkarten liegen auf einem ISA Bus, zu dem u. a. ein
Adreßbus, ein Datenbus und ein Kontrollbus gehört.
Teil der Busstruktur ist, daß die Karten gleichzeitig auf dem
Adreßbus, Datenbus und Kontrollbus liegende hochfrequente
Digitalsignale empfangen, gegebenenfalls in Register übernehmen
und hardwaremäßig dekodieren. Die auf dem Adreßbus empfangenen
Signale werden hardwaremäßig mit der Bitsequenz einer Input/
Output Adresse verglichen, die der Karte zugeordnet ist. Bei
Auffinden dieser Adresse kommuniziert die Karte über den Daten
bus mit dem PC, indem sie beispielsweise gleichzeitig mit der
Adresse gelieferte Daten übernimmt und weiterverarbeitet.
Teil der Busstruktur ist auch, daß alle Karten hardwaremäßig
ein universelles Aufrufsignal identifizieren, das an dem Adreß-
und Kontrollbus anliegt. Das Aufrufsignal besteht aus einer
normalerweise nicht benötigten Schreibadresse, insbesondere
einer dem Druckerport nach IBM-Standard folgenden normalerweise
nicht benötigten Schreibadresse. Ein mögliches Aufrufsignal
ist die Hexadezimalzahl 37b. Das Aufrufsignal wird von den
Karten daran erkannt, daß es gleichzeitig an dem Adreßbus
und Kontrollbus anliegt.
Nach dem Einschalten des PC bzw. nach einem Reset sind alle
Karten "ausgeblendet", d. h. sie können zunächst nur über das
universelle Aufrufsignal von dem PC angesprochen werden. Die
Karten müssen über dieses Aufrufsignal aktiviert werden. Das
geschieht, indem zugleich das universelle Aufrufsignal auf
den Adreßbus und Kontrollbus und ein Konfigurationssignal
auf den Datenbus gelegt wird. Das Konfigurationssignal besteht
aus einer Kennung der zu aktivierenden Karte gefolgt von einer
dieser zuzuweisenden Input/Output Adresse und gegebenenfalls
weiteren Informationen.
Bei einer praktischen Ausführungsvariante besteht das Konfigura
tionssignal aus zwei Byte. Die unteren vier Bit des ersten
Byte sind die Kennung der zu aktivierenden Karte. Die folgenden
zwei Bit des ersten Byte sind Befehlsbits. Die oberen beiden
Bit des ersten Byte und die acht Bit des zweiten Byte sind
die insgesamt zehn Bit der Input/Output Adresse, die der zu
aktivierenden Karte zugeordnet wird.
Die Kennung der Karte ist eine Digitalzahl zwischen 0 und 15,
die vorzugsweise mit der Steckplatznummer (Slot-Nummer) der
Karte übereinstimmt. Die Nummern können vom Anwender frei ver
geben werden, wobei sichergestellt sein muß, daß jede Nummer
nur einmal vorkommt.
Die als Kennung dienende Nummer wird an einer jeden Karte hard
waremäßig eingestellt. Das kann per Jumper (Steckbrücken) oder
Schalter, vorzugsweise Codier-Schalter, geschehen. Der Anwender
kann die eingestellte Nummer sehen und direkt, d. h. ohne Hilfs
mittel identifizieren.
Bei Anliegen des universellen Aufrufsignals und Konfigurations
signals führt die Karte einen Hardwarevergleich der ersten
vier Bit des Konfigurationssignals mit der eingestellten Kennung
durch. Bei Übereinstimmung und Befehlsbitbelegung "00" oder
"01" wird die folgende Bitsequenz des Konfigurationssignals
als Input/Output Adresse für die Karte gespeichert. Im folgenden
kommuniziert die Karte unter dieser Input/Output Adresse mit
dem PC. Die weitere Konfigurierung der Karte erfolgt software
mäßig über diese Adresse.
Bei Befehlsbitbelegung "01" liefert ein erster Lesezugriff
auf die neue Input/Output Adresse einen auf der Karte hardware
mäßig gespeicherten Formatdatensatz insbesondere in Form eines
sog. Formatbytes, das Aufschluß über Konfigurationsmöglich
keiten, Leistungsmerkmale der Karte u. a. gibt. Wird die Karte
über eine gültige Input/Output Adresse mit einem Lesezugriff
angesprochen, so wird das Formatbyte über den Datenbus dem
PC überstellt. Als Formatinformation kommt in Betracht:
- a) Die Karte wird als Input/Output Karte über nur eine Input/ Output Adresse angesprochen.
- b) Die Karte belegt mehrere, z. B. acht aufeinanderfolgende Input/Output Adressen.
- c) Die Karte beherrscht bzw. beherrscht nicht "erweiterte Be fehle" (Befehlsbitbelegung "11").
- d) Die Karte liefert mehr als ein Byte Formatinformation. Die Länge der Formatinformation folgt im zweiten und gegebenen falls im dritten Byte der Formatinformation.
Mit dieser Formatinformation können der Karte über die gültige
Input/Output Adresse weitere freie Input/Output Adressen,
Memory-Adressen, Interrupt- und DMA-Leitungen zugeordnet werden.
Falls die Karte mehrere Input/Output Adressen eines Adreßblocks
belegt, wird vorzugsweise zunächst die niedrigste Adresse des
Blocks in der beschriebenen Weise konfiguriert.
Parallel zu ihrer bzw. ihren individuellen Input/Output Ad
resse(n) ist die Karte über das universelle Aufrufsignal und
ihre Kennung erreichbar. Das dient u. a. dazu, die Karte inaktiv
zu machen und gegebenenfalls mit neuem Aufruf neu zu konfigu
rieren. Wird die Karte mit dem universellen Aufrufsignal, ihrer
Kennung und der Befehlsbitsequenz "10" angesprochen, so wird
eine frühere Konfiguration für ungültig erklärt und hardware
mäßig aufgehoben. Es folgt keine zweite Bitsequenz des Konfigu
rationssignals.
Wie Beispiel 1 mit der Maßgabe, daß die Kennung 15 alle Karten
anspricht.
Wie Beispiel 1 mit der Maßgabe, daß für die Kennung von maximal
acht Karten 3 Bit vorgesehen sind.
Die vorstehenden Beispiele beziehen sich auf Zusatzkarten,
die unter einer oder mehreren Input/Output Adressen angesprochen
werden. Ganz ähnlich kann eine Zusatzkarte konfiguriert werden,
die nur Memory-Adressen belegt: Die Karte wird zunächst wie
in Beispiel 1 mit einer Input/Output Adresse konfiguriert.
Über diese Input/Output Adresse wird per Software festgelegt,
welche Memory-Adressen die Karten belegt. Sodann kann die
Input/Output Adresse wieder freigegeben werden.
An dem Adreßbus eines ISA Bus mit den Adreßkanälen A0 bis
A9 liegt ein Komparator 1 der Zusatzkarte. Komparator 1 hat
zehn Bit für Schreibzugriffe auf die Input/Output Adresse 37b
(Hexadezimal).
Im Fall eines gültigen Schreibzugriffs auf die Input/Output
Adresse 37b wird Zähler 1 mit einem Bit gesetzt und das an
den Datenkanälen D0 bis D7 des Datenbus anstehende Signal in
Speicher 1 mit acht Bit übernommen. Die unteren vier Bit des
Speichers werden hardwaremäßig als Aufruf einer Kennung, weitere
zwei Bit als Befehl und die oberen zwei Bit als Teil einer
neuen Input/Output Adresse verarbeitet.
Ein Komparator 2 erhält eine hardwaremäßig vorgegebene 4 Bit-
Kennung der Karte und vergleicht sie mit dem Kennungsaufruf
in Speicher 1. Bei Übereinstimmung prüft Logik 1, ob Zähler
1 gesetzt ist und das Befehlssignal "00" oder "01" ("Konfi
gurieren") anliegt. Falls das der Fall ist, wird dies als ein
gültiger zweiter Zugriff gewertet und ein auf dem Datenbus
anstehendes Byte in Speicher 2 übernommen. In Speicher 3 wird
vermerkt, daß eine neue Input/Output Adresse gültig ist. Diese
besteht aus den oberen zwei Bit in Speicher 1 und den acht
Bit in Speicher 2.
Die Adresse wird auf Komparator 3 gegeben, der den Adreßbus
damit abhört und bei gültigem Zugriff Logik 2 aktiviert, die
zur Dekodierung über die neue Adresse dient. Logik 2 veranlaßt
das Lesen einer Formatinformation, das Lesen und Schreiben
entsprechend der normalen Kartenfunktion und die Verarbeitung
erweiterter Befehle (Befehlsbitbelegung "11").
Wenn die Input/Output Adresse die niedrigste Adresse eines
Blocks von mehreren, von der Karte belegten, aufeinander
folgenden Adressen darstellt, werden von Komparator 3 auch
nur die jeweils obersten Bit der 10 Bit Input/Output Adresse
ausgewertet, bei einem Block von 8 Input/Output Adressen z. B.
nur die Adressen A3 bis A9.
Das Prinzipschaltbild ist stark vereinfacht. Der Kontrollbus,
zeitliche Abläufe, aktive Flanken, Impulse usw. sind nicht
dargestellt. Zur Vereinfachung fehlt auch die Darstellung der
Anfangsbedingungen (Reset) bei den Zählern, das durch die Be
fehlsbitbelegung "10" ausgelöste Aufheben einer bestehenden
Konfiguration und das Konfigurieren von Karten für Memory-Be
reiche.
Claims (15)
1. Zusatzkarte für einen Computer mit einem Bussystem, zu
dem ein Adreßbus, ein Kontrollbus und ein Datenbus ge
hören, an denen anliegende Digitalsignale die Karte emp
fängt und hardwaremäßig dekodiert, dadurch gekennzeichnet,
daß die Karte eine hardwaremäßig vorgegebene, computerles
bare digitale Kennung hat, daß sie ein an dem Adreßbus
und Kontrollbus anliegendes universelles Aufrufsignal
hardwaremäßig identifiziert, und daß sie eine erste Bit
sequenz eines dem Aufrufsignal zugeordneten, an dem Daten
bus anliegenden Konfigurationssignals mit der Kennung
hardwaremäßig vergleicht und bei Übereinstimmung eine
zweite Bitsequenz des Konfigurationssignals als Input/Out
put Adresse oder Memory-Adresse für das Bussystem
übernimmt.
2. Zusatzkarte nach Anspruch 1, dadurch gekennzeichnet, daß
Aufrufsignal und Konfigurationssignal gleichzeitig
an liegen.
3. Zusatzkarte nach Anspruch 1, dadurch gekennzeichnet, daß
Aufrufsignal und Konfigurationssignal im Multiplexbetrieb
anliegen.
4. Zusatzkarte nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß sie zwei mit der ersten Bitsequenz
des Konfigurationssignals anliegende Befehlsbits hardware
mäßig verarbeitet.
5. Zusatzkarte nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die Kennung seitens des Benutzers
hardwaremäßig einstellbar ist.
6. Zusatzkarte nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Kennung für den Benutzer sichtbar
und direkt identifizierbar ist.
7. Zusatzkarten für ein und denselben Computer nach einem
der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ihre
Kennungen paarweise verschieden sind.
8. Computer mit einem Bussystem, insbesondere Personal Com
puter mit ISA Bus, und einer oder mehreren Zusatzkarte(n)
nach einem der Ansprüche 1 bis 7.
9. Computer nach Anspruch 8, dadurch gekennzeichnet, daß
das Aufrufsignal an dem Adreßbus und Kontrollbus des
Bussystems gleichzeitig übereinstimmend anliegt.
10. Computer nach Anspruch 8 oder 9, dadurch gekennzeichnet,
daß das Aufrufsignal eine Input/Output Adresse ist.
11. Computer nach einem der Ansprüche 8 bis 10, dadurch gekenn
zeichnet, daß das Aufrufsignal eine vorzugsweise dem
Druckerport nach IBM-Standard folgende, normalerweise
nicht benutzte Schreibadresse ist.
12. Computer nach einem der Ansprüche 8 bis 11, dadurch gekenn
zeichnet, daß das Aufrufsignal die Hexadezimalzahl (37b)
ist.
13. Computer nach einem der Ansprüche 8 bis 11, dadurch gekenn
zeichnet, daß das Aufrufsignal die Hexadezimalzahl (27b)
ist.
14. Computer nach Anspruch 8 oder 9, dadurch gekennzeichnet,
daß das Aufrufsignal eine Memory-Adresse ist.
15. Verfahren zum Konfigurieren einer Zusatzkarte für einen
Computer mit einem Bussystem, zu dem ein Adreßbus, ein Kontrollbus und ein Datenbus gehören, an denen anliegende Digitalsignale die Karte empfängt und hardwaremäßig de kodiert, dadurch gekennzeichnet, daß man an der Karte eine computerlesbare digitale Kennung hardwaremäßig ein stellt, daß man an dem Adreßbus und dem Kontrollbus ein von der Karte hardwaremäßig identifizierbares universelles Aufrufsignal anlegt, und daß man an dem Datenbus ein dem Aufrufsignal zugeordnetes Konfigurationssignal anlegt, von dem die Karte eine erste Bitsequenz mit der Kennung hardwaremäßig vergleicht und bei Übereinstimmung eine zweite Bitsequenz als Input/Output Adresse oder Memory- Adresse für das Bussystem übernimmt.
Computer mit einem Bussystem, zu dem ein Adreßbus, ein Kontrollbus und ein Datenbus gehören, an denen anliegende Digitalsignale die Karte empfängt und hardwaremäßig de kodiert, dadurch gekennzeichnet, daß man an der Karte eine computerlesbare digitale Kennung hardwaremäßig ein stellt, daß man an dem Adreßbus und dem Kontrollbus ein von der Karte hardwaremäßig identifizierbares universelles Aufrufsignal anlegt, und daß man an dem Datenbus ein dem Aufrufsignal zugeordnetes Konfigurationssignal anlegt, von dem die Karte eine erste Bitsequenz mit der Kennung hardwaremäßig vergleicht und bei Übereinstimmung eine zweite Bitsequenz als Input/Output Adresse oder Memory- Adresse für das Bussystem übernimmt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944421344 DE4421344A1 (de) | 1994-06-17 | 1994-06-17 | Zusatzkarte für einen Computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944421344 DE4421344A1 (de) | 1994-06-17 | 1994-06-17 | Zusatzkarte für einen Computer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4421344A1 true DE4421344A1 (de) | 1995-12-21 |
Family
ID=6520911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944421344 Withdrawn DE4421344A1 (de) | 1994-06-17 | 1994-06-17 | Zusatzkarte für einen Computer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4421344A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19701508A1 (de) * | 1997-01-17 | 1998-07-23 | Hartmut B Dr Brinkhus | Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem |
DE19857255C1 (de) * | 1998-12-11 | 2000-08-03 | Hartmut B Brinkhus | Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2932868A1 (de) * | 1978-08-29 | 1980-03-13 | Schrack Elektrizitaets Ag E | Datenverarbeitungs-schaltungsanordnung mit einer zentraleinheit, an die mehrere peripheriegeraete angeschlossen sind |
DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
US4727475A (en) * | 1984-05-18 | 1988-02-23 | Frederick Kiremidjian | Self-configuring modular computer system with automatic address initialization |
DE3938018C2 (de) * | 1988-11-15 | 1993-05-13 | Hitachi, Ltd., Tokio/Tokyo, Jp |
-
1994
- 1994-06-17 DE DE19944421344 patent/DE4421344A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2932868A1 (de) * | 1978-08-29 | 1980-03-13 | Schrack Elektrizitaets Ag E | Datenverarbeitungs-schaltungsanordnung mit einer zentraleinheit, an die mehrere peripheriegeraete angeschlossen sind |
DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
US4727475A (en) * | 1984-05-18 | 1988-02-23 | Frederick Kiremidjian | Self-configuring modular computer system with automatic address initialization |
DE3938018C2 (de) * | 1988-11-15 | 1993-05-13 | Hitachi, Ltd., Tokio/Tokyo, Jp |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19701508A1 (de) * | 1997-01-17 | 1998-07-23 | Hartmut B Dr Brinkhus | Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem |
DE19701508C2 (de) * | 1997-01-17 | 1999-09-02 | Brinkhus | Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem |
DE19857255C1 (de) * | 1998-12-11 | 2000-08-03 | Hartmut B Brinkhus | Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem |
US6516377B1 (en) | 1998-12-11 | 2003-02-04 | Hartmut B. Brinkhus | Self-configuring modular electronic system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3938018C2 (de) | ||
DE3688972T2 (de) | Programmierbare Datenübertragungsmodule. | |
DE69029238T2 (de) | Serielle Datenübertragung | |
DE69722117T2 (de) | Einheitliche Speicherarchitektur mit dynamischer Grafikspeicherzuordnung | |
DE2134402A1 (de) | Vorrichtung zum Abfragen der Verfug barkeit eines Kommunikationsweges zu einer Eingabe Ausgabeeinheit | |
DE3885780T2 (de) | Adressierung in einer Computer-Anordnung. | |
DE3809028A1 (de) | Ic-kartenbenutzungssystem fuer ic-karten | |
DE2523372B2 (de) | Eingabe-ZAusgabe-Anschlußsteuereinrichtung | |
DE602004012310T2 (de) | Speicherschnittstelle für systeme mit mehreren prozessoren und einem speichersystem | |
DE3650249T2 (de) | Hochkapazitätsspeicher für Multiprozessorsystem. | |
EP0031485A1 (de) | Prioritätseinrichtung für eine Einheit einer Datenverarbeitungsanlage mit einer Daten-Sammelleitung | |
DE3788502T2 (de) | Verfahren zur zuweisung einer leiterplattensteckplatznummer. | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE2703559A1 (de) | Rechnersystem | |
DE3911721C2 (de) | ||
AT401695B (de) | Einplättchen-mikroprozessoraufbau | |
DE102020205765A1 (de) | Systemkomponente und Verwendung einer Systemkomponente | |
DE2558417A1 (de) | Datenverarbeitungssystem | |
DE4421344A1 (de) | Zusatzkarte für einen Computer | |
EP1193611B1 (de) | Multiprozessor-Anordnung | |
DE102008000649B4 (de) | Speicher-Verwaltungsvorrichtung und Verfahren für diese | |
DE19701508C2 (de) | Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem | |
DE102007050642B4 (de) | Elektronisches Netz mit Verfahren zum Erzeugen und Zuteilen von Identifizierungscodes | |
EP0782077A1 (de) | Verfahren und Anordnung zum Konvertieren von Speicheradressen in Speicheransteuersignale | |
DE102019112589A1 (de) | Mehr-Kern-Prozessorsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |